JP2752640B2 - 中間レベル発生回路 - Google Patents
中間レベル発生回路Info
- Publication number
- JP2752640B2 JP2752640B2 JP63196910A JP19691088A JP2752640B2 JP 2752640 B2 JP2752640 B2 JP 2752640B2 JP 63196910 A JP63196910 A JP 63196910A JP 19691088 A JP19691088 A JP 19691088A JP 2752640 B2 JP2752640 B2 JP 2752640B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- connection point
- transistor
- intermediate level
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、中間レベル発生回路に関し、特に動作速度
を高めた中間レベル発生回路に関する。
を高めた中間レベル発生回路に関する。
［従来の技術］ 中間レベル発生回路は、ダイナミックメモリ等に使わ
れており、例えば、ビット線のバランスレベル等に利用
されている。即ち、ダイナミックメモリは、大容量化の
要請から、最近では１素子型メモリセルのものが大勢を
しめるに至っているが、この型のメモリは、“H"レベル
と“L"レベルとの差が小さいことから、メモリセルから
読み出した信号レベルを中間レベルと比較して、いずれ
のレベルであるのかを判定している。
れており、例えば、ビット線のバランスレベル等に利用
されている。即ち、ダイナミックメモリは、大容量化の
要請から、最近では１素子型メモリセルのものが大勢を
しめるに至っているが、この型のメモリは、“H"レベル
と“L"レベルとの差が小さいことから、メモリセルから
読み出した信号レベルを中間レベルと比較して、いずれ
のレベルであるのかを判定している。
第５図は、この種用途に用いられる従来の中間レベル
発生回路の一例であって、第６図は、従来の中間レベル
発生回路の各部の波形図である。図中一点鎖線で囲んだ
部分が、中間レベル発生部ａであり、そして、この中間
レベル発生部ａと中間レベル使用回路が、中間レベル線
と中間レベル要求信号線で接続されている。また、波形
図のφ０がＬレベルの間は、中間レベル使用回路が中間
レベルを要求している期間であり、Ｈレベルの間は要求
していない期間である。
発生回路の一例であって、第６図は、従来の中間レベル
発生回路の各部の波形図である。図中一点鎖線で囲んだ
部分が、中間レベル発生部ａであり、そして、この中間
レベル発生部ａと中間レベル使用回路が、中間レベル線
と中間レベル要求信号線で接続されている。また、波形
図のφ０がＬレベルの間は、中間レベル使用回路が中間
レベルを要求している期間であり、Ｈレベルの間は要求
していない期間である。
以下、第６図の波形図を用いて、第５図の回路動作を
説明する。まず、φ０がＬレベルの間は、Ｐ型トランジ
スタ５およびＮ型トランジスタ６は導通し、電源
（VCC）−抵抗R1−トランジスタ５−トランジスタ３−
トランジスタ４−トランジスタ６−抵抗R2−接地の回路
に一定の電流が流れ、接続点V11、V21には一定の電位が
与えられる。ここで、抵抗R1、R2は、中間レベルを使用
する回路に接続点V1から中間レベルを供給する際のａ部
自体の消費電流を低減するために挿入された高抵抗値を
有する抵抗である。接続点V11、V21のレベルを、v11、v
21とすると次式が成り立つ。
説明する。まず、φ０がＬレベルの間は、Ｐ型トランジ
スタ５およびＮ型トランジスタ６は導通し、電源
（VCC）−抵抗R1−トランジスタ５−トランジスタ３−
トランジスタ４−トランジスタ６−抵抗R2−接地の回路
に一定の電流が流れ、接続点V11、V21には一定の電位が
与えられる。ここで、抵抗R1、R2は、中間レベルを使用
する回路に接続点V1から中間レベルを供給する際のａ部
自体の消費電流を低減するために挿入された高抵抗値を
有する抵抗である。接続点V11、V21のレベルを、v11、v
21とすると次式が成り立つ。
（VCC−v11）/R1＝v21/R2 また、中間レベル線のレベルをv1とすると、 v1＝v11−VTN＝v21＋VTP である。但し、VTN、VTPは、それぞれＮ型トランジス
タ、Ｐ型トランジスタのしきい値電圧である。上記の式
から、接続点V1の電位v1は次式で与えられる。
タ、Ｐ型トランジスタのしきい値電圧である。上記の式
から、接続点V1の電位v1は次式で与えられる。
v1＝（R2・VCC＋R1・VTP−R2・VTN）／（R1＋R2） ａ部は、この電位を中間レベル使用回路に供給する。
次に、φ０がＨレベルになると、Ｎ型トランジスタ７
とＰ型トランジスタ８が導通し、トランジスタ５、６は
非導通状態となり、接続点V11のレベルは接地レベル、
接続点V21のレベルは電源レベルとなる。そして、トラ
ンジスタ１、２は非導通となり、V1のレベルは、フロー
ティング状態となる。よって、ａ部の消費電流は、この
状態では０となる。
とＰ型トランジスタ８が導通し、トランジスタ５、６は
非導通状態となり、接続点V11のレベルは接地レベル、
接続点V21のレベルは電源レベルとなる。そして、トラ
ンジスタ１、２は非導通となり、V1のレベルは、フロー
ティング状態となる。よって、ａ部の消費電流は、この
状態では０となる。
次に、再びφ０がＬレベルになると、Ｐ型トランジス
タ５が導通し、接地レベルになっている接続点V11に、
電源から高抵抗R1を介して電流を供給し始め、したがっ
て、接続点V11の電位は上昇し始める。同様にＮ型トラ
ンジスタ６も導通し、高抵抗R2を介して、電源レベルに
なっているV21のレベルを接地電位に下げ始める。ある
時間経過した後、前述したv11、v21のレベルになり中間
レベルv1を中間レベル使用回路に供給できる。
タ５が導通し、接地レベルになっている接続点V11に、
電源から高抵抗R1を介して電流を供給し始め、したがっ
て、接続点V11の電位は上昇し始める。同様にＮ型トラ
ンジスタ６も導通し、高抵抗R2を介して、電源レベルに
なっているV21のレベルを接地電位に下げ始める。ある
時間経過した後、前述したv11、v21のレベルになり中間
レベルv1を中間レベル使用回路に供給できる。
［発明が解決しようとする問題点］ 上述した従来の中間レベル発生回路においては、中間
レベルの非供給状態から供給状態に移行するとき、接続
点V11、V21はそれぞれ抵抗R1、R2を介して充放電がなさ
れて、定常状態におちつく。ところが、抵抗R1、R2は、
中間レベル発生部ａの消費電力を低減するために高抵抗
になされているので、接続点V11、V21の電位が安定する
には時間がかかり、その間、中間レベルv1も不安定な状
態となる。従って、従来の中間レベル発生回路では、瞬
時に中間レベルを要求している回路に対して高速に対応
できない。
レベルの非供給状態から供給状態に移行するとき、接続
点V11、V21はそれぞれ抵抗R1、R2を介して充放電がなさ
れて、定常状態におちつく。ところが、抵抗R1、R2は、
中間レベル発生部ａの消費電力を低減するために高抵抗
になされているので、接続点V11、V21の電位が安定する
には時間がかかり、その間、中間レベルv1も不安定な状
態となる。従って、従来の中間レベル発生回路では、瞬
時に中間レベルを要求している回路に対して高速に対応
できない。
そこで本発明の目的は、以上の欠点を解決し、中間レ
ベル使用回路の要求により直ちに中間レベルを供給でき
る中間レベル発生回路を提供することにある。
ベル使用回路の要求により直ちに中間レベルを供給でき
る中間レベル発生回路を提供することにある。
［問題点を解決するための手段］ 本発明は、第１の接続点V11と電源（または接地）間
に第１のコンデンサを接続し、第２の接続点V21と電源
（または接地）間に第２のコンデンサを接続しておき、
中間レベルが要求されていない状態から、中間レベルを
要求されると、直ちに第１、第２のコンデンサに充放電
を行わせ、第１および第２の接続点の電位を、中間レベ
ル要求状態における定常状態の電位に、あるいはそれに
近づいた電位にするものである。
に第１のコンデンサを接続し、第２の接続点V21と電源
（または接地）間に第２のコンデンサを接続しておき、
中間レベルが要求されていない状態から、中間レベルを
要求されると、直ちに第１、第２のコンデンサに充放電
を行わせ、第１および第２の接続点の電位を、中間レベ
ル要求状態における定常状態の電位に、あるいはそれに
近づいた電位にするものである。
［実施例］ 以下、本発明の実施例につき図面を参照して説明す
る。
る。
第１図は、本発明の一実施例の中間レベル発生回路で
ある。中間レベル発生部ａと中間レベル使用回路が中間
レベル線で接続されているところは従来技術と同様であ
るが、本実施例においては、制御信号▲▼により制
御をうける中間レベル発生部制御回路ｂが、中間レベル
発生部ａに付加されている。制御回路ｂは、コンデンサ
C1〜C4、Ｎ型トランジスタ11、12、14、Ｐ型トランジス
タ13およびインバータ15から構成されている。
ある。中間レベル発生部ａと中間レベル使用回路が中間
レベル線で接続されているところは従来技術と同様であ
るが、本実施例においては、制御信号▲▼により制
御をうける中間レベル発生部制御回路ｂが、中間レベル
発生部ａに付加されている。制御回路ｂは、コンデンサ
C1〜C4、Ｎ型トランジスタ11、12、14、Ｐ型トランジス
タ13およびインバータ15から構成されている。
第２図は、中間レベル要求信号φ０と中間レベル発生
部の制御信号▲▼の波形及び各内部接続点の波形を
示すタイミング図である。φ０がＬの状態、即ち、中間
レベルを供給している状態では、▲▼はＨの状態で
Ｎ型トランジスタ11、12は導通しており、Ｐ型トランジ
スタ13、Ｎ型トランジスタ14は、非導通となっているた
め、接続点V11は、V12と、そして、接続点V21は、V22と
それぞれ同電位となる。
部の制御信号▲▼の波形及び各内部接続点の波形を
示すタイミング図である。φ０がＬの状態、即ち、中間
レベルを供給している状態では、▲▼はＨの状態で
Ｎ型トランジスタ11、12は導通しており、Ｐ型トランジ
スタ13、Ｎ型トランジスタ14は、非導通となっているた
め、接続点V11は、V12と、そして、接続点V21は、V22と
それぞれ同電位となる。
次にφ０がＨの状態、即ち、中間レベルを供給しない
状態では、▲▼はＬの状態で、前記トランジスタ1
1、12は非導通となり、接続点V11とV12及び接続点V21と
V22のそれぞれを独立させる。この時、従来例で説明し
たように、Ｎ型トランジスタ７とＰ型トランジスタ８
は、導通しており接続点V11は、接地レベルに、接続点V
21は、電源レベルになる。また、Ｐ型トランジスタ13と
Ｎ型トランジスタ14も導通するので、接続点V12は電源
レベルに接続点V22は接地レベルになる。ここで、この
時コンデンサC2とC3に充電される電荷量をQ2、Q3とし、
接続点V12、V21の電位をそれぞれv12、v21とすると、 Q2＝C2v12＝C2VCC Q3＝C3v21＝C3VCC となる。
状態では、▲▼はＬの状態で、前記トランジスタ1
1、12は非導通となり、接続点V11とV12及び接続点V21と
V22のそれぞれを独立させる。この時、従来例で説明し
たように、Ｎ型トランジスタ７とＰ型トランジスタ８
は、導通しており接続点V11は、接地レベルに、接続点V
21は、電源レベルになる。また、Ｐ型トランジスタ13と
Ｎ型トランジスタ14も導通するので、接続点V12は電源
レベルに接続点V22は接地レベルになる。ここで、この
時コンデンサC2とC3に充電される電荷量をQ2、Q3とし、
接続点V12、V21の電位をそれぞれv12、v21とすると、 Q2＝C2v12＝C2VCC Q3＝C3v21＝C3VCC となる。
次に、φ０が再びＬの状態、即ち中間レベルを供給し
ている状態になると、Ｐ型トランジスタ８、13及びＮ型
トランジスタ７、14が非導通となる。そして、Ｎ型トラ
ンジスタ11、12が導通することによって、接続点V
11は、V12と、そして、接続点V21は、V22と、C2からC1
へ及びC3からC4への電荷の移動によってそれぞれ同電位
になろうとする。この時、V11とV12の等しくなる電位を
v11′、V21とV22が等しくなる電位をv21′とすると、電
荷保存則より次式が成り立つ。
ている状態になると、Ｐ型トランジスタ８、13及びＮ型
トランジスタ７、14が非導通となる。そして、Ｎ型トラ
ンジスタ11、12が導通することによって、接続点V
11は、V12と、そして、接続点V21は、V22と、C2からC1
へ及びC3からC4への電荷の移動によってそれぞれ同電位
になろうとする。この時、V11とV12の等しくなる電位を
v11′、V21とV22が等しくなる電位をv21′とすると、電
荷保存則より次式が成り立つ。
（C1＋C2）v11′＝C2VCC （C3＋C4）v21′＝C3VCC よって、 v11′＝C1・VCC/（C1＋C2） v21′＝C3・VCC/（C3＋C4） となり、コンデンサC1、C2及びコンデンサC3、C4の容量
値の比によって接続点V11、V12のレベルを瞬時に決定で
きる。従って、容量値を調整することによって、抵抗
R1、R2の比によって決まる接続点V11、V12のレベルに合
わせることができる。即ち、第２図に示すように、中間
レベル要求信号φ０が発せられると、接続点V11、V21の
電位は、直ちに安定点におちつき、これに伴って接続点
V1の電位も、瞬間的に中間レベルに達する。
値の比によって接続点V11、V12のレベルを瞬時に決定で
きる。従って、容量値を調整することによって、抵抗
R1、R2の比によって決まる接続点V11、V12のレベルに合
わせることができる。即ち、第２図に示すように、中間
レベル要求信号φ０が発せられると、接続点V11、V21の
電位は、直ちに安定点におちつき、これに伴って接続点
V1の電位も、瞬間的に中間レベルに達する。
第３図は、本発明の他の実施例の中間レベル発生回路
である。中間レベル発生部制御回路ｂの構成を第１図に
示すｂの構成より素子数を減らし、制御信号φ１により
制御する。第４図に制御信号及び各内部接続点の波形を
示す。φ１は、φ０がＨ→Ｌに変化するときのみ、活性
化するワンショット信号である。φ１がＬの間、Ｎ型ト
ランジスタ111は非導通となっているので、φ０がＨで
ある間、コンデンサC1、C2の接続点V11、V21側端子は、
それぞれ接地レベル、電源レベルになっている。いま、
φ０がＨ→Ｌと変化したとすると、φ１がＨとなって、
Ｎ型トランジスタ111は導通し、接続点V11とV21に次式
で示すレベルv111を与える。
である。中間レベル発生部制御回路ｂの構成を第１図に
示すｂの構成より素子数を減らし、制御信号φ１により
制御する。第４図に制御信号及び各内部接続点の波形を
示す。φ１は、φ０がＨ→Ｌに変化するときのみ、活性
化するワンショット信号である。φ１がＬの間、Ｎ型ト
ランジスタ111は非導通となっているので、φ０がＨで
ある間、コンデンサC1、C2の接続点V11、V21側端子は、
それぞれ接地レベル、電源レベルになっている。いま、
φ０がＨ→Ｌと変化したとすると、φ１がＨとなって、
Ｎ型トランジスタ111は導通し、接続点V11とV21に次式
で示すレベルv111を与える。
v111＝C2・VCC/（C1＋C2） φ１はすぐにＬになり、Ｎ型トランジスタ111は非導
通となる。
通となる。
このように、コンデンサC1、C2の容量比できまるレベ
ルv111から、R1、R2によって決まるv11、v21のレベルに
達するまでは、従来例に比べて非常に短時間である。よ
って、この実施例では、少ない素子数の制御回路によっ
て、中間レベル使用回路に高速に中間レベルを供給でき
るという利点がある。
ルv111から、R1、R2によって決まるv11、v21のレベルに
達するまでは、従来例に比べて非常に短時間である。よ
って、この実施例では、少ない素子数の制御回路によっ
て、中間レベル使用回路に高速に中間レベルを供給でき
るという利点がある。
なお、以上の実施例では、コンデンサの一端は接地さ
れていたが、本発明では、必ずしもそのように接続する
必要はなく適宜、電源端子VCCと接続してもよい。
れていたが、本発明では、必ずしもそのように接続する
必要はなく適宜、電源端子VCCと接続してもよい。
［発明の効果］ 以上、説明したように、本発明は、中間レベルを供給
する二つのトランジスタのそれぞれのゲートが接続され
る接続点にコンデンサを接続し、中間レベル要求が発せ
られた際に、このコンデンサに対する充放電を制御する
ことにより、回路の消費電力を増加させることなく、速
やかに安定な中間レベルの電位を回路へ供給することが
できる。
する二つのトランジスタのそれぞれのゲートが接続され
る接続点にコンデンサを接続し、中間レベル要求が発せ
られた際に、このコンデンサに対する充放電を制御する
ことにより、回路の消費電力を増加させることなく、速
やかに安定な中間レベルの電位を回路へ供給することが
できる。
第１図は、本発明の一実施例の回路図、第２図は、第１
図のタイミング図、第３図は、本発明の他の実施例回路
図、第４図は、第３図のタイミング図、第５図は、従来
例の回路図、第６図は、第５図のタイミング図である。 １、３、６、７、11、12、14、111……Ｎ型トランジス
タ、２、４、５、８、13……Ｐ型トランジスタ、R1、R2
……抵抗、C1、C2、C3、C4……コンデンサ。
図のタイミング図、第３図は、本発明の他の実施例回路
図、第４図は、第３図のタイミング図、第５図は、従来
例の回路図、第６図は、第５図のタイミング図である。 １、３、６、７、11、12、14、111……Ｎ型トランジス
タ、２、４、５、８、13……Ｐ型トランジスタ、R1、R2
……抵抗、C1、C2、C3、C4……コンデンサ。
Claims (2)
- 【請求項１】そのドレイン電極を第１の電源に接続し、
そのソース電極を出力端子に接続し、そのゲート電極を
第１の接続点に接続した第１のトランジスタと、そのド
レイン電極を第２の電源に接続し、そのソース電極を出
力端子に接続し、そのゲート電極を第２の接続点に接続
した第２のトランジスタと、第１の接続点に、第１のト
ランジスタを導通状態にすることができる第１の電位と
第１のトランジスタを非導通状態にすることのできる第
２の電位を与え、第２の接続点に、第１の接続点が第１
の電位にあるときには、第２のトランジスタを導通状態
にすることのできる第３の電位と、第１の接続点が第２
の電位にあるときには第２のトランジスタを非導通状態
にすることのできる第４の電位を与えることのできる給
電手段と、その第１の電極が定電位に接続され、その第
２の電極が第１のスイッチング手段を介して第１の接続
点に接続された第１のコンデンサと、その第１の電極が
定電位に接続され、その第２の電極が第２のスイッチン
グ手段を介して第２の接続点に接続された第２のコンデ
ンサと、第１の接続点が第２の電位にあるときに前記第
１のコンデンサの第２の電極を第１の電源の電位に充電
することのできる第１の充電手段と、第１の接続点が第
２の電位にあるときに前記第２のコンデンサの第２の電
極を第２の電源の電位に充電することのできる第２の充
電手段と、を具備する中間レベル発生回路であって、前
記第１および第２のスイッチング手段は、第１の接続点
が第１の電位にあるときに導通し第１の接続点が第２の
電位にあるときに遮断するものであり、かつ、前記第
１、第２の接続点が前記第２、第４の電位から前記第
１、第３の電位に遷移するとき、前記第１、第２のコン
デンサへの電荷の充放電により、前記第１、第２の接続
点の電位が前記第２、第４の電位から前記第１、第３の
電位に遷移する時間を短縮せしめたことを特徴とする中
間レベル発生回路。 - 【請求項２】そのドレイン電極を第１の電源に接続し、
そのソース電極を出力端子に接続し、そのゲート電極を
第１の接続点に接続した第１のトランジスタと、そのド
レイン電極を第２の電源に接続し、そのソース電極を出
力端子に接続し、そのゲート電極を第２の接続点に接続
した第２のトランジスタと、第１の接続点に、第１のト
ランジスタを導通状態にすることができる第１の電位と
第１のトランジスタを非導通状態にすることのできる第
２の電位を与え、第２の接続点に、第１の接続点が第１
の電位にあるときには、第２のトランジスタを導通状態
にすることのできる第３の電位と、第１の接続点が第２
の電位にあるときには第２のトランジスタを非導通状態
にすることのできる第４の電位を与えることのできる給
電手段と、その第１の電極が定電位に接続され、その第
２の電極が第１の接続点に接続された第１のコンデンサ
と、その第１の電極が定電位に接続され、その第２の電
極が第２の接続点に接続された第２のコンデンサと、前
記第１の接続点と前記第２の接続点との間に接続され
た、前記第１の接続点が前記第２の電位から前記第１の
電位に遷移し始めたときのみに短時間導通するスイッチ
ング手段と、を具備する中間レベル発生回路であって、
前記第１、第２の接続点が前記第２、第４の電位から前
記第１、第３の電位に遷移するとき、前記第１、第２の
コンデンサへの電荷の充放電により、前記第１、第２の
接続点の電位が前記第２、第４の電位から前記第１、第
３の電位に遷移する時間を短縮せしめたことを特徴とす
る中間レベル発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196910A JP2752640B2 (ja) | 1988-08-07 | 1988-08-07 | 中間レベル発生回路 |
| DE68920378T DE68920378T2 (de) | 1988-08-07 | 1989-08-04 | Schaltung zur selektiven und sehr schnellen Erzeugung einer konstanten Spannung. |
| EP89307949A EP0354735B1 (en) | 1988-08-07 | 1989-08-04 | Constant voltage generating circuit for selectively generating a constant voltage at a high-speed |
| US07/390,002 US4933627A (en) | 1988-08-07 | 1989-08-07 | Constant voltage generating circuit for selectively generating a constant voltage at a high-speed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196910A JP2752640B2 (ja) | 1988-08-07 | 1988-08-07 | 中間レベル発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246588A JPH0246588A (ja) | 1990-02-15 |
| JP2752640B2 true JP2752640B2 (ja) | 1998-05-18 |
Family
ID=16365689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196910A Expired - Lifetime JP2752640B2 (ja) | 1988-08-07 | 1988-08-07 | 中間レベル発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4933627A (ja) |
| EP (1) | EP0354735B1 (ja) |
| JP (1) | JP2752640B2 (ja) |
| DE (1) | DE68920378T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0469890A (ja) * | 1990-07-10 | 1992-03-05 | Nec Corp | 基準電圧発生回路 |
| JP2647276B2 (ja) * | 1991-04-30 | 1997-08-27 | 株式会社東芝 | 定電位発生用半導体装置 |
| JPH0554650A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体集積回路 |
| DE4324855C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Ladungspumpe |
| US7112897B2 (en) * | 2002-12-06 | 2006-09-26 | Northrop Grumman Corporation | Capacitor and switch components cooperation to maintain input voltage to target circuit at or above cut-off voltage until power circuit is able to maintain the input voltage |
| DE10325718B4 (de) * | 2003-06-06 | 2006-07-06 | Micronas Gmbh | Halbleitersensor mit einem FET und Verfahren zum Ansteuern eines solchen Halbleitersensors |
| TWI477788B (zh) * | 2012-04-10 | 2015-03-21 | Realtek Semiconductor Corp | 偵測發光二極體短路的方法及其裝置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4035662A (en) * | 1970-11-02 | 1977-07-12 | Texas Instruments Incorporated | Capacitive means for controlling threshold voltages in insulated gate field effect transistor circuits |
| US4042838A (en) * | 1976-07-28 | 1977-08-16 | Rockwell International Corporation | MOS inverting power driver circuit |
| US4488060A (en) * | 1979-01-24 | 1984-12-11 | Xicor, Inc. | High voltage ramp rate control systems |
| US4347448A (en) * | 1980-11-07 | 1982-08-31 | Mostek Corporation | Buffer circuit for semiconductor memory |
| JPS57157315A (en) * | 1981-03-24 | 1982-09-28 | Nec Corp | Intermediate voltage generating circuit |
| US4634894A (en) * | 1985-03-04 | 1987-01-06 | Advanced Micro Devices, Inc. | Low power CMOS reference generator with low impedance driver |
| JPS62275398A (ja) * | 1986-05-23 | 1987-11-30 | Hitachi Ltd | 半導体記憶装置 |
| US4857770A (en) * | 1988-02-29 | 1989-08-15 | Advanced Micro Devices, Inc. | Output buffer arrangement for reducing chip noise without speed penalty |
-
1988
- 1988-08-07 JP JP63196910A patent/JP2752640B2/ja not_active Expired - Lifetime
-
1989
- 1989-08-04 DE DE68920378T patent/DE68920378T2/de not_active Expired - Fee Related
- 1989-08-04 EP EP89307949A patent/EP0354735B1/en not_active Expired - Lifetime
- 1989-08-07 US US07/390,002 patent/US4933627A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68920378T2 (de) | 1995-05-11 |
| EP0354735A3 (en) | 1991-12-27 |
| EP0354735A2 (en) | 1990-02-14 |
| JPH0246588A (ja) | 1990-02-15 |
| EP0354735B1 (en) | 1995-01-04 |
| US4933627A (en) | 1990-06-12 |
| DE68920378D1 (de) | 1995-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406523A (en) | High voltage boosted word line supply charge pump and regulator for DRAM | |
| US5319601A (en) | Power supply start up circuit for dynamic random access memory | |
| US6580654B2 (en) | Boosted voltage supply | |
| US4943745A (en) | Delay circuit for semiconductor integrated circuit devices | |
| US5457421A (en) | Voltage stepdown circuit including a voltage divider | |
| EP0395881B1 (en) | Voltage boosting circuits for dynamic memories | |
| JP3586502B2 (ja) | 電圧発生回路 | |
| US4628218A (en) | Driving circuit suppressing peak value of charging current from power supply to capacitive load | |
| US4906056A (en) | High speed booster circuit | |
| US7046565B1 (en) | Bi-mode sense amplifier with dual utilization of the reference cells and dual precharge scheme for improving data retention | |
| US4731552A (en) | Boost signal generator with bootstrap means | |
| JPS6118415B2 (ja) | ||
| EP0066974A2 (en) | Improved substrate bias generator | |
| JP2752640B2 (ja) | 中間レベル発生回路 | |
| US5267203A (en) | Sense amplifier control circuit of a semiconductor memory device | |
| EP0433724B1 (en) | Voltage regulator with power boost system | |
| US5619164A (en) | Pseudo ground line voltage regulator | |
| JP3380823B2 (ja) | 半導体記憶装置 | |
| US4695746A (en) | Substrate potential generating circuit | |
| US6225853B1 (en) | Booster circuit | |
| US4250408A (en) | Clock pulse amplifier and clipper | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JPS599735A (ja) | クロツク発生回路 | |
| JPH0213821B2 (ja) |