JP2752530B2 - Automatic wiring method and device therefor - Google Patents
Automatic wiring method and device thereforInfo
- Publication number
- JP2752530B2 JP2752530B2 JP3145083A JP14508391A JP2752530B2 JP 2752530 B2 JP2752530 B2 JP 2752530B2 JP 3145083 A JP3145083 A JP 3145083A JP 14508391 A JP14508391 A JP 14508391A JP 2752530 B2 JP2752530 B2 JP 2752530B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid point
- line segment
- data
- attribute data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、自動配線方式に関し、
特に論理回路などの設計対象回路の各回路要素の入出力
端子間の接続関係を示す配線用データに基づいて、配線
対象の入力端子と出力端子との間の配線ルートを、回路
図面に作成していく自動配線方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic wiring system,
In particular, create wiring routes between input and output terminals to be wired on the circuit drawing based on wiring data indicating the connection relationship between input and output terminals of each circuit element of the circuit to be designed such as a logic circuit. This is related to the automatic wiring method.
【0002】近年、プリント基板やICなどの高集積化
にともなって、コンピュータを利用した設計システム
(CADなど)による回路設計の自動化が行なわれてい
る。本発明は、この自動設計システムなどにおける、回
路図面上に配置された各回路要素の入力端子と出力端子
との間の自動配線を新たな方式で実行するようにしたも
のである。2. Description of the Related Art In recent years, with the high integration of printed circuit boards, ICs, and the like, automation of circuit design by a computer-based design system (such as CAD) has been performed. According to the present invention, automatic wiring between input terminals and output terminals of each circuit element arranged on a circuit diagram in the automatic design system or the like is executed by a new method.
【0003】[0003]
【従来の技術】従来、複数の格子点を設定した回路図面
上に配置された各回路要素の配線対象の入出力端子間の
配線ルートを求める自動配線の手法としては、各種の方
式、例えば線分探索法や迷路法などが用いられている。2. Description of the Related Art Conventionally, there are various types of automatic wiring methods for obtaining a wiring route between input / output terminals to be wired of each circuit element arranged on a circuit diagram in which a plurality of grid points are set, for example, a line method. The minute search method and the maze method are used.
【0004】ここで、線分探索法とは、図12で示すよう
に、・回路部面において、配線対象となっている出発格
子点51と目的格子点52のそれぞれからX軸に略平行な線
分(以下、水平線という)、またはY軸に略平行な線分
(以下、垂直線という)、例えば第1の水平線53,54 を
引く。・次に、この第1の水平線53,54 上の各格子点か
ら垂直線55,56 を引く。・次に、この垂直線55,56 上の
各格子点から第2の水平線57,58 を引く。といった処理
をおこなうことによって、出発格子点51と目的格子点52
との間の配線ルート59を決定していく方式である。な
お、図中の斜線部分は配線禁止領域である。[0004] Here, the line segment search method is, as shown in FIG. 12, on a circuit portion surface, from a starting grid point 51 and a destination grid point 52 to be wired, each of which is substantially parallel to the X axis. A line segment (hereinafter, referred to as a horizontal line) or a line segment substantially parallel to the Y axis (hereinafter, referred to as a vertical line), for example, first horizontal lines 53 and 54 are drawn. Next, vertical lines 55 and 56 are drawn from each grid point on the first horizontal lines 53 and 54. Next, a second horizontal line 57, 58 is drawn from each grid point on the vertical line 55, 56. By performing such processing, the starting grid point 51 and the destination grid point 52
This is a method of determining a wiring route 59 between the two. The hatched portions in the figure are wiring prohibited areas.
【0005】また、迷路法とは、回路図面上において、
先ず出発格子点の東西南北に隣接する格子点の中で配線
可能な格子点をすべて求め、続いて配線可能な当該格子
点のそれぞれについて、その東西南北に隣接する格子点
の中で配線可能な格子点をすべて求めるといった処理を
順次繰り返していき、目的格子点に到達した場合には、
順次求めていった各格子点への出発格子点からの到達順
序とは逆の順序で、目的格子点から出発格子点への経路
をたどることによって、出発格子点と目的格子点との間
の配線ルートを決定する方式である。[0005] The maze method refers to
First, all the grid points that can be routed are found among the grid points adjacent to the north, south, east and west of the starting grid point. The process of finding all the grid points is sequentially repeated, and when the target grid point is reached,
By following the path from the destination grid point to the starting grid point in the reverse order of the arrival order from the starting grid point to each of the sequentially obtained grid points, the distance between the starting grid point and the destination grid point is This is a method for determining a wiring route.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、線分探
索法には、配線ルートの決定までに設定される線分の数
が多いこともあって処理プログラムが複雑になるという
問題点が、また出発格子点から目的格子点までの波状的
な検索を逐一実行していく迷路法には、検索スピードが
遅く、検索のためのメモリが多量に必要になるという問
題点があった。However, the line segment search method has a problem that the processing program becomes complicated due to the large number of line segments set before the determination of the wiring route. The maze method in which a wavy search from a grid point to a target grid point is executed one by one has a problem that the search speed is slow and a large amount of memory is required for the search.
【0007】そこで、本発明では、・格子点を設けた回
路図面において、例えばX軸に略平行で、配線対象の入
力端子および出力端子の格子点のそれぞれのx座標の値
に対応した長さの水平線を選択的に設定し、当該水平線
上の各格子点に配線できるかどうかのチェックを順次繰
り返すことにより、すべての格子点に配線できるような
水平線を第1の配線用線分として求め、・次に、Y軸に
略平行で、前記入力端子の格子点、および第1の配線用
線分の端部で当該入力端子に近い方の格子点のy座標の
値に対応した長さの垂直線を選択的に設定し、当該垂直
線上の各格子点に配線できるかどうかのチェックを順次
繰り返すことにより、すべての格子点に配線できるよう
な垂直線を第2の配線用線分として求め、・また、Y軸
に略平行で、前記出力端子の格子点、および第1の配線
用線分の端部で当該出力端子に近い方の格子点のy座標
の値に対応した長さの垂直線を選択的に設定し、当該垂
直線上の各格子点に配線できるかどうかのチェックを順
次繰り返すことにより、すべての格子点に配線できるよ
うな垂直線を第3の配線用線分として求め、・これらの
第1,第2および第3の配線用線分を配線対象格子点間
の配線ルートとして用いる、といった手法を用いること
により、自動配線処理の高速化、および処理プログラム
の簡単化を図ることを目的とする。Therefore, according to the present invention, in a circuit diagram provided with grid points, for example, a length substantially parallel to the X-axis and corresponding to the value of each x-coordinate of the grid points of the input and output terminals to be wired. The horizontal line which can be wired to all the grid points is determined as the first wiring line segment by selectively setting the horizontal line of and sequentially checking whether it can be wired to each grid point on the horizontal line, Next, a length substantially parallel to the Y axis and corresponding to the y-coordinate value of the grid point of the input terminal and the grid point closer to the input terminal at the end of the first wiring line segment. A vertical line that can be wired to all grid points is obtained as a second wiring line segment by selectively setting a vertical line and repeatedly checking whether wiring can be performed at each grid point on the vertical line. ... Also substantially parallel to the Y axis, A vertical line having a length corresponding to the value of the y-coordinate of the grid point closer to the output terminal at the grid point of the input terminal and the end of the first wiring line segment is selectively set. By sequentially repeating the check as to whether or not wiring can be performed at each grid point, a vertical line that can be wired at all grid points is obtained as a third wiring line segment. It is an object of the present invention to increase the speed of automatic wiring processing and to simplify a processing program by using a method of using a wiring line segment as a wiring route between grid points to be wired.
【0008】[0008]
【課題を解決するための手段】本発明は、回路図面にお
いて、配線対象の入力端子と出力端子の格子点の座標値
に対応した長さの、水平線および垂直線をそれぞれ平行
移動した状態で順次設定し、その中から配線ルートとし
て用いることのできる線分を求めるようにしたものであ
る。According to the present invention, a horizontal line and a vertical line having a length corresponding to a coordinate value of a grid point of an input terminal and an output terminal to be wired are sequentially shifted in a circuit diagram. A line segment that can be set and used as a wiring route is determined from the set values.
【0009】図1は本発明の原理説明図である。図にお
いて、1は、デ−タファイルであり、論理回路などの設
計対象回路の各回路要素の端子相互間の接続関係を示す
配線用データ、および、回路図面の各格子点に関する、
位置データ,配線可能な格子点であるかどうかを示す属
性データ,配線済の格子点についてはそのネット(等電
位に接続すべき端子の集合)を示す配線名データなどが
格納されている。2は、プロセッサであり、配線対象入
出力端子それぞれの格子点P1,P2 間を結ぶためのX
軸方向線分4およびY軸方向線分5,6を決定してい
る。3は、回路図面であり、複数の格子点が設定されて
いる。FIG. 1 is a diagram illustrating the principle of the present invention. In the figure, reference numeral 1 denotes a data file, which is wiring data indicating a connection relationship between terminals of each circuit element of a circuit to be designed such as a logic circuit, and which relates to each grid point of a circuit drawing.
Stored are position data, attribute data indicating whether or not the grid point can be wired, and wiring name data indicating a net (a set of terminals to be connected to equipotential) for a wired grid point. Reference numeral 2 denotes a processor, which is an X for connecting the grid points P 1 and P 2 of the input / output terminals to be wired.
The axial segment 4 and the Y-axis segments 5 and 6 are determined. Reference numeral 3 denotes a circuit diagram on which a plurality of grid points are set.
【0010】そして、プロセッサ2における自動配線処
理の基本的手順は次のようになっている。すなわち、 (1)回路図面3上での配線対象の格子点P1(x1,y1),P2
(x2,y2)それぞれの位置を特定して、次のステップに進
む。The basic procedure of automatic wiring processing in the processor 2 is as follows. That is, (1) grid points P 1 (x 1 , y 1 ), P 2 to be wired on the circuit drawing 3
(x 2 , y 2 ) Specify each position and proceed to the next step.
【0011】(2)X軸,Y軸の一方の座標軸に略並行
な、例えば水平方向の線分(水平線)を初期設定して、
次のステップに進む。なお、この線分のY座標は、P1
とP2 のY座標の中間値( y3=y1+y2/2 ) とし、例え
ば格子点P3(x1,y3)とP4(x2,y3)とを結ぶ線分を用い
る。(2) Initially, for example, a line segment (horizontal line) substantially parallel to one of the X-axis and the Y-axis is set,
Proceed to the next step. Note that the Y coordinate of this line segment is P 1
An intermediate value of the Y coordinate of P 2 and (y 3 = y 1 + y 2/2), the line segment connecting eg grid points P 3 and (x 1, y 3) and P 4 (x 2, y 3 ) Used.
【0012】(3)当該線分上のすべての格子点の属性デ
−タが「配線OK」であるかどうかを判断し、「YES 」
の場合はステップ (5)に進み、「NO」の場合は次のステ
ップに進む。(3) It is determined whether or not the attribute data of all grid points on the line segment is "wiring OK", and "YES"
If so, proceed to step (5); if "NO", proceed to the next step.
【0013】(4)当該線分をY軸方向に平行移動させ
て、ステップ (3)に戻る。 (5)当該線分4を水平方向の配線用線分として求めて、
次のステップに進む。 (6)X軸,Y軸の一方の座標軸に略並行な、例えば垂直
方向の2本の線分(垂直線)を初期設定し、次のステッ
プに進む。なお、この線分としては、例えば格子点P1
と線分4の一方の端部の格子点P5 とを結ぶ線分、およ
び格子点P2 と線分4の他方の端部の格子点P6 とを結
ぶ線分を用いる。(4) The line segment is translated in the Y-axis direction, and the process returns to step (3). (5) The line segment 4 is determined as a horizontal line segment, and
Proceed to the next step. (6) Initially set, for example, two line segments (vertical lines) substantially parallel to one of the X-axis and the Y-axis, for example, in the vertical direction, and proceed to the next step. The line segment is, for example, a grid point P 1
A line connecting the grid points P 5 at one end of the line segment 4, and a line segment connecting the grid points P 6 at the other end of the grid points P 2 and line segment 4.
【0014】(7)当該線分上のすべての格子点の属性デ
−タが「配線OK」であるかどうかをそれぞれの線分に
ついて判断し、「YES 」の場合はステップ (9)に進み、
「NO」の場合は次のステップに進む。(7) It is determined whether or not the attribute data of all the grid points on the line segment is "wiring OK" for each line segment. If "YES", the process proceeds to step (9). ,
If “NO”, proceed to the next step.
【0015】(8)当該線分をX軸方向に平行移動させ
て、ステップ (7)に戻る。 (9)当該線分5,6のそれぞれを垂直方向の配線用線分
として求めて、次のステップに進む。 (10)格子点P1 から線分5ー線分4ー線分6を経て格子
点P2 に至る経路を作成する。 といった手順により、格子点P1 と格子点P2 との間の
配線ルートを決定している。(8) The line segment is translated in the X-axis direction, and the process returns to step (7). (9) Each of the line segments 5 and 6 is determined as a vertical line segment, and the process proceeds to the next step. (10) from the lattice point P 1 through the line 5 over line 4-line 6 to create a path to the lattice point P 2. Step by, and determines the wiring route between the grid point P 1 and the lattice point P 2 such.
【0016】なお、この自動配線処理においては、先ず
垂直方向の配線用線分を求め、続いてこの配線用線分と
配線対象格子点それぞれとの間の水平方向の配線用線分
を求めるようにしてもよい。In this automatic wiring processing, first, a vertical wiring line segment is obtained, and then a horizontal wiring line segment between the wiring line segment and each wiring target grid point is obtained. It may be.
【0017】また、ステップ (4)および (8)での平行移
動は、例えば交互に正負の方向にその移動距離を順次増
加させるようにする。In the parallel movement in steps (4) and (8), for example, the movement distance is sequentially increased in the positive and negative directions alternately.
【0018】また、以上の自動配線方式とは別に、図2
に示すような配線ルート決定の手法も選択的に併用して
いる。すなわち、データファイル1に格納されている前
記配線名デ−タを用いる手法で、配線対象格子点P21,
P22の一方、例えばP22から水平線または垂直線(点線
部分)を引いて、同じ配線名デ−タを持つ格子点を検索
する。なお、実線部分は配線済などの部分であり、27〜
28は論理回路などの回路要素である。In addition to the above automatic wiring method, FIG.
The method of determining the wiring route shown in FIG. That is, the wiring target grid points P 21 , P 21 ,
One P 22, for example by subtracting from P 22 horizontal or vertical line (dotted line), the same wiring name de - Search grid points with data. In addition, the solid line part is a part such as already wired, and 27 to
28 is a circuit element such as a logic circuit.
【0019】この検索の結果、格子点P22と同じ配線名
の格子点P23,P24を発見したときには、その格子点と
P21とを結ぶ線分25,26 上の各格子点の属性デ−タが
「配線OK」であるかどうかを判断し、「YES」の場合
は当該線分を配線用線分として用いるようにした自動配
線方式で、接続対象格子点P21の回路要素27からの一部
配線が終了している場合などに有効である。As a result of this search, when grid points P 23 and P 24 having the same wiring name as the grid point P 22 are found, the attribute of each grid point on the line segment 25, 26 connecting the grid point and P 21 de - data is to determine whether a "wiring OK", in the automatic wiring system as adapted to use the line segment as a wiring line in a case of "YES", the circuit elements to be connected grid points P 21 27 This is effective when a part of the wiring from is completed.
【0020】そして、格子点P22と同じ配線名の格子点
を発見できないときや、前記判断結果が「NO」の場合に
は、当該自動配線方式による処理を中止して、図1で示
した自動配線処理に切り換える。[0020] Then, or when it can not find the lattice points of the same line names the lattice point P 22, if the judgment result is "NO", stop the process of the automatic wiring method shown in FIG. 1 Switch to automatic wiring processing.
【0021】[0021]
【作用】本発明は、このように、格子点を設けた回路図
面において、配線対象格子点それぞれの位置座標に基づ
いて設定した水平線,垂直線をそれぞれY軸,X軸方向
に平行移動して選択的に設定した線分の中から、そのす
べての格子点の属性デ−タが「配線OK」であるものを
用いることにより配線ルートを作成し、また、配線対象
格子点の一方から水平線,垂直線を引いていき、その属
性デ−タが「配線OK」である格子点のみを通って当該
一方の格子点と同じ配線名の格子点を探索できる場合に
は、両格子点の間の線分を用いることにより配線ルート
を作成している。そして、配線ルートとして用いられる
ことになった格子点については、その属性デ−タを「配
線済」に変更する。According to the present invention, a horizontal line and a vertical line set on the basis of the position coordinates of each grid point to be wired are translated in the Y-axis and X-axis directions in a circuit diagram having grid points. A wiring route is created by using the attribute data of all the grid points from the selectively set line segments whose attribute data is “wiring OK”, and a horizontal line is created from one of the wiring target grid points. When a vertical line is drawn and a grid point having the same wiring name as the one grid point can be searched through only grid points whose attribute data is “wiring OK”, a search is made between the two grid points. The wiring route is created by using the line segments. The attribute data of the grid point to be used as the wiring route is changed to "wired".
【0022】また、本発明の自動配線は回路図面のペー
ジ単位で実行され、CADツールにより作成される配線
用デ−タなどの入力デ−タも当該ページ単位に加工され
たデ−タの状態でファイルに格納されており、自動配線
が終了した回路図面は、紙にプリント出力されたり、新
たな回路図デ−タとして図面データベースに格納された
りしている。Further, the automatic wiring according to the present invention is executed for each page of the circuit drawing, and input data such as wiring data created by a CAD tool is also processed for each page. The circuit diagram for which automatic wiring has been completed is printed out on paper or stored as new circuit diagram data in the drawing database.
【0023】[0023]
【実施例】図3〜図11を参照して本発明の実施例を説明
する。図3は、回路図面上における各種格子点の状態を
示しており、30は回路図面の任意の一頁で、配線が並行
する状態で描かれても見づらくならない程度の間隔の格
子点が設けられ、それぞれの格子点にはその位置デ−
タ,属性デ−タおよび配線名デ−タの内容を持つ点デ−
タが設定されている。An embodiment of the present invention will be described with reference to FIGS. FIG. 3 shows the state of various lattice points on the circuit diagram. Reference numeral 30 denotes an arbitrary page of the circuit diagram, in which lattice points are provided at intervals such that it is difficult to see even if the wiring is drawn in parallel. , Each grid point has its position data
Data with the contents of data, attribute data and wiring name data
Is set.
【0024】この点デ−タはテーブル化した整数型の3
次元配列で、図示のように、その変数をPNT(X,
Y,Z)として、1次元目,2次元目はそれぞれx座
標,y座標であり、また3次元目は当該点デ−タが属性
デ−タ,配線名デ−タのいずれであるかを示すフラグで
あり、例えば当該フラグが「1」のときは属性デ−タ
を、また「2」のときは配線名デ−タを示すようになっ
ている。This point data is a table of integer type 3
In the dimensional array, as shown in FIG.
Y, Z), the first and second dimensions are x and y coordinates, respectively, and the third dimension is whether the point data is attribute data or wiring name data. For example, when the flag is "1", the attribute data is indicated, and when the flag is "2", the wiring name data is indicated.
【0025】そして、属性デ−タとしては、 「00」:未配線で、配線可能な格子点、例えば31を示
すデ−タ 「01」:論理シンボル39などが配置済で、配線に用い
ることができない格子点、例えば32を示すデ−タ 「02」:すでに縦配線に用いられている格子点、例え
ば33を示すデ−タ 「03」:すでに横配線に用いられている格子点、例え
ば34を示すデ−タ 「04」:すでに結合点となっている格子点、例えば35
を示すデ−タ 「05」:すでに曲角点となっている格子点、例えば36
を示すデ−タ 「06」:すでに交差点となっている格子点、例えば37
を示すデ−タ 「07」:すでに文字点となっている格子点、例えば38
を示すデ−タ などを用いており、格子点31,格子点32の属性デ−タ
は、それぞれPNT(2,8,1)=「00」,PNT
(9,5,1)=「02」と表される。As attribute data, "00": unwired, routable grid point, for example, data indicating 31, "01": logical symbol 39, etc., has been arranged and used for wiring. For example, data indicating "32": a grid point already used for vertical wiring, for example, data indicating 33 "03": A grid point already used for horizontal wiring, for example, Data "04" indicating 34: a lattice point that has already become a coupling point, for example, 35
"05": a grid point that is already a curved corner point, for example, 36
"06": a grid point that is already an intersection, for example, 37
"07": a grid point that is already a character point, for example, 38
The attribute data of the grid point 31 and the grid point 32 are PNT (2,8,1) = “00” and PNT, respectively.
(9, 5, 1) = “02”.
【0026】このような属性デ−タや、配線済格子点の
ネットを示す配線名デ−タは、自動配線の進行にともな
って対応する内容に更新されていき、また自動配線の際
の干渉チェックに利用される。Such attribute data and wiring name data indicating the net of the already-routed grid point are updated to the corresponding contents as the automatic wiring progresses. Used for checking.
【0027】図4は、回路図面における3種類の配線状
態を示す説明図であり、(a)は、論理シンボル内配線ネ
ット、すなわち配線対象の入出力端子が同じ論理シンボ
ルのI/Oである場合を、(b)は、ページ内配線ネッ
ト、すなわち配線対象の入出力端子が同じページの異な
る論理シンボルのI/Oに分かれている場合を、(c)
は、ページ外配線ネット、すなわち配線対象の入出力端
子が異なるページの論理シンボルのI/Oに分かれてい
る場合を、それぞれ示している。FIGS. 4A and 4B are explanatory diagrams showing three types of wiring states in the circuit diagram. FIG. 4A shows a wiring net in a logical symbol, that is, I / O of a logical symbol whose input / output terminal is the same as the wiring target. (B) shows the case where the wiring net in the page, that is, the input / output terminal to be wired is divided into I / O of different logical symbols on the same page, and (c) shows the case.
Shows the case where the out-of-page wiring net, that is, the input / output terminal to be wired is divided into I / Os of logical symbols of different pages.
【0028】そして、自動配線の手順は、それぞれの配
線状態に応じて次のようになっている。すなわち、論理
シンボル内配線ネットの場合は、図5〜図7に示すよう
に、 (1)配線用デ−タに基づき、所定ページの回路図面上の
所定位置に論理シンボルを配置して、次のステップに進
む。The automatic wiring procedure is as follows according to each wiring state. That is, in the case of a wiring net in a logical symbol, as shown in FIGS. 5 to 7, (1) a logical symbol is arranged at a predetermined position on a circuit drawing of a predetermined page based on wiring data, and Proceed to step.
【0029】(2)配線対象出力端子の格子点(出力側格
子点)OPと配線対象入力端子の格子点(入力側格子点)
IPとを設定し、それぞれの座標(OX,OY),(IX,IY) を求め
て、次のステップに進む。(2) Grid points of output terminals to be wired (output side grid points) OP and grid points of input terminals to be wired (input side grid points)
IP is set, and respective coordinates (OX, OY), (IX, IY) are obtained, and the process proceeds to the next step.
【0030】(3)出力側格子点OYと入力側格子点IYとの
中間値MY(OY+IY/2)をY座標とする出力側中途格子
点OP′(OX,MY) と入力側中途格子点IP′(IX,MY) とを求
めて、次のステップに進む。(3) An output intermediate grid point OP '(OX, MY) having an intermediate value MY (OY + IY / 2) between the output grid point OY and the input grid point IY as the Y coordinate, and an input intermediate grid point IP ′ (IX, MY) is obtained and the process proceeds to the next step.
【0031】(4)出力側中途格子点OP′と入力側中途格
子点IP′との間の各格子点の属性デ−タをチェックし
て、次のステップに進む。 (5)すべての属性デ−タが「配線OK」であるかどうか
を判断し、「YES」の場合はステップ(11)に進み、「N
O」の場合は次のステップに進む。。(4) Check the attribute data of each grid point between the output halfway grid point OP 'and the input halfway grid point IP', and proceed to the next step. (5) It is determined whether or not all the attribute data is “wiring OK”. If “YES”, the process proceeds to step (11) and “N”
If "O", proceed to the next step. .
【0032】(6)出力側中途格子点OP′と入力側中途格
子点IP′とのY座標であるMYをY軸方向に正負交互に所
定値だけ変化させ、すなわち水平線(IP′ーOP′)を平
行移動させて、次のステップに進む。(6) The MY, which is the Y coordinate between the output-side intermediate lattice point OP 'and the input-side intermediate lattice point IP', is alternately changed by a predetermined value in the Y-axis direction, that is, the horizontal line (IP'-OP '). ) In parallel, and proceed to the next step.
【0033】(7)出力側中途格子点OP′と入力側中途格
子点IP′との間の各格子点の属性デ−タを再度チェック
して、次のステップに進む。 (8)すべての属性デ−タが、ステップ(5) と同じように
「配線OK」であるかどうかを判断し、「YES」の場合
はステップ(11)に進み、「NO」の場合は次のステップに
進む。(7) The attribute data of each grid point between the output halfway grid point OP 'and the input halfway grid point IP' is checked again, and the process proceeds to the next step. (8) Determine whether all the attribute data is “OK” as in step (5). If “YES”, proceed to step (11); if “NO”, Proceed to the next step.
【0034】(9)チェック対象となった各格子点が、回
路図面上にあらかじめ設定されている配線可能領域に入
ったままになっているかどうかを判断し、「YES」の場
合はステップ(6) に戻り、「NO」の場合は次のステップ
に進む。 (10)出力側格子点OP,入力側格子点IPのそれぞれの部分
に配線名(ネット名)を記入し、両格子点間の配線ルー
トを求めることなしに、配線処理を終了する。 (11)この平行移動後の出力側中途格子点OP′と入力側中
途格子点IP′とを直線で結んで、次のステップに進む。 (12)入力側格子点IPと入力側中途格子点IP′との間の各
格子点の属性デ−タをチェックして、次のステップに進
む。 (13)すべての属性デ−タが「配線OK」であるかどうか
を判断し、「YES」の場合はステップ(18)に進み、「N
O」の場合は次のステップに進む。 (14)入力側格子点IPと入力側中途格子点IP′とのX座標
(IX)を論理シンボルの外側(X軸の負の方向)に一つ
ずつ変化させ、すなわち垂直線(IPーIP′)を平行移動
させて、次のステップに進む。 (15)入力側格子点IPと入力側中途格子点IP′との間の各
格子点の属性デ−タを再度チェックして、次のステップ
に進む。 (16)すべての属性デ−タが、ステップ(13)と同じように
「配線OK」であるかどうかを判断して、「YES」の場
合はステップ(18)に進み、「NO」の場合は次のステップ
に進む。 (17)チェック対象となった各格子点が、回路図面上にあ
らかじめ設定されている配線可能領域に入ったままにな
っているかどうかを判断し、「YES」の場合はステップ
(14)に戻り、「NO」の場合は次のステップ(10)に戻る。 (18)この平行移動後の入力側格子点IPと入力側中途格子
点IP′とを結ぶとともに、当該格子点のそれぞれとステ
ップ(11)で示される初期状態のIP,IP′のそれぞれとを
結んで、次のステップに進む。 (19)出力側格子点OPと出力側中途格子点OP′との間の各
格子点の属性デ−タをチェックして、次のステップに進
む。 (20)すべての属性デ−タが「配線OK」であるかどうか
を判断し、「YES」の場合はステップ(25)に進み、「N
O」の場合は次のステップに進む。 (21)出力側格子点OPと出力側中途格子点OP′とのX座標
(OX)を論理シンボルの外側(X軸の正の方向)に一つ
ずつ変化させ、すなわち垂直線(OPーOP′) を平行移動
させて、次のステップに進む。 (22)出力側格子点OPと出力側中途格子点OP′との間の各
格子点の属性デ−タを再度チェックして、次のステップ
に進む。 (23)すべての属性デ−タが、ステップ(20)と同じように
「配線OK」であるかどうかを判断して、「YES」の場
合はステップ(25)に進み、「NO」の場合は次のステップ
に進む。 (24)チェック対象となった各格子点が、回路図面上にあ
らかじめ設定されている配線可能領域に入ったままにな
っているかどうかを判断し、「YES」の場合はステップ
(21)に戻り、「NO」の場合はステップ(10)に戻る。 (25)この平行移動後の出力側格子点OPと出力側中途格子
点OP′とを結ぶとともに、当該格子点のそれぞれとステ
ップ(11)で示される初期状態の格子点OP,OP′のそれぞ
れとを結んで、IPーIP′ーOP′ーOPの配線ルートを作成
する。といった手順により、入力端子格子点IPと出力端
子格子点OPとの間の自動配線処理を実行している。(9) It is determined whether or not each of the grid points to be checked remains in a wirable area set in advance on the circuit diagram, and if “YES”, the process proceeds to step (6). ), And if “NO”, proceed to the next step. (10) A wiring name (net name) is entered in each of the output-side grid point OP and the input-side grid point IP, and the wiring processing is completed without obtaining a wiring route between both grid points. (11) Connect the output-side halfway lattice point OP 'and the input-side halfway lattice point IP' after this translation by a straight line, and proceed to the next step. (12) Check the attribute data of each grid point between the input side grid point IP and the input side halfway grid point IP ', and proceed to the next step. (13) It is determined whether or not all the attribute data is "wiring OK", and if "YES", the process proceeds to step (18) and "N
If "O", proceed to the next step. (14) The X coordinate (IX) of the input-side grid point IP and the input-side halfway grid point IP 'is changed one by one to the outside of the logical symbol (negative direction of the X-axis), that is, a vertical line (IP-IP ') Is translated, and proceed to the next step. (15) Check the attribute data of each grid point between the input-side grid point IP and the input-side halfway grid point IP 'again, and proceed to the next step. (16) It is determined whether all the attribute data is “wire OK” as in step (13). If “YES”, proceed to step (18), if “NO”, Goes to the next step. (17) It is determined whether or not each of the grid points to be checked remains in a pre-set wiring area on the circuit diagram.
Returning to (14), if “NO”, return to the next step (10). (18) Connect the input-side lattice point IP after this translation and the input-side halfway lattice point IP ′, and connect each of the lattice points with each of the initial state IP and IP ′ shown in step (11). Tie and go to the next step. (19) Check the attribute data of each grid point between the output grid point OP and the output halfway grid point OP ', and proceed to the next step. (20) It is determined whether or not all the attribute data is “wiring OK”. If “YES”, the process proceeds to step (25) where “N”
If "O", proceed to the next step. (21) The X coordinate (OX) of the output-side grid point OP and the output-side halfway grid point OP 'is changed one by one to the outside of the logical symbol (positive direction of the X axis), that is, the vertical line (OP-OP ′) Is translated and proceed to the next step. (22) The attribute data of each grid point between the output-side grid point OP and the output-side halfway grid point OP 'is checked again, and the process proceeds to the next step. (23) It is determined whether all the attribute data is “wiring OK” as in step (20), and if “YES”, the process proceeds to step (25), and if “NO”, Goes to the next step. (24) It is determined whether each of the grid points to be checked remains in a pre-set wiring area on the circuit diagram.
Returning to (21), if “NO”, return to step (10). (25) Connect the output-side grid point OP after this translation and the output-side halfway grid point OP ', and also connect each of the grid points with the initial-state grid points OP and OP' shown in step (11). To create an IP-IP'-OP'-OP wiring route. By such a procedure, the automatic wiring process between the input terminal grid point IP and the output terminal grid point OP is executed.
【0035】なお、配線ルートを構成する各格子点の属
性デ−タは「02」または「03」に設定される。ま
た、ステップ(5) における「配線OK」とは、各格子点
の属性デ−タが「00」,「02」のいずれかのときで
あり、ステップ(13),(20)における「配線OK」とは、
それぞれの各格子点の属性デ−タが「00」,「0
3」,「07」のいずれかのときである。The attribute data of each grid point forming the wiring route is set to "02" or "03". The "wiring OK" in step (5) is when the attribute data of each grid point is either "00" or "02", and the "wiring OK" in steps (13) and (20). "
The attribute data of each grid point is “00”, “0”.
3 ”or“ 07 ”.
【0036】ここで、後者の場合に「07」の属性デ−
タ、すなわち配線名の文字点を示すデ−タが含まれてい
るのは、文字点はX軸方向に連続する複数の格子点にま
たがって記述されているため、ステップ(5) のような水
平線(IP′ーOP′)の場合には長い範囲にわたって配線
表示ができなくなって回路図面として不十分なものにな
るのに対し、ステップ(13)やステップ(20)のような垂直
線(IPーIP′),(OPーOP′)の場合には格子点1個分
だけの配線表示が欠落するだけですみ、回路図面として
許容できる範囲だからである。Here, in the latter case, the attribute data of "07"
The data, that is, the data indicating the character point of the wiring name, is included because the character point is described over a plurality of grid points that are continuous in the X-axis direction. In the case of the horizontal line (IP'-OP '), wiring cannot be displayed over a long range, and the circuit diagram becomes insufficient. On the other hand, the vertical line (IP In the case of (−IP ′) and (OP−OP ′), only the display of wiring for one grid point is missing, which is an allowable range as a circuit drawing.
【0037】また、ページ内配線ネットの場合は、図8
〜図9に示すように、 (1)′配線用デ−タなどに基づいて、所定ページの回路
図面上に論理シンボル,配線対象出力端子の格子点(出
力側格子点)OPおよび配線対象入力端子の格子点(入力
側格子点)IPを配置するとともに、作成済の配線用線分
を表示して、次のステップに進む。なお、出力端子OPの
座標を(OX,OY) 、また入力端子IPの座標を(IX,IY) とす
る。In the case of an intra-page wiring net, FIG.
As shown in FIGS. 9A and 9B, (1) 'a logical symbol, a grid point (output side grid point) OP of a wiring target output terminal and a wiring target input on a circuit diagram of a predetermined page based on wiring data and the like. A grid point (input-side grid point) IP of the terminal is arranged, the created wiring line segment is displayed, and the process proceeds to the next step. Note that the coordinates of the output terminal OP are (OX, OY) and the coordinates of the input terminal IP are (IX, IY).
【0038】(2)′入力側格子点IPから上側または下側
に垂直線を引いて、次のステップに進む。 (3)′当該垂直線上に、出力側格子点OPと同じ配線名デ
−タを持つ配線用格子点MPがあるかどうかを検索し、
「有」の場合は次のステップに進み、「無」の場合はス
テップ (6)′に進む。(2) 'A vertical line is drawn upward or downward from the input-side grid point IP, and the process proceeds to the next step. (3) ′ Search whether there is a wiring grid point MP having the same wiring name data as the output grid point OP on the vertical line,
If “yes”, go to the next step, and if “no”, go to step (6) ′.
【0039】(4)′配線用格子点MPと入力側格子点IPと
の間のすべての格子点の属性デ−タが「配線OK」であ
るかどうかを判断し、「YES」の場合は次のステップに
進み、「NO」の場合はステップ (6)′に進む。(4) ′ It is determined whether or not the attribute data of all grid points between the wiring grid point MP and the input-side grid point IP is “wiring OK”. Proceed to the next step. If “NO”, proceed to step (6) ′.
【0040】(5)′配線用格子点MPと入力側格子点IPと
を結んで配線処理を終了する。このとき、縦配線経路と
なる各格子点は、それぞれの属性データが「02」に更新
されるとともに出力端子OPと同じ配線名データを持つこ
とになる。(5) 'The wiring process is completed by connecting the wiring grid point MP and the input-side grid point IP. At this time, each grid point serving as a vertical wiring path has its attribute data updated to “02” and has the same wiring name data as the output terminal OP.
【0041】(6)′入力側格子点IPに続く水平線、図示
の場合は左側に水平線を引いて、次のステップに進む。 (7)′当該水平線上に、出力側格子点OPと同じ配線名を
持つ配線用格子点MP′があるかどうかを検索し、「有」
の場合は次のステップに進み、「無」の場合はステップ
(10)′に進む。(6) 'Draw a horizontal line following the input-side grid point IP, and in the case of the drawing, a horizontal line to the left, and proceed to the next step. (7) 'Search whether there is a wiring grid point MP' having the same wiring name as the output grid point OP on the horizontal line,
If, go to the next step
Go to (10) '.
【0042】(8)′配線用格子点MP′と入力側格子点IP
との間のすべての格子点の属性デ−タが「配線OK」で
あるかどうかを判断し、「YES」の場合は次のステップ
に進み、「NO」の場合はステップ(10)′に進む。(8) ′ Wiring grid point MP ′ and input grid point IP
It is determined whether or not the attribute data of all the grid points between the two are “OK”. If “YES”, proceed to the next step. If “NO”, proceed to step (10) ′. move on.
【0043】(9)′配線用格子点MP′と入力側格子点IP
とを結んで配線処理を終了する。このとき、横配線経路
となる各格子点は、それぞれの属性データが「03」に更
新されるとともに出力側格子点OPと同じ配線名データを
持つことになる。 (10)′(IX ,OY)の座標を持つ第1の中間格子点OP″を
設定して、次のステップに進む。 (11)′出力側格子点OPと第1の中間格子点OP″とを結ぶ
水平線上の各格子点の属性デ−タが「配線OK」である
かどうかを判断し、「YES」の場合は次のステップに進
み、「NO」の場合はステップ(14)′に進む。 (12)′入力側格子点IPと第1の中間格子点OP″とを結ぶ
垂直線上の各格子点の属性デ−タが「配線OK」である
かどうかを判断し、「YES」の場合は次のステップに進
み、「NO」の場合はステップ(14)′に進む。 (13)′出力側格子点OPー第1の中間格子点OP″ー入力側
格子点IPを結んで配線処理を終了する。このとき、ステ
ップ(5) ′,(9)′と同じように、配線経路となる各格子
点は、それぞれの属性データが更新されるとともに出力
側格子点OPと同じ配線名データを持つことになる。 (14)′(OX,IY)の座標を持つ第2の中間格子点IP″を
設定して、次のステップに進む。 (15)′入力側格子点IPと第2の中間格子点IP″とを結ぶ
水平線上の格子点それぞれの属性デ−タが「配線OK」
であるかどうかを判断し、「YES」の場合は次のステッ
プに進み、「NO」の場合はステップ(18)′に進む。 (16)′出力側格子点OPと第2の中間格子点IP″とを結ぶ
垂直線上の格子点それぞれの属性デ−タが「配線OK」
であるかどうかを判断し、「YES」の場合は次のステッ
プに進み、「NO」の場合はステップ(18)′に進む。 (17)′出力側格子点OPー第2の中間格子点IP″ー入力側
格子点IPを結んで配線処理を終了する。このとき、ステ
ップ(13)′,(9)′と同じように、配線経路となる各格子
点の属性データの更新などが実行される。 (18)′図5〜図7に示した前記ステップ(1) 〜(25)の配
線処理に移行する。といった手順により、出力側格子点
OPと入力側格子点IPとの間の配線処理を行なっている。(9) ′ Grid point MP ′ for wiring and grid point IP on the input side
And terminate the wiring process. At this time, each grid point serving as a horizontal wiring route has its attribute data updated to “03” and has the same wiring name data as the output-side grid point OP. (10) Set the first intermediate grid point OP "having the coordinates of '(IX, OY) and proceed to the next step. (11)' Output grid point OP and first intermediate grid point OP" It is determined whether or not the attribute data of each grid point on the horizontal line connecting the lines is "OK", and if "YES", the process proceeds to the next step; if "NO", the process proceeds to step (14) '. Proceed to. (12) Determine if the attribute data of each grid point on the vertical line connecting the input-side grid point IP and the first intermediate grid point OP "is" wiring OK ", and if" YES " Proceeds to the next step, and if "NO", to step (14) '. (13) Connect the output-side grid point OP-the first intermediate grid point OP "-the input-side grid point IP and terminate the wiring process. At this time, as in steps (5) 'and (9)' The respective grid points serving as wiring routes have their attribute data updated and have the same wiring name data as the output-side grid point OP. (14) Second having coordinates of (OX, IY) And then proceed to the next step. (15) The attribute data of each grid point on the horizontal line connecting the input-side grid point IP and the second intermediate grid point IP "is" wiring OK ".
Is determined, if "YES", proceed to the next step; if "NO", proceed to step (18) '. (16) The attribute data of each grid point on the vertical line connecting the output side grid point OP and the second intermediate grid point IP "is" wiring OK ".
Is determined, if "YES", proceed to the next step; if "NO", proceed to step (18) '. (17) Connect the output-side grid point OP-the second intermediate grid point IP "-the input-side grid point IP and terminate the wiring processing. At this time, as in steps (13) 'and (9)' The update of attribute data of each grid point serving as a wiring path is performed, etc. (18) 'The procedure shifts to the wiring processing of steps (1) to (25) shown in FIGS. , Output grid point
The wiring process between the OP and the input-side lattice point IP is performed.
【0044】なお、ステップ(4) ′,(12)′および(1
6)′における「配線OK」とは、それぞれの各格子点の
属性デ−タが「00」,「03」,「07」のいずれか
のときであり、ステップ (8)′, (11)′および(15)′に
おける「配線OK」とは、それぞれの各格子点の属性デ
−タが「00」,「02」のいずれかのときである。Steps (4) ', (12)' and (1)
"Wiring OK" in 6) 'is when the attribute data of each grid point is one of "00", "03", and "07", and steps (8)', (11) "Wiring OK" in (15) 'and (15)' is when the attribute data of each grid point is either "00" or "02".
【0045】そして、ステップ (2)′〜 (9)′において
はステップ (6)′〜 (9)′の処理をステップ (2)′〜
(5)′より先に実行してもよく、またステップ(10)′〜
(17)′においてはステップ(14)′〜(17)′の処理をステ
ップ(10)′〜(13)′より先に実行してもよい。In steps (2) 'to (9)', the processing of steps (6) 'to (9)' is
(5) ′ may be performed before step (10) ′-
In (17) ', the processing of steps (14)' to (17) 'may be executed prior to steps (10)' to (13) '.
【0046】また、ページ外配線ネットの場合は、図10
に示すように、ページ内に同じネットの格子点がある
かどうかを判断し、「YES」の場合はステップに進
み、「NO」の場合はステップに進む。配線対象端子
の格子点部分に、配線名と相手先ネットインデックス
(相手先端子のページと位置座標)とを記述して配線処
理を終了する。同じネットの格子点の中から代表格子
点(代表端子)を決め、この代表格子点部分に、配線名
と相手先ネットインデックスとを記述して次のステップ
に進む。なお、代表端子としては、例えば入力ネットの
場合は回路図上で最も左側で上側の端子を選択し、また
出力ネットの場合は回路図上で最も右側で上側の端子を
選択している。代表端子以外の各格子点について、入
力ネットの場合はその格子点IPの座標を(IX,IY) とし、
また出力ネットの場合はその格子点0Pの座標を(0X,0Y)
として、次のステップに進む。図8〜図9に示した前
記ステップ (2)′〜 (9)′の配線処理に移行する。な
お、前記ステップ(7)′において「無」の場合はステッ
プに進む。入力ネットの場合は同じ配線名デ−タを
持つ最も近い点を新たに0P(0X,0Y) とし、また出力ネッ
トの場合は同じ配線名デ−タを持つ最も近い点を新たに
IP(IX,IY) として、次のステップに進む。図8〜図9
に示した前記ステップ(10)′〜(18)′の配線処理に移行
する。といった手順により、ページ外配線ネットでの自
動配線処理を行なっている。In the case of an out-of-page wiring net, FIG.
As shown in (1), it is determined whether there is a grid point of the same net in the page. If "YES", the process proceeds to the step, and if "NO", the process proceeds to the step. The wiring name and the destination net index (the page and the position coordinates of the destination terminal) are described in the grid point portion of the wiring target terminal, and the wiring processing ends. A representative grid point (representative terminal) is determined from the grid points of the same net, a wiring name and a partner net index are described in the representative grid point portion, and the process proceeds to the next step. As a representative terminal, for example, in the case of an input net, the uppermost terminal on the leftmost side of the circuit diagram is selected, and in the case of an output net, the uppermost terminal on the rightmost side of the circuit diagram is selected. For each grid point other than the representative terminal, in the case of an input net, the coordinates of the grid point IP are (IX, IY),
In the case of an output net, the coordinates of the grid point 0P are (0X, 0Y)
And proceed to the next step. The processing shifts to the wiring processing of the steps (2) 'to (9)' shown in FIGS. If "no" in step (7) ', the process proceeds to step (7)'. In the case of an input net, the closest point having the same wiring name data is newly set to 0P (0X, 0Y), and in the case of an output net, the closest point having the same wiring name data is newly set.
Proceed to the next step as IP (IX, IY). 8 to 9
The processing shifts to the wiring processing of the steps (10) 'to (18)' shown in FIG. According to such a procedure, automatic routing processing is performed on the out-of-page wiring net.
【0047】また、以上の各場合の自動配線処理におけ
る共通ルールとしては、図11に示すように、 (a) 垂直線を引いたときに属性デ−タが「07」の格子
点を通る場合、当該格子点部分の線をカットする。これ
は、回路図上の文字は水平方向(横方向)に記載されて
いるので、水平線のカットとは違って、垂直線のカット
部分は少なくてすみ、残りの垂直線部分で配線としての
表示を十分にはたすことができるからである。 (b) 同じ配線名の格子点を検索して配線を行なう場合、
当該格子点の属性デ−タを「04」に設定する。 (c) 異なる配線名の格子点からなる線と垂直に交差する
場合、その交差格子点の属性デ−タを「06」に設定す
る。 (d) 配線名などの文字を記述した場合、その格子点の属
性デ−タを「07」に設定する。ことなどがある。As common rules in the automatic wiring processing in each of the above cases, as shown in FIG. 11, (a) when a vertical line is drawn, the attribute data passes through a grid point of "07" Then, the line at the grid point portion is cut. This is because the characters on the circuit diagram are written in the horizontal direction (horizontal direction), so unlike the horizontal line cut, the vertical line cut part is small and the remaining vertical line part is displayed as wiring Because it can be fully satisfied. (b) When searching for a grid point with the same wiring name and performing wiring,
The attribute data of the grid point is set to "04". (c) If the line intersects perpendicularly with a line composed of grid points having different wiring names, the attribute data of the crossing grid point is set to "06". (d) When a character such as a wiring name is described, the attribute data of the grid point is set to "07". There are things.
【0048】[0048]
【発明の効果】本発明は、配線対象入力端子,出力端子
それぞれの格子点のx座標(またはy座標)で規定され
るx方向(またはy方向)の線分を平行移動させて、当
該線分上のすべての格子点が配線可能であるものを両端
子間の配線経路として求め、また配線対象となっている
入出力端子から水平線または垂直線を引いていき、当該
入出力端子と同一の配線名(同一ネット)の格子点を探
すことができた場合にはこの格子点と前記入出力端子と
を結んで配線経路として求めるといった手法を基本構成
としているため、接続対象端子間の自動配線処理を高速
化することができるとともに、その処理プログラムの簡
単化を図ることができる。According to the present invention, a line segment in the x-direction (or y-direction) defined by the x-coordinate (or y-coordinate) of the grid point of each of the input terminal and the output terminal to be wired is translated, and A route that all the grid points above can be wired is determined as the wiring route between both terminals, and a horizontal or vertical line is drawn from the input / output terminal to be wired, and the same When a grid point of a wiring name (same net) can be found, the basic configuration is such that the grid point is connected to the input / output terminal to obtain a wiring path. The processing can be sped up and the processing program can be simplified.
【図1】本発明の原理説明図(その1)である。FIG. 1 is a diagram (part 1) illustrating the principle of the present invention.
【図2】本発明の原理説明図(その2)である。FIG. 2 is a diagram (part 2) illustrating the principle of the present invention.
【図3】本発明の、回路図面における各種格子点を示す
説明図である。FIG. 3 is an explanatory diagram showing various lattice points in a circuit diagram of the present invention.
【図4】回路図面における3種類の配線状態を示す説明
図である。FIG. 4 is an explanatory diagram showing three types of wiring states in a circuit diagram.
【図5】本発明の、論理シンボル内配線ネットの自動配
線の処理手順を示す説明図(その1)である。FIG. 5 is an explanatory diagram (part 1) illustrating a processing procedure of automatic wiring of a wiring net in a logical symbol according to the present invention;
【図6】本発明の、論理シンボル内配線ネットの自動配
線の処理手順を示す説明図(その2)である。FIG. 6 is an explanatory diagram (part 2) illustrating a processing procedure of automatic wiring of a wiring net in a logical symbol according to the present invention;
【図7】本発明の、論理シンボル内配線ネットの自動配
線の処理手順を示す説明図(その3)である。FIG. 7 is an explanatory diagram (part 3) illustrating a processing procedure of automatic wiring of a wiring net in a logical symbol according to the present invention;
【図8】本発明の、ページ内配線ネットの自動配線の処
理手順を示す説明図(その1)である。FIG. 8 is an explanatory diagram (part 1) illustrating a processing procedure of automatic routing of a routing net in a page according to the present invention;
【図9】本発明の、ページ内配線ネットの自動配線の処
理手順を示す説明図(その2)である。FIG. 9 is an explanatory diagram (part 2) illustrating a processing procedure of automatic routing of a routing net in a page according to the present invention;
【図10】本発明の、ページ外配線ネットの自動配線の処
理手順を示す説明図である。FIG. 10 is an explanatory diagram showing a processing procedure of automatic routing of an out-of-page wiring net according to the present invention.
【図11】本発明の、各種配線ネットの自動配線に共通し
たルールを示す説明図である。FIG. 11 is an explanatory diagram showing rules common to automatic wiring of various wiring nets according to the present invention.
【図12】従来の、自動配線に用いられている線分探索法
を示す説明図である。FIG. 12 is an explanatory diagram showing a conventional line segment search method used for automatic wiring.
図1において、 1・・・デ−タファイル 2・・・プロセッサ 3・・・回路図面 4・・・水平方向の配線用線分 5,6・・・垂直方向の配線用線分 In FIG. 1, 1 ... data file 2 ... processor 3 ... circuit drawing 4 ... horizontal wiring line segment 5,6 ... vertical direction wiring line segment
Claims (4)
係を示す配線用データに基づき、配線対象の入力端子と
出力端子との間の配線ルートを回路図面中に作成する自
動配線方法において、 前記回路図面上の各格子点についての、位置データと、
配線可能な格子点であるかどうかを示す属性データとを
デ−タ保持手段に格納し、配線用線分設定手段を用いて、 前記回路図面の一方の座
標軸に略平行で、前記入力端子の格子点と前記出力端子
の格子点それぞれの、当該一方の座標軸の座標値に対応
した長さの線分を前記位置デ−タに基づいて設定してか
ら当該線分上の各格子点の前記属性データを確認する処
理を当該線分ごとに繰り返すことにより、当該属性デー
タのすべてが「配線OK」である第1の配線用線分を求
め、配線用線分設定手段を用いて、 前記回路図面の他方の座
標軸に略平行で、前記入力端子または前記出力端子のい
ずれか一方の格子点および前記第1の配線用線分上の格
子点それぞれの、当該他方の座標軸の座標値に対応した
長さの線分を前記位置デ−タに基づいて設定してから当
該線分上の各格子点の前記属性データを確認する処理を
当該線分ごとに繰り返すことにより、当該属性データの
すべてが「配線OK」である第2の配線用線分を求め、配線用線分設定手段を用いて、 前記回路図面の他方の座
標軸に略平行で、前記入力端子または前記出力端子の他
方の格子点および前記第1の配線用線分上の格子点それ
ぞれの、当該他方の座標軸の座標値に対応した長さの線
分を前記位置デ−タに基づいて設定してから当該線分上
の各格子点の前記属性データを確認する処理を当該線分
ごとに繰り返すことにより、当該属性データのすべてが
「配線OK」である第3の配線用線分を求め、配線ルート設定手段を用いて、 前記第1乃至前記第3の
各配線用線分を介して前記入力側格子点と前記出力側格
子点とを結ぶかたちの前記配線ルートを作成する、 ようにしたことを特徴とする自動配線方法。An automatic wiring method for creating a wiring route between an input terminal and an output terminal to be wired in a circuit drawing based on wiring data indicating a connection relationship between input / output terminals of each circuit element. Position data for each grid point on the circuit diagram;
Attribute data indicating whether the grid point is routable
The data is stored in data holding means, and one of the grid points of the input terminal and the grid point of the output terminal is substantially parallel to one of the coordinate axes of the circuit diagram using the wiring segment setting means . Is a line segment having a length corresponding to the coordinate value of the coordinate axis set based on the position data?
Confirm the attribute data of each grid point on the line segment .
By repeating the management for each said segment, all of the attribute data sought first wiring line is "line OK", using the wiring line setting means, the other of the coordinate axes of the circuit drawings And a line segment having a length corresponding to the coordinate value of the other coordinate axis of each of the grid points on either the input terminal or the output terminal and the grid points on the first wiring line segment. Is set based on the position data, and the process of checking the attribute data of each grid point on the line segment is repeated for each line segment, so that all of the attribute data is A second wiring line segment “wiring OK” is obtained, and using a wiring line segment setting means, the other grid point of the input terminal or the output terminal is substantially parallel to the other coordinate axis of the circuit diagram. And each of the grid points on the first wiring line segment, Said other of the coordinate axes the coordinate values in the corresponding length segments the position data of the - from the set based on the data processing for checking the attribute data of each grid point on the line segment for each said line segment By repeating this, a third wiring line segment in which all of the attribute data is “wiring OK” is obtained, and the wiring route setting means is used to obtain a third wiring line segment through each of the first to third wiring line segments. An automatic wiring method, wherein the wiring route is formed so as to connect the input-side grid points and the output-side grid points.
係を示す配線用データに基づき、配線対象の入力端子と
出力端子との間の配線ルートを回路図面中に作成する自
動配線方法において、 前記回路図面上の各格子点についての、位置データと、
配線可能な格子点であるかどうかを示す属性データと、
当該格子点が入出力端子に配線されている場合にはそれ
がどのネットに該当するかを示す配線名データとをデ−
タ保持手段に格納し、格子点検索手段を用いて、前記入力端子または前記出力
端子の特定格子点を含み 前記回路図面の任意の座標軸に
略平行な線を前記位置デ−タに基づいて求めてからその
線上の各格子点の前記配線名データを確認する処理を実
行することにより、前記特定格子点と同一ネットの前記
配線名データを持つ配線用格子点を検索し、 当該配線用格子点が存在した場合、配線ルート設定手段
を用いて、それと、前記特定格子点との間の各格子点の
前記属性データを確認する処理を実行することにより、
当該属性データのすべてが「配線OK」のときには前記
特定格子点と当該配線用格子点とを結んで前記配線ルー
トを作成する、 ようにしたことを特徴とする自動配線方法。2. An automatic wiring method for creating a wiring route between an input terminal and an output terminal to be wired in a circuit drawing based on wiring data indicating a connection relationship between input / output terminals of each circuit element. Position data for each grid point on the circuit diagram;
Attribute data indicating whether the grid point is routable,
It if the grid point is wired to the input and output terminals
There de and a wiring name data indicating corresponding to how the net -
The input terminal or the output using the grid point searching means.
A line including a specific grid point of a terminal and substantially parallel to an arbitrary coordinate axis of the circuit diagram is obtained based on the position data.
Execute the process of checking the wiring name data of each grid point on the line.
By row, searches the wiring lattice points having the <br/> wiring name data of the particular grid point in the same net, if for the wiring grid point is present, the wiring route setting means
Using therewith, by executing the process of checking the attribute data of each grid point between the specific grid point,
When all of the attribute data are “wiring OK”,
An automatic wiring method, wherein the wiring route is created by connecting a specific grid point and the wiring grid point.
係を示す配線用データに基づき、配線対象の入力端子と
出力端子との間の配線ルートを回路図面中に作成する自
動配線装置において、 前記回路図面上の各格子点についての、位置データと、
配線可能な格子点であるかどうかを示す属性データとを
格納するデ−タ保持手段と、 前記回路図面の一方の座標軸に略平行で、前記入力端子
の格子点および前記出力端子の格子点それぞれの、当該
一方の座標軸の座標値に対応した長さの線分を前記位置
デ−タに基づいて設定してから当該線分上の各格子点の
前記属性データを確認する処理を当該線分ごとに繰り返
すことにより、当該属性データのすべてが「配線OK」
である第1の配線用線分を求めた上で、前記回路図面の
他方の座標軸に略平行で、前記入力端子または前記出力
端子のいずれか一方の格子点および前記第1の配線用線
分上の格子点それぞれの、当該他方の座標軸の座標値に
対応した長さの線分を前記位置デ−タに基づいて設定し
てから当該線分上の各格子点の前記属性データを確認す
る処理を当該線分ごとに繰り返すことにより、当該属性
データのすべてが「配線OK」である第2の配線用線分
を求めるとともに、前記回路図面の他方の座標軸に略平
行で、前記入力端子または前記出力端子の他方の格子点
および前記第1の配線用線分上の格子点それぞれの、当
該他方の座標軸の座標値に対応した長さの線分を前記位
置デ−タに基づいて設定してから当該線分上の各格子点
の前記属性データを確認する処理を当該線分ごとに繰り
返すことにより、当該属性データのすべてが「配線O
K」である第3の配線用線分を求める配線用線分設定手
段と、 前記第1乃至前記第3の各配線用線分を介して前記入力
側格子点と前記出力側格子点とを結ぶかたちの前記配線
ルートを求める配線ルート設定手段と、 を有することを特徴とする自動配線装置。3. An automatic wiring apparatus which creates a wiring route between an input terminal and an output terminal to be wired in a circuit drawing based on wiring data indicating a connection relationship between input / output terminals of each circuit element. Position data for each grid point on the circuit diagram;
Data holding means for storing attribute data indicating whether or not the grid point can be wired; and a grid point of the input terminal and a grid point of the output terminal substantially parallel to one coordinate axis of the circuit diagram. A line segment having a length corresponding to the coordinate value of the one coordinate axis at the position
The process of setting based on the data and then confirming the attribute data of each grid point on the line segment is repeated for each line segment.
By doing so , all of the attribute data is "wiring OK"
After obtaining the first wiring line segment, which is substantially parallel to the other coordinate axis of the circuit diagram, one of the grid points of the input terminal and the output terminal and the first wiring line segment A line segment having a length corresponding to the coordinate value of the other coordinate axis of each of the upper grid points is set based on the position data.
And then check the attribute data of each grid point on the line segment .
By repeating this process for each line segment, a second line segment for which all of the attribute data is “wire OK” is obtained, and the input terminal is substantially parallel to the other coordinate axis of the circuit diagram. Alternatively, a line segment having a length corresponding to the coordinate value of the other coordinate axis of each of the other grid point of the output terminal and the grid point on the first wiring line segment is placed in the position.
After setting based on the placement data, the process of confirming the attribute data of each grid point on the line segment is repeated for each line segment.
By returning , all of the attribute data are
K ", a wiring line segment setting means for obtaining a third wiring line segment, and the input-side grid point and the output-side grid point via the first to third wiring line segments. Wiring route setting means for obtaining the wiring route in a form to be connected.
係を示す配線用データに基づき、配線対象の入力端子と
出力端子との間の配線ルートを回路図面中に作成する自
動配線装置において、 前記回路図面上の各格子点についての、位置データと、
配線可能な格子点であるかどうかを示す属性データと、
当該格子点が入出力端子に配線されている場合にはそれ
がどのネットに該当するかを示す配線名データとを格納
するデ−タ保持手段と、前記入力端子または前記出力端子の特定格子点を含み 前
記回路図面の任意の座標軸に略平行な線を前記位置デ−
タに基づいて求めてからその線上の各格子点の前記配線
名データを確認する処理を実行することにより、前記特
定格子点と同一ネットの前記配線名データを持つ配線用
格子点をを求める格子点検索手段と、 当該配線用格子点が存在した場合、それと、前記特定格
子点との間の各格子点の前記属性データを確認する処理
を実行することにより、当該属性データのすべてが「配
線OK」のときには前記特定格子点と当該配線用格子点
とを結んで前記配線ルートを作成する配線ルート設定手
段と、 を有することを特徴とする自動配線装置。4. An automatic wiring apparatus which creates a wiring route between an input terminal and an output terminal to be wired in a circuit drawing based on wiring data indicating a connection relationship between input / output terminals of each circuit element. Position data for each grid point on the circuit diagram;
Attribute data indicating whether the grid point is routable,
It if the grid point is wired to the input and output terminals
Wherein the data holding means, substantially parallel lines in any coordinate axis of the circuit diagram includes a particular grid point of the input terminal or the output terminal - but de storing a wiring name data indicating corresponds to which net Position data
Data for each grid point on the line
By executing the process of confirming the name data, the Japanese
Lattice point search means for obtaining a wiring lattice points having the wiring name data of the constant grid point in the same net, if for the wiring grid point is present therewith, between the specific price <br/> child point For checking the attribute data of each grid point
By executing the above, when all of the attribute data is “wiring OK”, wiring route setting means for creating the wiring route by connecting the specific grid point and the wiring grid point is provided. Automatic wiring equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3145083A JP2752530B2 (en) | 1991-06-18 | 1991-06-18 | Automatic wiring method and device therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3145083A JP2752530B2 (en) | 1991-06-18 | 1991-06-18 | Automatic wiring method and device therefor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04369081A JPH04369081A (en) | 1992-12-21 |
JP2752530B2 true JP2752530B2 (en) | 1998-05-18 |
Family
ID=15376992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3145083A Expired - Lifetime JP2752530B2 (en) | 1991-06-18 | 1991-06-18 | Automatic wiring method and device therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2752530B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149013A (en) * | 2012-01-18 | 2013-08-01 | Toshiba Corp | Automatic preparation method of circuit diagram |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59212974A (en) * | 1983-05-19 | 1984-12-01 | Nec Corp | Picture processor |
-
1991
- 1991-06-18 JP JP3145083A patent/JP2752530B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04369081A (en) | 1992-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2564344B2 (en) | Design method of semiconductor integrated circuit | |
KR100201979B1 (en) | Semiconductor circuit device | |
Lee et al. | Rectilinear paths among rectilinear obstacles | |
US5179645A (en) | Method of recognizing overlapped graphics in each degree of overlapping thereof | |
CN114611452A (en) | Method for automatically generating Sub Cell in layout based on circuit schematic diagram | |
JPH08212241A (en) | Design method for mask pattern for semiconductor integrated circuit or directly plotting pattern on wafer and their design rule confirming method | |
JP2752530B2 (en) | Automatic wiring method and device therefor | |
JP2002007494A (en) | System for automatic routing of piping | |
CN115221835A (en) | Physical verification method and device for chip design | |
JP2523702B2 (en) | Automatic wiring method for semiconductor integrated circuits | |
JP3883644B2 (en) | Leader line automatic creation method, leader line automatic creation apparatus and program storage medium therefor | |
JPH01232475A (en) | Parallel line connecting method | |
CN116342738B (en) | Automatic extraction and graphic display manufacturing method of forbidden vector range based on GIS | |
JPS59189471A (en) | Wiring route searching system | |
JP2722694B2 (en) | Automatic wiring system | |
JPH0685399B2 (en) | Wiring path search device | |
JP2914025B2 (en) | LSI automatic placement and routing processing method | |
CN117350234A (en) | Bus wiring method and device, computing device and storage medium | |
JPS62209890A (en) | Automatic wiring | |
JP2004153011A (en) | Layout design apparatus and layout designing method | |
JPH04676A (en) | Method and system for determining shortest route | |
JPS63181348A (en) | Layout design equipment for lsi | |
JPH05216963A (en) | Wiring method | |
EP0213670A2 (en) | Computer aided design system | |
JPS62188339A (en) | Design system for wiring pattern |