JP2750854B2 - Control circuit of pulse width modulation inverter - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインバータ装置において、インバータ出力ト
ランスの偏磁を防止するための機能を付加したパルス幅
変調インバータの制御回路に関するものである。 （従来技術） 第３図はインバータ回路の一例を示す。図において‖
は直流電源の正極、‖は負極を示し、Tr1〜Tr4は夫々ト
ランジスタ、D1〜D4は夫々帰還ダイオードを示す。しか
してトランジスタTr1とTr3,Tr2とTr4とが交互にオン，
オフすることによつて負荷５に交流を流すものである
が、図中１〜４は夫々トランジスタTr1〜Tr4のベースに
与える制御信号を示す。 第２図は従来のパルス幅変調インバータの制御回路を
示すもので、図中２つの分配回路19,20よりの出力信号
１〜４は、第３図のトランジスタTr1〜Tr4のベースに与
えられる信号を示す。図において、パルス幅変調された
インバータ出力電圧波形の正方向分と負方向分とが非対
称の場合、レベル調整回路13の入力に与える電圧値を調
整することによって、誤差増幅回路12の出力信号を正方
向又は負方向に移動させることができ、これによって定
常動作中の非対称成分を除去することができる。 （発明が解決しようとする問題点） しかしながら、この第２図に示す回路においては、レ
ベル調整回路13の初期設定により、定常動作中のインバ
ータ出力電圧の非対称を防止することは可能であるが、
入力電圧の急変や、負荷の急変などの過度的な不規則動
作が起きる場合には、非対称な出力電圧波形が発生しや
すく、それによつてインバータの出力トランスの偏磁現
象が生じ、これがため過大な励磁電流が流れ、インバー
タの動作が不安定となる欠点を有していた。このために
は一般にインバータトランスや負荷トランスにおいて磁
束密度の低い大形で高価なものを使用しなければならな
いという問題があった。 （問題点を解決するための手段） 本発明は上記の欠点を改善するために提案されたもの
で、レベル調整回路に偏磁が除かれる極性に信号を入力
し、これによって偏磁の発生を防止したインバータ装置
の制御回路を提供することを目的とする。 上記の目的を達成するため、本発明は出力トランスの
偏磁を防止する偏磁防止機能を有するパルス幅変調イン
バータの制御回路において、基準信号を発生する基準信
号発生回路10とインバータ出力信号を発生する出力検出
回路11とからの信号が与えられ、両信号の差分に対応し
た出力を発生する誤差増幅回路12と、誤差増幅回路12か
らの信号が与えられ、誤差増幅回路12の出力信号レベル
を調整するためのレベル調整回路13と、レベル調整回路
13とキャリア発生回路17からの出力が与えられる第１の
比較回路15と、レベル調整回路13と極性反転回路18を介
してのキャリア発生回路17からの出力が与えられる第２
の比較回路16と、第１と第２の比較回路15,16の出力が
与えられる加算回路21と加算回路21の出力が与えられる
積分回路22とにより構成される偏磁検出回路14と、第１
と第２の比較回路15,16の出力をインバータ回路のスイ
ッチング素子に分配するための２つの分配回路19,20と
を設け、偏磁検出回路14の出力レベル調整回路13に与え
られ、誤差増幅回路12の出力信号レベルを出力トランス
の偏磁を防止するように調整することを特徴とするパル
ス幅変調インバータの制御回路を発明の要旨とするもの
である。 しかして本発明の特徴とする点は、パルス幅変調の制
御回路において加算回路と積分回路からなる偏磁検出回
路を設け、この偏磁検出回路の出力をレベル調整回路に
入力し偏磁補償を行う点にあり、この点が従来のパルス
幅変調インバータの制御回路と異なるものである。 次に本発明の実施例について説明する。なお、実施例
は一つの例示であって、本発明の精神を逸脱しない範囲
で、種々の変更あるいは改良を行いうることは言うまで
もない。 第１図は本発明のパルス幅変調インバータ制御回路の
ブロック図を示す。図において、基準信号を発生する基
準信号発生回路10よりの信号とインバータの出力検出信
号を発生する出力検出回路11からの信号とは両信号の差
分に対応した出力を発生する誤差増幅回路12に与えられ
る。ここに出力検出回路11の入力信号は第３図において
インバータの出力５′より得られた信号である。ついで
誤差増幅回路12よりの出力は、その出力レベルを調整す
るレベル調整回路13に与えられる。 さらにこのレベル調整回路13には本発明の特徴とする
偏磁検出回路14よりの出力が与えられる。このレベル調
整回路13よりの出力は、第１の比較回路15と第２の比較
回路16とに与えられる。さらに第１の比較回路15にはキ
ャリア信号を発生するキャリア発生回路17よりの出力が
与えられ、第２の比較回路16には、キャリア発生回路17
よりの出力が極性反転回路18を介して与えられる。ここ
に比較回路15はキャリア発生回路17の信号とレベル調整
回路13の出力とを比較してパルス幅変調されたパルス列
波形を発生する働きをなすものである。 次に第１の比較回路15よりの出力は、パルス列信号を
インバータ回路のスイッチング素子に分配する第１の分
配回路19に与えられ、この分配回路19の出力は各々第３
図におけるスイッチング素子であるトランジスタTr1,Tr
2に与えられる。さらに第２の分配回路20には第２の比
較回路16よりの出力が与えられると共に、第２の分配回
路20の出力はスイッチング素子であるトランジスタTr3,
Tr4に与えられる。 次に第１及び第２の比較回路15と16の出力は加算回路
21に与えられ、この加算回路21の出力は積分回路22に与
えられ、この積分回路22よりの出力はレベル調整回路13
にフィードバックされる。しかしてこの加算回路および
積分回路により偏磁検出回路14が構成される。これによ
ってレベル調整回路−比較回路−偏磁検出回路−レベル
調整回路の閉グループが構成され、偏磁防止の閉ループ
作用をさせるものである。 第５図に、第４図の偏磁検出回路の動作を説明する動
作説明図を示す。V1及びV2はそれぞれ比較回路の出力波
形すなわち、パルス幅変調されたパルス列波形である。
V3は加算回路の出力波形でありパルス幅変調されたイン
バータ装置の出力波形とほぼ同じ波形である。V4の正弦
波形が積分回路の出力であり、直流成分としての偏磁量
は該正弦波のゼロレベルと積分回路のセロレベルとの差
分ａとなる。 第６図に、レベル調整回路例を示す。図において、誤
差増幅回路12の出力は抵抗を介してオペアンプ23の反転
入力端子に与えられ、偏磁検出回路14の出力は抵抗を介
してオペアンプ23の非反転入力端子に与えられ、オベア
ンプ23の出力は比較回路に与えられる。図の可変抵抗24
は、非対称防止のため初期設定用ボリウムである。 （発明の効果） 本発明は途上のように、出力トランスの偏磁を防止す
る偏磁防止機能を有するパルス幅変調インバータの制御
回路において、基準信号を発生する基準信号発生回路10
とインバータ出力信号を発生する出力検出回路11とから
の信号が与えられ、両信号の差分に対応した出力を発生
する誤差増幅回路12と、誤差増幅回路12からの信号が与
えられ、誤差増幅回路12の出力信号レベルを調整するた
めのレベル調整回路13と、レベル調整回路13とキャリア
発生回路17からの出力が与えられる第１の比較回路15
と、レベル調整回路13と極性反転回路18を介してのキャ
リア発生回路17からの出力が与えられる第２の比較回路
16と、第１と第２の比較回路15,16の出力が与えられる
加算回路21と加算回路21の出力が与えられる積分回路22
とにより構成される偏磁検出回路14と、第１と第２の比
較回路15,16の出力をインバータ回路のスイッチング素
子に分配するための２つの分配回路19,20とを設け、偏
磁検出回路14の出力がレベル調整回路13に与えられ、誤
差増幅回路12の出力信号レベルを出力トランスの偏磁を
防止するように調整することにより、 イ）インバータの出力電圧波形の非対称性を極めて小さ
くできる。従って、出力トランスの偏磁が生じにくく、
出力トランスの小形化ができ、寸法的，コスト的に従来
のものよりも小形，低コストなインバータを提供でき
る。 ロ）インバータの負荷側に、トランスの偏磁現象が生じ
にくい良質の電力を供給することができる。Description: TECHNICAL FIELD The present invention relates to a control circuit for a pulse width modulation inverter in an inverter device, which is provided with a function for preventing demagnetization of an inverter output transformer. (Prior Art) FIG. 3 shows an example of an inverter circuit. In the figure,
Denotes a positive pole of the DC power supply, Δ denotes a negative pole, Tr1 to Tr4 denote transistors, and D1 to D4 denote feedback diodes, respectively. As a result, the transistors Tr1 and Tr3, Tr2 and Tr4 are turned on alternately,
When the switch is turned off, an alternating current flows through the load 5. In the figure, reference numerals 1 to 4 denote control signals applied to the bases of the transistors Tr1 to Tr4, respectively. FIG. 2 shows a control circuit of a conventional pulse width modulation inverter. In FIG. 2, output signals 1 to 4 from two distribution circuits 19 and 20 are signals supplied to bases of transistors Tr1 to Tr4 in FIG. Is shown. In the figure, when the positive and negative components of the pulse width modulated inverter output voltage waveform are asymmetric, the output signal of the error amplifier circuit 12 is adjusted by adjusting the voltage value applied to the input of the level adjustment circuit 13. It can be moved in the positive or negative direction, thereby removing the asymmetric component during steady operation. (Problems to be Solved by the Invention) However, in the circuit shown in FIG. 2, it is possible to prevent the asymmetry of the inverter output voltage during the steady operation by the initial setting of the level adjustment circuit 13,
If an irregular operation such as a sudden change in the input voltage or a sudden change in the load occurs, an asymmetrical output voltage waveform is likely to be generated, thereby causing the output transformer of the inverter to be demagnetized. However, there is a disadvantage that the operation of the inverter becomes unstable due to the flow of an exciting current. For this purpose, there has been a problem that a large and expensive transformer having a low magnetic flux density must be generally used for an inverter transformer or a load transformer. (Means for Solving the Problems) The present invention has been proposed in order to improve the above-mentioned drawbacks, and a signal is input to a level adjusting circuit to a polarity from which the demagnetization is removed. It is an object of the present invention to provide a control circuit for an inverter device that prevents the above problem. In order to achieve the above object, the present invention provides a pulse width modulation inverter control circuit having a demagnetization preventing function for preventing demagnetization of an output transformer, wherein a reference signal generation circuit 10 for generating a reference signal and an inverter output signal are generated. And an error amplifier circuit 12 that generates an output corresponding to the difference between the two signals, and a signal from the error amplifier circuit 12 is provided. Level adjustment circuit 13 for adjusting and level adjustment circuit
13 and a first comparison circuit 15 to which an output from the carrier generation circuit 17 is applied, and a second to which an output from the carrier generation circuit 17 via the level adjustment circuit 13 and the polarity inversion circuit 18 are applied.
A demagnetization detection circuit 14, which is constituted by a comparison circuit 16 provided by the first and second comparison circuits 15 and 16, and an integration circuit 22 provided by an output of the addition circuit 21; 1
And two distribution circuits 19 and 20 for distributing the outputs of the second comparison circuits 15 and 16 to the switching elements of the inverter circuit. A gist of the present invention is a control circuit for a pulse width modulation inverter, which adjusts the output signal level of the circuit 12 so as to prevent the output transformer from being demagnetized. Thus, a feature of the present invention is that a control circuit for pulse width modulation is provided with a demagnetization detection circuit including an addition circuit and an integration circuit, and the output of the demagnetization detection circuit is input to a level adjustment circuit to perform demagnetization compensation. This point is different from the conventional control circuit of the pulse width modulation inverter. Next, examples of the present invention will be described. It should be noted that the embodiments are merely examples, and it is needless to say that various changes or improvements can be made without departing from the spirit of the present invention. FIG. 1 is a block diagram showing a pulse width modulation inverter control circuit according to the present invention. In the figure, a signal from a reference signal generation circuit 10 for generating a reference signal and a signal from an output detection circuit 11 for generating an output detection signal of an inverter are supplied to an error amplification circuit 12 for generating an output corresponding to a difference between the two signals. Given. Here, the input signal of the output detection circuit 11 is a signal obtained from the output 5 'of the inverter in FIG. Next, the output from the error amplification circuit 12 is provided to a level adjustment circuit 13 for adjusting the output level. Further, the level adjustment circuit 13 is provided with an output from the magnetic deflector detection circuit 14 which is a feature of the present invention. The output from the level adjustment circuit 13 is provided to a first comparison circuit 15 and a second comparison circuit 16. Further, an output from a carrier generation circuit 17 for generating a carrier signal is given to a first comparison circuit 15, and a carrier generation circuit 17 is provided to a second comparison circuit 16.
Is supplied through a polarity inversion circuit 18. Here, the comparison circuit 15 has a function of comparing the signal of the carrier generation circuit 17 and the output of the level adjustment circuit 13 to generate a pulse train waveform pulse-modulated. Next, the output from the first comparison circuit 15 is applied to a first distribution circuit 19 that distributes the pulse train signal to the switching elements of the inverter circuit.
Transistors Tr1 and Tr as switching elements in the figure
Given to 2. Further, the output from the second comparison circuit 16 is given to the second distribution circuit 20, and the output of the second distribution circuit 20 is a transistor Tr3, which is a switching element.
Given to Tr4. Next, the outputs of the first and second comparison circuits 15 and 16 are added to an addition circuit.
The output of the adding circuit 21 is provided to an integrating circuit 22, and the output of the integrating circuit 22 is provided to a level adjusting circuit 13.
Will be fed back. Thus, the magnetic deflection detection circuit 14 is constituted by the adding circuit and the integrating circuit. As a result, a closed group of the level adjustment circuit, the comparison circuit, the demagnetization detection circuit, and the level adjustment circuit is formed, and a closed loop operation for preventing demagnetization is performed. FIG. 5 is an operation explanatory diagram for explaining the operation of the bias detection circuit of FIG. V1 and V2 are the output waveforms of the comparison circuit, that is, the pulse train waveforms subjected to the pulse width modulation.
V3 is the output waveform of the adding circuit, which is almost the same as the output waveform of the pulse width modulated inverter device. The sine waveform of V4 is the output of the integration circuit, and the amount of magnetization as a DC component is the difference a between the zero level of the sine wave and the cello level of the integration circuit. FIG. 6 shows an example of a level adjustment circuit. In the figure, the output of the error amplifier circuit 12 is provided to an inverting input terminal of an operational amplifier 23 via a resistor, and the output of the bias detection circuit 14 is provided to a non-inverting input terminal of the operational amplifier 23 via a resistor. The output is provided to a comparison circuit. Variable resistor 24 shown
Is an initial setting volume for preventing asymmetry. (Effects of the Invention) The present invention provides a reference signal generation circuit 10 for generating a reference signal in a control circuit of a pulse width modulation inverter having a demagnetization preventing function for preventing demagnetization of an output transformer.
And an output detection circuit 11 for generating an inverter output signal, and an error amplification circuit 12 for generating an output corresponding to the difference between the two signals, and a signal from the error amplification circuit 12 for providing an error amplification circuit. A level adjusting circuit 13 for adjusting the output signal level of the output circuit 12; and a first comparing circuit 15 to which outputs from the level adjusting circuit 13 and the carrier generating circuit 17 are provided.
And a second comparison circuit to which an output from the carrier generation circuit 17 via the level adjustment circuit 13 and the polarity inversion circuit 18 is provided.
16, an adding circuit 21 to which the outputs of the first and second comparing circuits 15 and 16 are provided, and an integrating circuit 22 to which the output of the adding circuit 21 is provided.
And two distribution circuits 19 and 20 for distributing the outputs of the first and second comparison circuits 15 and 16 to the switching elements of the inverter circuit. The output of the circuit 14 is supplied to the level adjustment circuit 13, and the output signal level of the error amplifier circuit 12 is adjusted so as to prevent the output transformer from being demagnetized. it can. Accordingly, the output transformer is less likely to be demagnetized,
The size of the output transformer can be reduced, and a smaller and lower cost inverter can be provided in terms of size and cost compared with the conventional inverter. B) It is possible to supply high-quality electric power to the transformer load side, in which the transformer magnetization phenomenon is less likely to occur.

【図面の簡単な説明】 第１図は本発明のパルス幅変調インバータの制御回路の
実施例、第２図は従来の制御回路、第３図はインバータ
装置、第４図は偏磁検出回路、第５図は偏磁検出回路の
動作説明図、第６図はレベル調整回路を示す。 ５……負荷、５′……インバータの出力、10……基準信
号発生回路、11……出力検出回路、12……誤差増幅回
路、13……レベル調整回路、14……偏磁検出回路、15,1
6……比較回路、17……キャリア発生回路、18……極性
反転回路、19,20……分配回路、21……加算回路、22…
…積分回路、23……オペアンプ、24……ボリウム、25…
…パルス幅検出回路。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an embodiment of a control circuit of a pulse width modulation inverter according to the present invention, FIG. 2 is a conventional control circuit, FIG. 3 is an inverter device, FIG. FIG. 5 is a diagram for explaining the operation of the demagnetization detecting circuit, and FIG. 6 shows a level adjusting circuit. 5 ... Load 5 '... Inverter output, 10 ... Reference signal generation circuit, 11 ... Output detection circuit, 12 ... Error amplification circuit, 13 ... Level adjustment circuit, 14 ... Demagnetization detection circuit, 15,1
6 ... Comparison circuit, 17 ... Carrier generation circuit, 18 ... Polarity inversion circuit, 19,20 ... Distribution circuit, 21 ... Addition circuit, 22 ...
… Integration circuit, 23 …… Op amp, 24 …… Volume, 25…
... Pulse width detection circuit.

Claims (1)

(57)【特許請求の範囲】 １．出力トランスの偏磁を防止する偏磁防止機能を有す
るパルス幅変調インバータの制御回路において、 基準信号を発生する基準信号発生回路（10）とインバー
タ出力信号を発生する出力検出回路（11）とからの信号
が与えられ、両信号の差分に対応した出力を発生する誤
差増幅回路（12）と、 誤差増幅回路（12）からの信号が与えられ、誤差増幅回
路（12）の出力信号レベルを調整するためのレベル調整
回路（13）と、 レベル調整回路（13）とキャリア発生回路（17）からの
出力が与えられる第１の比較回路（15）と、 レベル調整回路（13）と極性反転回路（18）を介しての
キャリア発生回路（17）からの出力が与えられる第２の
比較回路（16）と、 第１と第２の比較回路（15,16）の出力が与えられる加
算回路（21）と加算回路（21）の出力が与えられる積分
回路（22）とにより構成される偏磁検出回路（14）と、 第１と第２の比較回路（15,16）の出力をインバータ回
路のスイッチング素子に分配するための２つの分配回路
（19,20）とを設け、 偏磁検出回路（14）の出力がレベル調整回路（13）に与
えられ、誤差増幅回路（12）の出力信号レベルを出力ト
ランスの偏磁を防止するように調整することを特徴とす
るパルス幅変調インバータの制御回路。(57) [Claims] In a control circuit of a pulse width modulation inverter having a function of preventing demagnetization of an output transformer, a control signal generation circuit (10) for generating a reference signal and an output detection circuit (11) for generating an inverter output signal are provided. , An error amplifier circuit (12) that generates an output corresponding to the difference between the two signals, and a signal from the error amplifier circuit (12). The output signal level of the error amplifier circuit (12) is adjusted. Level adjustment circuit (13), a first comparison circuit (15) to which outputs from the level adjustment circuit (13) and the carrier generation circuit (17) are provided, a level adjustment circuit (13), and a polarity inversion circuit A second comparison circuit (16) to which the output from the carrier generation circuit (17) via (18) is given, and an addition circuit (16) to which the outputs of the first and second comparison circuits (15, 16) are to be given. 21) and the output of the adder circuit (21) And a distribution circuit for distributing the outputs of the first and second comparison circuits (15, 16) to the switching elements of the inverter circuit. (19, 20) so that the output of the demagnetization detection circuit (14) is given to the level adjustment circuit (13), and the output signal level of the error amplification circuit (12) is prevented from demagnetizing the output transformer. A control circuit for a pulse width modulation inverter, characterized in that it is adjusted.