JP2749849B2

JP2749849B2 - 撮像装置

Info

Publication number: JP2749849B2
Application number: JP63331462A
Authority: JP
Inventors: 宏爾高橋; 克二吉村; 健一長沢
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1998-05-13
Anticipated expiration: 2013-05-13
Also published as: JPH02174470A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は撮像装置に関する。

〔従来の技術〕

撮像装置は、カメラ一体形VTRやスチル・ビデオ・カ
メラなどのビデオ・カメラ部として広く使用されてい
る。撮像管や固体撮像素子を用いるビデオ・カメラは旧
来の銀塩写真システムに比べダイナミツク・レンジが狭
く、従って、逆光時などには白とびや黒つぶれ（輝度レ
ベルが著しく高い又は低い部分の俗称）などが発生す
る。従来のビデオ・カメラではこのような場合、手動又
は逆光補正ボタンの操作により絞りを２絞り分程度開放
し、光量を調節していた。

しかし、このような逆光補正を適切に行った場合で
も、主たる被写体が適正露光量であっても背景で白とび
が発生してしまい、背景が白いだけの画面になってしま
う場合がある。つまり、従来装置のように主被写体の露
光量が適正になるように光量調節するだけでは、撮像装
置のダイナミツク・レンジの狭さは解決されない。これ
を解決する為に、例えばライン・スキヤナを用いて静止
画像を電気信号に変換する従来の撮像装置では、同一被
写体から得られた露光量の異なる複数の画面から１つの
画面を合成するものが考えられている。これに類したも
のとしてUSP792968号、特開昭61−219270号等のものも
知られている。

〔発明が解決しようとする課題〕

しかしながら、そのような撮像装置は静止画像を対象
としており、ダイナミツク・レンジの広い動画が得られ
るものではなかった。

このような問題点に鑑み、本発明は、実質的なダイナ
ミツク・レンジを広くとり得り、且つ多様な画像が得ら
れる撮像装置を提示することを目的とする。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、被写体像を電気
信号に変換する撮像手段と、当該撮像手段の蓄積時間を周期的に変化させることに
より第１の露光量の第１の画像と、前記第１の露光量と
は異なる第２の露光量の第２の画像を交互に連続して周
期的に出力させる撮像制御手段と、前記撮像制御手段により前記撮像手段より交互に連続
して周期的に出力される露光量の異なる第１、第２の画
像を遅延するメモリと、該メモリにおって遅延された第１、第２の画像を交互
に第１、第２の出力チャンネルに導くとともに、前記メ
モリを介さない第２、第１の画像を交互に前記第２、第
１の出力チャンネルに導くことによって並列出力させる
制御手段と、を有することを特徴とする。

〔作用〕

上記構成によって、第１の出力チャンネルからは第１
の画像が連続して得られ、第２の出力チャンネルからは
第２の画像が連続して得られるので、被写体の状況等に
応じて適宜一方の画像だけを観察したり、あるいは両方
の画像を合成することによってダイナミックレンジの広
い合成画像を得ることもできる。

〔実施例〕

以下、図面を参照して本発明の第１実施例を説明す
る、第１図は、カメラ一体形VTRに本発明を適用した場
合の全体構成ブロツク図を示す。

第１図において、100はカメラ部、200は処理部、300
は記録部である。カメラ部100において、光学系101から
入射した光線は絞り102により光量制限され、現像素子1
03に結像する。撮像素子103は撮像管や、MOS、CCDなど
の半導体撮像素子からなる。焦点駆動回路107、絞り駆
動回路106及び撮像素子駆動回路105は、カメラ制御回路
108の制御の下で、それぞれ光学系101、絞り102及び撮
像素子103を駆動する。カメラ信号処理回路104は通常の
ビデオ・カメラの信号処理回路と同様のγ補正その他の
処理を行う周知回路である。

カメラ部100から出力される映像信号は、処理部200の
A/D変換器201でデイジタル信号に変換され、演算回路20
2で後述する画素データの変換が行われ、D/A変換器203
でアナログ信号に戻され、記録部300に供給される。204
は、演算回路202での演算用の画像メモリであり、205は
そのアドレツシング回路である。アドリツシング回路20
5はカメラ部100の制御回路108からのタイミング信号に
応じて画像メモリ204の書込、読出アドレス制御信号を
出力する。

記録部300では、D/A変換器203からのアナログ信号が
公知の方法でVTRレコーダ301に記録される。

次に撮像素子103の動作を説明する。第２図はカメラ
部100の、より詳細な構成ブロツク図であり、第３図はN
TSC信号を例にとった場合に、カメラ部100のダイミング
・チヤートを示す。フイールド・インデツクス（FI）信
号は、１フレームを構成する奇（0DD）フイールドと偶
（EVEN）フイールドとを区別するための信号である。V
_BLK信号は垂直ブランキング信号であり、Ｈ（高）の期
間が有効画面、Ｌ（低）の部分が垂直ブランキング期間
に対応する。T_pulseは撮像素子103の電荷蓄積時間制御
のための信号であり、例えばインターライン型CCD撮像
素子の場合には画素出力を垂直転送用CCDに読み出すた
めのパルスである。尚、T_pulseのａとｂの間には垂直転
送用CCD内の電荷を、ｂとａの間には垂直転送用CCD内の
電荷を水平シフトレジスタに向けてテレビジヨンシート
で転送する。アイリス・ゲート信号は、後述する自動露
出のための規準となる映像信号として、1/1000秒の蓄積
信号か1/60秒の蓄積信号のどちらを用いるかを指定する
信号である。

図示例では、垂直ブランキング期間の間に1/1000秒の
蓄積を行い、次の有効画面期間にその1/1000秒蓄積信号
を出力する。そして、1/1000秒蓄積期間の直後に実質1/
60秒の電荷蓄積を行い、次フイールドの有効画面期間に
その1/60秒蓄積信号を出力する。このようにして、各フ
イールド毎に、２種類（1/1000秒と1/60秒）の蓄積時間
の信号が交互に出力される。

なお、第２図において、20はカメラ信号処理回路104
からの信号（例えば映像信号）を受けて、露出制御のた
めの制御信号を演算する公知のAE制御回路、22は合焦制
御のための制御信号を出力する公知のAF制御回路、24は
垂直ブランキング信号V_BLKを２分周する1/2分周回路で
ある。26,27はサンプル・ホールド回路、28はインバー
タ、29,30は1/2分周回路24の出力又はインバータ28によ
るその反転信号のどちらでサンプリング・タイミングを
決定するかを選択するマニユアルのスイツチである。サ
ンプル・ホールド回路26,27の出力はそれぞれ絞り駆動
回路106及び焦点駆動回路107に印加され、自動露出制
御、自動焦点調節が実行される。

上記のように、本発明では１フイールド毎に露光量の
異なる複数の画面の信号が得られるのでカメラ信号処理
の一部を変更している。即ち、第２図を用いてAE処理を
説明する。撮像素子103から得られた信号は、AE制御の
ために、カメラ信号処理回路104からAE制御回路20に送
られ、AE制御回路20はAE制御のサーボ・ループが作動す
るように絞り駆動回路106に制御信号を供給する。この
制御信号は、撮像素子103の出力が適当のダイナミック
・レンジの範囲に入るように、即ち明るいときには絞り
102を絞り込ませ、暗いときには絞り102を開かせるよう
に変化する。

しかし、光量が例えばフイールド毎などの周期で変化
する場合には、適切なAE動作は望めない。というのは、
AEサーボの応答速度はフイールドやフレーム周期の変化
に比べると大変長いからである。従って、AE動作の制御
信号は交互に得られる異なる露光量の画像の内の一方の
みを用いるように限定しておく。第２図では、サンプル
・ホールド回路26を設け、また、どれか１つ（例えば1/
60秒）の画面に相当する制御信号だけを選択するよう
に、スイツチ29でサンプル・タイミングを規定する。

第２図では垂直ブランキング（V_BLK）信号によりサン
プリング・パルスを形成しており、1/2分周器24によ
り、V_BLK信号毎に反転する信号を形成し、これをスイツ
チ29のａ接点に接続し、当該分周器24の出力をインバー
タ28で反転した信号をスイツチ29のｂ接点に接続してい
る。従ってスイツチ22でａ接点側を選択すれば、0DDフ
イールド、1/1000秒蓄積信号がAEループ制御の基準とな
るサンプリング・パルスがサンプル・ホールド回路26に
印加され、逆にｂ接点側を選択すれば、1/60秒蓄積信号
がAEループ制御の基準となるサンプリング・パルスがサ
ンプル・ホールド回路26に印加される。AF制御について
のAF制御回路22、サンプル・ホールド回路27、スイツチ
30についても同様である。

さて、本発明の実施例では、1/1000秒と1/60秒の組み
合わせであり、約４段（2⁴倍）の光量変化であるので、
例えばCCD撮像素子を用いたカメラの場合、EVENフイー
ルドで1/60秒の蓄積時間を基準に主被写体の露出を合わ
せると、そのEVENフイールドでは背景に白とびが生じ易
いのに対し、４段光量を少なくした0DDフイールドでは
主被写体は黒つぶれが発生することが多い。なお、この
例は逆光補正時に背景側に露出を合わせた場合を想定し
たもので、勿論、その場の状況により1/1000秒以外に設
定しても良い。

本発明では、このような、一方のフイールドでの白と
び及び／又は黒つぶれを積極的に利用して、画面の改善
を行う。つまり白と又は黒つぶれの生じる部分について
は、他のフイールドの対応部分（露出が異なるので黒つ
ぶれ又は白とびは生じていない。）で代替し、両フイー
ルドの信号を合成して最終的な映像信号とする。その基
本的考え方を、第４図を参照して説明する。第４図で
は、主被写体を縦長の長方形で模式的に示している。第
４図でスルー（Ｔ）画とは撮像素子103からのリアルタ
イム出力をいい、メモリ（Ｍ）画又はメモリ出力とは画
像メモリ204に一旦記憶された直前フイールドの信号を
いう。スルー画では0DDフイールド毎に逆光時の主被写
体が黒つぶれになり、EVENフイールド毎に背景が白とび
になっている。また、メモリ画では、１フイールド期間
遅延した信号からなるので、白とびと黒つぶれはスルー
画とは異なるフイールドで生じている。

従って、スルー画とメモリ画とを適切に組み合わせれ
ば、白とび及び黒つぶれの無い良好な映像が得られるこ
とになる。つまり各フイールド毎にスルー画及びメモリ
画の信号を所定の閾値と比較して、当該閾値より大きけ
れば１、小さければ０として、画素毎に白とび又は黒つ
ぶれを判定する。第６図はその閾値と、画素の輝度値、
フイールドとの関係を示す。第６図（ａ）の横軸は輝度
レベル、縦軸は１画面中の各輝度レベルの出現頻度を示
す。第６図（ａ）に示すように、閾値Th1は黒つぶれを
判定できるように設定され、閾値Th2は白とびを判定で
きるように設定される。即ち、Th1以下が黒つぶれであ
り、閾値Th2以上が白とびと判定される。第６図（ｂ）
は各フイールドと閾値との関係を示す。上記の如く0DD
フイールドとEVENフイールドでは白とびと黒つぶれが交
互するので、その判定用の閾値もフイールド毎に変更す
る。

このようにしてどのフイールドのどの画素部分が黒つ
ぶれ又は白とびであるかを判定できるから、その判定結
果を用い、スルー画とメモリ画とで適正な露光量の画素
信号を選択できる。例えば、判定Ａと判定Ｂの論理積を
とり、0DDフイールドでは論理積が１である画素に対し
てはスルー画の信号を選択し、論理積が０である画素に
対してはメモリ画に信号を選択し、EVENフイールドでは
その逆の関係にすることにより、第４図に示すような選
択フラグが得られる。第４図の最下段の絵はその選択フ
ラグによる合成画像を示す。この図で示すように主被写
体が等速度運動を行なった場合を想定し、時間軸ズレが
画像に及ぼす影響を確認したが、実用上このズレは無視
できることが分かった。

第５図は処理部200の演算回路202において、上記閾値
Th1,Th2との比較及び選択フラグを形成する回路部分の
詳細な構成例のブロツク図を示す。Th切換制御信号は、
FI信号などのように、フイールド毎に“H",“L"が反転
する信号であり、閾値発生回路53及びインバータ51を介
して第２の閾値発生回路52に印加される。閾値発生回路
52,53はその切換信号に応じて、第６図（ｂ）の関係の
閾値Th1又は同Th2を発生する。比較回路54,55はそれぞ
れメモリ画、スルー画と、閾値発生回路52,53からの閾
値とを比較し、判定結果としてのＡ信号、Ｂ信号を出力
する。アンド・ゲート56はそのＡ信号とＢ信号の論理積
をとり、選択フラグ信号を出力する。スイツチ57は当該
選択フラグ信号に従って切り換わり、メモリ画又はスル
ー画の信号を選択する。

第５図（ｂ）は処理部200の演算回路202において、上
記閾値Th1,Th2との比較及び選択フラグを形成する回路
部分の構成ブロツク図の他の例を示す。スイツチ501,50
2はフイールド毎に“H",“L"が反転する切換制御信号
（例えばFI信号）によって切換制御される。図示例では
“H"の期間に、スイツチ501はｂ接点に接続し、スイツ
チ502はＭ接点に接続する。そして、“L"の期間では、
スイツチ501はａ接点に接続するが、スイツチ502はアン
ド回路507の出力によっても切換制御される。２つの閾
値発生回路503,504は各々、第６図（ａ）に示す閾値Th
1,Th2を発生する。比較回路505はメモリ204の出力信号
（メモリout）と閾値Th1とを比較して判定Ｂを出力し、
比較回路506はA/D変換器201の出力信号（スルー画）と
閾値Th2とを比較して判定Ａを出力する。アンド回路507
は比較回路505,506の出力A,Bの論理積をとり、選択フラ
グとして出力する。上記の如く、アンド回路507の出力
によりスイツチ502の切換を制御する。

第４図（ｂ）は第５図（ｂ）に示した構成の動作を示
す図である。

図中メモリinとはフイールド・メモリ（第５図（ｂ）
のメモリ204）に書込まれる画面であり、メモリoutとは
当該メモリから読み出される画面である。当該メモリ20
4には、0DDフイールド期間ではスルー画（Ｔ）が直接書
き込まれ、EVENフイールド期間には、スルー画（Ｔ）と
メモリoutである１フイールド前の0DDフイールドの画面
とが夫々所定の重み付けをされてから合成された画面が
書き込まれる。

この場合、第３図の蓄積時間の欄にA,Bとして示した
異なる蓄積時間の信号を合成する際には、A₁とB₁、A₂と
B₂というような２つの画面を組み合わせて合成し、例え
ばB₁とA₂という画面の組み合わせでの画面合成を防止し
ている。このようにすることにより合成される２つの画
面を得るための蓄積が行われる期間は互いに近接してい
るので、ブレの少ない合成画面を得ることができる。

また、EVENフイールド期間では、閾値Th1とメモリout
を比較し、閾値Th2とスルー画とを比較し、各入力デー
タが各閾値より大きければ１、小さければ０の判定を行
い、上記スルー画（Ｔ）及びメモリoutに対してそれぞ
れ判定Ａ及びＢとして各画素に対応する形で出力する。

この画素判定に従い、各々の画素流域についてスルー
画（Ｔ）、メモリoutで示した画像信号から信号を選択
する。その選択結果が第４図（ｂ）の最下段のEVENフイ
ールド期間の絵である。0DDフイールド期間では１フイ
ールド期間前の出力画像（メモリout）が再び出力され
る。

このように画面の合成を時間的に近接した画面間で行
うことにより、移動物体においてもその境界で画像劣化
が生ずることがない。

尚、画面内で輝度が大きく異なる場合には、被写体と
背景という２つの領域に区分けできるが、その各領域内
では、どちらか一方の蓄積時間の信号のみを用い、その
各領域内で蓄積時間の切換は行わない方が好ましい。な
ぜなら、第１に各領域内での適切な階調表現ができなく
なり、第２に各領域内の蓄積時間の境界線部分がちらつ
き、見づらくなるからである。従って各領域内でのこの
ような頻繁な切換を避けるために、切換判断の基準とな
る閾値を、周辺画素の情報を加味して適宜に設定するこ
とが好ましい。一例として、第６図（ｃ）の如く閾値Th
1,Th2にヒステリシス特性を持たせても良い。

即ち、例えば第５図（ａ）図示の閾値発生回路52,53
をその切換信号に応じて、第６図（ｃ）の関係の閾値Th
1,Th1′又は同Th2,Th2′を発生するようにしておく、上
記ヒステリシス特性としては、第６図（ｃ）のTh1以下
の画素情報を受け取った時、閾値をTh1からTh1′（Th′
＞Th）に上げ、比較器54,55の出力が容易には反転しな
いようにする。しかし、比較器54,55の出力が反転した
後は、閾値Th1′からTh1に戻す。Th2についても同様で
あり、Th2を越える値を受け取った時に閾値Th2からTh
2′（Th2′＜Th2）にする。このようにすることにより
主被写体と背景との分離がより正確に行え、画面中の判
断結果の孤立点が減少し、より自然な画面合成が可能に
なる。また、主被写体と背景との境界線にちらつきが出
難くなり、より自然な画像が得られる。

又、第５図（ａ）に示す様に203,57と同様の回路をも
う一系統203′,57′として設け、かかる切換回路57′に
は回路57に入力する信号と反転した信号を制御信号とし
て入力することによって第１出力と相補的な出力を第２
出力として得ることが出来る。

又、前述の第５図（ａ）において51〜56に示すブロツ
クを除き、第５図（ｃ）に示す様な構成にすることによ
って、第５図（ｄ）に示す様な第１出力と第２出力との
２系統の相補的な出力を得ることが出来る。

第７図は階調特性図を示す。同（ａ）の実線が通常の
ビデオ・カメラの特性図であり、100％までは入出力が
リニアになっており、それ以上の入力（100〜400％）に
対してはKNEE特性と呼ばれる傾きの緩い関係となってい
る。この変化点をP1とすると、高速シヤツタ時にはこの
変化点がP2の位置に移行する。但しP1が1/60秒で、P2が
２段の露光量変化の1/250秒であるとする。上述のよう
に、1/60と1/1000のように４段の差のある場合には、第
７図（ｄ）の（１）と（５）の関係になる。因みに、第
７図（ｄ）の（１）は1/60秒、（２）は1/125秒、
（３）は1/250秒、（４）は1/500秒、（５）は1/1000秒
とした場合の特性図である。本発明によれば傾きの違う
２つの特性から好みのカーブを持つ特性を合成すること
ができる。第７図（ｂ），（ｃ）がその合成例である。

具体的に階調特性の合成法を説明する。なお、線形部
からKNEE特性部への変化点P1（低速シヤツタ・スピード
の場合）と、P2（高速シヤツタ・スピードの場合）のど
ちらか一方が100％点になるように制御する場合を例に
とる。第６図に示したように閾値を設け、画面の白とび
及び黒つぶれを判定するが、その閾値の設定により階調
特性が変化する。その変化の様子を第７図（ｂ）に示
す。同図中（１）〜（３）の特性は、白とび判定用の閾
値Th2を低い値から順次高い値へ変化させていった場合
に、スイツチ57による画素切換で高速シヤツタ側を選択
する位置が高輝度側に変化する様子を示す。

第５図（ａ）ではスイツチ57により一方の画素信号を
選択しているが、対応する２画素のデータを演算処理し
て目的の信号を得てもよい。この方法につき、例えば、
第７図（ｂ）の特性（２）を基準として各種の演算方法
を選択した場合の特性変化を第７図（ｃ）の特性（１）
は、「白とび」判定がなされた画素のデータと、別画面
の対応画素のデータとを用い、平均値処理を行った場合
を示す。例えば、「白とび」と判定された対応する２画
素のデータをそれぞれD₁,D₂とし、処理結果をＤとする
と、平均値処理では、Ｄ＝（D₁＋D₂）/2であり、減算処
理ではＤ＝D₁−ｋ（D₁−D₂）である。但し、ｋは設定閾
値に応じて変化させる。第７図（ｃ）の特性（３）では
ｋは約1.88である。このような平均値処理や減算処理以
外にも、定数加算、定数減算などの所謂オフセツト処理
でもよく、またこれらを併用しても良い。

更には、主被写体を適正露光にした場合、背景の写り
具合（白とびの程度など）が好みに応じて調節自在とな
り、より自然な描写や意図的な作画が可能になる。勿論
逆に、背景を適正露光にして、主被写体の黒つぶれの程
度を調節することもできる。これらの写り具合の調節範
囲は画素データの演算方法に加え、シヤツタ・スピード
の組み合わせにより無数の広範囲の特性を得ることがで
きる。

上記実施例では１秒間に実質30枚の時間分解能にな
り、フレーム蓄積CCD撮像素子などと同程度になる。そ
こで、フイールド蓄積CCD撮像素子と同程度の時間分解
能を実現すべく、１フイールドに２枚の画面を取り込む
実施例を説明する。その構成例の変更部分を第８図に示
し、タイミング・チヤートを第９図に示す。本実施例で
は通常のビデオ・レートより速い速度で撮像素子103の
信号を読み出し、それを時間軸変換して通常レートに戻
す。フイールド・メモリ90,91は各々１フイールド分の
画像情報に相当する記憶容量を有しており、メモリ90で
は1/1000秒蓄積信号を1/120秒読出タイミングと同時化
するために1/1000秒蓄積信号の遅延を行い、メモリ91で
は、1/120秒単位の映像信号を1/60秒単位のNTSC信号に
変更するための２倍の時間伸長処理を行う。第９図中の
（ａ）〜（ｄ）は、第８図の信号（ａ）〜（ｄ）に対応
している。スイツチ57は1/120秒蓄積信号と1/1000蓄積
信号とを制御回路92の出力に基づき切換えることにより
合成出力（ｃ）を形成する。このように構成することに
より第９図（ｄ）の如く、フイールド毎の時間分解能が
得られる。

次に、制御回路108の他の詳細例を第10図に示す。マ
スター・クロツク発生器40は外部からの基準信号に従
い、制御回路108内部用のマスター・クロツクを発生す
る。1/1000シヤツタ用のクロツク発生器41はそのマスタ
ー・クロツクに従い高速用クロツクを発生し、1/60シヤ
ツタ用のクロツク発生器42はそのマスター・クロツクに
従い低速用クロツクを発生する。スイツチ45はフイール
ド毎に切り換わり、クロツク発生器41及び同42の出力を
交互に駆動回路105に印加する。AE制御信号発生器43
は、カメラ信号処理回路104からの映像信号を基に、絞
り制御のためのAE制御信号を発生する。制御信号保持回
路44はその制御信号を１フイールド間保持する。スイツ
チ46は、フイールド毎に切り換わり、AE制御信号発生器
43の出力及び制御信号保持回路44による保持信号を交互
に絞り制御回路106に印加する。切換信号発生器47、ス
イツチ45,46の切換をフイールド毎に制御する。スイツ
チ45,46は同期して切り換わる。

この実施例では、低速用、高速用それぞれにクロツク
発生器を設け、そのクロツクを、フイールド毎の信号を
発生する切換信号発生器の出力信号により切り換えてい
るので、回路構成及び動作が簡単になるという効果があ
り、特に動画に適している。

以上の実施例では、撮像素子の蓄積時間を変化させる
ことで異なる露光量の画面を生成したが、高速の絞り又
はシヤツター装置等の露光制御を高速で変化させてもよ
く、また、例えばPLZTなどのように、減光フイルタを電
気的に制御する方式等で実現してもよい。

以上の説明から容易に理解できるように、本発明によ
れば、ダイナミツク・レンジを実質的に広くすることが
でき、例えば、逆光の場合であっても、主被写体のみな
らず背景も、適正な露光量の画像が動画として得られる
ことになる。

次に以上の実施例において、動画用のカメラの動作ル
ープは数秒のレスポンスになるように設定され、画面の
急激な変化を避けている。そこで、例えば1/1000秒と1/
60秒の露光時間をフイールド毎に切り換えた場合には、
第２図示のAEループではおよそ1/250秒の露光時間を連
続して行った場合と同じ応答を示す。これは定常的な誤
差と見做せるので、露光量の違いに応じたオフセツト・
バイアスをAEループに付加することでこの誤差を解消で
きる。第11図はそのような第２図示の回路の変更構成例
である。80がそのバイアスを発生するバイアス発生回
路、81はAEループに当該バイアスを加算する加算器、82
はAFループに同様のオフセツト・バイアスを付加する加
算器である。AWBについても同様とすることができる。

このようにすればAE,AF或いはAWBをほぼ一定のサーボ
ゲインで安定させることができる。

次に第12図は本発明の第３実施例図、第13図はその動
作タイミング図であり、第１〜第11図と同じ符番のもの
は同じ要素を示す。カメラ信号処理回路104の出力の
内、輝度（Ｙ）信号（第13図（ａ）に示す）は、A/D変
換器109により4f_SC（f_SCは色副搬送波周波数）でサンプ
リングされ、８ビツトで量子化され、スイツチ112のｂ
接点に供給される。スイツチ112のａ接点には、スイツ
チ116の出力である合成画面が供給される。スイツチ116
は、第３図のFI信号（又はこれと等価信号）によりフイ
ールド毎に、EVENフイールドではａ接点、0DDフイール
ドではｂ接点に接続する。スイツチ112の出力はフイー
ルド・メモリ113により１フイールド期間分延長されて
スイツチ116のａ接点に供給される。スイツチ116のｂ接
点にはA/D変換器109の出力が供給される。スイツチ116
は、制御回路120から出力される選択フラグ（第４図参
照）により切り換えられる。スイツチ116の出力はスイ
ツチ112のａ接点に供給されると共に、D/A変換器118で
アナログ信号に変換され、混合回路125に供給され、輝
度信号と混合されVTR200で記録される。

カメラ信号処理回路104の出力の内２つの色差信号
（Ｒ−Ｙ），（Ｂ−Ｙ）（第13図（ｃ），（ｄ））は、
スイツチ110により第13図（ｅ）に示すタイミングで切
り換えられる。第13図（ｆ）はスイツチ110の出力を示
す。スイツチ110の出力は、A/D変換器111により第13図
（ｇ）に示すタイミングの2f_SCのパルスでサンプリング
され、８ビツトで量子化され、スイツチ114のｂ接点に
供給される。スイツチ114、フイールド・メモリ115、ス
イツチ117及びD/A変換器119における処理は、Ｙ信号の
場合と同じである。但し、フイールド・メモリ115の容
量はフイールド・メモリ113の半分でよい。D/A変換器11
9の出力信号（第13図（ｆ））は、サンプル・ホールド
（S/H）回路121,122により第13図（ｈ），（ｉ）に示す
タイミングでサンプリングされ、同時化される。このサ
ンプル・ホールドの後、図示しないロー・パス・フイル
タを経て復元された（Ｒ−Ｙ）信号（第13図（ｃ））及
び（Ｂ−Ｙ）信号（第13図（ｄ））は、変調回路124でf
_SCを直角二相変調する。変調回路124の出力は混合回路1
25でＹ信号に多重され、VTR部200にNTSC信号として供給
される。

第14図は、第12図の制御回路120の中の、選択フラグ
を発生する回路部分を示す。閾値発生回路503,504はそ
れぞれ、第６図に示す閾値Th1,Th2を発生する。比較回
路505はフイールド・メモリ113の出力信号（メモリou
t）と閾値Th1とを比較して判定Ａを出力し、比較回路50
6はA/D変換器109の出力信号（スルー画）と閾値Th2とを
比較して判定Ｂを出力する。アンド回路507は比較回路5
05,506の出力A,Bの論理積をとり、オア回路509の一方の
入力に印加する。オア回路509の他方の入力にはFI信号
が印加され、従って、0DDフイールドではオア回路509の
出力は「Ｈ」である。

オア回路509の出力S/H回路510により第13図（ｈ）又
は（ｉ）に示すタイミングでサンプリングされホールド
される。これは、第13図に示すように、輝度信号と色信
号とでサンプリング周波数が異なるために、サンプリン
グされた全ての輝度信号で選択フラグを形成すると、例
えば画面上の或るサンプリング・ポイントの（Ｒ−Ｙ）
信号はA/D変換器109の出力が選択されているにもかかわ
らず、その箇所の（Ｂ−Ｙ）信号はフイールド・メモリ
113の出力が選択されるという不都合が生じるからであ
る。即ち、かかる不都合とは、蓄積時間が異なる２画面
の一方から（Ｒ−Ｙ）信号を得、他方から（Ｂ−Ｙ）信
号を得ることになるので、変調器124から得られる色信
号としては被写体の実際の色とは異なるものとなってし
まうという問題点が生じることである。本実施例では、
この点を解決するために、第14図に示すS/H回路510を設
け、そのサンプリング・レートをf_SCとしている。尚、S
/H回路510の出力はスイツチ116,117に印加され、「Ｈ」
のときａ接点接続、「Ｌ」のときｂ接点接続になる。

本実施例では、このような構成によって蓄積時間の異
なる２つの画面の一方からＲ−Ｙを得、他方からＢ−Ｙ
を得て合成するという誤動作を防止することができる。

上記実施例では、所定の複数個のＹ判定信号から１つ
のＣ選択信号（S/H回路510の出力に相当する）を生成す
るために、第14図において説明した回路を用いてＹ判定
信号（アンド回路507の出力相当する）の１つを代表値
として用いたが、これ以外にも、判定結果の数でＣ選択
を行う多数決処理や、Ｙ信号の所定区間内の平均値を判
定することでＣ判定結果とする平均値処理によってＣ選
択信号を生成してもよい。

このような本発明の実施例によればコンポーネント色
信号処理が可能になるので、従来に較べ、基本画質の向
上が図られ、全体としてより高画質の撮影を実現でき
る。

次に、第15図〜第21図を参照し、本発明の第４実施例
を説明する。

第15図において、710は被写体、712は撮影レンズ、71
4は絞り、716は撮像素子である。撮影レンズ712より入
射した被写体710らの光線は絞り714により光量規制さ
れ、撮像素子716の光電変換面に入射する。718は通常の
ビデオ・カメラと同様にγ補正を始めとする各種の信号
処理を行うカメラ信号処理回路である。720は絞り714を
制御する絞り制御回路、722は撮像素子716を駆動する駆
動回路である。724はカメラ信号処理回路718の出力の一
部（例えば、画面中央部の信号）を通過させるゲート回
路、726は撮像素子の電荷蓄積時間を変更させるスピー
ド切換回路である。

カメラ信号処理回路718の出力はデコーダ728により輝
度（Ｙ）信号と、時分割多重ベースバンドの色差（Ｃ）
信号とに分離され、それぞれA/D変換器730Y,730Cを介し
て信号処理回路732Y,732Cに印加される。信号処理回路7
32Y,732Cでは後述する画素データの変換が行われ、D/A
変換器734Y,734Cを介して出力処理回路736に印加され
る。出力処理回路736は入力信号からコンポジツト・ビ
デオ信号を形成して出力する。

738はＹ信号から黒つぶれ、白とびの有無を判定する
判定回路であり、その判定結果に従い、スピード切換回
路726への切換指示信号、ゲート回路724への制御信号な
どを供給する。

処理回路732Y,732Cの詳細を説明する。第16図は処理
回路732Yを示すが、処理回路732Cも基本的に同じ構成で
よい。第16図において、A/D変換器730Yの出力はスイツ
チ750及び同758に印加される。スイツチ750はノーマル
・モード（撮像画像に白とび、黒つぶれが無いとき）で
は常にｂ接点に接続し、画素変換モード（撮影画像に白
とび又は黒つぶれがあるとき）では1/60秒単位でａ接
点、ｂ接点に交互に接続する。尚、画素変換モードで
は、振動回路722は、1/60秒電荷蓄積及び1/1000秒電荷
蓄積をフイールド交互に繰り返すように撮像素子716を
駆動し、スイツチ750は1/1000秒蓄積画に対してａ接点
に接続し、1/60秒蓄積画に対してｂ接点に接続する。ス
イツチ750のｂ接点の1/60秒蓄積画は判定回路738及びマ
ルチプレクサ756に供給される。

マルチプレクサ756は、ノーマル・モード時には、毎
フイールド供給される1/60秒蓄積画を出力し、画素変換
モード時には、奇数フイールドで、スイツチ750のｂ接
点からの1/60秒蓄積画と、フイールド・メモリ754から
の1/1000の秒蓄積画との間で画素変換を行って、その画
素変換画像出力し、偶数フイールドは、フイールド・メ
モリ754からの画素変換済みの画像をそのまま出力す
る。スイツチ758は通常はａ接点に接続するが、垂直ブ
ランキング期間にはｂ接点に接続する。これはインター
レース信号を形成するためである。

画素変換モード時のスイツチ752、フイールド・メモ
リ754及びマルチプレクサ756の動作を第17図を参照して
より詳しく説明する。第17図（ａ）はスイツチ750,752
に対する切換制御信号であり、「Ｈ」のときａ接点に、
「Ｌ」のときはｂ接点に接続する。同（ｂ）はスイツチ
758に対する切換制御信号であり、「Ｈ」のときａ接点
に、「Ｌ」のときｂ接点に接続する。同（ｃ）は撮像素
子716の電荷蓄積動作を示し、a_n,b_nは電荷蓄積時間（こ
の例では1/1000秒と1/60秒）を代表する。同（ｄ）は撮
像素子716の出力を示す。同（ｅ）はフイールド・メモ
リ754に書き込まれる記号、同（ｆ）はフイールド・メ
モリ754から読み出される信号、同（ｇ）はマルチプレ
クサ756の出力を示す。尚、フイールド・メモリ754は書
込と同時に読出をも行えるタイプのメモリである。

1/1000秒蓄積画であるa₁はフイールド・メモリ754に
より１フイールド期間遅延され、マルチプレクサ756に
より、次フイールドの1/60秒蓄積画b₁との間で画素変換
が施される。その画素変換後の画像MIX−１はスイツチ7
58に供給されると共にスイツチ752を介してフイールド
・メモリ754に書き込まれる。画像MIX−１は１フイール
ド期間遅延されてマルチプレクサ756に印加される。こ
のとき、マルチプレクサ756には画像MIX−１しか供給さ
れないので、マルチプレクサ756は再び画像MIX−１をス
イツチ758に出力する。

以後、同様の処理が行われ、マルチプレクサ756はMIX
−1,MIX−1,MIX−2,MIX−2,…を出力する。尚、a₁とb₁
で画素変換を行った後、次フイールドでb₁とa₂の間で画
素変換を行うことにより時間分解能を高めることも考え
られるが、b₁とa₂では時間的なズレが大きく、動画像に
おいて不都合が生じる可能性が高い。

第18図は判定回路738の具体例の構成ブロツク図を示
す。処理回路732Y（具体的にはスイツチ750のｂ接点）
からの1/60秒蓄積のＹ信号は、平均値算出回路760と、
白とび検出のための比較回路762とに印加される。平均
値算出回路760は、例えば第20図や第21図のように画像
を複数の領域に分割し、各領域の輝度レベルの平均値を
算出して演算回路764に供給する。演算回路764は各領域
の平均値の最大値と最小値との差を計算し、その計算値
が所定値より大きいときには画素変換モード、所定値以
下のときにはノーマル・モードとなるように、スピード
切換回路726に制御信号を供給する。演算回路764は例え
ば、通常のマイクロコンピユータからなる。また、平均
値算出回路760で算出された各領域の平均輝度レベルは
絞り調整のための測光枠の決定用にも利用でき、演算回
路764は、測光枠情報をウインドウ発生回路766に出力す
る。

比較回路762は、処理回路732YからのＹ信号を閾値切
換器768からの閾値と比較し、閾値以下のとき「Ｌ」、
閾値より大きいとき「Ｈ」を出力する。初期状態では閾
値切換器768は第19図に示す閾値Th2を選択しており、比
較回路762の出力が一旦「Ｈ」になると、選択閾値をTh1
に切り換え、また、比較回路762の出力が「Ｌ」になる
と、再びTh2を選択する。このようなヒステリシス特性
を持たせることにより、ノイズのような孤立点で頻繁に
白とびと判定されることを防止できる。比較回路762の
出力は、Ｙ制御信号として処理回路732Yに、Ｃ制御信号
として処理回路732Cに供給される。処理回路732Y,732C
は、比較回路762の出力が「Ｌ」のときは1/60秒蓄積画
を、「Ｈ」のときには1/1000秒蓄積画を選択する。

判定回路738において、入力輝度信号として1/1000秒
蓄積画を用い、黒つぶれを判定する構成を採用してもよ
いが、白とびの検出の方が黒つぶれの検出よりも正確に
行うことができ、且つ、ノーマル・モード／画素変換モ
ードの切換は同じ蓄積条件で行う必要があるので、上記
実施例では、判定回路738に1/60秒蓄積画を入力してい
る。

以上の説明から容易に理解できるように、本実施例に
よれば、逆光時において主被写体のみならず背景までも
適正露出で撮影することができ、ダイナミツク・レンジ
を実質的に拡げることができる。また、通常撮影時の輝
度レベルを監視し、適正露光時には通常撮影を行うよう
にすることで、適正露光時には時間解像度の劣化が生じ
ない。

又、本実施例に依れば単一の撮像素子から蓄積時間の
異なる２系統の出力を並列的に得ることが出来るので種
々の応用を望むことが出来る。又、本実施例では２系統
示したがこれに限らず３系統以上でもよい。

〔発明の効果〕

本発明に依れば実質的なダイナミツクレンジを広くと
り得り、且つ多様な画像を得ることが出来る。

【図面の簡単な説明】

第１図は本発明の第１実施例を用いたカメラ一体形VTR
の構成ブロツク図、第２図は第１図のカメラ部の制御回
路108の具体的構成例のブロツク図、第３図は撮像素子
の動作タイミング・チヤート、第４図（ａ），（ｂ）は
それぞれ本発明のよる画像処理の概念の第１、第２の例
を示す図、第５図（ａ），（ｂ），（ｃ）は夫々第１図
の演算回路202の具体的構成ブロツクの第１、第２、第
３の構成例図、第５図（ｄ）は第５図（ｃ）のタイミン
グ・チヤート、第６図（ａ），（ｂ），（ｃ）は白とび
及び黒つぶれ判定の閾値の決定法を説明する図、第７図
（ａ）〜（ｄ）は階調特性図、第８図は本発明の第２実
施例の要部ブロツク図、第９図はそのタイミング・チヤ
ート、第10図は第１図の制御回路108の他の一例であ
る。第11図は第２図示回路の変形例を示す図、第12図は
本発明の第３実施例を用いたカメラ一体形VTRの構成ブ
ロツク図、第13図は第12図の信号波形図、第14図は第12
図の制御回路120の選択フラグ形成回路成分の具体的構
成例のブロツク図、第15図は本発明の第４実施例の全体
構成のブロツク図、第16図は第15図の処理回路732Yの構
成ブロツク図、第17図は第15図のタイミング・チヤー
ト、第18図は第15図の判定回路738の構成ブロツク図、
第19図は判定回路の基準閾値のヒステリシス特性、第20
図及び第21図は平均値算出回路760の領域分割例図であ
る。 100……カメラ部 200……処理部 300……記録部

Claims

(57)【特許請求の範囲】

【請求項１】被写体像を電気信号に変換する撮像手段
と、当該撮像手段の蓄積時間を周期的に変化させることによ
り第１の露光量の第１の画像と、前記第１の露光量とは
異なる第２の露光量の第２の画像を交互に連続して周期
的に出力させる撮像制御手段と、前記撮像制御手段により前記撮像手段より交互に連続し
て周期的に出力される露光量の異なる第１、第２の画像
を遅延するメモリと、該メモリによって遅延された第１、第２の画像を交互に
第１、第２の出力チャンネルに導くとともに、前記メモ
リを介さない第２、第１の画像を交互に前記第２、第１
の出力チャンネルに導くことによって並列出力させる制
御手段とを有することを特徴とする撮像装置。