JP2746741B2 - フィールド決定回路 - Google Patents
フィールド決定回路Info
- Publication number
- JP2746741B2 JP2746741B2 JP2261484A JP26148490A JP2746741B2 JP 2746741 B2 JP2746741 B2 JP 2746741B2 JP 2261484 A JP2261484 A JP 2261484A JP 26148490 A JP26148490 A JP 26148490A JP 2746741 B2 JP2746741 B2 JP 2746741B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- output
- signal
- circuit
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007257 malfunction Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、飛び越し（インターレース）走査仕様の映
像信号に於けるフィールドを決定するためのフィールド
決定回路に関する。
像信号に於けるフィールドを決定するためのフィールド
決定回路に関する。
（従来の技術） 飛び越し（インターレース）走査仕様の映像信号によ
る表示に於いては、奇数番目の走査線を選択する奇数フ
ィールドと偶数番目の走査線を選択する偶数フィールド
とによって１フレームが表示される。従って、そのよう
な映像信号に基づいて映像を表示する表示装置では、現
在のフィールドが奇数フィールドであるか偶数フィール
ドであるかを示すフィールド情報が不可欠である。
る表示に於いては、奇数番目の走査線を選択する奇数フ
ィールドと偶数番目の走査線を選択する偶数フィールド
とによって１フレームが表示される。従って、そのよう
な映像信号に基づいて映像を表示する表示装置では、現
在のフィールドが奇数フィールドであるか偶数フィール
ドであるかを示すフィールド情報が不可欠である。
従来は、特にフィールド決定回路として独立した回路
はなく、飛び越し走査仕様の映像信号の奇数フィールド
と偶数フィールドの判定を行う判定回路の出力が、その
ままフィールド情報として利用されており、必要とする
他の回路又は装置に供給されている。
はなく、飛び越し走査仕様の映像信号の奇数フィールド
と偶数フィールドの判定を行う判定回路の出力が、その
ままフィールド情報として利用されており、必要とする
他の回路又は装置に供給されている。
例えば、この様なフィールド判定回路としては、特開
昭63−272177号公報や特開昭63−246980号公報等に記載
されたものがあり、飛び越し走査仕様の映像信号の奇数
フィールドと偶数フィールドを判定し、その判定結果を
出力する。
昭63−272177号公報や特開昭63−246980号公報等に記載
されたものがあり、飛び越し走査仕様の映像信号の奇数
フィールドと偶数フィールドを判定し、その判定結果を
出力する。
（発明が解決しようとるする課題） フィールド判定回路に入力される飛び越し走査仕様の
映像信号又は同期信号に関連する、フィールド判定回路
を誤動作させる要素としては、フィールド判定回路を誤
動作させるような雑音、及びビデオテープレコーダ再生
時に見られる同期信号のタイミングの揺らぎがある。無
論、このような雑音や揺らぎが存在しない場合は何等問
題が生じることはない。
映像信号又は同期信号に関連する、フィールド判定回路
を誤動作させる要素としては、フィールド判定回路を誤
動作させるような雑音、及びビデオテープレコーダ再生
時に見られる同期信号のタイミングの揺らぎがある。無
論、このような雑音や揺らぎが存在しない場合は何等問
題が生じることはない。
しかしながらたとえば電波状態の悪い放送波の受信
や、特に回転系の調整が悪いビデオテープレコーダの特
殊再生等の場合には、フィールド判定回路の誤動作を完
全に防止することは困難である。
や、特に回転系の調整が悪いビデオテープレコーダの特
殊再生等の場合には、フィールド判定回路の誤動作を完
全に防止することは困難である。
ところで、最近その発展が目覚ましい平面表示装置で
は、その駆動方法の特徴上、映像信号のフィールドの弁
別の映像再現の品質に及ぼす影響が、従前に増して大き
なものとなっている。特に大型の液晶表示装置の場合に
はフィールドの区別は、映像信号を液晶表示パネル上に
再現すべき位置決定の情報として使われるのみならず、
絵素に印加される電圧を交流化するための情報としても
不可欠なものとなっている。
は、その駆動方法の特徴上、映像信号のフィールドの弁
別の映像再現の品質に及ぼす影響が、従前に増して大き
なものとなっている。特に大型の液晶表示装置の場合に
はフィールドの区別は、映像信号を液晶表示パネル上に
再現すべき位置決定の情報として使われるのみならず、
絵素に印加される電圧を交流化するための情報としても
不可欠なものとなっている。
従って、フィールド判定の誤りは、表示品質を低下さ
せるのみならず、液晶自体の不可逆的な変化、即ち、表
示装置の破壊にもつながりかねない危険をはらんでい
る。
せるのみならず、液晶自体の不可逆的な変化、即ち、表
示装置の破壊にもつながりかねない危険をはらんでい
る。
本発明はかかる観点から行われたものでありその目的
とするところは、フィールド判定回路と組み合わせて使
用することによって、フィールド判定回路の判定結果の
内、誤動作に基づくものを取り除き、誤りのないフィー
ルド情報を出力することのできるフィールド決定回路を
提供することにある。
とするところは、フィールド判定回路と組み合わせて使
用することによって、フィールド判定回路の判定結果の
内、誤動作に基づくものを取り除き、誤りのないフィー
ルド情報を出力することのできるフィールド決定回路を
提供することにある。
（課題を解決しようとする手段） 本発明は、垂直同期信号及び水平同期信号に基づい
て、各フィールド毎に、奇数フィールド及び偶数フィー
ルドを判定し、この判定結果を示すフィールド信号を出
力するフィールド判定回路を伴い、このフィールド判定
回路から出力されたフィールド信号の正誤を判定し、こ
のフィールド信号を訂正するフィールド決定回路におい
て、垂直同期信号に同期して反転する信号をフィールド
信号として出力する出力手段と、フィールド判定回路か
らの各フィールド信号を予め定めれらた複数フィールド
分順次記憶する第１記憶手段と、出力手段から出力され
た各フィールド信号を前記複数フィールド分順次記憶す
る第２記憶手段と、第１記憶手段内の各フィールド信号
と第２記憶手段内の各フィールド信号を比較して、両者
が一致するか否かを示す２値を出力する比較手段とを備
え、出力手段は、該比較手段の比較結果を示す２値に応
じて、垂直同期信号に同期して出力を反転動作するか、
該反転動作を行わずに、従前の出力を維持するかを選択
的に行っており、そのことにより上記目的が達成され
る。
て、各フィールド毎に、奇数フィールド及び偶数フィー
ルドを判定し、この判定結果を示すフィールド信号を出
力するフィールド判定回路を伴い、このフィールド判定
回路から出力されたフィールド信号の正誤を判定し、こ
のフィールド信号を訂正するフィールド決定回路におい
て、垂直同期信号に同期して反転する信号をフィールド
信号として出力する出力手段と、フィールド判定回路か
らの各フィールド信号を予め定めれらた複数フィールド
分順次記憶する第１記憶手段と、出力手段から出力され
た各フィールド信号を前記複数フィールド分順次記憶す
る第２記憶手段と、第１記憶手段内の各フィールド信号
と第２記憶手段内の各フィールド信号を比較して、両者
が一致するか否かを示す２値を出力する比較手段とを備
え、出力手段は、該比較手段の比較結果を示す２値に応
じて、垂直同期信号に同期して出力を反転動作するか、
該反転動作を行わずに、従前の出力を維持するかを選択
的に行っており、そのことにより上記目的が達成され
る。
また、比較手段は、第１記憶手段内の各フィールド信
号と第２記憶手段内の各フィールド信号が全て一致する
ときと、一致しないときで、異なる２値を出力し、出力
手段は、該比較手段の比較結果を示す２値に応じて、垂
直同期信号に同期して出力を反転動作するか、該反転動
作を行わずに、従前の出力を維持するかを選択的に行う
のが好適である。
号と第２記憶手段内の各フィールド信号が全て一致する
ときと、一致しないときで、異なる２値を出力し、出力
手段は、該比較手段の比較結果を示す２値に応じて、垂
直同期信号に同期して出力を反転動作するか、該反転動
作を行わずに、従前の出力を維持するかを選択的に行う
のが好適である。
（実施例） 本発明の実施例について以下に説明する。
第１図に本発明の一実施例の基本的構成を示す。本実
施例のフィールド決定回路１は、垂直同期信号Vsyn及び
水平同期信号Hsynに基づいて、奇数フィールドと偶数フ
ィールドを判定し、その判定結果JFDを出力するフィー
ルド判定回路２に接続されており、フィールド判定回路
２の判定結果JFDを過去の適当なフィールド分に渡って
記憶する第１の記憶装置３と、このフィールド決定回路
１によって決定された結果を同じく過去の適当な個数フ
ィールド分に渡って記憶する第２の記憶装置４と、記憶
装置３と記憶装置４の出力を比較する比較回路５を備え
ている。
施例のフィールド決定回路１は、垂直同期信号Vsyn及び
水平同期信号Hsynに基づいて、奇数フィールドと偶数フ
ィールドを判定し、その判定結果JFDを出力するフィー
ルド判定回路２に接続されており、フィールド判定回路
２の判定結果JFDを過去の適当なフィールド分に渡って
記憶する第１の記憶装置３と、このフィールド決定回路
１によって決定された結果を同じく過去の適当な個数フ
ィールド分に渡って記憶する第２の記憶装置４と、記憶
装置３と記憶装置４の出力を比較する比較回路５を備え
ている。
以下の説明では、奇数フィールドが１（High）に、偶
数フィールドが０（Low）に対応しており、簡単のため
記憶装置３及び４は過去４フィールドに渡ってのフィー
ルド情報を記憶できるものとする。
数フィールドが０（Low）に対応しており、簡単のため
記憶装置３及び４は過去４フィールドに渡ってのフィー
ルド情報を記憶できるものとする。
比較回路５は記憶手段３及び４の内容を比較し、比較
回路５の出力▲▼はそれらの内容が全て不一致の
時にのみLowになり、それ以外の時はHighである。比較
回路５の出力は論理部６の一方の入力となっている。従
って、比較回路５の出力▲▼即ち論理部６のＣ入
力が０となった時、 論理部６には外部から垂直同期信号Vsyn又はそれと同
期した適当なパルスが入力されており、その出力VCKが
フリップフロップFF1のクロック入力端子CKに与えられ
ている。フリップフロップFF1はCK端子にパルスが入力
されるごとにその出力を反転させる機能をもった回路で
ある。論理部６はＣ入力が非能動の時はＶ入力に入力さ
れる信号（垂直同期信号Vsyn）を通過させるが、Ｃ入力
が能動になった場合にはＶ入力に入力される信号を阻止
する機能を持っている。従って、通常の場合には、フリ
ップフロップFF1のクロック入力端子CKには、垂直同期
信号Vsynが供給されるが、比較回路５の出力▲▼
即ち論理部６のＣ入力が０となった時、論理部６はその
次の垂直同期信号Vsynを阻止するので、フリップフロッ
プFF1の出力FDはその次のタイミングで反転せず、フィ
ールド判定回路２の出力JFDと同一の内容となり、以後
その状態を続けることになる。
回路５の出力▲▼はそれらの内容が全て不一致の
時にのみLowになり、それ以外の時はHighである。比較
回路５の出力は論理部６の一方の入力となっている。従
って、比較回路５の出力▲▼即ち論理部６のＣ入
力が０となった時、 論理部６には外部から垂直同期信号Vsyn又はそれと同
期した適当なパルスが入力されており、その出力VCKが
フリップフロップFF1のクロック入力端子CKに与えられ
ている。フリップフロップFF1はCK端子にパルスが入力
されるごとにその出力を反転させる機能をもった回路で
ある。論理部６はＣ入力が非能動の時はＶ入力に入力さ
れる信号（垂直同期信号Vsyn）を通過させるが、Ｃ入力
が能動になった場合にはＶ入力に入力される信号を阻止
する機能を持っている。従って、通常の場合には、フリ
ップフロップFF1のクロック入力端子CKには、垂直同期
信号Vsynが供給されるが、比較回路５の出力▲▼
即ち論理部６のＣ入力が０となった時、論理部６はその
次の垂直同期信号Vsynを阻止するので、フリップフロッ
プFF1の出力FDはその次のタイミングで反転せず、フィ
ールド判定回路２の出力JFDと同一の内容となり、以後
その状態を続けることになる。
フィールド決定回路１の動作を第２図及び第３図を参
照して説明する。
照して説明する。
今、フィールドがT0であるとすると、記憶装置３及び
４はT-3〜T0のフィールドに於ける出力JFD及び出力FDを
それぞれ記憶している。第２図に示すように、T-3〜T0
に於いて出力JFDの値と主力FDの値とは完全に一致して
いるので、記憶装置３の内容と記憶装置４の内容とは完
全に一致しており、比較回路５の出力▲▼はHigh
である。従って、論理部６の出力VCKは垂直同期信号V
synと同じであるので、フリップフロップFF1の出力FD
は、フィールド判定回路２の出力JFDと同一の内容であ
り続ける。
４はT-3〜T0のフィールドに於ける出力JFD及び出力FDを
それぞれ記憶している。第２図に示すように、T-3〜T0
に於いて出力JFDの値と主力FDの値とは完全に一致して
いるので、記憶装置３の内容と記憶装置４の内容とは完
全に一致しており、比較回路５の出力▲▼はHigh
である。従って、論理部６の出力VCKは垂直同期信号V
synと同じであるので、フリップフロップFF1の出力FD
は、フィールド判定回路２の出力JFDと同一の内容であ
り続ける。
一方、第３図に示すように、何等かの理由でフィール
ドT-3〜T0に於ける出力JFDの値と出力FDの値とが一致し
ない場合には、T-3〜T0に於ける出力JFDの値（即ち、記
憶装置３の内容）は、T-3〜T0に於ける出力FDの値（即
ち、記憶装置４の内容）と一致しないことになる。その
ため、比較回路５の出力▲▼はT0のタイミングで
Lowとなる。論理部６はＣ入力がLOWとなるため、その次
のP1で示される垂直同期信号Vsynのパルスを阻止する
（第３図のVCK参照）。フリップフロップFF1では、P1の
タイミングでのCK入力がないためP1のタイミングではそ
の出力FDが変化することはなく、次のフィールドT1のタ
イミングで出力FDと出力JFDの状態が同一となることに
なる。尚、T1のタイミングに於いては、比較回路５は
T1,T0,T-1,T-2の状態での出力FDと出力JFDを比較するこ
とになるが、T-2,T-1,T0に於いては、出力FDと出力JFD
は異なっているもののT1では一致しているから、比較回
路５の出力▲▼はHighとなり、その次のP2のパル
スは論理部６を通過し、以後その状態を続けることにな
る。
ドT-3〜T0に於ける出力JFDの値と出力FDの値とが一致し
ない場合には、T-3〜T0に於ける出力JFDの値（即ち、記
憶装置３の内容）は、T-3〜T0に於ける出力FDの値（即
ち、記憶装置４の内容）と一致しないことになる。その
ため、比較回路５の出力▲▼はT0のタイミングで
Lowとなる。論理部６はＣ入力がLOWとなるため、その次
のP1で示される垂直同期信号Vsynのパルスを阻止する
（第３図のVCK参照）。フリップフロップFF1では、P1の
タイミングでのCK入力がないためP1のタイミングではそ
の出力FDが変化することはなく、次のフィールドT1のタ
イミングで出力FDと出力JFDの状態が同一となることに
なる。尚、T1のタイミングに於いては、比較回路５は
T1,T0,T-1,T-2の状態での出力FDと出力JFDを比較するこ
とになるが、T-2,T-1,T0に於いては、出力FDと出力JFD
は異なっているもののT1では一致しているから、比較回
路５の出力▲▼はHighとなり、その次のP2のパル
スは論理部６を通過し、以後その状態を続けることにな
る。
このように、本実施例によれば、フィールド判定回路
２の判定結果JFDをT-3,T-2,T-1,T0の４フィールドに渡
って確認し、その判定結果JFDが４フィールド共続けて
フィールド決定回路１の出力FD（即ち、現在判断してい
るフィールド状態（奇数フィールド又は偶数フィール
ド））とは異なった場合のみ、判定結果JFDの方が正し
いものと見做して、フィールド決定回路１の出力FDをフ
ィールド判定回路２の出力JFDと一致する様に変更する
ことになる。
２の判定結果JFDをT-3,T-2,T-1,T0の４フィールドに渡
って確認し、その判定結果JFDが４フィールド共続けて
フィールド決定回路１の出力FD（即ち、現在判断してい
るフィールド状態（奇数フィールド又は偶数フィール
ド））とは異なった場合のみ、判定結果JFDの方が正し
いものと見做して、フィールド決定回路１の出力FDをフ
ィールド判定回路２の出力JFDと一致する様に変更する
ことになる。
第４図に本実施例のフィールド決定回路１のより具体
的な構成を示す。記憶装置３及び記憶装置４はそれぞれ
Ｄフリップフロップを４個づづ接続してシフトレジスタ
を構成することによって実現している。それらのシフト
レジスタのクロックとしては、垂直同期信号Vsynとは別
にそれと同期しており適当な位相差を持ったタイミング
信号TM1が供給されている。比較回路５は４個の排他的
理論和回路と４入力否定論理積回路によって構成されて
いる。論理部６は２入力論理積回路によって、フリップ
フロップFF1はＤタイプフリップフロップによって実現
されている。
的な構成を示す。記憶装置３及び記憶装置４はそれぞれ
Ｄフリップフロップを４個づづ接続してシフトレジスタ
を構成することによって実現している。それらのシフト
レジスタのクロックとしては、垂直同期信号Vsynとは別
にそれと同期しており適当な位相差を持ったタイミング
信号TM1が供給されている。比較回路５は４個の排他的
理論和回路と４入力否定論理積回路によって構成されて
いる。論理部６は２入力論理積回路によって、フリップ
フロップFF1はＤタイプフリップフロップによって実現
されている。
第５図に第４図の回路の各部のタイミング波形を示
す。第３図と同様に、フィールドT-3〜T0に於ける出力J
FDの値と出力FDの値とが一致しない場合には、T0のタイ
ミンングで記憶装置３及び４の各対応するビットが異な
ったものとなり、フィールド決定回路１の出力は、その
次のT1のタイミングからフィールド判定回路からの入力
JFDに合ったものとなる。
す。第３図と同様に、フィールドT-3〜T0に於ける出力J
FDの値と出力FDの値とが一致しない場合には、T0のタイ
ミンングで記憶装置３及び４の各対応するビットが異な
ったものとなり、フィールド決定回路１の出力は、その
次のT1のタイミングからフィールド判定回路からの入力
JFDに合ったものとなる。
第６図に第２の実施例を示す。本実施例では、第２の
記憶装置４にはフリップフロップFF1の否定出力▲
▼が入力されている。従って、比較回路５では先の例と
は逆に記憶手段３及び４の対応するビットが全て一致し
た時に出力▲▼がLowとなるようになっている。
又、比較回路５の出力▲▼は、タイミング信号TM
1の否定の立ち上がり、即ちTM1の立ち下りをクロックと
しているフリップフロップFF2を介して論理部６に供給
されている。これは比較回路５の出力の細いグリッチに
よる誤動作を避けるためのものである。
記憶装置４にはフリップフロップFF1の否定出力▲
▼が入力されている。従って、比較回路５では先の例と
は逆に記憶手段３及び４の対応するビットが全て一致し
た時に出力▲▼がLowとなるようになっている。
又、比較回路５の出力▲▼は、タイミング信号TM
1の否定の立ち上がり、即ちTM1の立ち下りをクロックと
しているフリップフロップFF2を介して論理部６に供給
されている。これは比較回路５の出力の細いグリッチに
よる誤動作を避けるためのものである。
第７図に、本発明のフィールド決定回路の入力JFD
（即ち、フィールド判定回路の出力）が雑音の影響を受
けて誤動作した場合の波形、及びその時のフィールド回
路の出力FDの波形を種々の場合について示す。図から判
るように、フィールド判定回路の出力JFDが誤動作した
場合であっても、本発明のフィールド決定回路の出力FD
は出力JFDの誤動作の影響を全く受けず、正常なフィー
ルド情報を示している。
（即ち、フィールド判定回路の出力）が雑音の影響を受
けて誤動作した場合の波形、及びその時のフィールド回
路の出力FDの波形を種々の場合について示す。図から判
るように、フィールド判定回路の出力JFDが誤動作した
場合であっても、本発明のフィールド決定回路の出力FD
は出力JFDの誤動作の影響を全く受けず、正常なフィー
ルド情報を示している。
第８図は、フィールド判定回路がHigh（第８図
（ａ））又はLow（同図（ｂ））に固定した信号を出力
してきた時の、フィールド決定回路の出力FDを示す。こ
れはフィールド固定の映像信号源が接続された場合に生
じることであるが、このような場合でも出力FDは確実に
High及びLowを繰り返すことが分かる。
（ａ））又はLow（同図（ｂ））に固定した信号を出力
してきた時の、フィールド決定回路の出力FDを示す。こ
れはフィールド固定の映像信号源が接続された場合に生
じることであるが、このような場合でも出力FDは確実に
High及びLowを繰り返すことが分かる。
（発明の効果） 本発明のフィールド決定回路による効果をまとめると
以下のようになる。
以下のようになる。
先ず、本発明のフィールド決定回路をフィールド判定
回路と組み合わせることによって事実上完全にフィール
ド判定回路の誤動作に基づく判定誤りを取り除き、極め
て信頼性の高い、フィールド情報を得ることができる。
回路と組み合わせることによって事実上完全にフィール
ド判定回路の誤動作に基づく判定誤りを取り除き、極め
て信頼性の高い、フィールド情報を得ることができる。
雑音や、同期信号の揺らぎに起因するフィールド判定
回路の誤動作が、本フィールド決定回路をすり抜けるの
は、上述のように例えば４フィールド分の記憶手段を持
つ場合には、４回連続して誤りを生じた場合のみであ
る。同様に、ｎフィールド分の記憶手段がある場合はｎ
回連続して誤りを生じた場合のみである。
回路の誤動作が、本フィールド決定回路をすり抜けるの
は、上述のように例えば４フィールド分の記憶手段を持
つ場合には、４回連続して誤りを生じた場合のみであ
る。同様に、ｎフィールド分の記憶手段がある場合はｎ
回連続して誤りを生じた場合のみである。
或る入力信号に対して、フィールド判別回路が誤りを
生じる確率が1/Pであるとすると、これは独立事象と見
做すことができる。従って、このようなフィールド判別
手段と、ｎフィールド分の記憶手段を有する本発明のフ
ィールド決定回路とを組み合わせて使用した場合の最終
的なフィールド判定結果が誤りである確率は（1/P）ｎ
である。即ち、Ｐ＝10である場合には、1/10の確率で誤
りを生じていたものが、本発明により（1/10）ｎになる
ということであり、ｎ＝８とすれば誤りの確率は１億分
の１になるということである。
生じる確率が1/Pであるとすると、これは独立事象と見
做すことができる。従って、このようなフィールド判別
手段と、ｎフィールド分の記憶手段を有する本発明のフ
ィールド決定回路とを組み合わせて使用した場合の最終
的なフィールド判定結果が誤りである確率は（1/P）ｎ
である。即ち、Ｐ＝10である場合には、1/10の確率で誤
りを生じていたものが、本発明により（1/10）ｎになる
ということであり、ｎ＝８とすれば誤りの確率は１億分
の１になるということである。
これは逆に言えば、１回の誤りに対して、それに続く
（ｎ−１）回のフィールド判定が全て連続して誤った場
合にのみ、この誤判定によって本発明フィールド決定回
路の出力、即ち最終的なフィールド決定を誤らせるとい
うことになる。
（ｎ−１）回のフィールド判定が全て連続して誤った場
合にのみ、この誤判定によって本発明フィールド決定回
路の出力、即ち最終的なフィールド決定を誤らせるとい
うことになる。
或いは、１回の誤りに対して、それに続く（ｎ−１）
回のフィールドに於いて、その状態が果して誤動作に基
づくものか、それとも本当にそうなのであるのかの確認
作業をしていると言うこともできる。
回のフィールドに於いて、その状態が果して誤動作に基
づくものか、それとも本当にそうなのであるのかの確認
作業をしていると言うこともできる。
更に換言すれば、フィールド判定回路に於いて誤りが
発生しても、本発明のフィールド決定回路をすり抜ける
のはPn-1回に１回のみであり、他のPn-1−１回は本発明
のフィールド回決定回路で取り除かれる。ｎ＝８のフィ
ールド決定回路を用いた場合には、実際上完全に誤りの
無いフィールド情報を得ることができた。
発生しても、本発明のフィールド決定回路をすり抜ける
のはPn-1回に１回のみであり、他のPn-1−１回は本発明
のフィールド回決定回路で取り除かれる。ｎ＝８のフィ
ールド決定回路を用いた場合には、実際上完全に誤りの
無いフィールド情報を得ることができた。
また、当然ながら、比較するフィールド数を増やすこ
とは極めて簡単である。
とは極めて簡単である。
上述の効果から発生する二次的な効果として本発明の
フィールド決定回路の出力FDが、垂直同期信号Vsynごと
に確実に反転する信号となることが挙げられる。
フィールド決定回路の出力FDが、垂直同期信号Vsynごと
に確実に反転する信号となることが挙げられる。
先にも述べたように、液晶表示装置を駆動する場合、
常に液晶層を交流駆動しなければならない。もしこの交
流化が完全に行われない場合、液晶そのものの不可逆的
変化、即ち表示装置そのものの破壊をもたらす恐れがあ
る。従って、如何なる映像信号の入力（たとえ、奇数フ
ィールドと偶数フィールドの区別のない映像信号に対し
てさえ）に対しても完全に交流化が保証できる本発明の
効果は、特に液晶表示装置に対して極めて大きなものと
なる。
常に液晶層を交流駆動しなければならない。もしこの交
流化が完全に行われない場合、液晶そのものの不可逆的
変化、即ち表示装置そのものの破壊をもたらす恐れがあ
る。従って、如何なる映像信号の入力（たとえ、奇数フ
ィールドと偶数フィールドの区別のない映像信号に対し
てさえ）に対しても完全に交流化が保証できる本発明の
効果は、特に液晶表示装置に対して極めて大きなものと
なる。
上述のように、本発明によれば、フィールド判定結果
の誤りを完全に除去することができ、常に正しいフィー
ルド情報を得ることができる。
の誤りを完全に除去することができ、常に正しいフィー
ルド情報を得ることができる。
第１図は本発明の一実施例基本的構成を示すブロック
図、第２図及び第３図は第１図の動作を説明するための
タイミング図、第４図はその実施例の構成をより具体的
に示す回路図、第５図はその動作を説明するためのタイ
ミング図、第６図は本発明の他の実施例の回路図、第７
図はフィールド判定回路の判定が誤りを生じる時のその
出力JFDと本発明による出力FDを示すタイミング図、第
８図はフィールド判定回路の出力JFDがHigh又はLowに固
定されたときの本発明による出力FDを示すタイミング図
である。
図、第２図及び第３図は第１図の動作を説明するための
タイミング図、第４図はその実施例の構成をより具体的
に示す回路図、第５図はその動作を説明するためのタイ
ミング図、第６図は本発明の他の実施例の回路図、第７
図はフィールド判定回路の判定が誤りを生じる時のその
出力JFDと本発明による出力FDを示すタイミング図、第
８図はフィールド判定回路の出力JFDがHigh又はLowに固
定されたときの本発明による出力FDを示すタイミング図
である。
Claims (2)
- 【請求項１】垂直同期信号及び水平同期信号に基づい
て、各フィールド毎に、奇数フィールド及び偶数フィー
ルドを判定し、この判定結果を示すフィールド信号を出
力するフィールド判定回路を伴い、このフィールド判定
回路から出力されたフィールド信号の正誤を判定し、こ
のフィールド信号を訂正するフィールド決定回路におい
て、 垂直同期信号に同期して反転する信号をフィールド信号
として出力する出力手段と、 フィールド判定回路からの各フィールド信号を予め定め
れらた複数フィールド分順次記憶する第１記憶手段と、 出力手段から出力された各フィールド信号を前記複数フ
ィールド分順次記憶する第２記憶手段と、 第１記憶手段内の各フィールド信号と第２記憶手段内の
各フィールド信号を比較して、両者が一致するか否かを
示す２値を出力する比較手段とを備え、 出力手段は、該比較手段の比較結果を示す２値に応じ
て、垂直同期信号に同期して出力を反転動作するか、該
反転動作を行わずに、従前の出力を維持するかを選択的
に行うフィールド決定回路。 - 【請求項２】比較手段は、第１記憶手段内の各フィール
ド信号と第２記憶手段内の各フィールド信号が全て一致
するときと、一致しないときで、異なる２値を出力し、 出力手段は、該比較手段の比較結果を示す２値に応じ
て、垂直同期信号に同期して出力を反転動作するか、該
反転動作を行わずに、従前の出力を維持するかを選択的
に行う請求項１に記載のフィールド決定回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261484A JP2746741B2 (ja) | 1990-09-28 | 1990-09-28 | フィールド決定回路 |
| EP91308889A EP0478385B1 (en) | 1990-09-28 | 1991-09-27 | Field decision circuit |
| DE69115413T DE69115413T2 (de) | 1990-09-28 | 1991-09-27 | Halbbildentscheidungsschaltung |
| US07/766,342 US5247359A (en) | 1990-09-28 | 1991-09-27 | Field decision circuit for providing error free odd/even field information |
| KR1019910017008A KR950002661B1 (ko) | 1990-09-28 | 1991-09-28 | 필드결정회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261484A JP2746741B2 (ja) | 1990-09-28 | 1990-09-28 | フィールド決定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04138775A JPH04138775A (ja) | 1992-05-13 |
| JP2746741B2 true JP2746741B2 (ja) | 1998-05-06 |
Family
ID=17362550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261484A Expired - Lifetime JP2746741B2 (ja) | 1990-09-28 | 1990-09-28 | フィールド決定回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5247359A (ja) |
| EP (1) | EP0478385B1 (ja) |
| JP (1) | JP2746741B2 (ja) |
| KR (1) | KR950002661B1 (ja) |
| DE (1) | DE69115413T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537809A (ja) * | 1991-07-26 | 1993-02-12 | Pfu Ltd | フイールド判定方式 |
| JPH06245098A (ja) * | 1993-02-16 | 1994-09-02 | Sharp Corp | フィールド決定回路 |
| US5608461A (en) * | 1995-03-29 | 1997-03-04 | Silicon Graphics, Inc. | Programmable video frame detector |
| KR0170730B1 (ko) * | 1996-01-12 | 1999-03-20 | 김광호 | 필드 동기신호 검출회로 및 그 방법 |
| US6774950B1 (en) * | 2000-06-30 | 2004-08-10 | Intel Corporation | Displaying video images |
| FR2831755A1 (fr) * | 2001-10-30 | 2003-05-02 | St Microelectronics Sa | Procede et dispositif de detection de la parite des trames successives d'un signal video entrelace |
| US7283176B2 (en) * | 2004-03-12 | 2007-10-16 | Broadcom Corporation | Method and system for detecting field ID |
| US8025678B2 (en) * | 2008-03-26 | 2011-09-27 | Depuy Spine, Inc. | Interspinous process spacer having tight access offset hooks |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127623A (en) * | 1978-03-27 | 1979-10-03 | Nec Corp | S/n improving device for television video signal |
| US4403253A (en) * | 1981-12-28 | 1983-09-06 | General Electric Company | Uniform distribution video processor with controlled reference voltages |
| US4792853A (en) * | 1985-05-15 | 1988-12-20 | Canon Kabushiki Kaisha | Video signal processing devices |
| GB8608876D0 (en) * | 1986-04-11 | 1986-05-14 | Rca Corp | Television display system |
| JP2557375B2 (ja) * | 1987-04-02 | 1996-11-27 | 株式会社東芝 | テレビジヨン受像機のフイ−ルド判別回路 |
| JP2623563B2 (ja) * | 1987-04-21 | 1997-06-25 | ブラザー工業株式会社 | 縫製工場における作業指示装置 |
| JPS63272177A (ja) * | 1987-04-30 | 1988-11-09 | Hitachi Ltd | フイ−ルド判別回路 |
| US5057928A (en) * | 1987-12-29 | 1991-10-15 | Sharp Kabushiki Kaisha | Drive apparatus for liquid crystal display device utilizing a field discriminating apparatus |
| US5025496A (en) * | 1990-05-07 | 1991-06-18 | Rca Licensing Corporation | Odd/even field detector for video signals |
-
1990
- 1990-09-28 JP JP2261484A patent/JP2746741B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-27 DE DE69115413T patent/DE69115413T2/de not_active Expired - Fee Related
- 1991-09-27 US US07/766,342 patent/US5247359A/en not_active Expired - Lifetime
- 1991-09-27 EP EP91308889A patent/EP0478385B1/en not_active Expired - Lifetime
- 1991-09-28 KR KR1019910017008A patent/KR950002661B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007461A (ko) | 1992-04-28 |
| EP0478385B1 (en) | 1995-12-13 |
| DE69115413T2 (de) | 1996-06-05 |
| EP0478385A2 (en) | 1992-04-01 |
| EP0478385A3 (en) | 1992-07-01 |
| JPH04138775A (ja) | 1992-05-13 |
| DE69115413D1 (de) | 1996-01-25 |
| KR950002661B1 (ko) | 1995-03-24 |
| US5247359A (en) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0597828B1 (en) | Video signal field for discriminating device, e.g. for a liquid crystal display | |
| JPS6412143B2 (ja) | ||
| JP2746741B2 (ja) | フィールド決定回路 | |
| US8284881B2 (en) | Data interface and method of seeking synchronization | |
| US4580279A (en) | Elastic store slip control and maintenance circuit | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| JPH09231692A (ja) | 同期検出復調回路 | |
| US5473387A (en) | Field decision circuit | |
| JP4807222B2 (ja) | Ｌｖｄｓ受信方法および受信装置 | |
| US20080075221A1 (en) | Apparatus and related method for detecting phase of input data | |
| US4636875A (en) | Playback device for a digital signal recorded by a plurality of heads | |
| JP2687428B2 (ja) | 画像メモリ装置 | |
| JP3157029B2 (ja) | データ受信装置 | |
| US5832033A (en) | Clock disturbance detection based on ratio of main clock and subclock periods | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| KR890004227Y1 (ko) | 동기신호 파손시 데이타 손실방지 회로 | |
| JP2677681B2 (ja) | フィールドインデックス装置 | |
| KR100223160B1 (ko) | 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치 | |
| JP3868047B2 (ja) | バッファ回路 | |
| JP2792120B2 (ja) | ディジタル位相制御回路 | |
| KR0178724B1 (ko) | 디지탈 영상신호 기록재생장치의 비트에러율 측정장치 | |
| JPH09212432A (ja) | データ転送方式 | |
| JP2000285604A (ja) | 再生装置及び再生方法 | |
| JPH0581113B2 (ja) | ||
| JPS5836865B2 (ja) | デ−タ伝送方式及びその受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |