JP2746600B2 - Signal recording / reproducing device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号などを記録・再生する信号記録
再生装置に関し、特に、記録中であっても記録を行いな
がら再生を行うことが可能な信号記録再生装置に関する
ものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal recording / reproducing apparatus for recording / reproducing a video signal or the like, and in particular, it is possible to perform reproduction while recording even during recording. The present invention relates to a simple signal recording and reproducing apparatus.

〔従来の技術〕[Conventional technology]

従来の信号記録再生装置として、例えば、ビデオテー
プレコーダ（以下、VTRと略す）などは、録画再生用シ
リンダと音声録音再生用ヘッドをそれぞれ１つずつ有し
ており（日本放送協会編NHKホームビデオ技術、昭和55
年４月20日、横山克哉著、P.150〜151、図11−6,図11−
７参照）、録画（即ち、記録）中は録画だけしか、また
再生中は再生だけしか行えなかった。As a conventional signal recording / reproducing device, for example, a video tape recorder (hereinafter abbreviated as VTR) has one recording / reproducing cylinder and one audio recording / reproducing head, respectively (NHK Home Video, edited by the Japan Broadcasting Corporation). Technology, Showa 55
April 20th, Katsuya Yokoyama, P.150-151, Fig. 11-6, Fig. 11-
7), only recording during recording (that is, recording), and only reproduction during reproduction.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記した様に、従来技術においては、録画中は録画だ
けしか、また、再生中は再生だけしか行えなかったた
め、例えば、或る番組を録画中にその番組の先頭から再
生したいと希望した場合は、録画を中断して先頭まで巻
き戻して再生する方法、もしくは、録画が終了するまで
待ち先頭まで巻き戻した後再生する方法をとる必要があ
った。従って、前記番組を欠落することなしに完全な状
態で見るためには、後者の録画終了時まで待つ方法を選
ばざるを得なかった。As described above, in the related art, only recording can be performed during recording, and only reproduction can be performed during reproduction. For example, if a user wants to reproduce a certain program from the beginning of the program during recording, It is necessary to adopt a method of interrupting the recording and rewinding to the beginning and playing back, or a method of waiting until the recording is completed, rewinding to the beginning and playing back. Therefore, in order to watch the program in perfect condition without dropping it, the latter had to choose a method of waiting until the end of recording.

本発明は、上記した従来技術の問題点を解決し、記録
中であっても、任意の時刻より、記録を行いながら、既
に記録した信号を連続して再生することができる信号記
録再生装置を提供することにある。The present invention solves the above-mentioned problems of the prior art, and provides a signal recording / reproducing apparatus capable of continuously reproducing an already recorded signal while recording from an arbitrary time even during recording. To provide.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的達成のため、本発明では、外部からの連続し
た入力信号を磁気テープ上に記録し、該磁気テープ上に
記録された該入力信号を再生して出力し、且つ、記録動
作と再生動作とを同時には行えない少なくとも２つの第
１の信号記録再生手段と、前記入力信号を記録し、記録
された該入力信号を再生して出力する第２の信号記録再
生手段と、少なくとも２つの前記第１の信号記録再生手
段及び前記第２の信号記録再生手段より出力された信号
をそれぞれ入力し、そのうちの一つを選択して出力する
選択手段と、少なくとも２つの前記第１の信号記録再生
手段及び前記第２の信号記録再生手段のそれぞれの記録
動作及び再生動作を制御すると共に、前記選択手段の信
号選択動作を制御する制御手段と、により信号記録再生
装置を構成するようにした。In order to achieve the above object, according to the present invention, a continuous input signal from the outside is recorded on a magnetic tape, the input signal recorded on the magnetic tape is reproduced and output, and a recording operation and a reproducing operation are performed. At least two first signal recording / reproducing means that cannot simultaneously perform the above, a second signal recording / reproducing means for recording the input signal, reproducing and outputting the recorded input signal, and at least two of the first signal recording / reproducing means. Selecting means for inputting signals output from the first signal recording / reproducing means and the signal output from the second signal recording / reproducing means, selecting and outputting one of them, and at least two of the first signal recording / reproducing means Means for controlling a recording operation and a reproducing operation of each of said means and said second signal recording / reproducing means, and a control means for controlling a signal selecting operation of said selecting means. It was.

〔作用〕[Action]

本発明では、前記制御手段は、一連の連続した前記入
力信号が、一定の時間的区分単位で区分された信号（以
下、区分信号という）のつなぎあわせであると想定され
るとき、前記第１の信号記録再生手段の一方と他方、及
び前記第２の信号記録再生手段の三者の間で、前記入力
信号を前記区分信号単位で相互に時分割記録させ、 他方、前記入力信号の記録終了に先立って開始され
る、記録済み信号の再生に関しては、前記第１の信号記
録再生手段の一方と他方、及び前記第２の信号記録再生
手段の三者の間で、相互に時分割記録された前記記録済
み区分信号の時分割再生を行わせるように、少なくとも
２つの前記第１の信号記録再生手段及び前記第２の信号
記録再生手段のそれぞれの記録動作及び再生動作を制御
すると共に、 前記選択手段より、前記第１の信号記録再生手段の一
方と他方、及び前記第２の信号記録再生手段の三者の間
で、相互に時分割再生された前記区分信号を、連続した
前記入力信号を構成する区分信号として、隣接する区分
信号相互間の同期をとった上で連続して出力させるよう
に前記選択手段の信号選択動作を制御する。In the present invention, when it is assumed that the series of continuous input signals is a connection of signals (hereinafter, referred to as divided signals) divided in a certain time division unit, the control means may control the first signal. The input signal is mutually time-division-recorded in units of the divided signal between one and the other of the signal recording / reproducing means and the second signal recording / reproducing means. Regarding the reproduction of the recorded signal, which is started prior to the above, one of the first signal recording / reproducing means and the other of the first signal recording / reproducing means and the second signal recording / reproducing means are mutually time-division recorded. Controlling the recording operation and the reproduction operation of each of at least two of the first signal recording / reproducing means and the second signal recording / reproducing means so as to perform the time-division reproduction of the recorded divided signal. Selection means The one of the first signal recording / reproducing means and the other of the first signal recording / reproducing means and the second signal recording / reproducing means constitute the continuous input signal by combining the divided signals which are mutually time-divisionally reproduced. The signal selecting operation of the selecting means is controlled so as to continuously output the divided signals to be synchronized after synchronizing adjacent divided signals.

〔実施例〕〔Example〕

以下、本発明の第１の実施例を第１図により説明す
る。Hereinafter, a first embodiment of the present invention will be described with reference to FIG.

第１図は本発明の第１の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.

第１図において、1,2はVTR装置（以後、それぞれVTR
A,VTRBと呼ぶ）であり、外部から録画，再生，巻き戻し
動作の制御が可能なものである。３はメモリ装置（以
後、メモリと呼ぶ）であり、リード，ライト動作が外部
からの信号によって制御可能なものである。またメモリ
３は、リード，ライト動作が同時に可能である。６はビ
デオ信号出力端子、７はビデオ信号入力端子、８は録画
・再生要求信号入力端子である。４はフェーダで、VTRA
1,VTRB2およびメモリ３からの出力信号がそれぞれ入力
され、それらの入力信号よりいずれか１つを選択し、ビ
デオ信号出力端子６に出力する。なお、その信号選択動
作は外部からの信号により制御される。５は制御装置
で、VTRA1,VTRB2、メモリ３、およびフェーダ４に接続
しており、VTRA1,VTRB2の録画，再生，巻き戻し動作、
メモリ３のリード，ライト動作、およびフェーダ４の信
号選択動作をそれぞれ制御している。In FIG. 1, reference numerals 1 and 2 denote VTR devices (hereinafter, VTR devices, respectively)
A, VTRB), which can control recording, playback, and rewind operations from outside. Reference numeral 3 denotes a memory device (hereinafter, referred to as a memory), whose read and write operations can be controlled by external signals. Further, the memory 3 can simultaneously perform read and write operations. Reference numeral 6 denotes a video signal output terminal, 7 denotes a video signal input terminal, and 8 denotes a recording / playback request signal input terminal. 4 is a fader, VTRA
1, output signals from the VTR B2 and the memory 3 are respectively input, and any one of the input signals is selected and output to the video signal output terminal 6. The signal selection operation is controlled by an external signal. Reference numeral 5 denotes a control device, which is connected to the VTRA1 and VTRB2, the memory 3, and the fader 4, and performs recording, playback, and rewind operations of VTRA1 and VTRB2.
The read and write operations of the memory 3 and the signal selection operation of the fader 4 are controlled respectively.

第２図は第１図における各部の動作を説明するための
タイミングチャートである。FIG. 2 is a timing chart for explaining the operation of each unit in FIG.

同図において、横軸は時間を示している。又、同図に
おいて、（ａ）は、外部よりビデオ信号入力端子７に入
力されたビデオ信号を示し、A,B,C,D,……は、それぞ
れ、時間t₀−t₁,t₁−t₂,t₂−t₃,t₃−t₄,……に入力され
たビデオ信号の名称である。又、（ｂ）は各時間におい
てVTRA1に録画されるビデオ信号の名称を、（ｃ）はVTR
A1より再生出力されるビデオ信号の名称をそれぞれ示し
ている。又、（ｄ）は各時間においてVTRB2に録画され
るビデオ信号の名称を、（ｅ）はVTRB2より再生出力さ
れるビデオ信号の名称をそれぞれ示している。又、
（ｆ）は各時間においてメモリ３にライトされるビデオ
信号の名称を、（ｇ）をメモリ３よりリードされるビデ
オ信号の名称をそれぞれ示している。又、（ｈ）は各時
間において制御装置５がフェーダ４に対して出力する制
御信号の名称を示し、（ｉ）は各時間においてフェーダ
４より出力されるビデオ信号の名称を示している。In the figure, the horizontal axis indicates time. Also, in the figure, (a) shows a video signal input to the video signal input terminal 7 from the outside, and A, B, C, D,... Represent times t ₀ -t ₁ , t ₁ , respectively. −t ₂ , t ₂ −t ₃ , t ₃ −t ₄ ,... Are the names of the video signals input. (B) is the name of the video signal recorded in VTRA1 at each time, and (c) is the VTR
The names of the video signals reproduced and output from A1 are shown. (D) shows the name of the video signal recorded on VTRB2 at each time, and (e) shows the name of the video signal reproduced and output from VTRB2. or,
(F) shows the name of the video signal written to the memory 3 at each time, and (g) shows the name of the video signal read from the memory 3. (H) shows the name of the control signal output from the controller 5 to the fader 4 at each time, and (i) shows the name of the video signal output from the fader 4 at each time.

又、t_MRWは、VTRA1およびVTRB2に装着が予想される最
長テープ長さの磁気テープを終りから先頭まで巻き戻す
のに要する時間であり、t_RECは、録画・再生要求信号入
力端子８より録画要求信号が入力され、さらに時間t_MRW
経過した時刻から、次に再生要求信号が入力されるまで
の時間である。又、RWは、時間t_RECの間にVTRA1またはV
TRB2が磁気テープのビデオ信号の録画された部分を巻き
戻すのに要する時間である。T _MRW is the time required to rewind the longest magnetic tape expected to be attached to VTRA1 and VTRB2 from the end to the beginning, and t _REC is the recording time from the recording / playback request signal input terminal 8 The request signal is input and the time t _MRW
This is the time from the elapsed time to the next input of the reproduction request signal. RW is also VTRA1 or VTRA during time t _REC.
This is the time required for TRB2 to rewind the recorded portion of the video signal on the magnetic tape.

以下、第２図を用いて、第１図に示した実施例の動作
を説明する。Hereinafter, the operation of the embodiment shown in FIG. 1 will be described with reference to FIG.

今、時刻t₀において、外部から録画・再生要求信号入
力端子８へ、録画要求信号が入力されると、ビデオ信号
入力端子７より入力されたビデオ信号の録画を開始す
る。時刻t₀で同図（ｂ），（ｆ）に示すように、VTRA1
の録画および、メモリ３のライト動作を開始する。Now, at time t _0, the recording from the outside and playback request signal input terminal 8, when the recording request signal is inputted, starts recording of the video signal inputted from video signal input terminal 7. At time t ₀ , as shown in FIGS.
And the write operation of the memory 3 is started.

次に時刻t₀から時刻t_MRW経過した時刻t₁において、同
図（ｆ）に示すように、メモリ３のライト動作を停止す
る。なおこの時、VTRA1の録画は継続している。Then, at time t _MRW elapsed time t ₁ from time t _0, as shown in FIG. (F), and stops the write operation of the memory 3. At this time, recording of VTRA1 is continued.

ここで今、時刻t₂において、録画・再生要求信号入力
端子８より、再生要求信号が入力された場合について考
える。Here now, at time t _2, the more the recording-reproduction request signal input terminal 8, consider the case where the reproduction request signal is input.

この時、時刻t₂において、同図（ｂ）に示すようにVT
RA1の録画動作を停止する。この結果、VTRA1にはビデオ
信号A,Bが、メモリ３にはビデオ信号Ａが記録されてい
る。また同図（ｇ），（ｈ）に示すように、同時刻t₂に
おいて、メモリ３のリード動作を開始し、フェーダ４に
制御信号「メモリ」を入力する。In this case, at time t _2, VT as shown in FIG. (B)
Stop the recording operation of RA1. As a result, the video signals A and B are recorded in the VTRA 1 and the video signal A is recorded in the memory 3. At the same time t ₂ , the read operation of the memory 3 is started, and the control signal “memory” is input to the fader 4, as shown in FIGS.

この結果、同図（ｉ）に示すように、フェーダ４よ
り、ビデオ信号出力端子６に、メモリ３からリードした
ビデオ信号Ａが出力される。As a result, the video signal A read from the memory 3 is output from the fader 4 to the video signal output terminal 6 as shown in FIG.

なお、同時刻t₂において、同図（ｃ），（ｄ）に示す
ように、VTRA1は巻き戻し動作を開始し、VTRB2は録画動
作を開始する。また同図（ｆ）を示すようにメモリ３は
ビデオ信号Ａを出力すると同時にライト動作を開始す
る。Note that, in the time t _2, the drawing (c), as shown in (d), VTRA1 starts rewinding operation, VTRB2 starts recording operation. The memory 3 outputs the video signal A and starts the write operation at the same time as shown in FIG.

ここで、上記した時刻t₂から時刻t₃の間で行われるVT
RA1の巻き戻しは、ビデオ信号Ｂが録画し始められた時
刻t₁におけるテープ位置で終了するように動作する。ま
た該巻き戻し動作に要する時間は、必ずt_MRW以下であ
り、すなわち時刻t₃において、巻き戻し動作が終了しな
いことはない。Here, VT performed between time t ₃ from the time t ₂ as described above
RA1 unwinding operates to end with tape position at time t ₁ the video signal B has been started to record. The time required for-out return operation the winding is less sure t _MRW, i.e. at time t _3, never rewinding operation is not completed.

次に、時刻t₃において、同図（ｆ），（ｇ）に示すよ
うに、メモリ３のライト動作を停止すると同時に、リー
ド動作も停止する。また同図（ｃ）に示すように、VTRA
1の再生動作を開始し、同図（ｈ），（ｉ）に示すよう
に、フェーダ４に制御信号「VTRA」を入力すると、フェ
ーダ４より、ビデオ信号出力端子６にVTRA1から再生し
たビデオ信号Ｂが出力される。Then, at time t _3, Fig. (F), as shown in (g), on stopping the write operation of the memory 3, also stops the read operation. Also, as shown in FIG.
When the control signal "VTRA" is input to the fader 4 as shown in FIGS. 7 (h) and (i), the video signal reproduced from the VTRA 1 is output from the fader 4 to the video signal output terminal 6 as shown in FIGS. B is output.

なお、VTRB2は、同図（ｄ）に示すように時刻t₂から
時間t_MRW＋t_REC後の時刻t₄で録画動作を停止する。この
結果、VTRB2にはビデオ信号C,Dが、メモリ３にはビデオ
信号Ｃが記録されている。Incidentally, VTRB2 stops the recording operation from the time t ₂ as shown in (d) of FIG at time t _MRW + t _REC after the time t ₄ of. As a result, the video signals C and D are recorded in the VTR B2, and the video signal C is recorded in the memory 3.

次に時刻t₄において、同図（ｆ），（ｇ）に示すよう
にメモリ３のリード動作を開始し、同時にライト動作も
開始する。また同時刻t₄において同図（ｈ），（ｉ）に
示すように、フェーダ４に制御信号「メモリ」が入力さ
れ、フェーダ４より、ビデオ信号出力端子６に、メモリ
３からリードしたビデオ信号Ｃが出力される。Then, at time t _4, Fig. (F), and starts the read operation of the memory 3 as shown in (g), also starts the write operation at the same time. The figure at the same time t ₄ (h), as shown in (i), is the control signal "memory" is input to the fader 4, from fader 4, the video signal output terminal 6, a video signal read from the memory 3 C is output.

VTRA1は、同図（ｂ）に示すように、時刻t₄から録画
動作を開始し、時間t_MRW＋t_REC間継続し、時刻t₆で停止
する。VTRB2は、同図（ｅ）に示すようにに時刻t₄から
巻き戻し動作を開始し、時刻t₅では、すでにビデオ信号
Ｄを再生できる位置で巻き戻し動作が完了しており、時
刻t₅においてビデオ信号Ｄを再生する。同図（ｈ），
（ｉ）に示すように、時刻t₅において、フェーダ４に対
し、制御信号「VTRB」が入力され、フェーダ４よりビデ
オ信号出力端子６にビデオ信号Ｄが出力される。VTRA1, as shown in FIG. (B), to start recording operation from the time t _4, lasts time t _MRW + t _REC, and stops at time t _6. VTRB2 starts rewinding operation from time t ₄ to as shown in FIG. (E), at time t _5, already rewinding at a position that can play video signal D is completed, the time t ₅ Reproduces the video signal D. FIG.
As shown in (i), at time t _5, to the fader 4 is an input control signal "VTRB" is a video signal D to the video signal output terminal 6 from the fader 4 is output.

さらに、時刻t₆以降の時間は前記t₀からの動作を繰り
返し行ない、ビデオ信号出力端子６にはビデオ信号E,F,
……と出力される。Further, the operation from time t ₀ is repeated for the time after time t ₆ , and the video signals E, F,
... is output.

よって、時刻t₀より記録されたビデオ信号A,B,C,D,E,
F,……は、録画・再生要求信号入力端子８に再生要求信
号を入力されたのと同時刻t₂より、ビデオ信号出力端子
６より出力される。また、出力されるビデオ信号は欠落
することなくビデオ信号入力端子７に入力されたビデオ
信号を忠実に再生する。Accordingly, the recorded video signal A from the time _{t 0, B, C, D} , E,
F, ......, from the time t ₂ to that inputs the reproduction request signal to the recording and playback request signal input terminal 8, is output from the video signal output terminal 6. The output video signal faithfully reproduces the video signal input to the video signal input terminal 7 without loss.

すなわち、本実施例によれば、再生を要求した時刻か
ら再生が開始される。又、再生される信号は磁気テープ
に録画された信号とほぼ同一のもの（再生される信号は
一部メモリ３よりリードされたものであるから）であり
間欠することはないという効果がある。That is, according to the present embodiment, the reproduction is started from the time when the reproduction is requested. The reproduced signal is almost the same as the signal recorded on the magnetic tape (because the reproduced signal is partially read from the memory 3), so that there is an effect that the signal is not intermittent.

次に、第２図に示した切り換え動作の詳細を、第３図
（ａ）を用いて説明する。Next, the switching operation shown in FIG. 2 will be described in detail with reference to FIG.

まず、時刻t₃₀においてVTRA1は録画、メモリ３はライ
ト動作を同時に開始する。録画開始後、メモリ３の容量
が一杯になる数秒前の時刻t₃₁で、録画中のVTRA1の磁気
テープにメモリ終了予備信号S₁₁を書き込む。さらに時
刻t₃₂でVTRA1の磁気テープにメモリ終了信号S₂₁を書き
込むと同時に、メモリ３のライト動作を停止する。At time t ₃₀ VTRA1 is recorded, the memory 3 starts a write operation at the same time. After recording start, at time t ₃₁ of the capacitor is a few seconds before that becomes full memory 3 and writes the memory completion preliminary signal S ₁₁ to VTRA1 magnetic tape during recording. At the same time further at time t ₃₂ writes the memory completion signal S ₂₁ to the magnetic tape VTRA1, it stops the write operation of the memory 3.

或る時間経過後、時刻t₃₃にてVTRA1で録画したものの
再生動作を行なう為に再生要求信号が、録画・再生要求
信号入力端子８から制御装置５に入力する。この信号を
受けてVTRA1の磁気テープに再生切り換え信号S₃₁を書き
込み、VTRB2の録画を開始する。同時にメモリ３のリー
ド／ライト動作を開始して、メモリ３よりビデオ信号を
リードしながら、メモリ３にVTRB2に録画する内容と同
一のビデオ信号をライトしていく。こうして、ビデオ信
号出力端子６から、メモリ３よりリードされたビデオ信
号が出力される。After some time, the reproduction request signal to perform a playback operation although recorded at time t ₃₃ at VTRA1 is input from the recording and playback request signal input terminal 8 to the control device 5. In response to this signal writing the reproduction changeover signal S ₃₁ to the magnetic tape VTRA1, starts recording of VTRB2. At the same time, a read / write operation of the memory 3 is started, and a video signal identical to the content to be recorded in the VTRB 2 is written to the memory 3 while reading a video signal from the memory 3. Thus, the video signal read from the memory 3 is output from the video signal output terminal 6.

メモリ３によるリード／ライト動作開始数秒後の時刻
t₃₄にてVTRA1の録画動作を停止し、時刻t₃₂においてVTR
A1の磁気テープに書き込んだメモリ終了予備信号S₂₁ま
で巻き戻し始める。このテープ巻き戻し動作中は、メモ
リ３に記録されているVTRA1のテープの先頭部分のビデ
オ信号がリードされている状態にある。メモリ３のリー
ド／ライト動作が終了する数秒前の時刻t₃₅において、V
TRB2の磁気テープにメモリ終了予備信号S₁₂を書き込む
と同時に、VTRA1の再生を開始する。時刻t₃₅から時刻t
₃₆の期間に、メモリ３よりリードしたビデオ信号の画像
とVTRA1より再生したビデオ信号の画像とが同一フィー
ルドとなるように制御装置５によってVTRA1を制御し、
同期した所でメモリ３よりリードしたビデオ信号からVT
RA1より再生したビデオ信号に切り換え、ビデオ信号出
力端子６に出力する。その後、メモリ３の容量が一杯に
なる時刻t₃₆においてメモリ終了信号S₂₂をVTRB2の磁気
テープに書き込む。Time several seconds after start of read / write operation by memory 3
at t ₃₄ to stop the recording operation of VTRA1, VTR at time t ₃₂
Written to the A1 magnetic tape begins to rewind to the memory end pre-signal S _21. During this tape rewinding operation, the video signal at the head of the VTRA1 tape recorded in the memory 3 is being read. In a few seconds before the time t ₃₅ to read / write operation of the memory 3 is completed, V
At the same time writing the memory completion preliminary signal S ₁₂ to the magnetic tape TRB2, it starts to play VTRA1. From time t ₃₅ to time t
During period ₃₆ , the controller 5 controls VTRA1 so that the video signal image read from the memory 3 and the video signal image reproduced from VTRA1 have the same field,
VT from the video signal read from memory 3 at the synchronized place
The video signal is switched to the video signal reproduced from RA1 and output to the video signal output terminal 6. Then, write the memory completion signal S ₂₂ to the magnetic tape VTRB2 at time t ₃₆ the capacity of the memory 3 becomes full.

ビデオ信号を再生中のVTRA1の磁気テープが、時刻t₃₃
で書き込んだ再生切り換え信号S₃₁の位置に達した時
点、時刻t₃₇で、VTRB2の磁気テープに再生切り換え信号
S₃₂を書き込む。同時にメモリ３のリード／ライト動作
を開始し、時刻t₃₇から時刻t₃₈の期間に、VTRA1より再
生したビデオ信号の画像とメモリ３よりリードしたビデ
オ信号の画像とが同一フィールドとなるように制御装置
５によってメモリ３を制御し、同期がとれた時点でVTRA
1より再生したビデオ信号からメモリ３よりリードした
ビデオ信号に切り換え、ビデオ信号出力端子６より出力
する。その後、時刻t₃₈に達した時点でVTRA1の動作を再
生から録画に切り換える。VTRA1 magnetic tape of playing the video signal, the time t ₃₃
Written upon reaching position of the reproduction changeover signal S _31, at time t _37, the reproduction switching signal to the magnetic tape VTRB2
It writes the S _32. At the same time to start the read / write operation of the memory 3, the period between time t ₃₈ from the time t _37, the control so that the image of the image and video signals read from the memory 3 of the video signal reproduced from VTRA1 are the same field The memory 3 is controlled by the device 5, and when synchronization is established, the VTRA
The video signal reproduced from 1 is switched to the video signal read from the memory 3 and output from the video signal output terminal 6. Then, upon reaching the time t ₃₈ switched to the recording from the playing operation of VTRA1.

時刻t₃₈でVTRA1の動作を録画に切り換えた数秒後の時
刻t₃₉において、VTRB2の録画動作を停止し、時刻t₃₅で
書き込んだメモリ終了予備信号S₁₂までの巻き戻しを開
始する。メモリ３の容量が一杯になる数秒前の時刻t₃₁₀
において、録画中のVTRA1の磁気テープにメモリ終了予
備信号S₁₃を書き込むと同時にVTRB2の再生を開始する。
時刻t₃₁₀から時刻t₃₁₁までの期間に、VTRB2より再生し
たビデオ信号の画像とメモリ３よりリードしたビデオ信
号の画像とが同一フィールドとなるように制御装置５に
よってVTRB2を制御し、同期がとれた時点でメモリ３よ
りリードしたビデオ信号からVTRB2より再生したビデオ
信号に切り換え、ビデオ信号出力端子６より出力する。At time t ₃₈ at time t ₃₉ after a few seconds of switching operation of the recording VTRA1, to stop the recording operation of VTRB2, it starts unwinding until the memory completion preliminary signal S ₁₂ written at time t _35. Time t ₃₁₀ several seconds before the capacity of the memory 3 becomes full
In, starts to play at the same time writing the memory completion preliminary signal S ₁₃ VTRB2 to VTRA1 magnetic tape during recording.
The period from time t ₃₁₀ to time t _311, and controls the VTRB2 by the controller 5 so that the image of the image and video signals read from the memory 3 of the video signal reproduced from VTRB2 become the same field, synchronized At this point, the video signal read from the memory 3 is switched to the video signal reproduced from the VTR B2 and output from the video signal output terminal 6.

以下、同様に動作を繰り返すことで録画・再生をスム
ーズに行なうことができる。Hereinafter, the recording / reproduction can be performed smoothly by repeating the operation in the same manner.

次に、第１図の実施例で、録画終了後において、VTRA
1の磁気テープとVTRB2の磁気テープに分割録画されたビ
デオ信号を再生する方法について、第３図（ｂ）を用い
て説明する。Next, in the embodiment shown in FIG.
A method of reproducing a video signal divided and recorded on the first magnetic tape and the VTRB2 magnetic tape will be described with reference to FIG.

VTRA1,VTRB2の磁気テープをそれぞれ録画開始部分ま
で巻き戻し、時刻t₃₁₅でVTRA1の磁気テープよりビデオ
信号を再生し、ビデオ信号出力端子６より出力する。次
に、VTRA1の磁気テープが、録音時に書き込んだ再生切
り換え信号部分S₃₁に達した時点、時刻t₃₁₆で、VTRB2の
磁気テープよりビデオ信号の再生を開始する。時刻t₃₁₆
から時刻t₃₁₇の期間に、VTRA1より再生したビデオ信号
の画像とVTRB2より再生したビデオ信号の画像とが同一
フィールドとなるようにVTRB2を制御装置５によって制
御し、同期がとれた時点でVTRA1より再生したビデオ信
号からVTRB2より再生したビデオ信号に切り換え、ビデ
オ信号出力端子６より出力する。VTRA1, VTRB2 magnetic tape rewind to start recording portion respectively, and reproduces the video signal from the magnetic tape VTRA1 at time t _315, and outputs from the video signal output terminal 6. Next, the magnetic tape VTRA1 is, upon reaching the reproduction changeover signal portion S ₃₁ written during recording, at time t _316, starts to play a video signal from the magnetic tape VTRB2. Time t ₃₁₆
During the period from time t ₃₁₇ to time T ₃₁₇ , VTRB2 is controlled by the control device 5 so that the video signal image reproduced from VTRA1 and the video signal image reproduced from VTRB2 have the same field. The reproduced video signal is switched to the video signal reproduced from VTRB2, and is output from the video signal output terminal 6.

同様に、VTRB2の磁気テープに書き込まれている再生
切り換え信号部分S₃₂に達した時点、時刻t₃₁₈にて、VTR
A1の磁気テープよりビデオ信号の再生を開始し、時刻t
₃₁₈から時刻t₃₁₉の期間に、VTRB2より再生したビデオ信
号の画像とVTRB2より再生したビデオ信号の画像とが同
一フィールドとなるようにVTRA1を制御装置５によって
制御し、同期が合った時点でVTRB2より再生したビデオ
信号からVTRA1より再生したビデオ信号に切り換え、ビ
デオ出力端子６より出力する。Similarly, when it reaches the reproduction changeover signal portion S ₃₂ written on the magnetic tape VTRB2, at time t _318, VTR
Playback of the video signal from the magnetic tape of A1 starts, and
The period of time t ₃₁₉ from _318, at the time the image of the image and video signals reproduced from VTRB2 video signal reproduced from VTRB2 is controlled by a control device 5 VTRA1 to be the same field, the synchronization matches VTRB2 The reproduced video signal is switched to the video signal reproduced from VTRA 1 and output from the video output terminal 6.

以下、この動作を繰り返すことで分割録画されている
内容は連続的に再生できる。Hereinafter, by repeating this operation, the content that has been divided and recorded can be continuously reproduced.

次に、第１図に示すフェーダ４の具体例について、第
４図（ａ）を用い詳しく述べる。Next, a specific example of the fader 4 shown in FIG. 1 will be described in detail with reference to FIG.

第４図（ａ）は第１図におけるフェーダ４の一具体例
を示すブロック図である。FIG. 4A is a block diagram showing a specific example of the fader 4 in FIG.

フェーダ４は、ビデオ信号の切り換えを行うと共に、
切り換え時において切り換え前と切り換え後のビデオ信
号の同期が一致するよう制御する画面制御装置として動
作する。The fader 4 switches the video signal,
At the time of switching, it operates as a screen control device that controls so that the synchronization of the video signal before and after the switching is the same.

第４図において、401,402はそれぞれVTRA1,VTRB2,メ
モリ３からのビデオ信号を切り換える第１及び第２の切
換器、403,404はそれぞれ第１及び第２の切換器401,402
からのビデオ信号からメモリ終了予備信号，メモリ終了
信号，再生切り換え信号などを検出する第１及び第２の
信号検出器,405,406はそれぞれ第１及び第２の切換器40
1,402からのビデオ信号とアナログ／ディジタル変換
（以下、A/D変換と言う）する第１及び第２のA/D変換
器、407,408はそれぞれ第１及び第２のA/D変換器405,40
6の出力を蓄える第１及び第２のメモリ、409,410はそれ
ぞれ第１及び第２のメモリ407,408のアドレスを制御す
る第１及び第２のアドレス制御回路、418は第１及び第
２のメモリ407,408よりそれぞれ出力されるビデオ信号
から垂直同期信号を検出して、アドレス制御回路409,41
0へ出力する垂直同期検出回路、417は第１及び第２のメ
モリ407,408から出力されたビデオ信号をディジタル／
アナログ変換（以下、D/A変換と言う）するD/A変換器、
400は制御装置5,第１及び第２のA/D変換器405,406,第１
及び第２のアドレス制御回路409,410,D/A変換器417に同
期信号を与える同期クロック発生回路、である。In FIG. 4, reference numerals 401 and 402 denote first and second switches for switching video signals from VTRA1, VTR B2, and memory 3, respectively, and reference numerals 403 and 404 denote first and second switches 401 and 402, respectively.
The first and second signal detectors 405 and 406 for detecting a memory end preliminary signal, a memory end signal, a reproduction switching signal, and the like from a video signal from the first and second switchers 40 and 40, respectively.
First and second A / D converters 407 and 408 for performing analog / digital conversion (hereinafter, referred to as A / D conversion) with the video signal from 1,402, respectively, are first and second A / D converters 405 and 40, respectively.
The first and second memories 409 and 410 for storing the outputs of the first and second memories 407 and 408 respectively control the addresses of the first and second memories 407 and 408, and the first and second memories 407 and 408 for the first and second memories 418 and 418, respectively. A vertical synchronizing signal is detected from each output video signal, and the address control circuits 409 and 41 are detected.
The vertical synchronization detection circuit 417 outputs the video signal output from the first and second memories 407 and 408 to a digital /
D / A converter for analog conversion (hereinafter referred to as D / A conversion)
400 is the control unit 5, the first and second A / D converters 405, 406, the first
And a synchronous clock generation circuit for supplying a synchronous signal to the second address control circuits 409, 410 and the D / A converter 417.

次に、本具体例の動作を説明する。 Next, the operation of this specific example will be described.

ここでは、一例として、第１の切換器401は制御装置
５によってVTRA1からのビデオ信号を選択し、VTRA1から
のビデオ信号がビデオ信号出力端子６に出力されている
状態から、メモリ３からのビデオ信号に切り換える動作
について説明する。すなわち、この動作は第３図（ａ）
に示した時刻t₃₇から時刻t₃₈までの動作に相当する。Here, as an example, the first switch 401 selects a video signal from the VTRA 1 by the control device 5, and changes the video signal from the VTRA 1 to the video signal output terminal 6 from the video signal output terminal 6. The operation of switching to a signal will be described. That is, this operation is shown in FIG.
Corresponds to the operation from the time t ₃₇ shown until time t ₃₈ to.

制御装置５によって、第２の切換器402は予めメモリ
３からのビデオ信号を選択するよう切り換えられてお
り、また、メモリ３もすぐにビデオ信号リードできるよ
うに制御されている。次に、VTRA1からのビデオ信号を
入力している第１の信号検出器403はVTRA1からのビデオ
信号に重畳されている再生切り換え信号を検出し、再生
切り換え信号検出信号を制御装置５へ送る。制御装置５
は再生切り換え信号検出信号が入力されると、メモリ３
にビデオ信号を出力するよう指示する。そして、VTRA1
からのビデオ信号は第１のA/D変換器405へ、メモリ３か
らのビデオ信号は第２のA/D変換器406へそれぞれ入力さ
れ、同期クロック発生回路400からの同期信号に同期し
て、A/D変換が施され、続いて第１のメモリ407,第２の
メモリ408にそれぞれ蓄えられる。The control device 5 switches the second switch 402 to select a video signal from the memory 3 in advance, and the memory 3 is also controlled so that the video signal can be read immediately. Next, the first signal detector 403 receiving the video signal from VTRA1 detects the playback switching signal superimposed on the video signal from VTRA1, and sends the playback switching signal detection signal to the control device 5. Control device 5
When the playback switching signal detection signal is input, the memory 3
To output a video signal. And VTRA1
Is input to the first A / D converter 405, and the video signal from the memory 3 is input to the second A / D converter 406, and is synchronized with the synchronization signal from the synchronization clock generation circuit 400. , And A / D conversion, and subsequently stored in a first memory 407 and a second memory 408, respectively.

この際、垂直同期検出回路418によって、第１及び第
２のメモリ407,408にそれぞれ蓄えられるビデオ信号よ
り、垂直同期信号がそれぞれ検出され、第１及び第２の
アドレス制御回路409,410に入力される。これにより、
第１及び第２のアドレス制御回路409,410は、それぞれ
のビデオ信号の垂直同期信号に相当する部分が、第１及
び第２のメモリ407,408のどの番地に書き込まれたのか
を把握でき、したがって、読み出す際に、第１及び第２
のアドレス制御回路409,410が第１及び第２のメモリ40
7,408のその番地からそれぞれビデオ信号を同時に読み
出すことにより、読み出された２つのビデオ信号の同期
は一致させることができる。At this time, the vertical synchronization signal is detected by the vertical synchronization detection circuit 418 from the video signals stored in the first and second memories 407 and 408, respectively, and is input to the first and second address control circuits 409 and 410. This allows
The first and second address control circuits 409 and 410 can determine at which address of the first and second memories 407 and 408 the portion corresponding to the vertical synchronizing signal of each video signal has been written. First and second
Address control circuits 409 and 410 of the first and second memories 40
By reading the video signals from the 7,408 addresses at the same time, the synchronization of the two read video signals can be matched.

第１及び第２のメモリ407,408から出力されたビデオ
信号は、D/A変換器417によって、同期クロック発生回路
400からの同期信号に同期してD/A変換され、ビデオ信号
出力端子６より出力される。The video signals output from the first and second memories 407 and 408 are converted by a D / A converter 417 into a synchronous clock generation circuit.
D / A conversion is performed in synchronization with the synchronization signal from 400, and output from the video signal output terminal 6.

以上の様にして、VTRA1,VTRB2,メモリ３からのビデオ
信号を、第１及び第２のメモリ407,408に、一旦入力す
ることによって、VTRA1,VTRB2,メモリ３からのビデオ信
号はそれぞれ常に同期がとれた状態にあり、信号切換を
行った際でもビデオ信号出力端子６からは、常に連続し
た映像が得られる。As described above, once the video signals from VTRA1, VTR B2, and memory 3 are input to the first and second memories 407, 408, the video signals from VTRA1, VTR B2, and memory 3 are always synchronized. The video signal output terminal 6 always provides a continuous video even when the signal is switched.

しかしながら、フェーダ４において、前述した様に、
或るビデオ信号から他のビデオ信号に切り換える際、単
に、その両者のビデオ信号の同期が一致しさえすれば、
正常な連続した映像が得られるかと言うとそうとは限ら
ない。すなわち、本当に連続した映像を得るためには、
切り換え時において、その両者のビデオ信号より得られ
る画像が同一フィールドとなっていなければならない。However, at fader 4, as described above,
When switching from one video signal to another, simply as long as the two video signals are in sync,
It does not always mean that normal continuous images can be obtained. In other words, to get a really continuous video,
At the time of switching, the images obtained from the two video signals must be in the same field.

そこで、次に、或るビデオ信号から他のビデオ信号に
切り換える際、その両者のビデオ信号の同期を一致させ
ると共に、その両者のビデオ信号より得られる画像も同
一フィールドとなるようすることが可能なフェーダ４の
具体例について説明する。Then, when switching from a certain video signal to another video signal, it is possible to make the synchronization of the two video signals coincide with each other and to make the image obtained from both video signals also be in the same field. A specific example of the fader 4 will be described.

第４図（ｂ）は第１図におけるフェーダ４の他の具体
例を示すブロック図である。FIG. 4 (b) is a block diagram showing another specific example of the fader 4 in FIG.

第４図（ｂ）において、第４図（ａ）に示した構成要
素と同一の構成要素には同一の符号を付してある。その
他、411は第１及び第２のメモリ407,408よりそれぞれ出
力されるビデオ信号を互いに比較して相関をとる比較相
関演算器、412は比較相関演算器411からの相関データと
制御装置５からの信号によって後述の係数回路414,415
を制御するコントローラ、414,415は第１及び第２のメ
モリ407,408より読み出されたビデオ信号にそれぞれ係
数をかける第１及び第２の係数回路、416は第１及び第
２の係数回路414,415から出力されたビデオ信号を加算
する加算器、である。なお、同期クロック発生回路400
は、制御装置5,第１及び第２のA/D変換器405,406,第１
及び第２のアドレス制御回路409,410,D/A変換器417の
他、コントローラ412,第１及び第２の係数回路414,415,
加算器416にも同期信号を与える。In FIG. 4 (b), the same components as those shown in FIG. 4 (a) are denoted by the same reference numerals. In addition, reference numeral 411 denotes a comparison correlation calculator for comparing the video signals output from the first and second memories 407 and 408 with each other to obtain a correlation, and reference numeral 412 denotes the correlation data from the comparison correlation calculator 411 and the signal from the controller 5. The coefficient circuits 414 and 415 described later
414, 415 are first and second coefficient circuits for multiplying the video signals read from the first and second memories 407, 408, respectively, and 416 is output from the first and second coefficient circuits 414, 415. Adder for adding the video signal. Note that the synchronous clock generation circuit 400
Is the controller 5, the first and second A / D converters 405 and 406, the first
And a second address control circuit 409, 410, a D / A converter 417, a controller 412, first and second coefficient circuits 414, 415,
The synchronizing signal is also given to the adder 416.

次に、本具体例の動作を説明する。 Next, the operation of this specific example will be described.

ここでは、一例として、第１の切換器401は制御装置
５によってVTRA1からのビデオ信号を選択し、VTRA1から
のビデオ信号がビデオ信号出力端子６に出力されている
状態から、メモリ３からのビデオ信号に切り換える動作
について説明する。すなわち、この動作は第３図（ａ）
に示した時刻t₃₇から時刻t₃₈までの動作に相当する。Here, as an example, the first switch 401 selects a video signal from the VTRA 1 by the control device 5, and changes the video signal from the VTRA 1 to the video signal output terminal 6 from the video signal output terminal 6. The operation of switching to a signal will be described. That is, this operation is shown in FIG.
Corresponds to the operation from the time t ₃₇ shown until time t ₃₈ to.

第４図（ｃ）は第４図（ｂ）における第１及び第２の
メモリ407,408に蓄えられるビデオ信号のフィールド変
化の一例を示す説明図である。FIG. 4 (c) is an explanatory diagram showing an example of a field change of the video signal stored in the first and second memories 407 and 408 in FIG. 4 (b).

第４図（ｃ）において、四角は第１及び第２のメモリ
407,408に蓄えられた１フィールド分のビデオ信号を示
し、その中の数字はそのビデオ信号のフィールド番号を
示している。In FIG. 4 (c), squares represent first and second memories.
One field video signals stored in 407 and 408 are shown, and the numbers in them indicate the field numbers of the video signals.

そこで、先ず、制御装置５によって、第２の切換器40
2は予めメモリ３からのビデオ信号を選択するよう切り
換えられており、また、メモリ３もすぐにビデオ信号が
リードできるように制御されている。Therefore, first, the controller 5 causes the second switch 40
2 is previously switched to select a video signal from the memory 3, and the memory 3 is also controlled so that the video signal can be read immediately.

次に、VTRA1からのビデオ信号を入力している第１の
信号検出器403はVTRA1からのビデオ信号に重畳されてい
る再生切り換え信号を検出し、再生切り換え信号検出信
号を制御装置５へ送る。この時刻を第４図（ｃ）に示す
様に時点t_aとする。Next, the first signal detector 403 receiving the video signal from VTRA1 detects the playback switching signal superimposed on the video signal from VTRA1, and sends the playback switching signal detection signal to the control device 5. This time the time t _a as shown in FIG. 4 (c).

制御装置５は再生切り換え信号検出信号が入力される
と、コントローラ412に切り換え信号を送ると共に、メ
モリ３にビデオ信号を出力するように指示する。しか
も、この際、制御装置５はメモリ３に対し、一時停止状
態となるように指示し、VTRA1からのビデオ信号のフィ
ールドよりも先行するフィールドのビデオ信号を、静止
画として出力するように指示する。When the playback switching signal detection signal is input, the control device 5 sends a switching signal to the controller 412 and instructs the memory 3 to output a video signal. In addition, at this time, the control device 5 instructs the memory 3 to enter a pause state, and instructs the video signal of the field preceding the field of the video signal from VTRA1 to be output as a still image. .

コントローラ412は、VTRA1からのビデオ信号が第１の
A/D変換器405によって、メモリ３からのビデオ信号が第
２のA/D変換器406によってそれぞれ同期クロック発生回
路400からの同期信号に同期してA/D変換され、その後、
第１のメモリ407,第２のメモリ408にそれぞれ蓄えられ
るように制御する。The controller 412 outputs the video signal from VTRA1 to the first
The video signal from the memory 3 is A / D converted by the A / D converter 405 in synchronization with the synchronization signal from the synchronization clock generation circuit 400 by the second A / D converter 406.
Control is performed such that the data is stored in the first memory 407 and the second memory 408, respectively.

次に、第１及び第２のメモリ407,408にそれぞれ蓄え
られたビデオ信号は、比較相関演算器411によって、垂
直同期信号が検出されると共に、１フィールド単位でも
って比較，演算される。Next, the video signals stored in the first and second memories 407 and 408 are compared and calculated by the comparison correlation calculator 411 in a unit of one field while detecting a vertical synchronization signal.

第４図（ｃ）に示す様に、時点t_aの次のフィールドが
時点t_bであるとすると、比較相関演算器411は、VTRA1か
らのビデオ信号とメモリ３からのビデオ信号とを比較
し、両者が一致していないので、相関が低いと判断し、
この結果、比較相関演算器411はコントローラ412に相関
が低いという信号を送る。コントローラ412は、相関が
低いという信号を受けると、制御装置５へ信号を送ら
ず、その為、メモリ３は一時停止状態を継続し、ビデオ
信号を静止画として出力し続ける。As shown in FIG. 4 (c), the next field time t _a is assumed to be the time t _b, comparator correlation calculator 411 compares the video signal from the video signal and the memory 3 from VTRA1 , Because they do not match, we determine that the correlation is low,
As a result, the comparison correlation calculator 411 sends a signal indicating that the correlation is low to the controller 412. When the controller 412 receives the signal indicating that the correlation is low, the controller 3 does not send a signal to the control device 5, so that the memory 3 continues to be in the pause state and continues to output the video signal as a still image.

次に、時点t_cにおいても同様に相関が低いので状態は
変わらない。Next, the state does not change because of the low correlation also in time t _c.

次に、時点t_dにおいて、比較相関演算器411は、VTRA1
からの信号とメモリ３からのビデオ信号とを比較し、両
者は一致するので相関が高いと判断し、その結果、比較
相関演算器411はコントローラ412に相関が高い（一致し
た）という信号を送る。コントローラ412は相関が高い
という信号を受けると、制御装置５へ信号を送り、制御
装置５はそれを受けて、メモリ３に対し、一時停止状態
を解除して再生状態となるように指示し、通常のビデオ
信号を出力するように指示する。Then, at time t _d, comparator correlation calculator 411, VTRA1
Is compared with the video signal from the memory 3, and since they match, it is determined that the correlation is high. As a result, the comparison correlation calculator 411 sends a signal indicating that the correlation is high (matched) to the controller 412. . When the controller 412 receives the signal indicating that the correlation is high, the controller 412 sends a signal to the control device 5, and the control device 5 receives the signal and instructs the memory 3 to release the pause state and return to the reproduction state, Instructs to output a normal video signal.

したがって、時点t_d以後は、VTRA1からのビデオ信号
より得られる画像とメモリ３からのビデオ信号より得ら
れる画像とは同一フィールドとなる。Therefore, the time t _d after is the same field as the image obtained from the video signal from the image memory 3 obtained from the video signal from VTRA1.

第４図（ｄ）は第４図（ｂ）のビデオ信号出力端子６
に得られるビデオ信号の、VTRA1からのビデオ信号とメ
モリ３からのビデオ信号との割合の変化を示した説明図
である。FIG. 4 (d) shows the video signal output terminal 6 of FIG. 4 (b).
FIG. 4 is an explanatory diagram showing a change in the ratio of the video signal from VTRA1 and the video signal from memory 3 of the video signal obtained in FIG.

さて、時点t_dにおいて、第１のアドレス制御回路409
により第１のメモリ407から読み出されたVTRA1のディジ
タル化したビデオ信号は、第１の係数回路414で100％の
係数が乗算されて加算器416に入力される。同様に、第
２のアドレス制御回路410により第２のメモリ408から読
み出されたメモリ３のディジタル化したビデオ信号は第
２の係数回路415で０％の係数が乗算されて加算器416に
入力される。Now, at time t _d, the first address control circuit 409
Thus, the digitized video signal of VTRA1 read from the first memory 407 is multiplied by a 100% coefficient in a first coefficient circuit 414 and input to an adder 416. Similarly, the digitized video signal of the memory 3 read from the second memory 408 by the second address control circuit 410 is multiplied by a coefficient of 0% by a second coefficient circuit 415 and input to an adder 416. Is done.

加算器416の出力は、VTRA1とメモリ３のビデオ信号に
係数が乗算されて加算されており、この時点t_dではVTRA
1のビデオ信号のみとなりD/A変換器417へ入力される。D
/A変換器417は、入力されたVTRA1からのディジタルのビ
デオ信号をアナログ信号に変換しビデオ信号出力端子６
へ出力する。The output of the adder 416 is added is multiplied by the coefficient to the video signal of VTRA1 the memory 3, in which time t _d VTRA
Only one video signal is input to the D / A converter 417. D
The / A converter 417 converts the input digital video signal from VTRA1 into an analog signal, and
Output to

次に、時点t_eから時点t_fまでは、第１及び第２の係数
回路414,415の係数をコントローラ412で変え、第４図
（ｄ）に示す様に、VTRA1からのビデオ信号の割合を少
なく、メモリ３からのビデオ信号の割合を多くなるよう
にする。そして、時点t_fでメモリ３からのビデオ信号を
100％、VTRA1からのビデオ信号を０％としてビデオ信号
出力端子６へ出力するようにする。Next, from the time point t _e to the time point t _f , the coefficients of the first and second coefficient circuits 414 and 415 are changed by the controller 412, and the ratio of the video signal from VTRA1 is reduced as shown in FIG. , The ratio of the video signal from the memory 3 is increased. Then, at time t _f the video signal from the memory 3
The video signal from VTRA1 is set to 100% and the video signal from VTRA1 is set to 0% and output to the video signal output terminal 6.

このように、第１及び第２の係数回路414,415の係数
を変えることにより、VTRA1,VTRB2,メモリ３間の微妙な
色あい等のずれを目立たせないで、ビデオ信号の切り換
えを可能とする。As described above, by changing the coefficients of the first and second coefficient circuits 414 and 415, it is possible to switch the video signal without making subtle deviations in the color tone and the like between the VTRA1, VTRB2 and the memory 3 noticeable.

尚、本具体例において、第４図（ｂ）に示す様に、第
１及び第２の係数回路414,415の入力は第１及び第２の
メモリ407,408の出力より得ているが、直接、第１及び
第２のA/D変換器405,406の出力より得るようにしても良
い。また、第１及び第２のA/D変換器405,406から加算器
416に至る経路上では、ビデオ信号はディジタル信号に
変換されているので、その間において、ビデオ信号に種
々の演算を施すことにより画像に様々な特殊効果をもた
せることも可能である。また、本具体例では、第４図
（ｄ）において、切り換える割合を直接的に変化するよ
うに表わしてあるが、直線的変化にとらわれる必要はな
く、場合によってフィールドとフィールドとの境で瞬間
的に信号の切り換えを行ってもよい。In this specific example, as shown in FIG. 4 (b), the inputs of the first and second coefficient circuits 414 and 415 are obtained from the outputs of the first and second memories 407 and 408. And the outputs of the second A / D converters 405 and 406. In addition, the first and second A / D converters 405 and 406
On the path to 416, the video signal is converted into a digital signal. In the meantime, various special effects can be given to an image by performing various operations on the video signal. Further, in this specific example, in FIG. 4 (d), the switching ratio is directly changed, but it is not necessary to be limited to a linear change. The signal may be switched to another.

さて、上記した本具体例の動作説明では、VTRA1から
のビデオ信号より得られる画像とメモリ３からのビデオ
信号より得られる画像とが同一フィールドとなるように
するために、第４図（ｃ）に示した如く、連続した出力
されるVTRA1のビデオ信号に対し、メモリ３のビデオ信
号を、フィールドを先行させ且つそのフィールドで静止
させて出力させ、その後、両者のフィールドが合った時
点でメモリ３のビデオ信号の静止を解除させるようにし
ていた。Now, in the above description of the operation of this specific example, in order that the image obtained from the video signal from VTRA1 and the image obtained from the video signal from the memory 3 have the same field, FIG. As shown in (1), the video signal of the memory 3 is output in advance of the field and stopped in the field with respect to the continuously output VTRA1 video signal, and thereafter, when the two fields match, the memory 3 is output. Of the video signal was released.

しかし、この様な方法の他に、次に述べるような方法
も考えられる。However, in addition to such a method, the following method is also conceivable.

第４図（ｅ）は第４図（ｂ）における第１及び第２の
メモリ407,408に蓄えられるビデオ信号のフィールド変
化の他の例を示す説明図である。FIG. 4 (e) is an explanatory diagram showing another example of a field change of the video signal stored in the first and second memories 407 and 408 in FIG. 4 (b).

さて、第４図（ｅ）における時点t_aにおいて、第１の
信号検出器403がVTRA1からのビデオ信号に重畳されてい
た再生切り換え信号を検出し、制御装置５がその検出信
号（再生切り換え信号検出信号）を受けたとすると、制
御装置５はメモリ３にビデオ信号を出力するように指示
する。その際、制御装置５はメモリ３に対し、VTRA1の
ビデオ信号のフィールドよりも遅れたフィールドから、
１フィールド飛ばしで順次ビデオ信号を出力する（すな
わち、２フィールド期間毎の信号を出力する）ように指
示する。Now, at time t _a in FIG. 4 (e), the first signal detector 403 detects a reproduction switching signal which has been superimposed on the video signal from VTRA1, the control unit 5 and the detection signal (playback select signal If the control device 5 receives the detection signal, the control device 5 instructs the memory 3 to output a video signal. At that time, the control device 5 sends the data to the memory 3 from the field delayed from the field of the video signal of VTRA1.
It instructs to output a video signal sequentially by skipping one field (that is, to output a signal every two field periods).

その結果、第１及び第２のメモリ407,408に蓄えられ
るVTRA1からのビデオ信号とメモリ３からのビデオ信号
のフィールドは、第４図（ｅ）に示すように変化する。
すなわち、第２のメモリ408に蓄えられるメモリ３から
のビデオ信号のフィールド変化としては、第４図（ｅ）
に示すように、１）の場合と、２）の場合と考えられ
る。As a result, the fields of the video signal from VTRA1 and the video signal from memory 3 stored in the first and second memories 407 and 408 change as shown in FIG. 4 (e).
That is, the field change of the video signal from the memory 3 stored in the second memory 408 is as shown in FIG.
As shown in (1), it is considered that case 1) and case 2).

そこで、先ず、１）の場合について説明すると、時点
t_bでは、比較相関演算器411が第１及び第２のメモリ40
7,408に蓄えられているVTRA1からのビデオ信号とメモリ
３からのビデオ信号とは比較し、VTRA1からのビデオ信
号のフィールドが“2"、メモリ３からのビデオ信号のフ
ィールドが“1"と異なるので、相関が低いと判断する。
そして、１フィールド期間後の時点t_cでは、VTRA1から
のビデオ信号のフィールドが“3"、メモリ３からのビデ
オ信号のフィールドが“3"と一致するので、相関が高い
と判断する。その結果、比較相関演算器411はコントロ
ーラ412に相関が高いという信号に送り、そして、コン
トローラ412は制御装置５に信号を送り、制御装置５は
それを受けると、メモリ３に対し、通常のビデオ信号を
出力するように指示する。したがって、時点t_c以後はVT
RA1からのビデオ信号より得られる画像とメモリ３から
のビデオ信号より得られる画像とは同一フィールドとな
る。First, the case 1) will be described.
At t _b , the comparison / correlation calculator 411 sets the first and second memories 40
The video signal from VTRA1 stored in 7,408 and the video signal from memory 3 are compared. Since the field of the video signal from VTRA1 is different from "2" and the field of the video signal from memory 3 is different from "1", , It is determined that the correlation is low.
Then, at time t _c after one field period, the field of the video signal is "3" from VTRA1, since the field of the video signal from the memory 3 is coincident with "3", it is determined that there is a high correlation. As a result, the comparison correlation calculator 411 sends a signal to the controller 412 indicating that the correlation is high, and the controller 412 sends a signal to the control device 5 which receives the normal video signal from the memory 3. Instructs to output a signal. Therefore, the time t _c after the VT
The image obtained from the video signal from RA1 and the image obtained from the video signal from memory 3 have the same field.

一方、２）の場合は、時点t_bでは、VTRA1からのビデ
オ信号のフィールドが“2"、メモリ３からのビデオ信号
のフィールドが“0"と異なるので、比較相関演算器411
は相関が低いと判断し、１フィールド期間後の時点t_cで
も、VTRA1からのビデオ信号のフィールドが“3"、メモ
リ３からのビデオ信号のフィールドが“2"と異なるの
で、相関が低いと判断する。しかし、１フィールド期間
後の時点t_dでは、VTRA1からのビデオ信号のフィールド
が“4"、メモリ３からのビデオ信号のフィールドが“4"
と一致するので、相関が高いと判断する。したがって、
時点t_d以後はVTRA1からのビデオ信号より得られる画像
とメモリ３からのビデオ信号より得られる画像とは同一
フィールドとなる。On the other hand, in the case of 2), the time t _b, the field of the video signal is "2" from VTRA1, since the field of the video signal from the memory 3 is different from "0", comparator correlation calculator 411
Determining that the correlation is low, one field even when t _c after a period, the field of the video signal is "3" from VTRA1, since the field of the video signal from the memory 3 is different from "2", the correlation is low to decide. However, at the time point t _d after one field period, the field of the video signal from VTRA1 "4", the field of the video signal from the memory 3 is "4"
Therefore, it is determined that the correlation is high. Therefore,
Time t _d after is the same field as the image obtained from the video signal from the image memory 3 obtained from the video signal from VTRA1.

以上の様に、連続して出力されるVTRA1のビデオ信号
に対し、メモリ３のビデオ信号を、フィールドを遅延さ
せ且つそのフィールドから２倍のスピードの早送りで出
力させ、その後、両者のフィールドが合った時点でメモ
リ３のビデオ信号の早送りを停止させることにより、VT
RA1からのビデオ信号より得られる画像とメモリ３から
のビデオ信号より得られる画像とが同一フィールドとな
るようにすることができる。As described above, with respect to the VTRA1 video signal output continuously, the video signal in the memory 3 is output at a fast forward speed twice as fast as that of the field with the delay of the field. When the fast-forward of the video signal in the memory 3 is stopped at
An image obtained from the video signal from the RA1 and an image obtained from the video signal from the memory 3 can be in the same field.

以上の動作過程を第４図（ｆ）に示すフローチャート
として示す。The above operation process is shown as a flowchart shown in FIG.

なお、以上の動作説明では、比較相関演算器411にお
いてVTRA1からのビデオ信号とメモリ３からのビデオ信
号とをフィールド単位で比較するものとして説明した
が、これはフレーム単位でも走査線単位でも構わない。In the above description of the operation, the video signal from the VTRA1 and the video signal from the memory 3 are compared on a field basis in the comparison correlation calculator 411, but this may be done on a frame basis or on a scan line basis. .

次に、第５図は本発明の第２の実施例を示すブロック
図である。Next, FIG. 5 is a block diagram showing a second embodiment of the present invention.

第５図において、第１図と同一の構成要素には同一の
符号が付してある。その他、９はエンドレス・テープ装
置である。5, the same components as those in FIG. 1 are denoted by the same reference numerals. Reference numeral 9 denotes an endless tape device.

本実施例では、第１図の実施例で用いたメモリ３の代
わりとして、エンドレス・テープ装置９を用いたもので
ある。In this embodiment, an endless tape device 9 is used instead of the memory 3 used in the embodiment of FIG.

第６図は第５図におけるエンドレス・テープ装置９の
一具体例を示した構成図である。FIG. 6 is a block diagram showing a specific example of the endless tape device 9 in FIG.

第６図において、501は同時に録画・再生可能なヘッ
ド、502はヘッド録画部、503はヘッド再生部、504,505,
506,507はキャプスター、508,509,510はピンチローラ
ー、511はエンドレス・テープ、512は録画開始地点、51
3は再生開始地点、矢印Ａはテープ走行方向、である。In FIG. 6, reference numeral 501 denotes a head capable of simultaneously recording and reproducing, 502 denotes a head recording unit, 503 denotes a head reproducing unit, and 504, 505,
506,507 are capsters, 508,509,510 are pinch rollers, 511 are endless tapes, 512 is a recording start point, 51
3 is a reproduction start point, and arrow A is a tape running direction.

ここで、第６図の動作を、第１図のメモリ３の動作と
対応して説明すると、まず、第１のメモリ３のライト動
作と対応するのは、第６図のヘッド録画部502によるエ
ンドレス・テープ511への録画動作であり、次に、第１
図のメモリ３のリード動作に対応するのは、第６図のヘ
ッド再生部503によるエンドレス・テープ511への再生動
作である。Here, the operation of FIG. 6 will be described in association with the operation of the memory 3 of FIG. 1. First, the write operation of the first memory 3 corresponds to the head recording unit 502 of FIG. This is the recording operation on the endless tape 511.
The read operation of the memory 3 shown in the figure corresponds to the reproducing operation of the endless tape 511 by the head reproducing unit 503 in FIG.

したがって、本実施例の様に、第１図のメモリ３の代
りとして、第６図に示す様な構成のエンドレス・テープ
装置９を用いても、まったく支障なく、第２図にて説明
した様な動作を行うことができる。Therefore, even if the endless tape device 9 having the configuration shown in FIG. 6 is used in place of the memory 3 shown in FIG. Operation can be performed.

なお、本実施例において、録画中、いかなる時に再生
要求が出ても第２図に示した動作を実現するためには、
第６図に示す録画開始地点512と再生開始地点513との間
の時間差を、第２図の録画テープの最大長を巻き戻すの
に有する時間t_MRWに一致させる必要がある。In this embodiment, in order to realize the operation shown in FIG. 2 regardless of the playback request at any time during recording,
The time difference between the recording start point 512 and the reproduction start point 513 shown in FIG. 6 needs to match the time t _MRW for rewinding the maximum length of the recording tape in FIG.

本実施例におけるエンドレス・テープ装置９以外の各
構成要素の動作は、第１図の実施例と同様なのでその説
明は省略する。The operation of each component other than the endless tape device 9 in this embodiment is the same as that in the embodiment of FIG.

次に、第７図は本発明の第３の実施例を示すブロック
図である。Next, FIG. 7 is a block diagram showing a third embodiment of the present invention.

第７図において、第１図と同一の構成要素には同一の
符号を付してある。その他、71はVTR装置（以後、VTRC
と呼ぶ）であり、VTRC71も、VTRA1,VTRB2と同様に、外
部から録画，再生，巻き戻し動作の制御が可能なもので
ある。7, the same components as those in FIG. 1 are denoted by the same reference numerals. In addition, 71 is a VTR device (hereinafter VTRC
The VTRC 71 is also capable of externally controlling recording, playback, and rewinding operations, like VTRA1 and VTRB2.

第７図に示す様に、本実施例は主として３台のVTR装
置により構成されるものである。As shown in FIG. 7, the present embodiment mainly comprises three VTR devices.

第８図は第７図の各部動作を説明するためのタイミン
グチャートである。FIG. 8 is a timing chart for explaining the operation of each part in FIG.

第８図において、横軸は時間を示している。又、同図
において、（ａ）は外部よりビデオ信号入力端子７に入
力されたビデオ信号であり、A,B,C,……はそれぞれ時間
t₉₀−t₉₁,t₉₁−t₉₂,t₉₂−t₉₃,……において入力された
ビデオ信号の名称である。又、（ｂ）は各時間において
VTRA1に録画されるビデオ信号の名称を、（ｃ）はVTRA1
より再生出力されるビデオ信号の名称をそれぞれ示して
いる。又、（ｄ）は各時間においてVTRB2に録画される
ビデオ信号の名称を、（ｅ）はVTRB2より再生出力され
るビデオ信号の名称をそれぞれ示している。さらに、
（ｆ）は各時間においてVTRC71に録画されるビデオ信号
の名称を、（ｇ）はVTRC71より再生出力されるビデオ信
号の名称をそれぞれ示している。又、（ｈ）は各時間に
おいて制御装置５がフェーダ４に対して出力する制御信
号の名称を示し、（ｉ）は各時間においてフェーダ４よ
り出力されるビデオ信号の名称を示している。その他、
t_MRW,t_REC,RWについては第２図にて説明したのと同様で
ある。In FIG. 8, the horizontal axis indicates time. In the figure, (a) is a video signal input to the video signal input terminal 7 from outside, and A, B, C,.
.. are the names of the video signals input at t ₉₀ −t ₉₁ , t ₉₁ −t ₉₂ , t ₉₂ −t ₉₃ ,. (B) is at each time
The name of the video signal recorded on VTRA1, (c) is VTRA1
The names of the video signals reproduced and output are shown. (D) shows the name of the video signal recorded on VTRB2 at each time, and (e) shows the name of the video signal reproduced and output from VTRB2. further,
(F) shows the name of the video signal recorded on the VTRC 71 at each time, and (g) shows the name of the video signal reproduced and output from the VTRC 71. (H) shows the name of the control signal output from the controller 5 to the fader 4 at each time, and (i) shows the name of the video signal output from the fader 4 at each time. Others
t _MRW , t _REC , and RW are the same as those described in FIG.

以下、第８図を用いて、第７図に示した実施例の動作
を説明する。The operation of the embodiment shown in FIG. 7 will be described below with reference to FIG.

今、時刻t₉₀において、外部より録画・再生要求信号
入力端子８へ録画要求信号が入力されると、本実施例は
ビデオ信号入力端子７より入力されたビデオ信号の録画
を開始する。このとき、同図（ｂ）に示すようにVTRA1
は制御装置５の制御によって録画動作を開始する。又さ
らに制御装置５は同時刻t₉₀において、同図（ｆ）に示
すようにVTRC71の録画も開始するよう動作する。この結
果、ビデオ信号入力端子７より入力されたビデオ信号Ａ
はVTRA1及びVTRC71の両方に同時録画される。Now, at time t _90, when the recording request signal to the recording and playback request signal input terminal 8 from the outside is input, this embodiment starts recording of the video signal inputted from video signal input terminal 7. At this time, as shown in FIG.
Starts a recording operation under the control of the control device 5. Also in addition the control device 5 the same time t _90, operable also starts recording of VTRC71 as shown in FIG. (F). As a result, the video signal A input from the video signal input terminal 7
Is simultaneously recorded on both VTRA1 and VTRC71.

さらにVTRC71は同図（ｆ）に示すように制御装置５に
より、時刻t₉₀より時間t_MRWだけ後の時刻t₉₁において録
画を停止するよう動作する。なお、VTRA1は同図（ｂ）
に示すように同時刻t₉₁において録画を停止せず録画を
続行する。Further VTRC71 operates to stop recording by the control device 5 as shown in FIG. (F), at time t ₉₁ after a time period t _MRW from time t _90. VTRA1 is shown in Fig.
To continue the recording without stopping the recording at the same time t ₉₁ as shown in.

ここで今、時刻t₉₂において、外部より録画・再生要
求信号入力端子８へ再生要求信号が入力された場合につ
いて考える。Here now, at time t _92, consider the case where the reproduction request signal to the recording from the external and playback request signal input terminal 8 is input.

時刻t₉₂において制御装置５は、先ず同図（ｂ）に示
すように、VTRA1の録画を停止する。この結果、VTRA1に
はビデオ信号Ａ及びＢが、VTRC71にはビデオ信号Ａがそ
れぞれ録画されている。さらに同時刻t₉₂において制御
装置５は、同図（ｇ），（ｈ）に示すようにVTRC71の再
生及びフェーダ４への制御信号「VTRC」の出力を行な
う。Controller 5 at time t _92, first as shown in FIG. (B), and stops the recording of VTRA1. As a result, video signals A and B are recorded on VTRA1, and video signal A is recorded on VTRC71. Furthermore the control unit 5 at the same time t _92, FIG. (G), performing an output of the control signal "VTRC" to the reproduction and fader 4 of VTRC71 as shown in (h).

この結果、ビデオ信号出力端子６には同図（ｉ）に示
すようにVTRC71に記録されたビデオ信号Ａが再生出力さ
れる。すなわち、本実施例によると、録画・再生要求信
号入力端子８へ再生要求信号が入力された時刻t₉₂と同
時刻に、ビデオ信号出力端子６よりビデオ信号の再生出
力が開始される。なお、VTRC71は同図（ｆ）に示すよう
に、時刻t₉₁においてビデオ信号Ａが記録され始めたテ
ープ位置までの巻き戻し動作を行っているので、時刻t
₉₂においてVTRC71の再生するビデオ信号がビデオ信号Ａ
以外となることはない。As a result, the video signal A recorded on the VTRC 71 is reproduced and output to the video signal output terminal 6 as shown in FIG. That is, according to this embodiment, the reproduction request signal to the recording and playback request signal input terminal 8 is at the same time as the time t ₉₂ which is input, the reproduction output of the video signal from the video signal output terminal 6 is started. Incidentally, VTRC71, as shown in FIG. (F), since performing rewinding operation to a tape position which the video signal A is started to be recorded at a time t _91, the time t
_{At 92} , the video signal reproduced by the VTRC 71 is the video signal A.
There is no other than.

また、同時刻t₉₂において、同図（ｃ），（ｄ）に示
すように、VTRA1は巻き戻し動作を開始し、VTRB2は録画
動作を開始する。ここで、上記した時刻t₉₂からt₉₃の間
で行われるVTRA1の巻き戻しは、ビデオ信号Ｂが録画し
始められた時刻t₉₁におけるテープ位置で終了するよう
に動作する。また該巻き戻し動作に要する時間は、必ず
t_MRW以下であり、すなわち時刻t₉₃において、巻き戻し
動作が終了しないことはない。Further, at the same time t _92, FIG. (C), as shown in (d), VTRA1 starts rewinding operation, VTRB2 starts recording operation. Here, unwinding VTRA1 performed between t ₉₃ from the time t ₉₂ as described above operates to terminate at a tape position at time t ₉₁ to the video signal B has been started to record. Also, the time required for the rewinding operation is always
t is a _MRW or less, that at time t _93, never rewinding operation is not completed.

次に、時刻t₉₂から時間t_MRW経過後の時刻t₉₃におい
て、同図（ｇ）に示すように、VTRC71の再生動作を停止
すると同時に、同図（ｃ）に示すように、VTRA1の再生
動作を開始し、同図（ｈ），（ｉ）に示すように、フェ
ーダ４に制御信号「VTRA」を入力すると、フェーダ４よ
り、ビデオ信号出力端子６にVTRA1から再生したビデオ
信号Ｂが出力される。Next, at time t ₉₃ after time t _MRW elapsed from the time t _92, as shown in FIG. (G), on stopping the reproduction operation of VTRC71, as shown in FIG. (C), the reproduction of VTRA1 When the operation is started and the control signal “VTRA” is input to the fader 4 as shown in FIGS. 7H and 7I, the video signal B reproduced from the VTRA 1 is output from the fader 4 to the video signal output terminal 6. Is done.

また、同時刻t₉₃において、同図（ｄ）に示すよう
に、VTRB2の録画動作を停止し、この結果、VTRB2にはビ
デオ信号Ｃが記録されている。更にまた、同時刻t₉₃に
おいて、同図（ｅ），（ｆ）に示すように、VTRB2は巻
き戻し動作を開始し、VTRC71は録画動作を開始する。Further, at the same time t _93, as shown in FIG. 1 (d), to stop the recording operation of VTRB2, result, video signal C is recorded in VTRB2. Furthermore, in the same time t _93, FIG. (E), as shown in (f), VTRB2 starts rewinding operation, VTRC71 starts recording operation.

次に、時刻t₉₃より時間t_REC経過後の時刻t₉₄におい
て、同図（ｃ）に示すように、VTRA1の再生動作を停止
すると同時に、同図（ｅ）に示すように、VTRB2の再生
動作を開始し、同図（ｈ），（ｉ）に示すように、フェ
ーダ４に制御信号「VTRB」を入力すると、フェーダ４よ
り、ビデオ信号出力端子６にVTRB2から再生したビデオ
信号Ｃが出力される。Next, at time t ₉₄ the time t _REC after the time point t _93, as shown in FIG. (C), on stopping the reproduction operation of VTRA1, as shown in FIG. (E), the reproduction of VTRB2 When the operation is started and the control signal “VTRB” is input to the fader 4 as shown in FIGS. 3 (h) and (i), the video signal C reproduced from the VTRB 2 is output from the fader 4 to the video signal output terminal 6. Is done.

また、同時刻t₉₄において、同図（ｆ）に示すよう
に、VTRC71の録画動作を停止し、この結果、VTRC71には
ビデオ信号Ｄが記録されている。更にまた、同時刻t₉₄
において、同図（ｇ），（ｂ）に示すように、VTRC71は
巻き戻し動作を開始し、VTRA1は録画動作を開始する。Further, at the same time t _94, as shown in FIG. (F), and stops the recording operation of VTRC71, this result, the video signal D is recorded in VTRC71. At the same time t ₉₄
As shown in FIGS. 3G and 3B, the VTRC 71 starts the rewind operation, and the VTRA1 starts the recording operation.

以下、同様にして動作させることにより、第８図
（ｉ）に示すように、ビデオ信号出力端子６には連続し
たビデオ信号D,E,F,……が再生出力される。Thereafter, by operating in the same manner, continuous video signals D, E, F,... Are reproduced and output to the video signal output terminal 6 as shown in FIG. 8 (i).

以上の動作説明から明らかなように、本実施例によれ
ば、外部から再生要求を受けたその時刻から再生出力が
開始されるという効果がある。なお、各時刻から開始さ
れる巻き戻し動作は、第８図に示した時刻である必要は
なく、すなわち、録画を行なったVTR装置が次に再生出
力を行なう時刻より以前に巻き戻し動作が終了していれ
ばよいことは明白である。As is apparent from the above description of the operation, according to the present embodiment, there is an effect that the reproduction output is started from the time when the reproduction request is received from the outside. Note that the rewinding operation started from each time does not need to be the time shown in FIG. 8, that is, the rewinding operation ends before the time when the VTR device that performed the recording performs the next reproduction output. It's clear what you need to do.

次に、第９図は本発明の第４の実施例を示すブロック
図である。Next, FIG. 9 is a block diagram showing a fourth embodiment of the present invention.

同図において、第１図と同一の構成要素には同一の符
号を付してある。その他、11,12はVTR装置（以後、それ
ぞれVTRD,VTREと呼ぶ）、13はメモリ装置（以後、メモ
リと呼ぶ）、である。In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals. In addition, 11 and 12 are VTR devices (hereinafter referred to as VTRD and VTRE, respectively), and 13 is a memory device (hereinafter referred to as a memory).

これらVTRD11,VTRE12,メモリ13はそれぞれ下記の動作
が可能である。These VTRD 11, VTRE 12, and memory 13 can perform the following operations, respectively.

すなわち、VTRD11で高速再生したビデオ信号をVTRE12
で高速記録する。逆に、VTRE12で高速再生したビデオ信
号をVTRD11で高速記録する。また、メモリ13より高速リ
ードで読み出したビデオ信号をVTRD11あるいはVTRE12で
高速記録する。さらに、メモリ13は、外部からのビデオ
信号をライト動作で書き込むと同時に書き込まれている
ビデオ信号をリード動作でフェーダ４へ読み出し、しか
も、同時に、書き込まれているビデオ信号を高速リード
でVTRD11あるいはVTRE12へ読み出すことができる。That is, the video signal reproduced at high speed by VTRD
To record at high speed. Conversely, the video signal reproduced at high speed by VTRE12 is recorded at high speed by VTRD11. The video signal read from the memory 13 by high-speed reading is recorded at high speed by VTRD11 or VTRE12. Further, the memory 13 writes an external video signal by a write operation and simultaneously reads the written video signal to the fader 4 by a read operation, and at the same time, simultaneously reads the written video signal by a high-speed read by the VTRD 11 or VTRE 12. Can be read to

また、フェーダ４は、VTRD11,VTRE12およびメモリ13
からの再生出力信号が入力され、該入力信号のうちいず
か１つを選択し、ビデオ信号出力端子６に出力する。ま
た、制御装置５は、VTRD11,VTRE12の録画，再生，巻き
戻し動作、メモリ13リード，ライト動作、およびフェー
ダ４の信号選択動作を制御する。The fader 4 has VTRD11, VTRE12 and memory 13
, And one of the input signals is selected and output to the video signal output terminal 6. Further, the control device 5 controls the recording, reproduction, rewinding operation of the VTRD11 and VTRE12, the reading and writing operation of the memory 13, and the signal selecting operation of the fader 4.

第10図は第９図における各部動作を説明するためのタ
イミングチャートである。FIG. 10 is a timing chart for explaining the operation of each part in FIG.

同図において、横軸は時間を示している。又、同図に
おいて、（ａ）は、外部よりビデオ信号入力端子７に入
力されたビデオ信号を示し、A,B,C,D,……はそれぞれ時
間t₂₀−t₂₁,t₂₁−t₂₂,t₂₂−t₂₃,t₂₃−t₂₄……に入力さ
れたビデオ信号の名称である。又、（ｂ），（ｃ）は、
各時間においてVTRD11に録画、再生されたビデオ信号の
名称を、（ｄ），（ｅ）は、各時間においてVTRE12に録
画、再生されたビデオ信号の名称を、（ｆ），（ｇ）は
メモリ３の各時間においてメモリ３にリード，ライトさ
れたビデオ信号の名称をそれぞれ示している。又、
（ｈ）は、各時間において制御装置５がフェーダ４に対
して出力する制御信号の名称を示し、（ｉ）は、各時間
においてフェーダ４より出力されるビデオ信号の名称を
示している。In the figure, the horizontal axis indicates time. Further, in FIG., (A) shows a video signal input to the video signal input terminal 7 from the outside, A, B, C, D, respectively ...... time t ₂₀ -t _21, t ₂₁ -t ₂₂ , t ₂₂ −t ₂₃ , t ₂₃ −t ₂₄ ... Are the names of the video signals input to. (B) and (c) are
(D) and (e) show the names of the video signals recorded and played back on the VTRE 12 at each time, and (f) and (g) show the names of the video signals recorded and played back on the VTRD 11 at each time. 3, the names of the video signals read and written to the memory 3 at each time are shown. or,
(H) shows the name of the control signal output from the control device 5 to the fader 4 at each time, and (i) shows the name of the video signal output from the fader 4 at each time.

以下、第10図を用いて、本実施例がVTRD11およびVTRE
12で装着された磁気テープそれぞれに、ビデオ信号A,B,
C,D,……が欠落することなく連続に録画されるよう動作
することについて説明する。Hereinafter, referring to FIG. 10, the present embodiment will be described with reference to VTRD11 and VTRE.
The video signals A, B,
A description will be given of the operation of continuously recording C, D,... Without loss.

今、時刻t₂₀において、外部から録画・再生要求信号
入力端子８へ、録画要求信号が入力されると、ビデオ信
号入力端子７より入力されたビデオ信号の録画を開始す
る。時刻t₂₀で同図（ｂ），（ｆ）に示すように、VTRD1
1の録画および、メモリ13のライト動作を開始する。Now, at time t _20, the recording from the outside and playback request signal input terminal 8, when the recording request signal is inputted, starts recording of the video signal inputted from video signal input terminal 7. FIG at time t ₂₀ (b), as shown in (f), VTRD1
The recording of 1 and the write operation of the memory 13 are started.

次に、時刻t₂₀から時間τ_Ａ経過した時刻t₂₁におい
て、同図（ｆ）に示すように、メモリ13のライト動作を
停止する。この結果、メモリ３にはビデオ信号Ａが記録
されている。Then, at time t ₂₁ that the elapsed time tau _A from time t _20, as shown in FIG. (F), and stops the write operation of the memory 13. As a result, the video signal A is recorded in the memory 3.

ここで、時間τ_Ａは、本実施例で使用されうる磁気テ
ープの最大記録が時間T_Bだけ録画された信号をVTRD11あ
るいはVTRE12が高速再生し、この信号をVTRD11あるいは
VTRE12が高速録画するのに要する時間T_B/Nと、時間τ_Ａ
だけ録画された信号をメモリ13が高速リードで読み出
し、この信号をVTRD11あるいはVTRE12が高速録画するの
に要する時間の２倍の時間２τ_A/Nを合計した時間T_B/N
＋２τ_A/Nである。Here, the time τ _A is a time at which the VTRD 11 or VTRE 12 reproduces the signal in which the maximum recording of the magnetic tape that can be used in this embodiment is recorded for the time T _B at a high speed.
Time T _B / N required for VTRE12 to perform high-speed recording and time τ _A
The memory 13 reads out the recorded signal only by the high-speed read, and the time T _B / N is the sum of the time 2τ _A / N twice as long as the time required for the VTRD 11 or VTRE 12 to perform the high-speed recording.
+ 2τ _A / N.

次に、時刻t₂₁から時間τ_Ｂだけ経過した時刻t₂₂にお
いて録画・再生要求信号入力端子８に、外部より再生要
求信号が入力された場合について考える。Next, the recording-reproduction request signal input terminal 8 at time t ₂₂ has elapsed from the time t ₂₁ by the time tau _B, consider the case where the reproduction from the external request signal is input.

この時、同図（ｂ）に示すようにVTRD11の録画動作を
停止する。この結果、VTRD11にはビデオ信号ＡとＢが記
録されている。At this time, the recording operation of the VTRD 11 is stopped as shown in FIG. As a result, video signals A and B are recorded in VTRD11.

さらに同時刻t₂₂において、同図（ｇ）に示すように
メモリ13はビデオ信号Ａをリード動作で読み出し、さら
に、同図（ｈ）に示すように制御装置５は制御信号「メ
モリ」をフェーダ４に出力する。この結果、同図（ｉ）
に示すように同時刻t₂₂よりビデオ信号出力端子６には
ビデオ信号Ａが出力される。同時にメモリ13は、同図
（ｆ）に示すようにビデオ信号入力端子７より入力され
ているビデオ信号Ｃをライト動作で書き込む。In yet same time t _22, the memory 13 as shown in FIG. (G) is read in the read operation of the video signal A, further, the figure control device 5 as shown in (h) control signal "Memory" fader 4 is output. As a result, FIG.
Output video signal A to video signal output terminal 6 from the same time t ₂₂ as shown in. At the same time, the memory 13 writes the video signal C input from the video signal input terminal 7 by a write operation as shown in FIG.

ここでさらに以下の動作を同時に行うことによって、
VTRE12が時刻t₂₃よりビデオ信号Ｄを録画する以前に、
ビデオ信号A,B,Cの録画を行う。Here, by further performing the following operations simultaneously,
VTRE12 is prior to recording the video signal D from the time t _23,
Video signals A, B, and C are recorded.

時刻t₂₂より、メモリ13は、同図（ｇ）に示すように
時間τ_A/Nを要してビデオ信号Ａを高速リードで読み出
し、同時にVTRE12は、同図（ｄ）で示すようにこのビデ
オ信号Ａを高速録画する。From time t _22, the memory 13 reads out the video signal A takes time tau _A / N as shown in FIG. (G) at a high speed read, the VTRE12 the same time, this as indicated by the (d) of FIG Video signal A is recorded at high speed.

次に、時刻₂₂から時間τ_A/Nだけ経過した時刻より、V
TRD11は、同図（ｃ）に示すように、ビデオ信号Ｂの高
速再生を時間τ_B/Nを要して行い、同時にVTRE12はこの
ビデオ信号Ｂを高速録画する。Next, after time τ _A / N has elapsed since time ₂₂ , V
The TRD 11 performs high-speed reproduction of the video signal B in a time τ _B / N as shown in FIG. 3C, and at the same time, the VTRE 12 performs high-speed recording of the video signal B.

さらに時刻t₂₂から時間τ_A/N＋T_B/Nだけ経過した時刻
より、メモリ13は、同図（ｇ）に示すようにビデオ信号
Ｃを高速リードで時間τ_A/Nだけ要して読み出し、同時
にVTRE12はこのビデオ信号Ｃを高速録画する。Further, from the time when the time τ _A / N + T _B / N has elapsed from the time t ₂₂ , the memory 13 reads out the video signal C by the high-speed read and requires the time τ _A / N as shown in FIG. At the same time, the VTRE 12 records this video signal C at high speed.

なお、ここで同図（ｃ）に示すように、VTRD11が行う
ビデオ信号Ｂを高速再生するための巻き戻し動作時間τ
_BRW及び、ビデオ信号Ｂを高速再生した後のビデオ信号
Ｂの頭出しを行う巻き戻し動作時間τ_BRWは時間τ_A/N以
内で終了するよう動作する。Here, as shown in FIG. 3 (c), the rewind operation time τ for performing high-speed reproduction of the video signal B performed by the VTRD11.
_{The BRW} and the rewinding operation time τ _BRW for cueing the video signal B after the video signal B is reproduced at a high speed operate so as to end within the time τ _A / N.

次に、時刻t₂₂から時間τ_Ａだけ経過した時刻t₂₃か
ら、同図（ｃ）に示すようにVTRD11によるビデオ信号Ｂ
の再生動作を開始し、また、同図（ｄ）に示すようにVT
RE12によるビデオ信号Ｄの録画動作を開始する。さらに
同図（ｈ）に示すように制御装置５は制御信号「VTRD」
をフェーダ４に出力する。この結果、同時刻t₂₃よりビ
デオ信号出力端子６には同図（ｉ）に示すようにビデオ
信号Ｂが出力される。Then, from the time t ₂₃ from the time t ₂₂ has elapsed by the time tau _A, the video signal B by VTRD11 as shown in FIG. (C)
Playback operation is started, and as shown in FIG.
The recording operation of the video signal D by RE12 is started. Further, as shown in FIG. 3H, the control device 5 outputs the control signal “VTRD”.
Is output to the fader 4. As a result, the video signal output terminal 6 from the time t ₂₃ is output the video signal B as shown in FIG. (I).

次に時刻t₂₃から時間τ_Ｂ経過した時刻t₂₄において、
同図（ｃ），（ｄ）に示すようにVTRD11の再生動作およ
びVTRE12の録画動作を停止する。この結果、VTRE12には
ビデオ信号Ｄが記録されている。Next, at time t ₂₄ when time τ _{B has} elapsed from time t ₂₃ ,
The reproduction operation of the VTRD 11 and the recording operation of the VTRE 12 are stopped as shown in FIGS. As a result, the video signal D is recorded on the VTRE 12.

さらに同時刻t₂₄において、同図（ｇ），（ｈ）に示
すように、メモリ13はビデオ信号Ｃをリード動作で読み
出し、さらに制御装置５は制御信号「メモリ」をフェー
ダ４に出力する。この結果、同時刻t₂₄よりビデオ信号
出力端子６には同図（ｉ）に示すようにビデオ信号Ｃが
出力される。同時にメモリ13は、同図（ｆ）に示すよう
にビデオ信号入力端子７より入力されているビデオ信号
Ｅをライト動作で書き込む。In yet same time t _24, FIG. (G), as shown in (h), the memory 13 is read in the read operation of the video signal C, further control unit 5 outputs a control signal "memory" to the fader 4. As a result, the video signal output terminal 6 from the time t ₂₄ the video signal C as shown in FIG. (I) is output. At the same time, the memory 13 writes the video signal E input from the video signal input terminal 7 by a write operation as shown in FIG.

ここでさらに以下の動作を同時に行うことによって、
VTRD11が時刻t₂₅よりビデオ信号Ｆを録画する以前に、
ビデオ信号C,D,Eの録画を行う。Here, by further performing the following operations simultaneously,
VTRD11 is prior to recording the video signal F from the time t _25,
Video signals C, D, and E are recorded.

時刻t₂₄よりメモリ13は同図（ｇ）に示すように時間
τ_A/Nを要してビデオ信号Ｃを高速リードで読み出し、
同時にVTRD11は、同図（ｂ）に示すようにこのビデオ信
号Ｃを高速録画する。Memory 13 from time t ₂₄ is time consuming tau _A / N as shown in FIG. (G) reading out the video signal C at a high speed read,
At the same time, the VTRD 11 records this video signal C at a high speed as shown in FIG.

次に時刻t₂₄から時間τ_A/Nだけ経過した時刻より、VT
RE12は同図（ｅ）に示すようにビデオ信号Ｄの高速再生
を時間τ_B/Nを要して行い、同時にVTRD11はこのビデオ
信号Ｄを高速録画する。Next, from the time when time τ _A / N has elapsed since time t ₂₄ , VT
The RE 12 performs high-speed reproduction of the video signal D as shown in FIG. 3 (e) in a time τ _B / N, and at the same time, the VTRD 11 performs high-speed recording of the video signal D.

さらに時刻t₂₄から時間τ_A/N＋T_B/Nだけ経過した時刻
より、メモリ13は同図（ｇ）に示すようにビデオ信号Ｅ
を高速リードで時間τ_A/Nだけ要して読み出し、同時にV
TRD11はこのビデオ信号Ｅを高速録画する。Further, from the time when the time τ _A / N + T _B / N has elapsed from the time t ₂₄ , the memory 13 stores the video signal E as shown in FIG.
At a high speed read time τ _A / N
The TRD 11 records this video signal E at high speed.

なお、ここで同図（ｅ）に示すように、VTRE12が行う
ビデオ信号Ｄを高速再生するための巻き戻し動作およ
び、ビデオ信号Ｄを高速再生した後のビデオ信号Ｄの頭
出しを行う巻き戻し動作は時間τ_A/N以内で終了するよ
う動作する。Here, as shown in FIG. 3E, a rewind operation for performing high-speed reproduction of the video signal D performed by the VTRE 12 and a rewind for performing cueing of the video signal D after the high-speed reproduction of the video signal D are performed. The operation operates so as to end within the time τ _A / N.

以下時刻t₂₄から時刻τ_A/N経過した時刻t₂₅からの動
作は時刻t₂₁からの動作の繰り返しである。The operation from time tau _A / N elapsed time t ₂₅ from the following time t ₂₄ is a repeat of the operation from the time t _21.

すなわち、本実施例によれば、VTRD11に装着された磁
気テープおよびVTRE12に装着された磁気テープには、ビ
デオ信号A,B,C,D,E,F,……が連続して欠落することなく
録画されるという効果がある。That is, according to the present embodiment, the video signals A, B, C, D, E, F,... Are continuously missing from the magnetic tape mounted on the VTRD11 and the magnetic tape mounted on the VTRE12. There is an effect that it is recorded without.

なお、τ_Ａを本実施例説明中ではT_B/N＋２τ_A/Nと定
義したが、τ_Ａはτ_B/N＋２τ_A/Nであれば誤動作しない
ことは明白である。また、前記巻き戻し動作に要する時
間τ_BRWは時間τ_A/Nより短い時間である必要はなく、そ
れに等しいかあるいはそれより長い時間であってもよい
ことは明白である。Note that in the description the present embodiment tau _A has been defined as _{T B / N + 2τ A /} N, the tau _A is not malfunction if _{τ B / N + 2τ A /} N is clear. Further, it is obvious that the time τ _BRW required for the rewinding operation does not need to be shorter than the time τ _A / N, and may be equal to or longer than the time τ _A / N.

また、第１図，第５図，第７図，第９図に示した各実
施例において、VTR装置を３台以上用いて構成するよう
にした場合においても同様の効果が得られることは明白
である。Also, in each of the embodiments shown in FIGS. 1, 5, 7, and 9, it is apparent that the same effect can be obtained when three or more VTR devices are used. It is.

〔発明の効果〕〔The invention's effect〕

本発明によれば、或る信号を記録している時に、外部
より再生要求信号が入力されると、その入力と同時刻よ
り、記録を行いながら、既に記録した信号の最初の部分
より連続した再生を行うことができる。According to the present invention, when a certain signal is recorded, when a reproduction request signal is input from the outside, recording is performed from the same time as the input, and the recording is continued from the first portion of the already recorded signal. Playback can be performed.

したがって、例えば、記録する信号がビデオ信号であ
る場合、或る番組を録画している時に、外部より再生要
求信号が入力されると、直ぐに、既に録画された最初の
部分より再生が開始され、その後は、或る時間のずれを
保ちながら同一の番組の録画と再生を同時に行うことが
できる。このため、従来と違って、録画終了まで待たず
に、番組を最初から見ることができる。Therefore, for example, when the signal to be recorded is a video signal, when a certain program is being recorded, when a reproduction request signal is input from the outside, the reproduction is immediately started from the first part already recorded, Thereafter, recording and reproduction of the same program can be performed simultaneously while maintaining a certain time lag. Therefore, unlike the related art, the user can watch the program from the beginning without waiting for the end of the recording.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図における各部の動作を説明するためのタイミ
ングチャート、第３図（ａ）は第１図における主要部の
動作を詳細に示したタイミングチャート、第３図（ｂ）
は第１図のVTRA1,VTRB2にそれぞれ分割録画されている
ビデオ信号の再生方法を説明するためのタイミングチャ
ート、第４図（ａ）は第１図におけるフェーダ４の一具
体例を示すブロック図、第４図（ｂ）は第１図における
フェーダ４の他の具体例を示すブロック図、第４図
（ｃ）は第４図（ｂ）における第１及び第２のメモリ40
7,408に蓄えられるビデオ信号のフィールド変化の一例
を示す説明図、第４図（ｄ）は第４図（ｂ）のビデオ信
号入力端子６に得られるビデオ信号のVTRA1からのビデ
オ信号とメモリ３からのビデオ信号との割合の変化を示
した説明図、第４図（ｅ）は第４図（ｂ）における第１
及び第２のメモリ407,408に蓄えられるビデオ信号のフ
ィールド変化の他の例を示す説明図、第４図（ｆ）は第
４図（ｂ）に示したフェーダ４の動作過程の一例を示す
フローチャート、第５図は本発明の第２の実施例を示す
ブロック図、第６図は第５図におけるエンドレス・テー
プ装置９の一具体例を示した構成図、第７図は本発明の
第３の実施例を示すブロック図、第８図は第７図におけ
る各部の動作を説明するためのタイミングチャート、第
９図は本発明の第４の実施例を示すブロック図、第10図
は第９図における各部の動作を説明するためのタイミン
グチャート、である。 符号の説明 １……VTRA、２……VTRB、３……メモリ、４……フェー
ダ、５……制御装置、９……エンドレス・テープ装置、
11……VTRD、12……VTRE、13……メモリ、71……VTRC。FIG. 1 is a block diagram showing a first embodiment of the present invention, and FIG.
FIG. 3 is a timing chart for explaining the operation of each part in FIG. 1, FIG. 3 (a) is a timing chart showing the operation of the main part in FIG. 1 in detail, and FIG. 3 (b)
FIG. 4 is a timing chart for explaining a method of reproducing video signals divided and recorded on VTRA1 and VTRB2 in FIG. 1, respectively. FIG. 4 (a) is a block diagram showing a specific example of the fader 4 in FIG. FIG. 4 (b) is a block diagram showing another specific example of the fader 4 in FIG. 1, and FIG. 4 (c) is the first and second memories 40 in FIG. 4 (b).
FIG. 4 (d) is an explanatory diagram showing an example of a field change of a video signal stored at 7,408, and FIG. 4 (d) shows a video signal obtained from the VTRA1 of the video signal obtained at the video signal input terminal 6 in FIG. FIG. 4 (e) is an explanatory diagram showing a change in the ratio with respect to the video signal of FIG.
FIG. 4 is an explanatory diagram showing another example of a field change of a video signal stored in the second memories 407 and 408. FIG. 4F is a flowchart showing an example of an operation process of the fader 4 shown in FIG. FIG. 5 is a block diagram showing a second embodiment of the present invention, FIG. 6 is a block diagram showing a specific example of the endless tape device 9 in FIG. 5, and FIG. 7 is a third embodiment of the present invention. FIG. 8 is a block diagram showing an embodiment of the present invention, FIG. 8 is a timing chart for explaining the operation of each part in FIG. 7, FIG. 9 is a block diagram showing a fourth embodiment of the present invention, and FIG. 5 is a timing chart for explaining the operation of each unit in FIG. DESCRIPTION OF SYMBOLS 1 ... VTRA, 2 ... VTRB, 3 ... Memory, 4 ... Fader, 5 ... Control device, 9 ... Endless tape device,
11… VTRD, 12… VTRE, 13… Memory, 71… VTRC.

フロントページの続き (72)発明者 花房 宏典 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (72)発明者 井上 雅之 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (72)発明者 大瀧 雅彦 神奈川県横浜市戸塚区吉田町292番地 日立ビデオエンジニアリング株式会社内 (72)発明者 松崎 隆 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内 (56)参考文献 特開 昭63−20751（ＪＰ，Ａ) 実開 平１−138255（ＪＰ，Ｕ) 実開 昭63−87673（ＪＰ，Ｕ)Continued on the front page (72) Inventor Hironori Hanafusa 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Within Hitachi Video Engineering Co., Ltd. (72) Inventor Masayuki Inoue 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi Video Engineering, Ltd. (72) Inventor Masahiko Otaki 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi Video Engineering Co., Ltd. (72) Inventor Takashi Matsuzaki 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi, Ltd. References JP-A-63-20751 (JP, A) JP-A-1-138255 (JP, U) JP-A-63-87673 (JP, U)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】外部からの連続した入力信号を磁気テープ
上に記録し、該磁気テープ上に記録された該入力信号を
再生して出力し、且つ、記録動作と再生動作とを同時に
は行えない少なくとも２つの第１の信号記録再生手段
と、前記入力信号を記録し、記録された該入力信号を再
生して出力する第２の信号記録再生手段と、少なくとも
２つの前記第１の信号記録再生手段及び前記第２の信号
記録再生手段より出力された信号をそれぞれ入力し、そ
のうちの一つを選択して出力する選択手段と、少なくと
も２つの前記第１の信号記録再生手段及び前記第２の信
号記録再生手段のそれぞれの記録動作及び再生動作を制
御すると共に、前記選択手段の信号選択動作を制御する
制御手段と、から成り、 前記制御手段は、 一連の連続した前記入力信号が、一定の時間的区分単位
で区分された信号（以下、区分信号という）のつなぎあ
わせであると想定されるとき、前記第１の信号記録再生
手段の一方と他方、及び前記第２の信号記録再生手段の
三者の間で、前記入力信号を前記区分信号単位で相互に
時分割記録させ、 他方、前記入力信号の記録終了に先立って開始される、
記録済み信号の再生に関しては、前記第１の信号記録再
生手段の一方と他方、及び前記第２の信号記録再生手段
の三者の間で、相互に時分割記録された前記記録済み区
分信号の時分割再生を行わせるように、少なくとも２つ
の前記第１の信号記録再生手段及び前記第２の信号記録
再生手段のそれぞれの記録動作及び再生動作を制御する
と共に、 前記選択手段より、前記第１の信号記録再生手段の一方
と他方、及び前記第２の信号記録再生手段の三者の間
で、相互に時分割再生された前記区分信号を、連続した
前記入力信号を構成する区分信号として、隣接する区分
信号相互間の同期をとった上で連続して出力させるよう
に前記選択手段の信号選択動作を制御することを特徴と
する信号記録再生装置。1. A continuous input signal from the outside is recorded on a magnetic tape, the input signal recorded on the magnetic tape is reproduced and output, and a recording operation and a reproducing operation can be performed simultaneously. At least two first signal recording / reproducing means, second signal recording / reproducing means for recording the input signal, reproducing and outputting the recorded input signal, and at least two first signal recording means Selecting means for inputting signals output from the reproducing means and the signal output from the second signal recording / reproducing means, selecting and outputting one of them, at least two of the first signal recording / reproducing means and the second signal Control means for controlling each recording operation and reproduction operation of the signal recording / reproducing means of the present invention, and controlling the signal selecting operation of the selecting means, the control means comprising: When it is assumed that the signals are divided by a certain time division unit (hereinafter, referred to as division signals), one and the other of the first signal recording and reproducing means and the second signal recording and reproducing means The input signals are mutually time-divisionally recorded in units of the divided signals among the three means, and are started prior to the end of the recording of the input signals;
Regarding the reproduction of the recorded signal, one of the first signal recording / reproducing means and the other one of the first signal recording / reproducing means, and the second signal recording / reproducing means, perform the time-division recording of the recorded divided signals. The recording and reproducing operations of at least two of the first signal recording / reproducing means and the second signal recording / reproducing means are controlled so as to perform time-division reproduction. One and the other of the signal recording and reproducing means, and, between the three of the second signal recording and reproducing means, the divided signals mutually time-divisionally reproduced, as a divided signal constituting the continuous input signal, A signal recording / reproducing apparatus, wherein a signal selecting operation of said selecting means is controlled so as to output continuously after synchronizing adjacent divided signals. 【請求項２】請求項１に記載の信号記録再生装置におい
て、前記第２の信号記録再生手段は、記録動作と再生動
作とを同時に行い得る信号記録再生手段から成ることを
特徴とする信号記録再生装置。2. A signal recording / reproducing apparatus according to claim 1, wherein said second signal recording / reproducing means comprises signal recording / reproducing means capable of simultaneously performing a recording operation and a reproducing operation. Playback device. 【請求項３】請求項２に記載の信号記録再生装置におい
て、前記第２の信号記録再生手段は、メモリ装置から成
ることを特徴とする信号記録再生装置。3. A signal recording / reproducing apparatus according to claim 2, wherein said second signal recording / reproducing means comprises a memory device. 【請求項４】請求項１に記載の信号記録再生装置におい
て、前記第２の信号記録再生手段は、外部からの入力信
号を磁気テープ上に記録し、該磁気テープ上に記録され
た該入力信号を再生して出力し、且つ、記録動作と再生
動作とを同時に行えない信号記録再生手段から成ること
を特徴とする信号記録再生装置。4. The signal recording / reproducing apparatus according to claim 1, wherein said second signal recording / reproducing means records an external input signal on a magnetic tape, and said input signal recorded on said magnetic tape. A signal recording / reproducing apparatus comprising signal recording / reproducing means for reproducing and outputting a signal and not being able to simultaneously perform a recording operation and a reproducing operation. 【請求項５】請求項１に記載の信号記録再生装置におい
て、前記選択手段は、或る信号（以下、第１の信号と言
う）を出力している時に他の信号（以下、第２の信号と
言う）を選択して出力するために、前記第１の信号から
第２の信号に切り換える際、該第１の信号と第２の信号
との同期を一致させることを特徴とする信号記録再生装
置。5. A signal recording / reproducing apparatus according to claim 1, wherein said selecting means outputs another signal (hereinafter referred to as a second signal) while outputting a certain signal (hereinafter referred to as a first signal). Signal switching, when the first signal is switched to the second signal to select and output the signal, the first signal and the second signal are synchronized. Playback device.