JP2746285B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2746285B2 JP2746285B2 JP7292986A JP29298695A JP2746285B2 JP 2746285 B2 JP2746285 B2 JP 2746285B2 JP 7292986 A JP7292986 A JP 7292986A JP 29298695 A JP29298695 A JP 29298695A JP 2746285 B2 JP2746285 B2 JP 2746285B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- opening
- impurity
- silicon
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、基板上の絶縁膜に設けた開孔部を介
して不純物拡散層にイオン注入を行う半導体装置の製造
方法に関する。
方法に関し、特に、基板上の絶縁膜に設けた開孔部を介
して不純物拡散層にイオン注入を行う半導体装置の製造
方法に関する。
【0002】
【従来の技術】従来、図3に示すように、シリコン等の
半導体基板であるシリコン基板301上にシリコン酸化
膜302、不純物拡散層303を形成し、これらの上に
形成されたの層間膜(以後、BPSG膜と記す)305
に対して開孔部306を設け、電気的接続を図る必要が
ある。このとき、開孔部306を設けた後、配線金属と
して、チタン膜310、窒化チタン膜311を順次形成
する。その後、窒素雰囲気中において、アニールを施
し、窒化チタン膜のバリア性を増加させる。このとき、
基板上の開孔部306においては、チタンが基板と接し
ているため、上記のアニールにおいてチタンと基板のシ
リコンとが反応し、TiSi2 層312が形成される。
極めて微細化された近年のデバイスにおいては、不純物
拡散層303は0.1μm前後と極めて浅く形成されて
いるため、TiSi2 層312の形成により、開孔部3
06直下の不純物拡散層303中の不純物の大部分はT
iSi2 層312中に取り込まれ、開孔部306の直下
においては濃度の低下をまねき、ひいては接合リークを
生ずる。
半導体基板であるシリコン基板301上にシリコン酸化
膜302、不純物拡散層303を形成し、これらの上に
形成されたの層間膜(以後、BPSG膜と記す)305
に対して開孔部306を設け、電気的接続を図る必要が
ある。このとき、開孔部306を設けた後、配線金属と
して、チタン膜310、窒化チタン膜311を順次形成
する。その後、窒素雰囲気中において、アニールを施
し、窒化チタン膜のバリア性を増加させる。このとき、
基板上の開孔部306においては、チタンが基板と接し
ているため、上記のアニールにおいてチタンと基板のシ
リコンとが反応し、TiSi2 層312が形成される。
極めて微細化された近年のデバイスにおいては、不純物
拡散層303は0.1μm前後と極めて浅く形成されて
いるため、TiSi2 層312の形成により、開孔部3
06直下の不純物拡散層303中の不純物の大部分はT
iSi2 層312中に取り込まれ、開孔部306の直下
においては濃度の低下をまねき、ひいては接合リークを
生ずる。
【0003】これに対する対策として、図4に示すよう
に、BPSG膜405に対する開孔部406を設けた後
にイオン注入を行う方法が提案されている。即ち、開孔
部406を形成した後に、N型不純物領域にはN型の、
P型不純物領域にはP型の不純物をそれぞれイオン注入
し、開孔部406直下の不純物拡散層として第2の拡散
層409のみを選択的に深く形成するものである。
に、BPSG膜405に対する開孔部406を設けた後
にイオン注入を行う方法が提案されている。即ち、開孔
部406を形成した後に、N型不純物領域にはN型の、
P型不純物領域にはP型の不純物をそれぞれイオン注入
し、開孔部406直下の不純物拡散層として第2の拡散
層409のみを選択的に深く形成するものである。
【0004】上記の技術の製造方法としては、次のよう
な工程が一般的である。即ち、第1の不純物拡散層40
3、シリコン酸化膜402を含むトランジスタが形成さ
れたシリコン基板401上の全面にCVD法によりBP
SG膜405を形成し、800℃前後の熱処理を施す。
ひきつづき、通常のリングラフィ技術により、所定の位
置に開孔部パターンを設け、CF4 系のガスを用いたド
ライエッチング技術により開孔部406を設ける。
な工程が一般的である。即ち、第1の不純物拡散層40
3、シリコン酸化膜402を含むトランジスタが形成さ
れたシリコン基板401上の全面にCVD法によりBP
SG膜405を形成し、800℃前後の熱処理を施す。
ひきつづき、通常のリングラフィ技術により、所定の位
置に開孔部パターンを設け、CF4 系のガスを用いたド
ライエッチング技術により開孔部406を設ける。
【0005】この後、CVD法により、200オングス
トローム程度のシリコン酸化膜416を形成し、リソグ
ラフィ技術を用いて、ホトレジスト417でもって、N
MOSトランジスタの形成された拡散層領域のみに開孔
部418を設け、リンのイオン注入を、例えば、70k
eV、1.0E15cm-2の条件にて行う。ひきつづ
き、同様にしてPMOSトランジスタの形成された拡散
層領域のみに開孔部を設け、BF2 の注入を例えば、7
0keV、1.0E15cm-2の条件にて行う。これに
より、開孔部のみに、より深いイオン注入がなされる。
トローム程度のシリコン酸化膜416を形成し、リソグ
ラフィ技術を用いて、ホトレジスト417でもって、N
MOSトランジスタの形成された拡散層領域のみに開孔
部418を設け、リンのイオン注入を、例えば、70k
eV、1.0E15cm-2の条件にて行う。ひきつづ
き、同様にしてPMOSトランジスタの形成された拡散
層領域のみに開孔部を設け、BF2 の注入を例えば、7
0keV、1.0E15cm-2の条件にて行う。これに
より、開孔部のみに、より深いイオン注入がなされる。
【0006】この後、配線金属として、チタン膜、窒化
チタン膜を順に、スパッタリング法により形成した後、
窒素雰囲気中において、800℃前後のアニールを施
す。本方法では、開孔部406直下のみに深いイオン注
入がなされているため、前記のチタン膜とシリコン基板
の反応によるチタンの珪化物層の形成が生じても、開孔
部406直下の濃度低下による接合リークは生じない。
チタン膜を順に、スパッタリング法により形成した後、
窒素雰囲気中において、800℃前後のアニールを施
す。本方法では、開孔部406直下のみに深いイオン注
入がなされているため、前記のチタン膜とシリコン基板
の反応によるチタンの珪化物層の形成が生じても、開孔
部406直下の濃度低下による接合リークは生じない。
【0007】また、開孔部直下の拡散層を深くする方法
としては、特開平3−19330に記載されたような方
法が知られている。この方法は、図5を参照して、シリ
コン酸化膜502を含むトランジスタが形成されたシリ
コン基板501上にて、第1の拡散層503を形成した
後に、5000オングストロームのシリコン窒化膜51
4による第1の拡散層503よりも狭い開孔部515を
設け、シリコン窒化膜514をマスクに、第1の拡散層
を形成する不純物と同一の導電型を有する不純物をイオ
ン注入し、第1の拡散層503よりも狭い第2の拡散層
509を設けるものである。
としては、特開平3−19330に記載されたような方
法が知られている。この方法は、図5を参照して、シリ
コン酸化膜502を含むトランジスタが形成されたシリ
コン基板501上にて、第1の拡散層503を形成した
後に、5000オングストロームのシリコン窒化膜51
4による第1の拡散層503よりも狭い開孔部515を
設け、シリコン窒化膜514をマスクに、第1の拡散層
を形成する不純物と同一の導電型を有する不純物をイオ
ン注入し、第1の拡散層503よりも狭い第2の拡散層
509を設けるものである。
【0008】
【発明が解決しようとする課題】前述した従来の半導体
装置の製造方法ならびにそれによって得られる半導体装
置には、以下に示す問題点がある。
装置の製造方法ならびにそれによって得られる半導体装
置には、以下に示す問題点がある。
【0009】第1の問題点は、基板上に設けられた開孔
部において接合リーク電流を生ずることである。これ
は、開孔部において、配線金属チタンと、基板のシリコ
ンが反応し、チタンの珪化物が生じ、基板中の不純物の
大部分がチタンの珪化物中にとり込まれるためである。
部において接合リーク電流を生ずることである。これ
は、開孔部において、配線金属チタンと、基板のシリコ
ンが反応し、チタンの珪化物が生じ、基板中の不純物の
大部分がチタンの珪化物中にとり込まれるためである。
【0010】第2の問題点は、接続孔を開孔部した後
に、イオン注入を行う技術においてマスク工程が増加す
ることである。これは、N型の不純物拡散層にN型の不
純物を、P型の不純物拡散層にP型の不純物をイオン注
入する必要があるためである。
に、イオン注入を行う技術においてマスク工程が増加す
ることである。これは、N型の不純物拡散層にN型の不
純物を、P型の不純物拡散層にP型の不純物をイオン注
入する必要があるためである。
【0011】第3の問題点は、第1の拡散層よりも狭
い、第2の拡散層を設ける技術において、マスク工程が
増加することである。これは、第2の拡散層を、第1の
拡散層よりも狭く形成する必要があるためである。
い、第2の拡散層を設ける技術において、マスク工程が
増加することである。これは、第2の拡散層を、第1の
拡散層よりも狭く形成する必要があるためである。
【0012】本発明の技術的課題は、開孔部における接
合リーク電流が生じない半導体装置を得られる半導体装
置の製造方法を提供することである。
合リーク電流が生じない半導体装置を得られる半導体装
置の製造方法を提供することである。
【0013】本発明の他の技術的課題は、マスク工程の
増加がない半導体装置の製造方法を提供することであ
る。
増加がない半導体装置の製造方法を提供することであ
る。
【0014】
【課題を解決するための手段】本発明によれば、シリコ
ン基板上に該シリコン基板と逆導電型の不純物拡散層を
形成する工程と、前記不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、この後IV族元
素のイオンを注入することにより前記不純物拡散層を構
成する不純物原子を結晶格子から外して該不純物原子と
空孔とのペアをつくる工程と、この後熱処理を加えるこ
とにより前記開孔部の直下の前記不純物拡散層のみ、そ
の深さを深くする工程とを有することを特徴とする半導
体装置の製造方法が得られる。
ン基板上に該シリコン基板と逆導電型の不純物拡散層を
形成する工程と、前記不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、この後IV族元
素のイオンを注入することにより前記不純物拡散層を構
成する不純物原子を結晶格子から外して該不純物原子と
空孔とのペアをつくる工程と、この後熱処理を加えるこ
とにより前記開孔部の直下の前記不純物拡散層のみ、そ
の深さを深くする工程とを有することを特徴とする半導
体装置の製造方法が得られる。
【0015】前記熱処理は、例えば、ランプアニールで
ある。また、前記IV族元素は、例えば、シリコンまた
はゲルマニウムである。
ある。また、前記IV族元素は、例えば、シリコンまた
はゲルマニウムである。
【0016】
【作用】不純物拡散層上に形成された層間絶縁膜に対し
て開孔部を設け、シリコンまたはゲルマニウム等のIV
族の元素を注入し、開孔部直下の不純物拡散層におい
て、不純物イオンと空孔とのペアを作ることにより、ひ
きつづき行われる熱処理により開孔部直下の不純物の拡
散を促進させ(不純物の増速拡散)、開孔部直下のみ選
択的に接合を深く形成できる。即ち、注入するイオンは
IV族の元素であるため、不純物としての働きを示さ
ず、単に拡散層を形成する不純物を結晶格子から外し、
不純物原子と空孔のペアをつくることのみに使用され
る。
て開孔部を設け、シリコンまたはゲルマニウム等のIV
族の元素を注入し、開孔部直下の不純物拡散層におい
て、不純物イオンと空孔とのペアを作ることにより、ひ
きつづき行われる熱処理により開孔部直下の不純物の拡
散を促進させ(不純物の増速拡散)、開孔部直下のみ選
択的に接合を深く形成できる。即ち、注入するイオンは
IV族の元素であるため、不純物としての働きを示さ
ず、単に拡散層を形成する不純物を結晶格子から外し、
不純物原子と空孔のペアをつくることのみに使用され
る。
【0017】このため、この後に行われるチタン膜、窒
化チタン膜の形成と窒素雰囲気中におけるアニール工程
を経た後も、開孔部のチタンと基板のシリコンの反応に
よる不純物の吸収は少なく、濃度の低下を低く抑えるこ
とができる。したがって、開孔部における接合リークの
増大は生じない。
化チタン膜の形成と窒素雰囲気中におけるアニール工程
を経た後も、開孔部のチタンと基板のシリコンの反応に
よる不純物の吸収は少なく、濃度の低下を低く抑えるこ
とができる。したがって、開孔部における接合リークの
増大は生じない。
【0018】
【発明の実施の形態】以下、図面を参照して、本発明に
よる半導体装置の製造方法を説明する。
よる半導体装置の製造方法を説明する。
【0019】[実施の形態1]図1(a)〜(d)は、
本発明の実施の形態1を示す半導体装置の製造工程図で
ある。本製造方法は、まず、図1(a)を参照して、シ
リコン基板101上の、素子分離領域としてのシリコン
酸化膜102および不純物拡散層領域である第1の拡散
層103の全面に形成されたBPSG膜105の所定の
場所に、ホトリソグラフィによる開孔部を設けた後、C
F4 系のガスプラズマ中においてプラズマエッチングを
行い、開孔部106を設ける。
本発明の実施の形態1を示す半導体装置の製造工程図で
ある。本製造方法は、まず、図1(a)を参照して、シ
リコン基板101上の、素子分離領域としてのシリコン
酸化膜102および不純物拡散層領域である第1の拡散
層103の全面に形成されたBPSG膜105の所定の
場所に、ホトリソグラフィによる開孔部を設けた後、C
F4 系のガスプラズマ中においてプラズマエッチングを
行い、開孔部106を設ける。
【0020】次に、図1(b)を参照して、レジストを
除去した後、BPSG膜105および開孔部106の全
面に、30keVのエネルギーにて、1×1014cm-2
のドーズ量のシリコンをイオン注入する。このイオン注
入により、シリコンは開孔部106の直下のみに選択的
に注入され、開孔部106の直下のみに基板の結晶格子
から外れた不純物原子(As)107と空孔108との
ペアが形成される。
除去した後、BPSG膜105および開孔部106の全
面に、30keVのエネルギーにて、1×1014cm-2
のドーズ量のシリコンをイオン注入する。このイオン注
入により、シリコンは開孔部106の直下のみに選択的
に注入され、開孔部106の直下のみに基板の結晶格子
から外れた不純物原子(As)107と空孔108との
ペアが形成される。
【0021】この後、図1(c)を参照して、800℃
×30秒のランプアニールを行い、結晶格子から外れた
不純物原子(As)107の拡散および再結晶化を行
う。このとき、格子から外れた不純物原子と空孔とがペ
アになって平衡状態よりも過剰に存在する場合には、通
常の格子中に存在する不純物に比較して拡散を生じやす
く(増速拡散が生ずる)、したがって、開孔部106の
直下のみ選択的に第1の拡散層103よりも深い第2の
拡散層109を形成できる。
×30秒のランプアニールを行い、結晶格子から外れた
不純物原子(As)107の拡散および再結晶化を行
う。このとき、格子から外れた不純物原子と空孔とがペ
アになって平衡状態よりも過剰に存在する場合には、通
常の格子中に存在する不純物に比較して拡散を生じやす
く(増速拡散が生ずる)、したがって、開孔部106の
直下のみ選択的に第1の拡散層103よりも深い第2の
拡散層109を形成できる。
【0022】この後、図1(d)を参照して、スパッタ
リング法により、500オングストロームのチタン膜1
10および1000オングストロームの窒化チタン膜1
11を順次形成し、800℃における10秒程度のラン
プアニールを施す。このとき、チタン膜110と基板1
01のシリコンとが反応し、TiSi2 層112が形成
される。ひきつづき、スパッタリング法により、1.0
μmのアルミニウム膜を形成し、ホトリソグラフィ技術
による配線パターンの形成を行った後、プラズマエッチ
ングによりアルミニウム配線を形成する。
リング法により、500オングストロームのチタン膜1
10および1000オングストロームの窒化チタン膜1
11を順次形成し、800℃における10秒程度のラン
プアニールを施す。このとき、チタン膜110と基板1
01のシリコンとが反応し、TiSi2 層112が形成
される。ひきつづき、スパッタリング法により、1.0
μmのアルミニウム膜を形成し、ホトリソグラフィ技術
による配線パターンの形成を行った後、プラズマエッチ
ングによりアルミニウム配線を形成する。
【0023】以上説明した実施の形態1によれば、コン
タクト開孔部直下のみ、選択的に不純物の増速拡散を生
じさせることにより、深い接合を形成することができ
る。したがって、開孔部106直下にTiSi2 層11
2が形成された場合にも、コンタクト開孔部における接
合リーフを生ずることがない。また、本発明において
は、注入イオンとして、例えばシリコンもしくはゲルマ
ニウム等のIV族元素を用いているため、通常のコンタ
クトイオン注入で必要となるホトマスク工程が不要とな
る。これは、シリコンやゲルマニウムの様なIV族元素
を用いることにより、ドナーにもアクセプタにもなら
ず、単に、基板中の不純物原子を結晶格子から外し、空
孔とのペアを形成する作用のみを有することによる。
タクト開孔部直下のみ、選択的に不純物の増速拡散を生
じさせることにより、深い接合を形成することができ
る。したがって、開孔部106直下にTiSi2 層11
2が形成された場合にも、コンタクト開孔部における接
合リーフを生ずることがない。また、本発明において
は、注入イオンとして、例えばシリコンもしくはゲルマ
ニウム等のIV族元素を用いているため、通常のコンタ
クトイオン注入で必要となるホトマスク工程が不要とな
る。これは、シリコンやゲルマニウムの様なIV族元素
を用いることにより、ドナーにもアクセプタにもなら
ず、単に、基板中の不純物原子を結晶格子から外し、空
孔とのペアを形成する作用のみを有することによる。
【0024】[実施の形態2]次に、本発明の実施の形
態2について説明する。図2(a)〜(d)は、本発明
の実施の形態2を示す半導体装置の製造工程図である。
図2(a)〜(d)を参照して、本製造方法は、不純物
拡散層としての第1の拡散層203上の全面にチタン珪
化物(TiSi2 )層が形成されている点を除き、実施
例の形態1と同様の内容である。
態2について説明する。図2(a)〜(d)は、本発明
の実施の形態2を示す半導体装置の製造工程図である。
図2(a)〜(d)を参照して、本製造方法は、不純物
拡散層としての第1の拡散層203上の全面にチタン珪
化物(TiSi2 )層が形成されている点を除き、実施
例の形態1と同様の内容である。
【0025】まず、図1(a)を参照して、シリコン基
板201上の素子分離領域としてのシリコン酸化膜20
2および第1の拡散層203の全面に形成されたBPS
G膜205の所定の場所に、ホトリソグラフィ技術を用
いて開孔部を設けた後、CF4 系のガスプラズマ中にお
いて、プラズマエッチングを行い、開孔部206を設け
る。このとき、第1のTiSi2 層204のうちの開孔
部206直下の部分は、通常同時に除去されてしまい、
シリコン基板が露出する。即ち、このときの基板表面か
ら見た開孔部直下の不純物拡散層の厚さは、実施例の形
態1で示したチタンの珪化物層が存在しない場合に比べ
て浅くなる。これは、チタン珪化物層である第1のTi
Si2 層204の形成時に、不純物拡散層のある膜厚分
がチタンの珪化反応に使用されるためである。
板201上の素子分離領域としてのシリコン酸化膜20
2および第1の拡散層203の全面に形成されたBPS
G膜205の所定の場所に、ホトリソグラフィ技術を用
いて開孔部を設けた後、CF4 系のガスプラズマ中にお
いて、プラズマエッチングを行い、開孔部206を設け
る。このとき、第1のTiSi2 層204のうちの開孔
部206直下の部分は、通常同時に除去されてしまい、
シリコン基板が露出する。即ち、このときの基板表面か
ら見た開孔部直下の不純物拡散層の厚さは、実施例の形
態1で示したチタンの珪化物層が存在しない場合に比べ
て浅くなる。これは、チタン珪化物層である第1のTi
Si2 層204の形成時に、不純物拡散層のある膜厚分
がチタンの珪化反応に使用されるためである。
【0026】この後、図1(b)を参照して、レジスト
を除去し、BPSG膜205および開孔部206の全面
に、30keVのエネルギーにて、1×1014cm-2の
ドーズ量のシリコンをイオン注入する。このとき、実施
の形態1と同様に、開孔部206の直下のみに、基板の
結晶格子から外れた不純物原子(As)207と空孔2
08とのペアが形成される。
を除去し、BPSG膜205および開孔部206の全面
に、30keVのエネルギーにて、1×1014cm-2の
ドーズ量のシリコンをイオン注入する。このとき、実施
の形態1と同様に、開孔部206の直下のみに、基板の
結晶格子から外れた不純物原子(As)207と空孔2
08とのペアが形成される。
【0027】つづいて、図1(c)を参照して、実施の
形態1と同様に、800℃×30秒のランプアニールに
よる熱処理により、不純物原子(As)207の拡散お
よび再結晶化が図られ、開孔部206直下のみに第1の
拡散層203よりも深い不純物拡散層である第2の拡散
層209が形成される。
形態1と同様に、800℃×30秒のランプアニールに
よる熱処理により、不純物原子(As)207の拡散お
よび再結晶化が図られ、開孔部206直下のみに第1の
拡散層203よりも深い不純物拡散層である第2の拡散
層209が形成される。
【0028】次に、図1(d)を参照して、実施の形態
1と同様に、スパッタリング法によりチタン膜210、
窒化チタン膜211を形成し、800℃×10秒程度の
ランプアニールを施した後、さらにスパッタリング法に
よりアルミニウム膜を形成、配線のパターンニングを行
う。このときも開孔部直下に第2のTiSi2 層である
TiSi2 層212が形成される。
1と同様に、スパッタリング法によりチタン膜210、
窒化チタン膜211を形成し、800℃×10秒程度の
ランプアニールを施した後、さらにスパッタリング法に
よりアルミニウム膜を形成、配線のパターンニングを行
う。このときも開孔部直下に第2のTiSi2 層である
TiSi2 層212が形成される。
【0029】実施の形態2によれば、開孔部直下の不純
物拡散層の厚さは、実施の形態1に比較して浅くなる。
しかしながら、シリコンのイオン注入は、基板表面から
同一のRP を有するシリコンの分布を持つはずであるか
ら、基板の結晶格子から外れた不純物原子(As)20
7と空孔208とのペアは、実施の形態1とほぼ同程度
の量が得られる。したがって、シリコンイオン注入およ
びランプアニールを行った後の開孔部直下の不純物拡散
層の深さは、実施の形態1と同程度のものが得られる。
このように、本発明は実質的に浅く形成された拡散層に
対する効果をも有している。
物拡散層の厚さは、実施の形態1に比較して浅くなる。
しかしながら、シリコンのイオン注入は、基板表面から
同一のRP を有するシリコンの分布を持つはずであるか
ら、基板の結晶格子から外れた不純物原子(As)20
7と空孔208とのペアは、実施の形態1とほぼ同程度
の量が得られる。したがって、シリコンイオン注入およ
びランプアニールを行った後の開孔部直下の不純物拡散
層の深さは、実施の形態1と同程度のものが得られる。
このように、本発明は実質的に浅く形成された拡散層に
対する効果をも有している。
【0030】
【発明の効果】本発明による半導体装置の製造方法は、
シリコン基板上にシリコン基板と逆導電型の不純物拡散
層を形成する工程と、不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、IV族元素のイ
オンを注入する工程と、熱処理を加える工程とを有し、
不純物と空孔とのペアを形成し、熱処理を行うことによ
り、開孔部直下の拡散層を深く形成できるため、製造さ
れる半導体装置は、その開孔部における接合リーク電流
が生じない。
シリコン基板上にシリコン基板と逆導電型の不純物拡散
層を形成する工程と、不純物拡散層を覆う層間絶縁膜上
の所定の領域に開孔部を設ける工程と、IV族元素のイ
オンを注入する工程と、熱処理を加える工程とを有し、
不純物と空孔とのペアを形成し、熱処理を行うことによ
り、開孔部直下の拡散層を深く形成できるため、製造さ
れる半導体装置は、その開孔部における接合リーク電流
が生じない。
【0031】前記熱処理は、例えば、ランプアニールで
ある。また、前記IV族元素は、例えば、シリコンまた
はゲルマニウムである。
ある。また、前記IV族元素は、例えば、シリコンまた
はゲルマニウムである。
【0032】また、注入するイオンがIV族の元素であ
り、不純物としての働きを示さず、単に拡散層を形成す
る不純物を結晶格子から外し、不純物原子と空孔とのペ
アを形成することのみに使用されるため、マスク工程の
増加がない。
り、不純物としての働きを示さず、単に拡散層を形成す
る不純物を結晶格子から外し、不純物原子と空孔とのペ
アを形成することのみに使用されるため、マスク工程の
増加がない。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の実施の形態1によ
る半導体装置の製造方法の工程図である。
る半導体装置の製造方法の工程図である。
【図2】(a)〜(d)は、本発明の実施の形態2によ
る半導体装置の製造方法の工程図である。
る半導体装置の製造方法の工程図である。
【図3】従来例による半導体装置の製造方法を説明する
ための図である。
ための図である。
【図4】他の従来例による半導体装置の製造方法を説明
するための図である。
するための図である。
【図5】さらに他の従来例による半導体装置の製造方法
を説明するための図である。
を説明するための図である。
101、201、301、401、501 シリコン
基板 102、202、302、402、502 シリコン
酸化膜 103、203、403、503 第1の拡散層 105、205、305、405 BPSG層 106、206、306、406 開孔部 107、207 不純物原子(As) 108、208 空孔 109、209、409、509 第2の拡散層 110、210、310 チタン層 111、211、311 窒化チタン層 112、212、312 TiSi2 層 204 第1のTiSi2 層 303 不純物拡散層 416 シリコン酸化膜 417 ホトレジスト 418 開孔部 513 シリコン酸化膜 514 シリコン窒化膜 515 開孔部
基板 102、202、302、402、502 シリコン
酸化膜 103、203、403、503 第1の拡散層 105、205、305、405 BPSG層 106、206、306、406 開孔部 107、207 不純物原子(As) 108、208 空孔 109、209、409、509 第2の拡散層 110、210、310 チタン層 111、211、311 窒化チタン層 112、212、312 TiSi2 層 204 第1のTiSi2 層 303 不純物拡散層 416 シリコン酸化膜 417 ホトレジスト 418 開孔部 513 シリコン酸化膜 514 シリコン窒化膜 515 開孔部
Claims (3)
- 【請求項1】 シリコン基板上に該シリコン基板と逆導
電型の不純物拡散層を形成する工程と、前記不純物拡散
層を覆う層間絶縁膜上の所定の領域に開孔部を設ける工
程と、この後IV族元素のイオンを注入することにより
前記不純物拡散層を構成する不純物原子を結晶格子から
外して該不純物原子と空孔とのペアをつくる工程と、こ
の後熱処理を加えることにより前記開孔部の直下の前記
不純物拡散層のみ、その深さを深くする工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項2】 前記熱処理は、ランプアニールによるも
のである請求項1記載の半導体装置の製造方法。 - 【請求項3】 前記IV族元素は、シリコンまたはゲル
マニウムである請求項1または2に記載の半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7292986A JP2746285B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7292986A JP2746285B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09134890A JPH09134890A (ja) | 1997-05-20 |
JP2746285B2 true JP2746285B2 (ja) | 1998-05-06 |
Family
ID=17788998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7292986A Expired - Lifetime JP2746285B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2746285B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482620A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of semiconductor device |
JP2702595B2 (ja) * | 1990-08-13 | 1998-01-21 | 沖電気工業株式会社 | 不純物拡散層 |
JPH05183160A (ja) * | 1991-12-26 | 1993-07-23 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-11-10 JP JP7292986A patent/JP2746285B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09134890A (ja) | 1997-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6720630B2 (en) | Structure and method for MOSFET with metallic gate electrode | |
US5998849A (en) | Semiconductor device having highly-doped source/drain regions with interior edges in a dislocation-free state | |
JPH04253341A (ja) | トランジスタ製作方法 | |
US6245622B1 (en) | Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film | |
US6057215A (en) | Process for forming a refractory metal silicide film having a uniform thickness | |
US6242312B1 (en) | Advanced titanium silicide process for very narrow polysilicon lines | |
JP3190858B2 (ja) | 半導体装置およびその製造方法 | |
JP2746285B2 (ja) | 半導体装置の製造方法 | |
US6586289B1 (en) | Anti-spacer structure for improved gate activation | |
JP3371875B2 (ja) | 半導体装置の製造方法 | |
JPH0982812A (ja) | 半導体装置の製造方法 | |
JPH0322539A (ja) | 半導体装置の製造方法 | |
JPH04715A (ja) | 半導体装置の製造方法 | |
JPH08148677A (ja) | 半導体装置の製造方法 | |
JPH0982949A (ja) | 半導体装置及びその製造方法 | |
JP2746100B2 (ja) | 半導体装置の製造方法 | |
US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
JP3893997B2 (ja) | 半導体装置の製造方法 | |
JP3311082B2 (ja) | 半導体装置の製造方法 | |
JPH04303944A (ja) | 半導体装置の製造方法 | |
JP2818060B2 (ja) | 半導体装置の製造方法 | |
KR100247811B1 (ko) | 반도체장치의 제조방법 | |
JPH08195489A (ja) | Mos型半導体装置の製造方法 | |
JP3061024B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980114 |