JP2737151B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP2737151B2 JP2737151B2 JP63118947A JP11894788A JP2737151B2 JP 2737151 B2 JP2737151 B2 JP 2737151B2 JP 63118947 A JP63118947 A JP 63118947A JP 11894788 A JP11894788 A JP 11894788A JP 2737151 B2 JP2737151 B2 JP 2737151B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- substrate
- hybrid
- hole
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 40
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000013307 optical fiber Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光通信システムにおいて光発信モジュー
ルもしくは光受信モジュールとして使用される光半導体
装置に関する。
ルもしくは光受信モジュールとして使用される光半導体
装置に関する。
従来よりこの種の光発信モジュールとしては、電気信
号を光信号に変換して光ファイバに送り出す半導体レー
ザ（LD）もしくは発光ダイオード（LED）等の発光素子
と、これを駆動する駆動用集積回路（IC）とを同一の絶
縁基板上に混成集積回路（ハイブリッドIC）として搭載
し、この基板をパッケージ内に収容したものが用いられ
ている。同様に、光受信モジュールとしては、光ファイ
バから受信した光信号を電気信号に変換するフォトダイ
オード（PD）もしくはフォトトランジスタ等からなる受
光素子と、その出力信号を増幅する増幅用ICとを搭載し
たハイブリッドIC基板をパッケージ内に収容したものが
用いられている。
号を光信号に変換して光ファイバに送り出す半導体レー
ザ（LD）もしくは発光ダイオード（LED）等の発光素子
と、これを駆動する駆動用集積回路（IC）とを同一の絶
縁基板上に混成集積回路（ハイブリッドIC）として搭載
し、この基板をパッケージ内に収容したものが用いられ
ている。同様に、光受信モジュールとしては、光ファイ
バから受信した光信号を電気信号に変換するフォトダイ
オード（PD）もしくはフォトトランジスタ等からなる受
光素子と、その出力信号を増幅する増幅用ICとを搭載し
たハイブリッドIC基板をパッケージ内に収容したものが
用いられている。
ここで、パッケージは、いずれも光ファイバを通す貫
通孔と、電気的入出力のための貫通端子とを備えた構造
を有し、貫通端子の配列状態により、第５図に示すよう
にパッケージ11の底面から貫通端子12がハイブリッドIC
基板13の主面に対しほぼ垂直に出ているDIP形（デュア
ルインラインパッケージ）と、第６図に示すように貫通
端子12がパッケージ11の側面から、ハイブリッドIC基板
13の主面にほぼ平行に出ているバタフライ形とに分けら
れる。なお、111は光ファイバ挿入用口である。
通孔と、電気的入出力のための貫通端子とを備えた構造
を有し、貫通端子の配列状態により、第５図に示すよう
にパッケージ11の底面から貫通端子12がハイブリッドIC
基板13の主面に対しほぼ垂直に出ているDIP形（デュア
ルインラインパッケージ）と、第６図に示すように貫通
端子12がパッケージ11の側面から、ハイブリッドIC基板
13の主面にほぼ平行に出ているバタフライ形とに分けら
れる。なお、111は光ファイバ挿入用口である。
上記のような従来構成では、光半導体素子やICが搭載
されたハイブリッドIC基板13は、貫通端子12の内側に組
み込まれている。つまり、パッケージ底面に基板台14を
介してハイブリッドIC基板13が固定され、これをとり囲
むようにその外側に貫通端子12が配列されている。
されたハイブリッドIC基板13は、貫通端子12の内側に組
み込まれている。つまり、パッケージ底面に基板台14を
介してハイブリッドIC基板13が固定され、これをとり囲
むようにその外側に貫通端子12が配列されている。
このため、貫通端子が横に張り出すバタフライ形はも
ちろん、DIP形においてもパッケージサイズが大きくな
る欠点がある。
ちろん、DIP形においてもパッケージサイズが大きくな
る欠点がある。
また、ハイブリッドIC基板13と貫通端子12との間の電
気的接続はワイヤー21等によって行なわれるが、距離が
大きいためにインダクタンス成分が大きくなり、電気的
特性が劣化する。
気的接続はワイヤー21等によって行なわれるが、距離が
大きいためにインダクタンス成分が大きくなり、電気的
特性が劣化する。
さらに、ハイブリッドIC基板13はパッケージ11に対
し、貫通端子群とは全く別個独立に固定されるため、貫
通端子に対する位置決めが困難であるという問題があっ
た。
し、貫通端子群とは全く別個独立に固定されるため、貫
通端子に対する位置決めが困難であるという問題があっ
た。
この発明の光半導体装置は、ハイブリッドICを搭載し
た絶縁基板の主面に、DIP形パッケージの貫通端子挿入
用の穴であって、貫通端子の挿入側表面に向かって断面
積が大きくなるように傾斜した内周面を有する穴を設
け、これに、貫通端子の頭部を挿入した状態で接続固定
したものである。
た絶縁基板の主面に、DIP形パッケージの貫通端子挿入
用の穴であって、貫通端子の挿入側表面に向かって断面
積が大きくなるように傾斜した内周面を有する穴を設
け、これに、貫通端子の頭部を挿入した状態で接続固定
したものである。
貫通端子は、絶縁基板主面から外側に出ることがなく
その分のスペースが不要になるとともに、絶縁基板と全
く距離を置かずに配置され直接接続される。さらに、各
貫通端子の頭部を絶縁基板の各穴に挿入することで自動
的に両者間の位置決めが行なわれ、その際、基板の穴の
傾斜した内周面がガイドの役割を果たす。
その分のスペースが不要になるとともに、絶縁基板と全
く距離を置かずに配置され直接接続される。さらに、各
貫通端子の頭部を絶縁基板の各穴に挿入することで自動
的に両者間の位置決めが行なわれ、その際、基板の穴の
傾斜した内周面がガイドの役割を果たす。
以下、添付図面の第１図および第２図を参照して、こ
の発明の一実施例を説明する。なお、図面の説明におい
て同一の要素には同一の符号を付し重複する説明を省略
する。
の発明の一実施例を説明する。なお、図面の説明におい
て同一の要素には同一の符号を付し重複する説明を省略
する。
第２図はこの発明の一実施例を示す光半導体装置の一
部破断傾斜図である。すなわち同図は、パッケージ11の
内部がよく見えるようにその上面および側面の一部を除
去して示したもので、111は、その半分しか表わされて
いないが、円筒状の光ファイバ挿入口である。
部破断傾斜図である。すなわち同図は、パッケージ11の
内部がよく見えるようにその上面および側面の一部を除
去して示したもので、111は、その半分しか表わされて
いないが、円筒状の光ファイバ挿入口である。
パッケージ11は、基本的に、ハイブリッドIC基板13の
主面に対してほぼ垂直に配置された貫通端子群を備えた
DIP形の構成をとるが、第５図と比較して明らかなよう
に、貫通端子12がハイブリッドIC基板13の外側に配置さ
れていた従来のものに対し、本実施例では、貫通端子12
の列が、ハイブリッドIC基板13の内側に位置している。
主面に対してほぼ垂直に配置された貫通端子群を備えた
DIP形の構成をとるが、第５図と比較して明らかなよう
に、貫通端子12がハイブリッドIC基板13の外側に配置さ
れていた従来のものに対し、本実施例では、貫通端子12
の列が、ハイブリッドIC基板13の内側に位置している。
ここで、ハイブリッドIC基板13は、図にはその詳細を
示していないが光半導体素子を含むハイブリッドICをセ
ラミックからなる絶縁基板に搭載したもので、この基板
13の周辺部に、第１図（ａ）に示すように表裏主面を貫
通する穴131を設け、そのそれぞれに、貫通端子12の頭
部を挿入してある。
示していないが光半導体素子を含むハイブリッドICをセ
ラミックからなる絶縁基板に搭載したもので、この基板
13の周辺部に、第１図（ａ）に示すように表裏主面を貫
通する穴131を設け、そのそれぞれに、貫通端子12の頭
部を挿入してある。
穴131は、同図（ｂ）に示すように傾斜した内周面を
有している。このような穴131は焼成後のセラミック基
板に、例えばYAGレーザを用いたレーザ加工機等で穴あ
け加工することにより比較的容易に作成することができ
る。
有している。このような穴131は焼成後のセラミック基
板に、例えばYAGレーザを用いたレーザ加工機等で穴あ
け加工することにより比較的容易に作成することができ
る。
各貫通端子12は、従来のものにおけると同様に、それ
ぞれパッケージ11の底面に貫通植設されているが、上述
したようにその頭部をハイブリッドIC基板13の対応する
穴に挿入する。このとき、穴131の傾斜した内周面がガ
イドとして作用し、貫通端子12の挿入作業を円滑にす
る。図示の実施例では、貫通端子12の頭部にもテーパを
つけていることから、挿入はさらに円滑となる。また、
第１図（ｂ）から分かるように、穴131の最小径部分の
径は、貫通端子12の最大径部分（頭部以外の部分）の径
よりも小さくなっている。
ぞれパッケージ11の底面に貫通植設されているが、上述
したようにその頭部をハイブリッドIC基板13の対応する
穴に挿入する。このとき、穴131の傾斜した内周面がガ
イドとして作用し、貫通端子12の挿入作業を円滑にす
る。図示の実施例では、貫通端子12の頭部にもテーパを
つけていることから、挿入はさらに円滑となる。また、
第１図（ｂ）から分かるように、穴131の最小径部分の
径は、貫通端子12の最大径部分（頭部以外の部分）の径
よりも小さくなっている。
この状態で、半田31により貫通端子12とハイブリッド
IC基板13とを直接固着する。これにより、ハイブリッド
IC基板13と各貫通端子12とが機械的に固定されるととも
に、ハイブリッドIC基板13の上の回路と各貫通端子12と
が電気的に接続される。
IC基板13とを直接固着する。これにより、ハイブリッド
IC基板13と各貫通端子12とが機械的に固定されるととも
に、ハイブリッドIC基板13の上の回路と各貫通端子12と
が電気的に接続される。
このように貫通端子12の配列がハイブリッドIC基板13
の内側を通ることから、従来のようにその外側に配置さ
れるものに比較して、パッケージ内で必要なスペースが
削減される。
の内側を通ることから、従来のようにその外側に配置さ
れるものに比較して、パッケージ内で必要なスペースが
削減される。
また、ハイブリッドIC基板13と貫通端子12とが離間
し、その間をワイヤーやリード線等で接続していた従来
のものに対し、両者は直接半田付けされることから、不
要なインダクタンス成分の発生が極力抑えられる。
し、その間をワイヤーやリード線等で接続していた従来
のものに対し、両者は直接半田付けされることから、不
要なインダクタンス成分の発生が極力抑えられる。
さらに、ハイブリッドIC基板は、その穴131に各貫通
端子12の頭部を挿入するように配置することにより自動
的に貫通端子との間の位置決めが行なわれ、穴131の内
周面に傾斜をもたせてあることで、位置決めは一層容易
となる。
端子12の頭部を挿入するように配置することにより自動
的に貫通端子との間の位置決めが行なわれ、穴131の内
周面に傾斜をもたせてあることで、位置決めは一層容易
となる。
この発明は上記実施例に限定されるものではなく、種
々の変形が可能である。
々の変形が可能である。
例えば、穴131の形状は上記の例に限られるものでな
く、第３図または第４図に示すような形状としてもよ
い。
く、第３図または第４図に示すような形状としてもよ
い。
また、穴131の傾斜した内周面には、プリント配線基
板におけるヴイアホール（viahole）のように、金また
はアルミニウム等の導電性の良好な金属層（導電材層）
を形成しておけば、貫通端子12とハイブリッドIC基板13
の上の回路との電気的なコンタクトが向上する。このよ
うな金属層は、ハイブリッドIC基板13の主面表面に金属
配線層を形成する際に同時に形成することができる。
板におけるヴイアホール（viahole）のように、金また
はアルミニウム等の導電性の良好な金属層（導電材層）
を形成しておけば、貫通端子12とハイブリッドIC基板13
の上の回路との電気的なコンタクトが向上する。このよ
うな金属層は、ハイブリッドIC基板13の主面表面に金属
配線層を形成する際に同時に形成することができる。
さらに、半田31の代りに、他の接続手段、例えば導電
性接着剤のようなものを用いて貫通端子12とハイブリッ
ドIC基板13とを直接固着してもよい。
性接着剤のようなものを用いて貫通端子12とハイブリッ
ドIC基板13とを直接固着してもよい。
以上説明したように、この発明によれば、光半導体素
子異を含むハイブリッドICを搭載した絶縁基板の主面
に、傾斜した内周面を有する穴を設け、これにパッケー
ジの貫通端子頭部を挿入した状態で接続固定したことに
より、光半導体装置のパッケージ寸法を小さくし、電気
的特性の劣化を防ぐとともに、ハイブリッドICの位置決
めをきわめて容易にする効果がある。
子異を含むハイブリッドICを搭載した絶縁基板の主面
に、傾斜した内周面を有する穴を設け、これにパッケー
ジの貫通端子頭部を挿入した状態で接続固定したことに
より、光半導体装置のパッケージ寸法を小さくし、電気
的特性の劣化を防ぐとともに、ハイブリッドICの位置決
めをきわめて容易にする効果がある。
第１図（ａ）この発明の一実施例を示す光半導体装置を
構成するハイブリッドIC基板の斜視図、同図（ｂ）はこ
のハイブリッドIC基板とパッケージの貫通端子との接続
状態を示す断面図、第２図はこれらを用いた光半導体装
置の一部破断斜視図、第３図および第４図はそれぞれ変
形例を示す断面図、第５図および第６図はそれぞれ従来
例を示す一部破断斜視図である。 11……パッケージ、12……貫通端子、13……ハイブリッ
ドIC基板、131……穴。
構成するハイブリッドIC基板の斜視図、同図（ｂ）はこ
のハイブリッドIC基板とパッケージの貫通端子との接続
状態を示す断面図、第２図はこれらを用いた光半導体装
置の一部破断斜視図、第３図および第４図はそれぞれ変
形例を示す断面図、第５図および第６図はそれぞれ従来
例を示す一部破断斜視図である。 11……パッケージ、12……貫通端子、13……ハイブリッ
ドIC基板、131……穴。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭62−114460（ＪＰ，Ｕ) 実開 昭62−32556（ＪＰ，Ｕ) 実開 昭62−157128（ＪＰ，Ｕ) 実開 昭50−41472（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】光半導体素子を含む混成集積回路を搭載し
た絶縁基板を、先端に向かって径が小さくなっていると
ともにこの絶縁基板の主面に対してほぼ垂直に配置され
た貫通端子を有するパッケージに収容してなる光半導体
装置において、上記絶縁基板主面に、上記貫通端子挿入
用の穴を設け、各貫通端子の頭部を、それぞれ各穴に挿
入した状態で絶縁基板と接続固定し、上記穴は、上記貫
通端子の挿入側表面に向かって断面積が大きくなるよう
に傾斜した内周面を有し、かつ、該穴の最小径部分の径
は前記貫通端子の最大径部分の径よりも小さいことを特
徴とする光半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118947A JP2737151B2 (ja) | 1988-05-16 | 1988-05-16 | 光半導体装置 |
| KR1019890006330A KR930000330B1 (ko) | 1988-05-16 | 1989-05-11 | 광 반도체장치 |
| US07/351,033 US4985597A (en) | 1988-05-16 | 1989-05-12 | Optical semiconductor device |
| CA000599705A CA1303712C (en) | 1988-05-16 | 1989-05-15 | Optical semiconductor device |
| DE68917367T DE68917367T2 (de) | 1988-05-16 | 1989-05-16 | Optisches Halbleiterbauelement. |
| EP89108761A EP0342594B1 (en) | 1988-05-16 | 1989-05-16 | An optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118947A JP2737151B2 (ja) | 1988-05-16 | 1988-05-16 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01289172A JPH01289172A (ja) | 1989-11-21 |
| JP2737151B2 true JP2737151B2 (ja) | 1998-04-08 |
Family
ID=14749189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63118947A Expired - Fee Related JP2737151B2 (ja) | 1988-05-16 | 1988-05-16 | 光半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4985597A (ja) |
| JP (1) | JP2737151B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
| JP2006093295A (ja) * | 2004-09-22 | 2006-04-06 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
| JP2006344420A (ja) * | 2005-06-07 | 2006-12-21 | Alps Electric Co Ltd | Ｌｅｄランプモジュール |
| CN104923914B (zh) * | 2014-03-20 | 2017-08-22 | 大族激光科技产业集团股份有限公司 | 一种元器件引脚的焊接方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3482198A (en) * | 1964-10-29 | 1969-12-02 | Gen Electric | Photosensitive device |
| JPS5317751Y2 (ja) * | 1973-08-15 | 1978-05-12 | ||
| FR2322465A1 (fr) * | 1975-08-29 | 1977-03-25 | Doloise Metallurgique | Dispositif de raccordement pour composants munis de fiches |
| JPS6232556U (ja) * | 1985-08-12 | 1987-02-26 | ||
| JPS62114460U (ja) * | 1986-01-09 | 1987-07-21 | ||
| JPS62157128U (ja) * | 1986-03-26 | 1987-10-06 |
-
1988
- 1988-05-16 JP JP63118947A patent/JP2737151B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-12 US US07/351,033 patent/US4985597A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01289172A (ja) | 1989-11-21 |
| US4985597A (en) | 1991-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6974263B2 (en) | Optical data link | |
| US7832092B2 (en) | Method of manufacturing a printed wiring board lead frame package | |
| US6977423B2 (en) | Light-receiving assembly | |
| US8777496B2 (en) | Optical device | |
| JP2737151B2 (ja) | 光半導体装置 | |
| JP4908669B2 (ja) | チップ型発光素子 | |
| US20040201080A1 (en) | Leadless leadframe electronic package and IR transceiver incorporating same | |
| US7181099B2 (en) | Fiber optic module packaging architecture for integrated circuit and optical subassembly integration | |
| JP3483102B2 (ja) | 光素子実装体 | |
| JPH11186668A (ja) | 光半導体モジュール | |
| JP2004335584A (ja) | 半導体パッケージ | |
| JP2582120B2 (ja) | 光半導体装置 | |
| US7417292B2 (en) | Arrangement for connecting the terminal contacts of an optoelectronic component to a printed circuit board | |
| KR930000330B1 (ko) | 광 반도체장치 | |
| JP2001036182A (ja) | 光モジュール用シリコンプラットフォーム | |
| JP2004342882A (ja) | 半導体ステム | |
| JP2900900B2 (ja) | 光導波路型デバイス | |
| US6787890B2 (en) | Optical package structure | |
| JP2005210092A (ja) | 光送信モジュール | |
| US6300674B1 (en) | Flat package for semiconductor diodes | |
| JP2638542B2 (ja) | 光半導体モジュール | |
| JP4054958B2 (ja) | 発光装置、光モジュール、表示装置、光伝送装置 | |
| JP4053453B2 (ja) | 光モジュール | |
| JPS6373678A (ja) | 半導体装置 | |
| JP2002270904A (ja) | 半導体パッケージ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |