JP2735661B2 - Waveform shaping circuit of interface circuit - Google Patents
Waveform shaping circuit of interface circuitInfo
- Publication number
- JP2735661B2 JP2735661B2 JP1337664A JP33766489A JP2735661B2 JP 2735661 B2 JP2735661 B2 JP 2735661B2 JP 1337664 A JP1337664 A JP 1337664A JP 33766489 A JP33766489 A JP 33766489A JP 2735661 B2 JP2735661 B2 JP 2735661B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- pair
- terminals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔概要〕 ISDN基本インタフェースの出力パルス波形を整形する
インタフェース回路の波形整形回路に関し、 伝送パルス波形のアンダーシュートを低減し伝送パル
ス波形を規定のパルスマスク内に収めることを目的と
し、 トライステート出力を行なう一対の端子よりトランス
を介して伝送路にパルスを出力する差動ドライバ形のイ
ンタフェース回路に設けられ、アノードに該一対の端子
の出力するハイレベル近傍の電位とされ、カソードを該
一対の端子夫々に接続された一対のダイオードを有し、
該伝送路に出力するパルスの波形整形を行なうよう構成
する。DETAILED DESCRIPTION OF THE INVENTION [Summary] Regarding a waveform shaping circuit of an interface circuit for shaping an output pulse waveform of an ISDN basic interface, an undershoot of a transmission pulse waveform is reduced and a transmission pulse waveform is contained in a prescribed pulse mask. For the purpose, a differential driver type interface circuit which outputs a pulse to a transmission line via a transformer from a pair of terminals for performing tri-state output is provided, and an anode is set to a potential near a high level output from the pair of terminals. A pair of diodes having a cathode connected to each of the pair of terminals,
It is configured to shape the waveform of the pulse output to the transmission path.
本発明はインタフェース回路の波形整形回路に関し、
ISDN（サービス総合ディジタル網）基本インタフェース
の出力パルス波形を整形するインタフェースの回路の波
形整形回路に関する。The present invention relates to a waveform shaping circuit of an interface circuit,
The present invention relates to a waveform shaping circuit of an interface circuit for shaping an output pulse waveform of an ISDN (Integrated Services Digital Network) basic interface.
ISDNは近年急速に普及しており対応装置も次第に増加
している。しかしISDNでは同一インタフェース上に各種
装置を接続するために出力パルス波形等について厳しい
インタフェース規約が規定されている。ISDN has spread rapidly in recent years, and the number of compatible devices is gradually increasing. However, ISDN stipulates strict interface rules for output pulse waveforms and the like in order to connect various devices on the same interface.
第３図は従来のインタフェース回路の一例の回路構成
図を示す。同図中、ドライバ10の端子X1,X2夫々は電流
制限用の抵抗R1，R2（各15Ω）夫々を介してトランスＴ
の１次側巻線の両端に接続されている。トランスＴの２
次側巻線の両端は10mのケーブル11が接続され、このケ
ーブル11の終端は50Ωの抵抗RLで短絡されている。FIG. 3 is a circuit diagram showing an example of a conventional interface circuit. In the figure, terminals X1 and X2 of a driver 10 are connected to a transformer T via respective current limiting resistors R 1 and R 2 (15Ω each).
Are connected to both ends of the primary winding. Transformer T 2
A cable 11 of 10 m is connected to both ends of the secondary winding, and the end of the cable 11 is short-circuited by a resistance RL of 50Ω.
この回路構成で出力パルス波形が第４図の斜線で示す
パルスマスク内にあるようインタフェース規約が定めら
れている。In this circuit configuration, the interface rules are defined such that the output pulse waveform is within the pulse mask indicated by the diagonal lines in FIG.
従来はケーブル11として低インピーダンスの特殊なケ
ーブルを用いれば出力パルス波形をパルスマスク内に収
めることが可能であるが、特殊なケーブルは高価であ
る。インピーダンスが100Ωを越える通常のケーブルを
用いると、抵抗RL両端における伝送パルス波形は第４図
に実線で示す如く、端子X1がＨレベルからハイインピー
ダンスに切換わり、端子X2がＬレベルからハイインピー
ダンスに切換わる際の端子X2の切換えタイミングの遅れ
により発生するアンダーシュートが大きくなりパルスマ
スクの外に出てしまうという問題があった。Conventionally, if a special cable with low impedance is used as the cable 11, the output pulse waveform can be stored in the pulse mask, but the special cable is expensive. When a normal cable having an impedance exceeding 100Ω is used, the transmission pulse waveform at both ends of the resistor RL changes from the H level to the high impedance at the terminal X1, and the impedance from the L level to the high impedance as shown by a solid line in FIG. There is a problem that the undershoot generated due to the delay of the switching timing of the terminal X2 when switching to the above becomes large and goes out of the pulse mask.
本発明は上記の点に鑑みなされたもので、伝送パルス
波形のアンダーシュートを低減し伝送パルス波形を規定
のパルスマスク内に収めるインタフェース回路の波形整
形回路を提供することを目的とする。The present invention has been made in view of the above points, and has as its object to provide a waveform shaping circuit of an interface circuit that reduces undershoot of a transmission pulse waveform and stores the transmission pulse waveform within a prescribed pulse mask.
本発明のインタフェース回路の波形整形回路は、 トライステート出力を行なう一対の端子よりトランス
を介して伝送路にパルスを出力する差動ドライバ形のイ
ンタフェース回路に設けられ、 アノードに一対の端子の出力するハイレベル近傍の電
位とされ、カソードを一対の端子夫々に接続された一対
のダイオードを有し、 伝送路に出力するパルスの波形整形を行なう。The waveform shaping circuit of the interface circuit of the present invention is provided in a differential driver type interface circuit that outputs a pulse to a transmission line via a transformer from a pair of terminals that performs tristate output, and outputs the pair of terminals to an anode. It has a pair of diodes each having a potential near a high level and a cathode connected to each of a pair of terminals, and performs waveform shaping of a pulse output to a transmission line.
本発明においては、一対の端子夫々に一対のダイオー
ドを接続されてこの一対の端子のハイレベル近傍の電位
にアルアップされるため、一対の端子がハイレベル，ロ
ーレベル夫々から共にハイインピーダンスに切換わるタ
イミングのずれにより生じる伝送パルス波形のアンダー
シュートが低減される。In the present invention, a pair of diodes is connected to each of the pair of terminals and the potential is raised to a potential near the high level of the pair of terminals. Therefore, the pair of terminals are switched from high level and low level to high impedance. The undershoot of the transmission pulse waveform caused by the shift in the switching timing is reduced.
第１図は本発明回路の一実施例の回路構成図を示す。
同図中、第３図と同一部分には同一符号を付し、その説
明を省略する。FIG. 1 shows a circuit diagram of an embodiment of the circuit of the present invention.
3, the same parts as those in FIG. 3 are denoted by the same reference numerals, and the description thereof will be omitted.
第１図中、ドライバ10はトライステート出力端子X1を
Ｈレベル（3V）出力、トライステート出力端子X2をＬレ
ベル（0V）出力として正極性パルス出力状態とし、端子
X1,X2共にハイインピーダンス状態とし、更に端子X1を
Ｌレベル出力，端子X2をＨレベル出力として負極性パル
ス出力状態とする差動出力を行なう。ドライバ10の端子
X1,X2には抵抗R1，R2が接続されると共に、波形整形回
路20を構成するダイオードD1，D2夫々のカソードが接続
されている。ダイオードD1，D2の共通接続されたアノー
ドは抵抗R3，R4の接続点に接続されている。In FIG. 1, a driver 10 outputs a tri-state output terminal X1 at an H level (3V) and outputs a tri-state output terminal X2 at an L level (0V) to output a positive pulse.
Both X1 and X2 are set to the high impedance state, and further, the terminal X1 is output at the L level and the terminal X2 is set to the H level output to perform the differential output in the negative pulse output state. Driver 10 terminals
The resistors R 1 and R 2 are connected to X 1 and X 2, and the cathodes of diodes D 1 and D 2 constituting the waveform shaping circuit 20 are connected to X 1 and X 2, respectively. The commonly connected anodes of the diodes D 1 and D 2 are connected to a connection point of the resistors R 3 and R 4 .
例えば1kΩの抵抗R3と例えば1.5kΩの抵抗R4とは直列
に電源Vcc（5V）,GND（0V）の間に接続され、抵抗R3，R
4の接続点の電位は例えば3Vと、ドライバ10が端子X1又
はX2より出力するＨレベルの電位と略等しくされてい
る。For example, a resistor R 3 of 1 kΩ and a resistor R 4 of 1.5 kΩ are connected in series between the power supply Vcc (5 V) and GND (0 V), and the resistors R 3 and R
The potential of the connection point 4 is, for example, 3 V, which is substantially equal to the H-level potential output from the terminal X1 or X2 by the driver 10.
ここで、端子X1がＨレベル（30），端子X2がＬレベル
（0V）のときダイオードD1，D2のアノードは3Vであるた
め、ダイオードD1が遮断，ダイオードD2は導通する。し
かし抵抗R3の抵抗値は1kΩと抵抗R1，R2に対して大であ
るためダイオードD2を流れる電流は極く小さい。Here, when the terminal X1 is at the H level (30) and the terminal X2 is at the L level (0 V), since the anodes of the diodes D 1 and D 2 are at 3 V, the diode D 1 is cut off and the diode D 2 is turned on. But the resistance of the resistor R 3 is through the diode D 2 for a large relative 1kΩ and a resistor R 1, R 2 current is very small.
この後、端子X1,X2が共にハイインピーダンスと切換
わると端子X1,X2は波形整形回路20によって共に3Vにク
ランプされる。この場合、ケーブル11にインピーダンス
が100Ωを越える通常のケーブルを用い、端子X2の切換
えタイミングが遅れても端子X2がハイインピーダンスと
なるまでの間ダイオードD2が導通しているため、抵抗RL
両端における伝送パルス波形は第２図に実線で示す如く
パルスのアンダーシュートが従来より低減され、伝送パ
ルスは第２図に斜線で示すパルスマスク内におさまる。
これによってケーブル11として高価な低インピーダンス
の特殊なケーブルを使用しなくて済む。Thereafter, when both terminals X1 and X2 switch to high impedance, both terminals X1 and X2 are clamped at 3V by the waveform shaping circuit 20. In this case, using conventional cable impedance cable 11 exceeds 100 [Omega, since the terminal X2 also delayed switching timing of the terminal X2 are rendered conductive while diode D 2 to a high impedance, the resistance R L
In the transmission pulse waveforms at both ends, the undershoot of the pulse is reduced as compared with the prior art as shown by the solid line in FIG. 2, and the transmission pulse falls within the pulse mask shown by the oblique line in FIG.
As a result, it is not necessary to use an expensive low-impedance special cable as the cable 11.
本発明のインタフェース回路の波形整形回路によれ
ば、伝送パルス波形のアンダーシュートを低減し、伝送
パルス波形を予め規定されたパルスマスク内に収めるこ
とができ、実用上きわめて有用であるADVANTAGE OF THE INVENTION According to the waveform shaping circuit of the interface circuit of this invention, the undershoot of a transmission pulse waveform can be reduced and a transmission pulse waveform can be contained in the pulse mask defined beforehand, and is very useful practically.
第１図は本発明回路の一実施例の回路構成図、 第２図は本発明回路の伝送パルス波形図、 第３図は従来回路の一例の回路構成図、 第４図は従来回路の伝送パルス波形図である。 図において、 10はドライバ、11はケーブル、20は波形整形回路、D1，
D2はダイオード、R1〜R4は抵抗 を示す。1 is a circuit configuration diagram of an embodiment of the circuit of the present invention, FIG. 2 is a transmission pulse waveform diagram of the circuit of the present invention, FIG. 3 is a circuit configuration diagram of an example of the conventional circuit, and FIG. It is a pulse waveform diagram. In the figure, 10 is a driver, 11 is a cable, 20 is a waveform shaping circuit, D 1 ,
D 2 are diodes, R 1 to R 4 are resistors.
Claims (1)
（X1,X2）よりトランスを介して伝送路にパルスを出力
する差動ドライバ形のインタフェース回路に設けられ、 アノードに該一対の端子（X1,X2）の出力するハイレベ
ル近傍の電位とされ、カソードを該一対の端子（X1,X
2）夫々に接続された一対のダイオード（D1，D2）を有
し、 該伝送路に出力するパルスの波形整形を行なうことを特
徴とするインタフェース回路の波形成形回路。1. A differential driver type interface circuit for outputting a pulse from a pair of terminals (X1, X2) for performing a tri-state output to a transmission line via a transformer, and a pair of terminals (X1, X1, X2) is set to a potential near the high level output from the pair of terminals (X1, X1).
2) A waveform shaping circuit of an interface circuit having a pair of diodes (D 1 , D 2 ) connected to each other and shaping the waveform of a pulse output to the transmission line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337664A JP2735661B2 (en) | 1989-12-26 | 1989-12-26 | Waveform shaping circuit of interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1337664A JP2735661B2 (en) | 1989-12-26 | 1989-12-26 | Waveform shaping circuit of interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198414A JPH03198414A (en) | 1991-08-29 |
| JP2735661B2 true JP2735661B2 (en) | 1998-04-02 |
Family
ID=18310790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1337664A Expired - Lifetime JP2735661B2 (en) | 1989-12-26 | 1989-12-26 | Waveform shaping circuit of interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735661B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5626240B2 (en) * | 2012-02-24 | 2014-11-19 | 株式会社デンソー | Driver circuit |
-
1989
- 1989-12-26 JP JP1337664A patent/JP2735661B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03198414A (en) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0334443B1 (en) | Binary-to-ternary converter for combining two binary signals | |
| US4420786A (en) | Polarity guard circuit | |
| JP2735661B2 (en) | Waveform shaping circuit of interface circuit | |
| US5012384A (en) | Load circuit for a differential driver | |
| EP1380113B1 (en) | Means for compensating a data-dependent supply current in an electronic circuit | |
| US4922249A (en) | Binary-to-bipolar converter | |
| US3943432A (en) | Electronic feeding bridge | |
| JPS62157412A (en) | Impedance adjustment device | |
| US4841565A (en) | Monolithically integratable telephone circuit for feeding a subscriber's telephone line | |
| CN217689822U (en) | One-way differential drive circuit | |
| JPH01264014A (en) | Diode switch circuit | |
| JP2702198B2 (en) | Diode switch circuit | |
| JP2702197B2 (en) | Diode switch circuit | |
| EP0665997B1 (en) | Line driver circuit | |
| JP2702199B2 (en) | Diode switch circuit | |
| JP2836304B2 (en) | Ground circuit | |
| JP2000278329A (en) | Signal transmitting method | |
| JPS631321A (en) | Overvoltage protective circuit | |
| JPH0414533B2 (en) | ||
| JP2586071Y2 (en) | Level conversion circuit | |
| SU664307A1 (en) | Differential system | |
| JPH0611144B2 (en) | Driver circuit | |
| JPH0336815A (en) | Diode switching circuit | |
| JPS5826210B2 (en) | Contact information input circuit | |
| JPH084228B2 (en) | Line drive circuit |