JP2734871B2 - Digital video signal processing circuit - Google Patents
Digital video signal processing circuitInfo
- Publication number
- JP2734871B2 JP2734871B2 JP9341592A JP9341592A JP2734871B2 JP 2734871 B2 JP2734871 B2 JP 2734871B2 JP 9341592 A JP9341592 A JP 9341592A JP 9341592 A JP9341592 A JP 9341592A JP 2734871 B2 JP2734871 B2 JP 2734871B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing circuit
- circuit
- video signal
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は画像信号の帯域圧縮処理
を行うカメラ一体型のディジタルVTR等に使用されて
好適なディジタル映像信号処理回路に関し、特に、映像
画面の縦横比を変更する回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video signal processing circuit suitable for use in a camera-integrated digital VTR or the like for performing band compression processing of an image signal, and more particularly to a circuit for changing the aspect ratio of a video screen. .
【0002】[0002]
【従来の技術】現在のテレビジョン信号方式において
は、テレビ画面の縦横比ないしアスペクト比が3:4と
なっている。テレビジョンカメラないしビデオカメラ、
あるいはカメラ一体型ビデオテ−プレコ−ダのカメラ部
などの撮像装置では、撮像された画面がこのようなアス
ペクト比のテレビ画面で表示されることを前提としてい
る。このため、撮像装置の撮像素子もアスペクト比が
3:4となっている。これに対して、一般に劇場用の映
画においては、その画面のアスペクト比はテレビジョン
の前記アスペクト比と異なっており、周知のように横長
の画面となっている。このため、映画をテレビジョンで
放送する場合には、横方向についてはテレビジョン画面
に合わせ、縦方向についてはテレビジョン画面の上下の
部分をブランク(黒い画面)にして映画の横長の画面を
放送することがある。2. Description of the Related Art In the current television signal system, the aspect ratio or aspect ratio of a television screen is 3: 4. Television cameras or video cameras,
Alternatively, in an imaging apparatus such as a camera unit of a camera-integrated video tape recorder, it is assumed that an imaged screen is displayed on a television screen having such an aspect ratio. For this reason, the aspect ratio of the imaging device of the imaging device is also 3: 4. On the other hand, in general, in a movie for a theater, the aspect ratio of the screen is different from the aspect ratio of the television, and the screen is a horizontally long screen as is well known. For this reason, when broadcasting a movie on a television, the landscape screen of the movie is broadcast with the upper and lower portions of the television screen blanked (black screen) in the vertical direction. May be.
【0003】ところで、近年のテレビジョンやビデオプ
ロゼクタなどのモニタ装置においては、画面サイズが大
きくなっており、ブラウン管式のテレビジョンにおいて
は、30インチ、プロジェクタ装置においては100イ
ンチ以上のものもある。このような大画面のモニタで観
賞する場合、肉眼にとっては、現在のアスペクト比3:
4よりも、例えば、アスペクト比9:16の横長の画面
の方が見やすい。また、テレビジョンで映画を観賞する
場合には、画面の上下をブランクした方がいかにも映画
らしく雰囲気が良い。In recent years, monitor screens such as televisions and video projectors have a large screen size. CRT televisions have a screen size of 30 inches, and projectors have a screen size of 100 inches or more. . When viewing on such a large screen monitor, the current aspect ratio is 3:
For example, a horizontally long screen having an aspect ratio of 9:16 is easier to see than 4. In addition, when watching a movie on a television, it is better to blank the upper and lower portions of the screen to make the atmosphere more like a movie.
【0004】一方、現在、ディジタルVTRの実用化が
図られており、国際的な標準規格として、コンポ−ネン
ト信号の記録再生を行うD1方式、コンポジット信号を
記録再生するD2方式がある。しかし、D1,D2方式
はテ−プの使用量が非常に多く、民生用のディジタルV
TRを考えると、テ−プの使用量を減らす必要がある。
そのためには、画像圧縮が不可欠である。On the other hand, digital VTRs are currently being put into practical use, and there are D1 system for recording and reproducing component signals and D2 system for recording and reproducing composite signals as international standards. However, the D1 and D2 methods use a large amount of tape, and the digital V
Considering TR, it is necessary to reduce the amount of tape used.
For that purpose, image compression is indispensable.
【0005】その画像圧縮処理の一例として、図7に示
すような画像圧縮装置がある。この装置は、カラ−静止
画符号化の国際標準化を推進する機関であるJPEG
(Joint Photographic Expert Group )より提案されて
いる装置(テレビジョン学会誌P 158 Vol144 No2 1990
参照)である。As one example of the image compression processing, there is an image compression apparatus as shown in FIG. This device is JPEG, an organization that promotes international standardization of color still image coding.
Device proposed by (Joint Photographic Expert Group) (The Journal of the Institute of Television Engineers of Japan, P 158 Vol144 No2 1990)
See).
【0006】以下、この装置につき説明する。まず、1
画面から縦8個、横8個のディジタル画素デ−タを抽出
して得たDCT(Discrete Consine Transform)ブロッ
クをDCT(8×8DCT)1に供給し、ここで、2次
元DCTを施してえた8×8の変換係数を線形量子化器
2に供給する。Hereinafter, this apparatus will be described. First, 1
A DCT (Discrete Consine Transform) block obtained by extracting eight vertical and eight digital pixel data from the screen is supplied to a DCT (8 × 8 DCT) 1 where a two-dimensional DCT is performed. An 8 × 8 transform coefficient is supplied to the linear quantizer 2.
【0007】そして、量子化マトリックス発生器3(量
子化マトリクス)より供給される基準量子化マトリック
スに乗算器4にてスケ−リングファクタSが乗算されて
得た量子化マトリックスを用いて線形量子化を施して得
た直流変換係数2aと交流変換係数2bとが、1次元予
測器5とジグザク走査器7とにそれぞれ供給される。The multiplier 4 multiplies the reference quantization matrix supplied from the quantization matrix generator 3 (quantization matrix) by the scaling factor S, and performs linear quantization using the quantization matrix obtained. Are supplied to the one-dimensional predictor 5 and the zigzag scanner 7, respectively.
【0008】上記1次元予測器5では、連続する直流変
換係数2aの情報量を圧縮して第1のハフマン符号器6
に供給する。そして、第1のハフマン符号器6は事象の
発生率の高い順に少ないビットを割り当てるハフマン符
号は事象の発生確率に基づいて成されるためエントロピ
−符号の一種であると言える。また、事象の発生確率に
ついては予め測定した結果を用いれば良く、符号化の際
求める必要がない。[0008] The one-dimensional predictor 5 compresses the information amount of the continuous DC conversion coefficient 2a and converts the information amount into a first Huffman encoder 6a.
To supply. The first Huffman encoder 6 is a kind of entropy code because the Huffman code that allocates a smaller number of bits in descending order of the event occurrence rate is formed based on the event occurrence probability. Also, the occurrence probability of an event may use the result measured in advance, and need not be obtained at the time of encoding.
【0009】一方、上記ジグザグ走査器7は、図8に示
すように低周波成分から高周波成分に向けて交流変換係
数2bを走査して、これを第2のハフマン符号器8は値
が“0”の変換係数のランレングスと“0”でない変換
係数の値とについて同様にハフマン符号を生成して、多
重化器9の他方の入力に供給する。そして、多重化器9
は夫々の入力を多重化して得た多重化出力信号9aを図
示せぬ伝送路に出力する。On the other hand, the zigzag scanner 7 scans the AC conversion coefficient 2b from the low-frequency component to the high-frequency component as shown in FIG. 8, and the second Huffman encoder 8 outputs the value "0". Similarly, a Huffman code is generated for the run length of the transform coefficient of "1" and the value of the transform coefficient other than "0", and supplied to the other input of the multiplexer 9. And the multiplexer 9
Outputs a multiplexed output signal 9a obtained by multiplexing the respective inputs to a transmission line (not shown).
【0010】なお、上記した従来の技術はハフマン符号
を用いるため、一定の入力情報量に対して多重化出力信
号9aの有する情報量が変動する。このため、スケ−リ
ングファクタSを用いて、例えば、1フィ−ルド当たり
の多重化出力信号9aの有する情報量を、一定に保持す
るように制御する構成となっている。Since the above-mentioned conventional technique uses the Huffman code, the information amount of the multiplexed output signal 9a fluctuates with respect to a fixed input information amount. For this reason, using the scaling factor S, for example, the information amount of the multiplexed output signal 9a per field is controlled to be kept constant.
【0011】[0011]
【発明が解決しようとする課題】ところで、上述したよ
うな圧縮処理装置を具備したカメラ一体型のディジタル
VTR等においても、前記シネマモ−ド機能の採用が考
えられ、この場合、そのシネマモ−ド処理回路を圧縮処
理装置の前後いずれの側に設けても所望の機能を得るこ
とができる。By the way, the cinema mode function may be adopted in a camera-integrated digital VTR or the like having the above-mentioned compression processing device. In this case, the cinema mode processing is performed. A desired function can be obtained by providing the circuit on either side of the compression processing device.
【0012】しかしながら、上述したような圧縮処理装
置においては、画像の大きなエッジ部、あるいは高周波
成分の多い部分にモスキ−トノイズと言われる処理エラ
−が生じるものであり、前記シネマモ−ド処理回路を設
ける位置によっては、シネマモ−ド用上下ブランク境界
に発生するモスキ−トノイズの現われ方が異なる。そこ
で、本発明は、このような点に鑑みてなされたものであ
り、シネマモ−ド機能を採用する場合に、前記モスキ−
トノイズの軽減化を図ることを目的とする。However, in the above-described compression processing apparatus, a processing error called mosquito noise occurs at a large edge portion of an image or a portion having many high-frequency components. The appearance of mosquito noise generated at the boundary between the upper and lower blanks for the cinema mode differs depending on the position of the mosquito noise. Therefore, the present invention has been made in view of such a point, and when the cinema mode function is adopted, the mosquito key
It is intended to reduce noise.
【0013】[0013]
【課題を解決するための手段】本発明は以下の手段によ
り前記目的を達成しようと言うものである。即ち、所定
の大きさで画像表示されるディジタル映像信号をプロッ
ク符号化処理を採用した帯域圧縮処理回路により所定の
帯域圧縮処理を行うディジタル映像信号処理回路におい
て、前記帯域圧縮処理回路の前段部に前記画像表示され
るディジタル映像信号の一部をマスキングするためのマ
スク処理手段を設け、このマスク処理手段における垂直
方向のマスキング処理を、マスキング境界がブロック間
の境界に一致するように設定することを特徴とするディ
ジタル映像信号処理回路。The present invention aims to achieve the above object by the following means. That is, in a digital video signal processing circuit for performing a predetermined band compression process on a digital video signal displayed as an image with a predetermined size by a band compression processing circuit employing block coding, Mask processing means for masking a part of the digital video signal to be displayed as an image, and setting a vertical masking process in the mask processing means so that a masking boundary coincides with a boundary between blocks. Characteristic digital video signal processing circuit.
【0014】[0014]
【0015】[0015]
【実施例】以下、図面を参照して、本発明の実施例につ
き説明する。図1は本発明の一実施例である映像処理回
路を採用したカメラ一体型ディジタルVTR(以下単に
カメラ装置と称す)の概略ブロック図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic block diagram of a camera-integrated digital VTR (hereinafter simply referred to as a camera device) employing a video processing circuit according to an embodiment of the present invention.
【0016】同図において、20はレンズ,撮像素子等
を含むカメラ部、21はカメラ信号処理回路、22はマ
スク処理回路、23は帯域圧縮処理回路、24は記録プ
ロセス回路である。例えば、入来した光学画像情報はカ
メラ部21で電気信号に変換され、次段のカメラ信号処
理回路21において、アナログ信号がディジタル信号に
変換され、輝度信号についてはガンマ補正、ホワイトク
リップ等の処理が施され、色信号についてもガンマ補正
等の処理が施され、その後両信号が次段のマスク処理回
路22に供給される。In FIG. 1, reference numeral 20 denotes a camera unit including a lens, an image sensor, etc., 21 a camera signal processing circuit, 22 a mask processing circuit, 23 a band compression processing circuit, and 24 a recording process circuit. For example, the incoming optical image information is converted into an electric signal by the camera unit 21, an analog signal is converted into a digital signal in the next camera signal processing circuit 21, and the luminance signal is subjected to processing such as gamma correction and white clipping. Is performed on the color signals, and processing such as gamma correction is performed on the color signals. Thereafter, both signals are supplied to the mask processing circuit 22 in the next stage.
【0017】この場合、通常時は、このマスク処理回路
22から、例えば、図2(A)に示すように表示画面の
縦横比が3:4となるような映像信号が出力される。ま
た、所望によりシネマモ−ドに切り換えた場合には、図
2(B)に示すような表示画面の縦横比が略9:16と
なるように信号処理が施されて出力される。尚、このマ
スク処理回路22については、更に詳細に後述する。In this case, normally, the mask processing circuit 22 outputs a video signal such that the display screen has an aspect ratio of 3: 4 as shown in FIG. 2A, for example. When the mode is switched to the cinema mode as desired, signal processing is performed so that the display screen has an aspect ratio of approximately 9:16 as shown in FIG. The mask processing circuit 22 will be described later in more detail.
【0018】次段の帯域圧縮処理回路23では、前述の
従来例で述べたと同様構成の帯域圧縮処理装置が採用さ
れており、前述と同様の圧縮処理が施される。そして、
この帯域圧縮された信号は、記録プロセス回路24に供
給され、ここで、一般のVTR内で行われると同様の信
号処理が施されて、図示しないヘッドによりテ−プ上に
記録される。The band compression processing circuit 23 at the next stage employs a band compression processing device having the same configuration as that described in the above-described conventional example, and performs the same compression processing as described above. And
The band-compressed signal is supplied to a recording process circuit 24, where it undergoes the same signal processing as performed in a general VTR, and is recorded on a tape by a head (not shown).
【0019】既述したように本実施例のカメラ装置は、
前記マスク処理回路22を帯域圧縮処理回路23の前段
部に設けることにより前述の目的を達成しているもの
で、これにつき他の特徴点と共に、更に詳細に説明す
る。図3はマスク処理回路22の詳細ブロク図の一例で
ある。同図において、30はシネマモ−ド信号が供給さ
れる入力端子であり、この入力端子はスイッチ31及び
インバ−タ32に接続されている。スイッチ31はカウ
ンタ33のリセット端子Rに接続され、カウンタ33は
上部マスク位置を判別するための上部マスク位置判別回
路34と、下部マスク位置を判別するための下部マスク
位置判別回路35とに接続されている。そして、これら
の回路34,35の出力側はRS−FF(RSフィリッ
プ・フロップ)36のセット端子Sとリセット端子Rと
接続され、出力端子Qはオア37の一端側に接続されて
いる。他端側は前記インバ−タ32の出力側と接続され
ている。As described above, the camera device of the present embodiment is
The above-mentioned object is achieved by providing the mask processing circuit 22 in a stage preceding the band compression processing circuit 23. This will be described in further detail together with other features. FIG. 3 is an example of a detailed block diagram of the mask processing circuit 22. In the figure, reference numeral 30 denotes an input terminal to which a cinema mode signal is supplied. This input terminal is connected to a switch 31 and an inverter 32. The switch 31 is connected to a reset terminal R of the counter 33, and the counter 33 is connected to an upper mask position determining circuit 34 for determining an upper mask position and a lower mask position determining circuit 35 for determining a lower mask position. ing. The output sides of these circuits 34 and 35 are connected to a set terminal S and a reset terminal R of an RS-FF (RS flip-flop) 36, and the output terminal Q is connected to one end of an OR 37. The other end is connected to the output side of the inverter 32.
【0020】このオア回路37の出力側は、スイッチ3
8に接続され、スイッチ38の入力側は、前記カメラ信
号回路21から映像信号(V)を供給するための入力端
子39と接続されている。また、40は、前記カメラ信
号処理回路21から水平同期信号(HD)を前記カウン
タ33のクロック端子Cに供給するための入力端子であ
る。更に、41は垂直同期信号(VD)をスイッチ31
に供給するための入力端子であり、以上により概略構成
されている。The output side of the OR circuit 37 is connected to a switch 3
The input side of the switch 38 is connected to an input terminal 39 for supplying a video signal (V) from the camera signal circuit 21. An input terminal 40 supplies a horizontal synchronizing signal (HD) from the camera signal processing circuit 21 to the clock terminal C of the counter 33. Further, reference numeral 41 denotes a switch 31 for transmitting a vertical synchronizing signal (VD).
And an input terminal for supplying the same to the above.
【0021】次ぎに、これらの構成による動作につき説
明する。まず、画面表示時の縦横比が3:4となる通常
モ−ドの場合につき説明する。この場合には、入力端子
30からシネマモ−ド信号Sの入来はなく、スイッチ3
1はL側(ア−ス側)に切り換えられており、カウンタ
33は非作動となっている。また、インバ−タ32を介
してオア回路37の一端側にはハイレベルの信号が供給
され、このオア回路37からハイレベルの信号が出力さ
れて、スイッチ38をH端子側に切り換えている。Next, the operation based on these configurations will be described. First, the case of the normal mode in which the aspect ratio at the time of screen display is 3: 4 will be described. In this case, the cinema mode signal S does not come in from the input terminal 30, and the switch 3
1 is switched to the L side (earth side), and the counter 33 is not operated. A high-level signal is supplied to one end of the OR circuit 37 via the inverter 32, and a high-level signal is output from the OR circuit 37 to switch the switch 38 to the H terminal side.
【0022】従って、例えば、入力端子39から、例え
ば、図4(A)で示すような通常のブランキング期間を
有する映像信号が入来した場合には、この信号がそのま
まスイッチ38を介して出力端子42より帯域圧縮処理
回路23に出力され、最終的に図2(A)に示すような
m本の走査線を有した縦横比が3:4となる画像が表示
されることになる。Therefore, for example, when a video signal having a normal blanking period as shown in FIG. 4A is input from the input terminal 39, this signal is output as it is via the switch 38. The image is output from the terminal 42 to the band compression processing circuit 23, and finally an image having m scanning lines and an aspect ratio of 3: 4 as shown in FIG. 2A is displayed.
【0023】次ぎに、シネマモ−ドを選択した場合につ
き説明する。この場合には、入力端子30からハイレベ
ルのシネマモ−ド信号Sが入来し、スイッチ31をH端
子側に切り換えると共に、インバ−タ32に反転されて
オア回路37の一端側にロ−レベルの信号を供給する。
この時点において、このオア回路37の他端側には、R
S−FF36にはロ−レベルの信号が入来されており、
オア回路37からはロ−レベルの信号が出力され、スイ
ッチ38がL端子側に切り換えられる。そして、L端子
には黒レベルの信号が印加されており、この時点より出
力端子42から黒レベルの信号(マスキング信号)が出
力されることになる。Next, the case where the cinema mode is selected will be described. In this case, a high-level cinema mode signal S is input from the input terminal 30, and the switch 31 is switched to the H terminal side, and is inverted by the inverter 32 to be connected to one end of the OR circuit 37. The signal of is supplied.
At this point, the other end of the OR circuit 37 has R
A low level signal is input to the S-FF 36,
A low level signal is output from the OR circuit 37, and the switch 38 is switched to the L terminal side. Then, a black level signal is applied to the L terminal, and a black level signal (masking signal) is output from the output terminal 42 from this point.
【0024】一方、入力端子41からは、例えば、図4
(B)で示すような垂直同期信号が供給されており、立
ち下りでカウンタ33をリセットする。そして、入力端
子40から入来する図4(C)で示すような水平同期信
号HDのカウントが開始され、カウント数は、それぞれ
次段の上部マスク位置判別回路34及び下部マスク位置
判別回路35に供給される。On the other hand, from the input terminal 41, for example, FIG.
A vertical synchronizing signal as shown in (B) is supplied, and the counter 33 is reset at the fall. Then, the counting of the horizontal synchronizing signal HD coming from the input terminal 40 as shown in FIG. 4C is started, and the counted number is sent to the next upper mask position judging circuit 34 and lower mask position judging circuit 35, respectively. Supplied.
【0025】上部マスク位置判別回路34では、上部マ
スク位置となる水平ラインを判別するもので、このライ
ンのカウント数を判別した場合にのみ、出力信号をRS
−FF36のセット端子Sに供給する。これによりRS
−FF36から、オア回路37にハイレベルの信号が出
力され、このオア回路37からはロ−レベルからハイレ
ベルに変化した信号が出力されてスイッチ38をH端子
側に切り換えて、この時点より入力端子39から入来す
る映像信号を出力する。The upper mask position judging circuit 34 judges a horizontal line to be an upper mask position, and outputs an RS signal only when judging the count number of this line.
-Supply to set terminal S of FF36. This allows RS
A high-level signal is output from the FF 36 to the OR circuit 37, and a signal changed from low level to high level is output from the OR circuit 37, and the switch 38 is switched to the H terminal side. The video signal coming from the terminal 39 is output.
【0026】更に、前記カウンタ33におけるカウント
数が進んで、下部マスク位置判別回路35において、下
部マスク位置となる水平ラインが判別されると、出力信
号をRS−FF36のリセット端子Rに供給する。この
時点より、SR−FF36からロ−レベル信号が出力さ
れ、オア回路37から再びロ−レベル信号が出力され、
スイッチ38をL端子側に切り換えて黒レベルの信号を
出力し、下部側のマスク処理を行う。Further, when the count number of the counter 33 advances and the lower mask position determining circuit 35 determines the horizontal line to be the lower mask position, an output signal is supplied to the reset terminal R of the RS-FF 36. From this point, a low-level signal is output from the SR-FF 36, and a low-level signal is output again from the OR circuit 37.
The switch 38 is switched to the L terminal side to output a black level signal, and the lower side mask processing is performed.
【0027】従って、このシネマモ−ド選択時には、図
2(B)に示すような映像が画面に表れる。この場合に
は、画面の上下部分が黒信号でマスクされ、縦横比が概
略9:16となるように映像(概略映像部分は3/4m
水平走査ラインとなっている)が表れる。尚、このマス
ク処理は別段黒信号でなくとも、灰色のレベルに設定し
てもよい。Therefore, when the cinema mode is selected, an image as shown in FIG. 2B appears on the screen. In this case, the upper and lower portions of the screen are masked by the black signal, and the image (the approximate image portion is 3 / 4m) so that the aspect ratio is approximately 9:16.
Horizontal scanning line) appears. Note that this mask processing may be set to a gray level without being a separate black signal.
【0028】上述したように本実施例では、帯域圧縮処
理の前段でマスク処理を行っているので、平坦な部分
(マスク部分)が増えた画像を処理することに等しく、
この平坦な部分は直流成分のみであるため、帯域圧縮処
理時の符号が少なくて済む。帯域圧縮処理においては画
面一枚を一定レ−トに制御することから、残りの画像表
示部分(マスク部を除く表示部)に割り振る符号量が相
対的に増え、結果として画像表示部分の圧縮処理エラ−
(モスキ−トノイズ)が減少し、画質向上が図れること
になる。As described above, in this embodiment, since the mask processing is performed before the band compression processing, the processing is equivalent to processing an image having an increased number of flat portions (mask portions).
Since this flat portion includes only the DC component, the number of codes at the time of band compression processing can be reduced. In the band compression processing, since one screen is controlled at a constant rate, the amount of codes allocated to the remaining image display parts (display parts excluding the mask part) relatively increases, and as a result, the image display part compression processing is performed. Error
(Mosquito noise) is reduced, and the image quality can be improved.
【0029】換言すれば、画像表示部分に関して圧縮率
が下がったのと見かけ上同じことになり、従来のアナロ
グ処理では得られなかった特徴を有するもので、帯域圧
縮の特性をいかした効果となっている。また、この効果
を達成するために特別な回路を設ける必要はなく、回路
設置場所を変更するだけでよく、回路規模の小型化及び
低コスト化が図れる。In other words, the compression ratio of the image display portion is apparently the same as that of the compression ratio, and has a characteristic that cannot be obtained by the conventional analog processing. ing. Further, it is not necessary to provide a special circuit in order to achieve this effect, it is only necessary to change the circuit installation location, and it is possible to reduce the circuit size and cost.
【0030】更に、この他に、本カメラ装置におけるマ
スク処理回路22内では、特徴的な処理方法を行ってい
る。即ち、マスク開始の走査線数と終了時の走査線数の
選び方に特徴を有している。In addition, a characteristic processing method is performed in the mask processing circuit 22 of the camera apparatus. That is, the method is characterized in selecting the number of scanning lines at the start of the mask and the number of scanning lines at the end of the mask.
【0031】以下、このことにつき詳述する。本装置の
圧縮処理回路23では、既述したようにJPEG方式の
圧縮処理を行っており、例えば、図5(A)に示したよ
うな走査線525本のコンポ−ネントシステムでは輝度
信号1画面を縦横480×720画素としている。この
値はD1方式の他一般的なディジタルビテオシステムで
採用されている。Hereinafter, this will be described in detail. The compression processing circuit 23 of this apparatus performs the JPEG compression processing as described above. For example, in a component system having 525 scanning lines as shown in FIG. Are 480 × 720 pixels vertically and horizontally. This value is adopted in general digital video systems other than the D1 system.
【0032】ここで、図5(B)に示すように正確に縦
横比が9:16となるようにマスク処理を行うとすれ
ば、画像表示部は3/4×480=360本となる。一
方、圧縮処理回路23で行っているJPEG方式の圧縮
処理では、1画面を8×8画素サイズにブロック化した
上で、8×8単位でDCT処理(ブロック符号化)を行
っている。そのために、上下マスク境界ラインは8の倍
数とはなず、図5(B)の拡大図で示したようにブロッ
ク境界とは一致しないことになる。Here, assuming that mask processing is performed so that the aspect ratio is exactly 9:16 as shown in FIG. 5B, the number of image display units is 3/4 × 480 = 360. On the other hand, in the JPEG compression processing performed by the compression processing circuit 23, one screen is divided into 8 × 8 pixel sizes, and then DCT processing (block coding) is performed in 8 × 8 units. Therefore, the upper and lower mask boundary lines are not a multiple of 8, and do not coincide with the block boundaries as shown in the enlarged view of FIG.
【0033】一般的に、ブロック符号化において、ブロ
ック内に大きなエッジ部が生じた時、このブロックにて
モスキ−トノイズが発生する傾向にあることが知られて
おり、マスク処理を前記構成のまま採用したのでは、折
角、マスク処理回路22を圧縮処理回路23の前に設け
て上述の効果をねらっても、再びモスキ−トノイズが発
生しやすくなり、その効果が薄らぐことになる。It is generally known that in block coding, when a large edge portion occurs in a block, mosquito noise tends to occur in this block. If this is adopted, even if the mask processing circuit 22 is provided in front of the compression processing circuit 23 to aim for the above-described effect, mosquito noise is likely to occur again, and the effect is diminished.
【0034】そこで、本実施例では前記効果の薄らぐの
を防止するために、図6に示したように上下部のマスク
部をそれぞれ「56」画素とし、8の倍数に設定してい
る。このために、前記上部マスク位置判別回路34で
は、カウンタ33から1フィールド毎に入来する映像信
号の垂直ブランクキング期間に相当する22個分の水平
同期信号とマスク画面期間に相当するの28個分の水平
同期信号との計50カウント分を検出し、下部マスク位
置判別回路35では184個分の水平同期信号を検出す
る構成としている。この結果、画像表示部は、正確には
縦横比が9:16とはならないが、ほぼ近い比率となっ
ており、スクリーン効果には影響を及すようなことはな
い。Therefore, in this embodiment, in order to prevent the effect from being weakened, the upper and lower mask portions are each set to "56" pixels and are set to multiples of 8 as shown in FIG. For this purpose, the upper mask position discriminating circuit 34 requires 22 horizontal synchronizing signals corresponding to the vertical blanking period of the video signal coming from the counter 33 for each field and 28 signals corresponding to the mask screen period. The lower mask position determination circuit 35 detects a total of 50 horizontal synchronization signals with the horizontal synchronization signal, and detects 184 horizontal synchronization signals. As a result, although the aspect ratio of the image display section is not exactly 9:16, it is almost the same, and does not affect the screen effect.
【0035】尚、本実施例では、縦横8×8のブロック
により符号化しているが、これに限らず、例えば、縦横
「a×b」ブロックにより符号化している場合には、縦
方向の長さaの整数倍をマスクエリアとすれば良い。ま
た、本実施例では、NTSC方式における走査線525
本システムで説明したが、PAL方式における走査線6
25本システム等にも当然に適用できるものである。更
に、本実施例では、カメラ一体型ディジタルVTRの場
合で説明したが、これに限らず、例えばビデオディスク
再生、あるいは、放送信号が本実施例で説明したような
シネマモ−ド信号(あるいはレタ−ボックス信号)であ
った場合にも、当然に適用できるものである。In this embodiment, encoding is performed by 8 × 8 blocks in the vertical and horizontal directions. However, the present invention is not limited to this. The mask area may be an integral multiple of a. In this embodiment, the scanning line 525 in the NTSC system is used.
As described in this system, the scanning line 6 in the PAL system is used.
Naturally, the present invention can be applied to 25 systems and the like. Further, in the present embodiment, the description has been given of the case of the digital VTR integrated with the camera. However, the present invention is not limited to this. For example, a video disc reproduction or a cinema mode signal (or letter If the signal is a box signal), it is naturally applicable.
【0036】[0036]
【発明の効果】本発明によれば、画像表示部分の圧縮処
理エラー(モスキートノイズ)が減少し、より一層の画
質向上が図れると共に、回路規模の小型化及び低コスト
化が図れる。According to the present invention, a compression processing error (mosquito noise) in an image display portion is reduced, further improving the image quality, and reducing the circuit size and cost.
【図1】本発明の一実施例である映像処理回路を採用し
たカメラ一体型ディジタルVTRの概略ブロック図であ
る。FIG. 1 is a schematic block diagram of a camera-integrated digital VTR employing a video processing circuit according to an embodiment of the present invention.
【図2】(A)は縦横比が3:4となる表示画面を説明
するための図である。(B)は縦横比が9:16となる
シネマモ−ドの表示画面を説明するための図である。FIG. 2A is a diagram for explaining a display screen having an aspect ratio of 3: 4. (B) is a diagram for explaining a display screen of the cinema mode in which the aspect ratio is 9:16.
【図3】マスク処理回路12の詳細ブロク図である。FIG. 3 is a detailed block diagram of the mask processing circuit 12.
【図4】マスク処理回路12に入来する信号波形図であ
る。FIG. 4 is a signal waveform diagram entering a mask processing circuit 12;
【図5】(A)はNTSC方式における輝度信号1画面
の画素数を説明するための図である。(B)は表示画面
の縦横比を9:16とする場合の説明図である。FIG. 5A is a diagram for explaining the number of pixels of one screen of a luminance signal in the NTSC system. (B) is an explanatory diagram in the case where the aspect ratio of the display screen is 9:16.
【図6】本発明のスクリ−ンモ−ド時のマスク境界を説
明するための図である。FIG. 6 is a diagram for explaining a mask boundary in a screen mode according to the present invention.
【図7】本実施例採用の画像圧縮装置のブロック図であ
る。FIG. 7 is a block diagram of an image compression apparatus employing this embodiment.
【図8】画像圧縮装置内のジグザグ走査器の動作を説明
するための図である。FIG. 8 is a diagram for explaining an operation of a zigzag scanner in the image compression device.
20 カメラ部 21 カメラ信号処理回路 22 マスク処理回路 23 帯域圧縮処理回路 24 記録プロセス回路 30,39,40,41 入力端子 31,38 スイッチ 32 インバ−タ 33 カウンタ 34 上部マスク位置判別回路 35 下部マスク位置判別回路 36 RS−FF(RSフィリップ・フロップ) 37 オア回路 Reference Signs List 20 camera section 21 camera signal processing circuit 22 mask processing circuit 23 band compression processing circuit 24 recording process circuit 30, 39, 40, 41 input terminal 31, 38 switch 32 inverter 33 counter 34 upper mask position discriminating circuit 35 lower mask position Discrimination circuit 36 RS-FF (RS Philip flop) 37 OR circuit
───────────────────────────────────────────────────── フロントページの続き 審査官 鈴木 明 (56)参考文献 特開 平5−145903(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page Examiner Akira Suzuki (56) References JP-A-5-145903 (JP, A)
Claims (1)
映像信号をプロック符号化処理を採用した帯域圧縮処理
回路により所定の帯域圧縮処理を行うディジタル映像信
号処理回路において、 前記帯域圧縮処理回路の前段部に前記画像表示されるデ
ィジタル映像信号の一部をマスキングするためのマスク
処理手段を設け、このマスク処理手段における垂直方向
のマスキング処理を、マスキング境界がブロック間の境
界に一致するように設定することを特徴とするディジタ
ル映像信号処理回路。1. A digital video signal processing circuit for performing a predetermined band compression process on a digital video signal to be displayed in a predetermined size by a band compression processing circuit employing block coding. A masking means for masking a part of the digital video signal to be displayed as an image is provided in the former part, and the vertical masking processing in the masking means is set so that the masking boundary coincides with the boundary between blocks. A digital video signal processing circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9341592A JP2734871B2 (en) | 1992-03-19 | 1992-03-19 | Digital video signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9341592A JP2734871B2 (en) | 1992-03-19 | 1992-03-19 | Digital video signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05268565A JPH05268565A (en) | 1993-10-15 |
JP2734871B2 true JP2734871B2 (en) | 1998-04-02 |
Family
ID=14081674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9341592A Expired - Fee Related JP2734871B2 (en) | 1992-03-19 | 1992-03-19 | Digital video signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2734871B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145903A (en) * | 1991-11-21 | 1993-06-11 | Hitachi Ltd | Television signal image pickup device |
-
1992
- 1992-03-19 JP JP9341592A patent/JP2734871B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05268565A (en) | 1993-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5557298A (en) | Method for specifying a video window's boundary coordinates to partition a video signal and compress its components | |
US6469744B1 (en) | Methods and apparatus for encoding, decoding and displaying images in a manner that produces smooth motion | |
EP0622000B1 (en) | Method and apparatus for video camera image film simulation | |
US7110025B1 (en) | Digital camera for capturing a sequence of full and reduced resolution digital images and storing motion and still digital image data | |
JP3301055B2 (en) | Display system and method | |
KR20000075760A (en) | Error concealment for video image | |
EP0808061A3 (en) | Displaying of digitally coded images extracted from video | |
US5926611A (en) | High resolution digital recorder and method using lossy and lossless compression technique | |
JPH07212730A (en) | Still picture quality improving mechanism using picture movement depending type filter | |
US4733299A (en) | Method and apparatus for generating progressively scanned television information | |
JP2822362B2 (en) | Character multiplexing method for digital video signal | |
JPS63182988A (en) | Method and apparatus for intensifying video picture | |
JP2936299B2 (en) | Signal transmission / recording and input / output method | |
EP1447981A1 (en) | Information processing device and method, program, and recording medium | |
JP2734871B2 (en) | Digital video signal processing circuit | |
JP3302091B2 (en) | Encoding device and encoding method | |
JP3125565B2 (en) | Image coding method | |
EP0753963B1 (en) | Video signal processing apparatus | |
Poynton | High definition television and desktop computing | |
US6366324B1 (en) | Transmitting sequentially scanned images through a channel intended for interlaced images | |
Boyce | Data selection strategies for digital VCR long play mode | |
JPH11220729A (en) | Video encoder, video decoder and distortion detecting apparatus | |
JP2001094932A (en) | Division recording and reproduction system for high definition still image | |
JPH07288809A (en) | Coder for digital picture signal | |
Mahler | A television resolution comparison of 525 line 4: 3 vs. 16: 9 vs. HDTV |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |