JP2731263B2 - 表示システム - Google Patents
表示システムInfo
- Publication number
- JP2731263B2 JP2731263B2 JP1269662A JP26966289A JP2731263B2 JP 2731263 B2 JP2731263 B2 JP 2731263B2 JP 1269662 A JP1269662 A JP 1269662A JP 26966289 A JP26966289 A JP 26966289A JP 2731263 B2 JP2731263 B2 JP 2731263B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- display memory
- memory
- data
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、パーソナルコンピュータ、オンライン専
用端末装置に用いられる表示システムに関する。
用端末装置に用いられる表示システムに関する。
(従来の技術) ディスプレイデバイスをマンマシンインタフェースの
中核として備える計算機システムでは、キーボード又は
通信系のインタフェースを入力手段としてCPUにデータ
を与える。CPUは、アプリケーションソフトウェアを主
とするソフトウェアの内容に応じてディスプレイデバイ
ス、プリンタ等の出力手段にデータを出力する。ディス
プレイデバイスのみにデータを出力する場合、ディスプ
レイデバスの種類により多少の違いはあるが、ディスプ
レイメモリとして専用のメモリにデータを書込み、これ
をディスプレイデバイスへ最適な形で送り直すのが一般
的である。
中核として備える計算機システムでは、キーボード又は
通信系のインタフェースを入力手段としてCPUにデータ
を与える。CPUは、アプリケーションソフトウェアを主
とするソフトウェアの内容に応じてディスプレイデバイ
ス、プリンタ等の出力手段にデータを出力する。ディス
プレイデバイスのみにデータを出力する場合、ディスプ
レイデバスの種類により多少の違いはあるが、ディスプ
レイメモリとして専用のメモリにデータを書込み、これ
をディスプレイデバイスへ最適な形で送り直すのが一般
的である。
上記ディスプレイメモリは、ソフトウェアが管理して
いるため、オペレータが1ステップ前の画面をもう一度
見たいと思っても、オペレーション的にかなり前から同
じ事を繰返さない限り見られないのが通常である。
いるため、オペレータが1ステップ前の画面をもう一度
見たいと思っても、オペレーション的にかなり前から同
じ事を繰返さない限り見られないのが通常である。
(発明が解決しようとする課題) 上述した従来例によれば、特にオンライン端末等で,1
ステップ前の画面を見たい時、かなり前の処理からのや
り直しを強要されるため、回線の処理速度が早ければ問
題ないが遅い場合は非常に時間がかかり問題であった。
ステップ前の画面を見たい時、かなり前の処理からのや
り直しを強要されるため、回線の処理速度が早ければ問
題ないが遅い場合は非常に時間がかかり問題であった。
この発明は上記事情に鑑みてなされたものであり、パ
ーソナルコンピュータもしくはオンライン端末装置等
で、ソウトウェアにインパクトを与えることなしに,い
つでも現状より1ステップ前の表示画面が見らる表示シ
ステムを提供することを目的とする。
ーソナルコンピュータもしくはオンライン端末装置等
で、ソウトウェアにインパクトを与えることなしに,い
つでも現状より1ステップ前の表示画面が見らる表示シ
ステムを提供することを目的とする。
[発明の構成] (問題を解決するための手段) 本発明の表示システムは、アドレス構造を同じとする
2以上の表示メモリと、上記表示メモリの入出力にゲー
ト回路を付加し、一時にいずれか一方を有効として上記
表示メモリに対しデータをリード/ライトする制御回路
と、いずれの表示メモリを有効とするかを外部から指示
するハードウェアスイッチと、あるキー入力を受信する
ことにより上記ゲート回路出力を適当時間遅延させる遅
延回路で構成される。
2以上の表示メモリと、上記表示メモリの入出力にゲー
ト回路を付加し、一時にいずれか一方を有効として上記
表示メモリに対しデータをリード/ライトする制御回路
と、いずれの表示メモリを有効とするかを外部から指示
するハードウェアスイッチと、あるキー入力を受信する
ことにより上記ゲート回路出力を適当時間遅延させる遅
延回路で構成される。
(作用) 上述した構成にて通常設置されている表示メモリ(第
1の表示メモリ)と、この第1の表示メモリと同じアド
レス構造をもつ第2の表示メモリを設ける。この第2の
表示メモリの入力及び出力をコントロールすることによ
り、通常表示されている1ステップ前のデータをそのま
ま残す動作、及び切換えてそれを表示する動作を実現す
る。切換え等の動作は、ソフトウェアにインパクトを与
えることがないようにハードウェアコントロールスイッ
チ等を設ける。
1の表示メモリ)と、この第1の表示メモリと同じアド
レス構造をもつ第2の表示メモリを設ける。この第2の
表示メモリの入力及び出力をコントロールすることによ
り、通常表示されている1ステップ前のデータをそのま
ま残す動作、及び切換えてそれを表示する動作を実現す
る。切換え等の動作は、ソフトウェアにインパクトを与
えることがないようにハードウェアコントロールスイッ
チ等を設ける。
通常のパソコンでのアプリケーションプログラムの実
施中、又は、オンライン端末等でデータを受信中に、1
ステップ前の画面に単純に戻れない場合、その1ステッ
プ前の画面をどうしても見たい場合はかなり無駄なオペ
レーションのやり直しが必要であった。本発明によれば
1ステップ前の表示画面を第2の表示メモリに貯え、選
択的に出力できるのでソフトウェアにインパクトを与え
ることなく容易に1ステップ前に表示画面を見ることが
できる。
施中、又は、オンライン端末等でデータを受信中に、1
ステップ前の画面に単純に戻れない場合、その1ステッ
プ前の画面をどうしても見たい場合はかなり無駄なオペ
レーションのやり直しが必要であった。本発明によれば
1ステップ前の表示画面を第2の表示メモリに貯え、選
択的に出力できるのでソフトウェアにインパクトを与え
ることなく容易に1ステップ前に表示画面を見ることが
できる。
(実施例) 以下、図面を参照して本発明の実施例について説明す
る。
る。
第1図は本発明の実施例を示すブロック図である。
図に於いて、1はCPUを含む制御装置であり、ここで
は表示メモリにデータの書込みを行なう。2は第1の表
示メモリであり、ディスプレイ画面に表示すべき表示デ
ータが格納される。7も同じく表示すべき表示データが
格納される第2の表示メモリである。3は表示装置であ
り、表示メモリ1,7のデータをもとに表示画面を作る制
御系を含む。8は第1の表示メモリ1に貯えられる表示
データを選択的に第2の表示メモリ7に供給制御するセ
レクタ回路(ゲート回路)であり、表示制御装置14によ
り開閉制御される。9は第1表示メモリ1、又は第2の
表示メモリ7のいずれか一方の出力を選択するセレクタ
回路であり、表示制御装置14により切替え制御される。
14は表示制御装置であり、制御装置1の制御信号とオペ
レータコンソール15の入力情報に従い、セレクタ回路
(ゲート回路)8,9を制御して、第2の表示メモリ7に
任意の表示画面データを貯え、選択的に表示装置3に出
力制御する。15はオペレータコンソールであり、ここで
は1ステップ前の表示画面を選択的に出力する機能を有
効化するためのハードウェアスイッチを設けてソフトウ
ェアの制限を受けることなく表示コントロールを可能に
する。
は表示メモリにデータの書込みを行なう。2は第1の表
示メモリであり、ディスプレイ画面に表示すべき表示デ
ータが格納される。7も同じく表示すべき表示データが
格納される第2の表示メモリである。3は表示装置であ
り、表示メモリ1,7のデータをもとに表示画面を作る制
御系を含む。8は第1の表示メモリ1に貯えられる表示
データを選択的に第2の表示メモリ7に供給制御するセ
レクタ回路(ゲート回路)であり、表示制御装置14によ
り開閉制御される。9は第1表示メモリ1、又は第2の
表示メモリ7のいずれか一方の出力を選択するセレクタ
回路であり、表示制御装置14により切替え制御される。
14は表示制御装置であり、制御装置1の制御信号とオペ
レータコンソール15の入力情報に従い、セレクタ回路
(ゲート回路)8,9を制御して、第2の表示メモリ7に
任意の表示画面データを貯え、選択的に表示装置3に出
力制御する。15はオペレータコンソールであり、ここで
は1ステップ前の表示画面を選択的に出力する機能を有
効化するためのハードウェアスイッチを設けてソフトウ
ェアの制限を受けることなく表示コントロールを可能に
する。
以下、第1図を参照して本発明の実施例に於ける動作
について説明する。
について説明する。
先ず、制御装置1は第1の表示メモリ2に表示データ
の書込みを行い、表示装置3に所望のデータを表示す
る。このときメモリ構造を同じとする第2の表示メモリ
7にもゲート回路8を介して書込みを行う。表示は通
常、第1の表示メモリ2の内容が有効であるが,セレク
タ回路9により第2の表示メモリ7の内容を有効にする
こともできる。セレクタ回路(ゲート回路)8及び9は
表示制御回路14によりコントロールされる。表示制御回
路14は外部オペレータコンソール15の指示により動作す
る。
の書込みを行い、表示装置3に所望のデータを表示す
る。このときメモリ構造を同じとする第2の表示メモリ
7にもゲート回路8を介して書込みを行う。表示は通
常、第1の表示メモリ2の内容が有効であるが,セレク
タ回路9により第2の表示メモリ7の内容を有効にする
こともできる。セレクタ回路(ゲート回路)8及び9は
表示制御回路14によりコントロールされる。表示制御回
路14は外部オペレータコンソール15の指示により動作す
る。
通常ゲート回路8は開放されて表示データを次々にス
トアするが,保持した時、外部オペレータコンソール15
より指示があると、セレクタ回路(ゲート回路)8を閉
じる。これにより書込みが禁止され状態が保持される。
この内容を見たい時は、やはりオペレータコンソール15
の指示により、セレクタ回路9を介して第2の表示メモ
リ7を有効にすることで画面上に保持したデータが表示
される。
トアするが,保持した時、外部オペレータコンソール15
より指示があると、セレクタ回路(ゲート回路)8を閉
じる。これにより書込みが禁止され状態が保持される。
この内容を見たい時は、やはりオペレータコンソール15
の指示により、セレクタ回路9を介して第2の表示メモ
リ7を有効にすることで画面上に保持したデータが表示
される。
更に高度な動作をさせるためには、表示制御回路14
が、制御装置1より通常入力キーの最後に来るエンター
信号等をライン17を介して受けとり、この信号を使っ
て、セレクタ回路(ゲート回路)8による開閉動作を1
ステップ遅らせるために使用することも可能である。
が、制御装置1より通常入力キーの最後に来るエンター
信号等をライン17を介して受けとり、この信号を使っ
て、セレクタ回路(ゲート回路)8による開閉動作を1
ステップ遅らせるために使用することも可能である。
上記したように、第1の表示メモリ2に貯えられ表示
された画面データのうち、任意の画面データを上記第2
の表示メモリ7に貯え、選択的に表示する手段を有して
なる構成としたことにより、1ステップ前をソフトウェ
アにインパクトを与えることなく即時に見ることができ
る。
された画面データのうち、任意の画面データを上記第2
の表示メモリ7に貯え、選択的に表示する手段を有して
なる構成としたことにより、1ステップ前をソフトウェ
アにインパクトを与えることなく即時に見ることができ
る。
[発明の効果] 以上詳記したように本発明の表示システムによれば、
第1の表示メモリと、この表示メモリと同一アドレス構
造の第2の表示メモリと、上記第1の表示メモリの入力
端と上記第2の表示メモリの入力端との間に介在された
第1のゲート回路と、上記各表示メモリの出力を受け、
いずれか一つの表示メモリの出力を選択する第2のゲー
ト回路と、上記各表示メモリのうち、いずれの表示メモ
リを有効とするかを外部から指示するハードウェアスイ
ッチと、このハードウェアスイッチの指示信号に従い、
上記各ゲート回路を制御して上記第2の表示メモリに対
し選択的にデータをリード/ライトする制御回路とを備
えて、第1の表示メモリに貯えられ表示された画面デー
タのうち、任意の画面データを上記第2の表示メモリに
貯え、選択的に表示する手段を有してなる構成としたこ
とにより、1ステップ前をソフトウェアにインパクトを
与えることなく即時に見ることができる。
第1の表示メモリと、この表示メモリと同一アドレス構
造の第2の表示メモリと、上記第1の表示メモリの入力
端と上記第2の表示メモリの入力端との間に介在された
第1のゲート回路と、上記各表示メモリの出力を受け、
いずれか一つの表示メモリの出力を選択する第2のゲー
ト回路と、上記各表示メモリのうち、いずれの表示メモ
リを有効とするかを外部から指示するハードウェアスイ
ッチと、このハードウェアスイッチの指示信号に従い、
上記各ゲート回路を制御して上記第2の表示メモリに対
し選択的にデータをリード/ライトする制御回路とを備
えて、第1の表示メモリに貯えられ表示された画面デー
タのうち、任意の画面データを上記第2の表示メモリに
貯え、選択的に表示する手段を有してなる構成としたこ
とにより、1ステップ前をソフトウェアにインパクトを
与えることなく即時に見ることができる。
即ち、通常のパーソナルコンピュータでのアプリケー
ションプログラム実施中、又は、オンライン端末等で、
データ受信動作実施中に、1ステップ前の画面に単純に
もどれない場合、どうしても見たいと思うと、かなり無
駄なオペレーションのやり直しが必要であったが、本発
明により、この表示画面の1ステップ前をソフトウェア
にインパクトを与えることなく即時に見ることができ
る。
ションプログラム実施中、又は、オンライン端末等で、
データ受信動作実施中に、1ステップ前の画面に単純に
もどれない場合、どうしても見たいと思うと、かなり無
駄なオペレーションのやり直しが必要であったが、本発
明により、この表示画面の1ステップ前をソフトウェア
にインパクトを与えることなく即時に見ることができ
る。
第1図は本発明の実施例を示すブロック図である。 1……制御装置、2……第1の表示メモリ、3……表示
装置、7……第2の表示メモリ、8,9……セレクタ回路
(ゲート回路)、14……表示制御装置、15……オペレー
タコンソール。
装置、7……第2の表示メモリ、8,9……セレクタ回路
(ゲート回路)、14……表示制御装置、15……オペレー
タコンソール。
Claims (1)
- 【請求項1】第1の表示メモリと、この表示メモリと同
一アドレス構造の第2の表示メモリと、上記第1の表示
メモリの入力端と上記第2の表示メモリの入力端との間
に介在された第1のゲート回路と、上記各表示メモリの
出力を受け、いすれか一つの表示メモリの出力を選択す
る第2のゲート回路と、上記各表示メモリのうち、いず
れかの表示メモリを有効とするかを外部から指示するハ
ードウェアスイッチと、このハードウェアスイッチの指
示信号に従い、上記各ゲート回路を制御して上記第2の
表示メモリに対し選択的にデータをリード/ライトする
制御回路とを具備し、第1の表示メモリに貯えられ表示
された画面データのうち、任意の画面データを上記第2
の表示メモリに貯え、選択的に表示する手段を有してな
ることを特徴とする表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1269662A JP2731263B2 (ja) | 1989-10-17 | 1989-10-17 | 表示システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1269662A JP2731263B2 (ja) | 1989-10-17 | 1989-10-17 | 表示システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03131898A JPH03131898A (ja) | 1991-06-05 |
JP2731263B2 true JP2731263B2 (ja) | 1998-03-25 |
Family
ID=17475469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1269662A Expired - Lifetime JP2731263B2 (ja) | 1989-10-17 | 1989-10-17 | 表示システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2731263B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610630A (en) * | 1991-11-28 | 1997-03-11 | Fujitsu Limited | Graphic display control system |
JP3699715B2 (ja) * | 2003-02-17 | 2005-09-28 | 山崎製パン株式会社 | 山型食パン類の製造方法 |
-
1989
- 1989-10-17 JP JP1269662A patent/JP2731263B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03131898A (ja) | 1991-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0612863A (ja) | デュアルポートdram | |
JP2731263B2 (ja) | 表示システム | |
JPS6129071Y2 (ja) | ||
JPH0387920A (ja) | コンピュータ用表示装置 | |
JPH06202612A (ja) | グラフィックエディタ装置 | |
JPH0610392Y2 (ja) | 表示制御回路 | |
JP2003177909A (ja) | データ処理装置 | |
JPH05289796A (ja) | キー入力処理装置 | |
JPS62267795A (ja) | 表示装置 | |
JPH05313852A (ja) | データ処理装置 | |
JP3317819B2 (ja) | シングルポートramの2ポートアクセスの制御方式 | |
JPS59210487A (ja) | Crtデイスプレイ制御装置 | |
JPS60225934A (ja) | 情報処理装置 | |
JPH058435B2 (ja) | ||
JPH0330029A (ja) | 計算機の入出力シミュレーション装置 | |
JPH09120306A (ja) | プログラマブルコントローラ | |
JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
JPH06309132A (ja) | 端末制御装置 | |
JPH06208354A (ja) | メニュー表示システム | |
JPH0330035A (ja) | 記憶部制御装置 | |
JPH064255A (ja) | ウインドウ処理装置 | |
JPS63124082A (ja) | 情報処理・表示装置 | |
JPH04229285A (ja) | データ設定回路 | |
JPH0520000A (ja) | 画面表示方式 |