JP2728310B2 - Semiconductor wafer gettering method - Google Patents
Semiconductor wafer gettering methodInfo
- Publication number
- JP2728310B2 JP2728310B2 JP2204850A JP20485090A JP2728310B2 JP 2728310 B2 JP2728310 B2 JP 2728310B2 JP 2204850 A JP2204850 A JP 2204850A JP 20485090 A JP20485090 A JP 20485090A JP 2728310 B2 JP2728310 B2 JP 2728310B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- hole
- semiconductor wafer
- stress
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体集積回路を形成する半導体ウェーハ
ーに含まれる不純物元素や製造プロセスの途中で上記ウ
ェーハーに侵入する不純物元素をゲッタリングする方法
に関するものである。The present invention relates to a method for gettering an impurity element contained in a semiconductor wafer forming a semiconductor integrated circuit and an impurity element entering the wafer during a manufacturing process. It is about.
（ロ）従来の技術 半導体集積回路では、鉄、ニッケル、クロム、金等の
重金属元素が不純物として侵入すると、素子の特性が著
しく劣化する。このために、半導体ウェーハーの裏面に
歪場を形成し、歪場に重金属元素や、他の不純物をとら
えて、固定してしまうゲッタリング方法が用いられてい
る。(B) Conventional technology In a semiconductor integrated circuit, when a heavy metal element such as iron, nickel, chromium, or gold enters as an impurity, the characteristics of the element are significantly deteriorated. To this end, a gettering method has been used in which a strain field is formed on the back surface of a semiconductor wafer, and a heavy metal element or other impurities are captured and fixed in the strain field.
従来技術における歪場の形成方法として、ウェーハー
裏面をサンドブラストで研磨してキズを付ける方法や、
ウェーハー裏面にポリシリコン膜などを、化学気相成長
法で成膜し、成膜されたポリシリコン膜とウェーハーと
の界面にストレスを発生させる方法が用いられている。As a method of forming a strain field in the prior art, a method of sanding the back surface of the wafer with sand blast,
A method has been used in which a polysilicon film or the like is formed on the back surface of a wafer by chemical vapor deposition, and stress is generated at the interface between the formed polysilicon film and the wafer.
（ハ）発明が解決しようとする課題 従来技術のうちで、裏面にサンドブラストでキズをつ
ける方法では、ウェーハー裏面から発塵が起こり、ウェ
ーハー鏡面にダストが付着し、歩留低下の原因になる。(C) Problems to be Solved by the Invention Among the conventional techniques, in the method of sandblasting the back surface, dust is generated from the back surface of the wafer, dust adheres to the mirror surface of the wafer, and causes a reduction in yield.
また、裏面にポリシリコン膜などの膜を形成する方法
では、ウェーハープロセスの途中で膜が剥離して、発塵
の原因になる場合がある。また膜のストレスにより、ウ
ェーハーにそりが生じフォトリングラフィー工程などで
焦点合わせが難しくなる。Further, in the method of forming a film such as a polysilicon film on the back surface, the film may peel off during the wafer process, which may cause dust generation. In addition, the film stress warps the wafer, making it difficult to focus in a photolithography process or the like.
本発明の目的は、ウェーハー裏面からのダストの発生
をなくし、ウェーハーのそりも生じず、またゲッタリン
グ効率も高い半導体ウェーハーの不純物ゲッタリング方
法を提供することにある。An object of the present invention is to provide a method for gettering impurities in a semiconductor wafer, which eliminates generation of dust from the back surface of the wafer, does not warp the wafer, and has high gettering efficiency.
（ニ）課題を解決するための手段及び作用 この発明は、半導体ウェーハーの両面を熱酸化して第
１熱酸化膜を形成し、続いて、上記ウェーハーの一方面
である裏面に溝又は穴を反応性イオンエッチングで形成
した後、再び上記ウェーハーを熱酸化することにより、
少なくとも上記溝又は穴内に第２熱酸化膜を残存させ、
かつ溝又は穴の上部コーナー部分および底面コーナー部
分にストレスを発生させ、ストレスにより生じる歪場
（結晶ポテンシャルの乱れ）により不純物をゲッタリン
グすることを特徴とする半導体ウェーハーのゲッタリン
グ方法である。(D) Means and Action for Solving the Problems The present invention forms a first thermal oxide film by thermally oxidizing both surfaces of a semiconductor wafer, and subsequently forms a groove or a hole on the back surface which is one surface of the wafer. After being formed by reactive ion etching, by thermally oxidizing the wafer again,
Leaving a second thermal oxide film at least in the groove or hole,
A gettering method for a semiconductor wafer, wherein stress is generated at an upper corner portion and a bottom corner portion of a groove or hole, and impurities are gettered by a strain field (disturbed crystal potential) caused by the stress.
すなわち、この発明は、半導体ウェーハーの両面を熱
酸化した後、ウェーハーの裏面に細かな溝、又は穴を多
数反応性イオンエッチングで形成し、その後ウェーハー
を再び熱酸化することにより熱酸化膜を形成し、その熱
酸化膜で溝又は穴を埋設するとともに、溝又は穴の上部
コーナー部分や、底面コーナー部分にストレスを発生さ
せ、ストレスにより生じるウェーハーの結晶ポテンシャ
ルの乱れ、いわゆるる歪場により不純物をゲッタリング
する方法を用いる。That is, the present invention forms a thermal oxide film by thermally oxidizing both surfaces of a semiconductor wafer, forming a large number of fine grooves or holes on the back surface of the wafer by reactive ion etching, and then thermally oxidizing the wafer again. The groove or hole is buried with the thermal oxide film, and stress is generated in the upper corner portion or the bottom corner portion of the groove or hole, and the crystal potential of the wafer caused by the stress is disturbed. A gettering method is used.
この発明における第1,第２熱酸化膜は、従来化学気相
成長法により形成したポリシリコン膜などの膜に比べウ
ェーハーとの密着性が高く、ウェーハーからはがれるこ
とがなく、また、ストレスを生じないから、ウェーハー
にそりが生じることなくダストの発生がない。The first and second thermal oxide films of the present invention have higher adhesion to a wafer than films such as a polysilicon film formed by a conventional chemical vapor deposition method, do not peel off from the wafer, and cause stress. Since there is no wafer, there is no generation of dust without warpage of the wafer.
また、半導体ウェーハーとしては、Si基板や、その他
周知の基板が適用できる。Further, as the semiconductor wafer, a Si substrate or other known substrates can be applied.
また、ウェーハー裏面に形成される溝や穴の開口を細
くして、例えば、穴の数を、その開口径Ｋを適宜設定し
て、従来よりも増やすことによりゲッタリング効果を高
くでき、ストレスは局所的に発生するためにウェーハー
のそりも生じない。Also, the gettering effect can be increased by narrowing the opening of the groove or hole formed on the back surface of the wafer and increasing the number of holes, for example, by appropriately setting the opening diameter K, and increasing the number of holes as compared with the related art. Since it occurs locally, the wafer does not warp.
（ホ）実施例 本発明の実施例を第１図で説明する。(E) Embodiment An embodiment of the present invention will be described with reference to FIG.
まず、第１図（ａ）に示すように、両鏡面シリコンウ
ェーハー（例えば、Si基板）１を500Å熱酸化して、熱
酸化膜（例えば、第１熱酸化膜であるSiO2膜）２を形成
する。この酸化は、ウェーハー１の一方に穴をエッチン
グによる形成する際に、他の面（素子が形成される面）
を保護するために行うものである。First, as shown in FIG. 1 (a), both mirror-surface silicon wafers (eg, Si substrate) 1 are thermally oxidized at 500 ° to form a thermal oxide film (eg, a SiO 2 film which is a first thermal oxide film) 2. Form. This oxidation is caused by the fact that when a hole is formed on one side of the wafer 1 by etching, the other side (the side on which the elements are formed)
This is done to protect.
次に、第１図（ｂ）に示すように、ウェーハー１の一
方の面1aにレジスト３を塗布し、フォトリングラフィー
によって穴形状を形成する。Next, as shown in FIG. 1 (b), a resist 3 is applied to one surface 1a of the wafer 1, and a hole is formed by photolithography.
続いて、第１図（ｃ）に示すように、レジスト３をエ
ッチングマスクにして、反応性イオンエッチングにより
酸化膜２と、ウェーハー１のエッチングを行い、開口0.
5μｍ、深さ３μｍの円柱状の穴11を１μｍの間隔ｄ
で、一方のウェーハー面1a全面に複数個形成する。Subsequently, as shown in FIG. 1 (c), the oxide film 2 and the wafer 1 are etched by reactive ion etching using the resist 3 as an etching mask, and the opening 0.
A 5 μm, 3 μm deep cylindrical hole 11 is inserted at 1 μm intervals d.
Then, a plurality of wafers are formed on the entire surface of one wafer surface 1a.
次に、レジストを除去し、ウェーハー１を希フッ酸で
洗浄し、両面1a,1bの熱酸化膜２を除去した後、再びウ
ェーハー１を2500Å〜3000Å熱酸化し、穴が第２酸化膜
12でふさがれるようにした［第１図（ｄ）参照］。Next, the resist is removed, the wafer 1 is washed with dilute hydrofluoric acid, and the thermal oxide film 2 on both surfaces 1a and 1b is removed.
It was made to block with 12 [refer FIG.1 (d)].
この際、ウェーハー１の穴11における上部コーナー部
分21や底面コーナー部分22にストレスが発生し、それに
よって歪場４が生じる。At this time, stress is generated in the upper corner portion 21 and the bottom corner portion 22 in the hole 11 of the wafer 1, thereby generating the strain field 4.
その後、平面部分（穴11に形成された第２熱酸化膜12
以外の部分）の熱酸化膜を希フッ酸により除去する［第
１図（ｅ）参照］。Then, the flat portion (the second thermal oxide film 12 formed in the hole 11) is formed.
The other portion (other than the above) is removed with dilute hydrofluoric acid [see FIG. 1 (e)].
このように本実施例では、半導体ウェーハーの両面を
熱酸化し、ウェーハーの裏面に複数の穴を形成し、その
後再び熱酸化により穴のコーナー部分および底面コーナ
ー部分にストレスを発生させ、ストレスにより生じる歪
場により、不純物をゲッタリングできる。その結果、従
来問題となっていたダストの発生を防止できる。As described above, in this embodiment, both sides of the semiconductor wafer are thermally oxidized, a plurality of holes are formed on the back surface of the wafer, and then stress is again generated at the corners and bottom corners of the holes by thermal oxidation, which is caused by the stress. Impurities can be gettered by the strain field. As a result, generation of dust, which has conventionally been a problem, can be prevented.
（ヘ）発明の効果 本発明のゲッタリング方法により、半導体ウェーハー
裏面からのダストの発生をなくし、効率的なゲッタリン
グが可能になる。(F) Effect of the Invention According to the gettering method of the present invention, generation of dust from the back surface of the semiconductor wafer is eliminated, and efficient gettering becomes possible.
第１図はこの発明の一実施例を示す製造工程説明図であ
る。 １……シリコンウェーハー、1a,1b……シリコンウェー
ハーの両面、2,12……第1,第２熱酸化膜、３……レジス
ト、４……歪場、11……穴、21……シリコンウェーハー
における穴の上部コーナー部分、22……シリコンウェー
ハーにおける穴の底部コーナー部分。FIG. 1 is an explanatory view of a manufacturing process showing an embodiment of the present invention. 1 ... silicon wafer, 1a, 1b ... both sides of silicon wafer, 2, 12 ... first and second thermal oxide films, 3 ... resist, 4 ... strain field, 11 ... hole, 21 ... silicon Top corner of hole in wafer, 22 ... Bottom corner of hole in silicon wafer.
Claims (1)
熱酸化膜を形成し、続いて、上記ウェーハーの一方面で
ある裏面に溝又は穴を反応性イオンエッチングで形成し
た後、再び上記ウェーハーを熱酸化することにより、少
なくとも上記溝又は穴内に第２熱酸化膜を残存させ、か
つ溝又は穴の上部コーナー部分および底面コーナー部分
にストレスを発生させ、ストレスにより生じる歪場（結
晶ポテンシャルの乱れ）により不純物をゲッタリングす
ることを特徴とする半導体ウェーハーのゲッタリング方
法。A first step of thermally oxidizing both sides of the semiconductor wafer to form a first wafer;
After forming a thermal oxide film and subsequently forming a groove or hole on the back surface which is one surface of the wafer by reactive ion etching, by thermally oxidizing the wafer again, at least the second in the groove or hole is formed. A semiconductor wafer, characterized in that a thermal oxide film is left, stress is generated at the upper corner portion and the bottom corner portion of the groove or hole, and impurities are gettered by a strain field (disturbed crystal potential) caused by the stress. Gettering method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204850A JP2728310B2 (en) | 1990-07-30 | 1990-07-30 | Semiconductor wafer gettering method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204850A JP2728310B2 (en) | 1990-07-30 | 1990-07-30 | Semiconductor wafer gettering method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487338A JPH0487338A (en) | 1992-03-19 |
| JP2728310B2 true JP2728310B2 (en) | 1998-03-18 |
Family
ID=16497433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204850A Expired - Fee Related JP2728310B2 (en) | 1990-07-30 | 1990-07-30 | Semiconductor wafer gettering method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728310B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7144818B2 (en) * | 2003-12-05 | 2006-12-05 | Advanced Micro Devices, Inc. | Semiconductor substrate and processes therefor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01238026A (en) * | 1988-03-17 | 1989-09-22 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1990
- 1990-07-30 JP JP2204850A patent/JP2728310B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0487338A (en) | 1992-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745616A (en) | Manufacture of semiconductor device | |
| JP5441371B2 (en) | Method of manufacturing a wafer for use in a microelectromechanical system | |
| JP2728310B2 (en) | Semiconductor wafer gettering method | |
| JP3818049B2 (en) | Stencil mask | |
| JPH077007A (en) | Manufacture of substrate for semiconductor device | |
| JPH04302432A (en) | Semiconductor wafer substrate | |
| JP4228441B2 (en) | Method for manufacturing transfer mask | |
| JP2855639B2 (en) | Method for manufacturing semiconductor device | |
| JP2857456B2 (en) | Method for manufacturing semiconductor film | |
| JP2978680B2 (en) | Method for manufacturing semiconductor device | |
| JP3271390B2 (en) | Transmission mask for charged beam exposure and method of manufacturing the same | |
| JPH07135247A (en) | Manufacture of semiconductor device | |
| JP3160936B2 (en) | Wafer bonding method | |
| JPH0555358A (en) | Manufacture of semiconductor device | |
| JP3539102B2 (en) | Method for manufacturing trench-isolated semiconductor substrate | |
| JPS61119056A (en) | Manufacture of semiconductor device | |
| JP4582299B2 (en) | Manufacturing method of stencil mask | |
| JPH03136346A (en) | Manufacture of soi substrate | |
| JPS63205927A (en) | Manufacture of semiconductor device | |
| JP4207272B2 (en) | Aperture for electron beam drawing | |
| JPH01291430A (en) | Manufacture of semiconductor device | |
| JPH079909B2 (en) | Method for manufacturing semiconductor device | |
| JPS62196873A (en) | Manufacture of semiconductor element | |
| JPH06216136A (en) | Semiconductor substrate and manufacture | |
| JPH0344912A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |