JP2727984B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2727984B2
JP2727984B2 JP6294866A JP29486694A JP2727984B2 JP 2727984 B2 JP2727984 B2 JP 2727984B2 JP 6294866 A JP6294866 A JP 6294866A JP 29486694 A JP29486694 A JP 29486694A JP 2727984 B2 JP2727984 B2 JP 2727984B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
wiring
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6294866A
Other languages
English (en)
Other versions
JPH08153709A (ja
Inventor
晶 礒部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6294866A priority Critical patent/JP2727984B2/ja
Priority to US08/563,201 priority patent/US5716872A/en
Priority to GB9524382A priority patent/GB2295723B/en
Priority to KR1019950044615A priority patent/KR0172026B1/ko
Publication of JPH08153709A publication Critical patent/JPH08153709A/ja
Application granted granted Critical
Publication of JP2727984B2 publication Critical patent/JP2727984B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に層間絶縁膜の平坦化に有効な半導体装置の
製造方法に関する。
【０００２】
【従来の技術】多層配線の層間絶縁膜の平坦化にはシリ
コン化合物のアルコール溶液（以下、ＳＯＧ、と称す）
を塗布焼成して得られる膜（以下、ＳＯＧ膜、と称す）
が広く用いられている。
【０００３】図４を用いてこの従来の多層配線の層間絶
縁膜の形成方法を説明する。
【０００４】まず図４（Ａ）において、半導体基板１上
の絶縁膜２上にアルミ（Ａｌ）系合金からなる下層の金
属配線パターン３を形成し、プラズマＣＶＤ法により
０．５μｍの厚さのシリコン酸化膜（以下、プラズマ酸
化膜、と称す）４を成長する。次にＳＯＧを平坦部上で
０．３μｍの厚さとなるように塗布し、４００℃の熱処
理を行なうことにより平坦化され焼成されたＳＯＧ膜５
を得る。
【０００５】このＳＯＧ膜５は、金属配線パターン３の
うち大面積の第１の配線部３Ｌ上のプラズマ酸化膜４の
上では０．３μｍの厚さであるが、微細な第２の配線部
３Ｓ上のプラズマ酸化膜４の上では０．１μｍの厚さで
ある。
【０００６】次に図４（Ｂ）において、ＳＯＧ膜５がそ
の表面から０．５μｍ除去されるようにＣＦ4 等のエッ
チングガスを用いた反応性エッチバックする。この反応
性エッチバックによりプラズマ酸化膜４の鋭い角部１４
が露出する。
【０００７】次に図４（Ｃ）において、全面に０．５μ
ｍの厚さのプラズマ酸化膜７を成長し、所望の位置に導
通孔８を開孔し、上層の金属配線パターン９を形成す
る。
【０００８】エッチバックを行なう理由は、導通孔の側
壁にＳＯＧ膜が露出しないようにするためで、これが露
出すると、上層の金属配線パターンを構成する金属膜を
成膜する際に、ＳＯＧから水分が放出され、導通不良を
引き起こすからである。
【０００９】又、ＳＯＧ膜の膜厚はその下の配線パター
ンの平面積に依存性を持ち、非常に大きなパターン上で
は平坦部上と同じ厚さになる。
【００１０】この例では、大きな面積の第１の配線部３
Ｌ上の膜厚が０．３μｍであり、微細のパターンの第２
の配線部３Ｓ上の膜厚が０．１μｍであるから、０．３
μｍのエッチバックを行えばよいことになる。しかし実
際には金属配線下の凹凸や、エッチバックのばらつきも
考慮する必要があり、必要なエッチバック量は塗布膜厚
の１．５倍以上となる。
【００１１】
【発明が解決しようとする課題】しかるにこの従来技術
の半導体装置の製造方法では、エッチバックの際のＳＯ
Ｇのエッチングレートがプラズマ酸化膜のエッチングレ
ートより速いために、図４（Ｂ）の工程でプラズマ酸化
膜４の鋭い角部１４が露出されて急峻な段差を形成し、
この角部１４を被覆するプラズマ酸化膜７の上表面に、
図４（Ｃ）に示すように鋭い凹部１１を形成して層間絶
縁膜の表面の平坦性が悪化してしまうという欠点があっ
た。
【００１２】すなわち前述したように、配線上のＳＯＧ
膜の膜厚は配線パターン依存性を有し、微細配線上では
薄く形成されるために、これに対し過剰なエッチバック
を行うことにより、エッチレートの差に起因する平坦性
の悪化を生じてしまうのである。
【００１３】平坦性の悪化を防止するためにエッチバッ
ク量を少なくすると前述したように上下配線間の導通不
良を引き起こすし、図５に示すように、悪化した平坦性
を回復させるために、さらに第２のＳＯＧ膜１２を形成
し、２回目のエッチバックを追加する方法もあるが、こ
のように第２のＳＯＧ１２を形成する方法は工程増加の
ために経済性が良くないし、この２回目のエッチバック
でも過剰なエッチバックを必要とするから平坦性のある
程度の犠牲は避けられない。
【００１４】したがって本発明の目的は、ＳＯＧのエッ
チバックにより生じた平坦性の悪化を補い、かつ上下配
線間の導通不良を引き起こさない経済性が良い半導体装
置の製造方法を提供することである。
【００１５】本発明の他の目的は、ＳＯＧのエッチバッ
クにより生じた平坦性の悪化を補い、エッチバック量の
低減を可能にし、かつ上下配線間の導通不良を引き起こ
さない経済性が良い半導体装置の製造方法を提供するこ
とである。
【００１６】
【課題を解決するための手段】本発明の特徴は、半導体
基板の主面に設けられた絶縁膜上に、第１の配線部と該
第１の配線部より微細なパターンの第２の配線部とを有
する配線パターンを形成する工程と、前記配線パターン
を含む全面に第１の層間絶縁膜を形成する工程と、前記
第１の層間絶縁膜の上に塗布焼成により第２の層間絶縁
膜を形成する工程と、前記第２の層間絶縁膜をエッチバ
ックすることにより前記第２の配線部の上の前記第１の
層間絶縁膜を露出させ、かつ前記第１の配線部上の前記
第１の層間絶縁膜の上に前記第２の層間絶縁膜を薄く残
余せしめる工程と、低エネルギーイオンを全面に照射す
ることにより前記第２の配線部上の露出する前記第１の
層間絶縁膜の角部およびその近傍をテーパー状の表面形
状にすると同時に前記第１の配線部上に薄く残余した前
記第２の層間絶縁膜の箇所をその全ての膜厚にわたって
緻密化する工程と、全面に第３の層間絶縁膜を形成する
工程とを含む含む半導体装置の製造方法にある。
【００１７】ここで照射するイオンのエネルギーは１０
ｅＶ以上で１００ｅＶ以下の範囲であることが好まし
く、５０ｅＶ以上で１００ｅＶ以下の範囲であることが
さらに好ましい。
【００１８】
【００１９】
【作用】このような本発明によれば、配線段差間上のＳ
ＯＧ膜が過剰にエッチバックされることにより生じる溝
が、イオン照射によるテーパー化および再デポにより、
滑らかな表面形状が得られ層間膜の表面の平坦性が改善
される。
【００２０】さらにイオン照射によりＳＯＧ膜表面の緻
密化が起るために、エッチバック量を少なくして導通孔
を形成する領域のＳＯＧ膜を薄く残しておいても導通不
良の原因となる水分の放出を抑えることができる。
【００２１】
【実施例】以下、図面を参照して本発明を説明する。
【００２２】図１は本発明に関係のある技術の製造方法
を工程順に示した断面図である。
【００２３】まず図１（Ａ）において、半導体基板１の
主面にフィ−ルド絶縁膜等の絶縁膜２が設けられ、その
上にアルミ（Ａｌ）系合金からなる下層の金属配線パタ
ーン３が形成される。この配線パターン３は大面積の第
１の配線部３Ｌと第１の配線部より小面積で微細パター
ンの第２の配線部３Ｓを有している。
【００２４】そして全面にプラズマＣＶＤ法による膜厚
０．５μｍのプラズマ酸化膜４を成長する。次にＳＯＧ
を平坦部で０．３ｍμｍの厚さとなるように塗布し、４
００℃の熱処理を行なうことにより平坦化され焼成され
たＳＯＧ膜５を得る。
【００２５】このＳＯＧ膜５は大面積の第１の配線部３
Ａ上のプラズマ酸化膜４の上では膜厚Ｔ1 が０．３μｍ
であるが、微細面積の第２の配線部３Ｂ上のプラズマ酸
化膜４の上では膜厚Ｔ2 が０．１μｍとなる。
【００２６】次に図１（Ｂ）において、ＳＯＧ膜５をそ
の表面から０．５μｍ除去されるようにＣＦ4 等のエッ
チングガスを用いた反応性イオンエッチングによりエッ
チバックする。エッチバックの際のＳＯＧのエッチング
レートがプラズマ酸化膜のエッチングレートよりはるか
に速いために、微細の第２の配線部３Ｌが形成される領
域では残余したＳＯＧ膜５より第２の配線部３Ｓを被覆
するプラズマ酸化膜４の角部１４が大きく突出した形状
となり急峻な段差が形成される。大面積の第１の配線部
３Ｌが形成される領域でも残余したＳＯＧ膜５より第１
の配線部３Ｌを被覆するプラズマ酸化膜４の角部が突出
した形状となる。
【００２７】次に図１（Ｃ）において、イオンエネルギ
ーが１００ｅＶ以下で１０ｅＶ以上のＡｒ+ イオン１０
を基板に対して法線方向から全面に照射する。このエネ
ルギー領域のイオン照射では平坦面、すなわちイオン照
射に対して垂直な面のスパッタレートは極めて低い一
方、入射に対して傾斜を持つ面は４５°を最大として、
平坦面よりも大きなスパッターレートを示す。
【００２８】この結果、段差の側壁はスパッタエッチン
グされて急峻な角部１４は略４５°の傾斜角部２４とな
り、しかも、スパッタされたプラズマ酸化膜は段差底部
に再デポ膜３４として再付着するために、エッチバック
で形成された配線段差間の溝形状は滑らかなものとな
る。
【００２９】次に図１（Ｄ）において、全面に０．５μ
ｍの厚さのプラズマ酸化膜７を成長し、所望の位置に導
通孔８を開孔し、アルミ（Ａｌ）系合金からなる上層の
金属配線パターン９を形成する。
【００３０】上記したように図１（Ｃ）の工程において
下層配線３Ｓ間上が滑らかな表面となっているからその
上に形成されたプラズマ酸化膜７の上面も滑らかな表面
となり、その上の形成膜（図示省略）に対するステップ
カバレッジが良好なものとなる。
【００３１】図２に入射イオンエネルギー（ｅＶ）に対
するスパッタリング率（入射されたイオン数に対するス
パッタされた分子数）を、平坦面（曲線２００）と４５
°の傾斜面（曲線１００）について例示する。
【００３２】スパッタが発生するのは１０ｅＶ以上が必
要である。一方、１００ｅＶ以下で平坦面（曲線２０
０）のスパッタリング率が急に低下し、これにより平坦
面（曲線２００）スパッタリング率に対する４５°傾斜
面（曲線１００）のスパッタリング率の比が急に高くな
ることがわかる。したがって入射イオンエネルギー（ｅ
Ｖ）は１０ｅＶ以上１００ｅＶ以下の範囲であることが
好ましい。また作業効率を考慮するとスパッタリング率
がある程度高い必要があるから、５０ｅＶ以上１００ｅ
Ｖ以下がさらに好ましい範囲となる。
【００３３】図３は本発明の実施例の製造方法を工程順
に示した断面図である。尚、図３において図１と同一も
しくは類似の箇所は同じ符号で示してあるから重複する
説明は省略する。
【００３４】図３（Ａ）の工程は図１（Ａ）と同じであ
る。
【００３５】図３（Ｂ）において、ＳＯＧ膜５のエッチ
バックをその表面から０．２μｍ除去するように行な
う。これにより大面積配線部３Ｌ上のシリコン酸化膜４
の上に膜厚Ｔ3 が約０．１μｍの薄いＳＯＧ膜５が残余
する。一方、図１よりもＳＯＧ膜５のエッチバック量が
少ないので、微細配線部３Ｓ上においては配線段差間の
溝の深さは図１より浅くなっている。
【００３６】次の図３（Ｃ）の工程において、イオンエ
ネルギーが１００ｅＶ以下で１０ｅＶ以上のＡｒ+ イオ
ン１０を基板に対して垂直に全面照射する。図１よりも
配線段差間の溝の深さは浅くなっているから、急峻な角
部１４の略４５°傾斜角部２４への変換および再デポ膜
３４として再付着により図１（Ｃ）より平坦な上面構造
となる。
【００３７】さらにこのイオンエネルギーの照射のイオ
ン衝撃により、大面積配線部３Ｌ上のシリコン酸化膜４
の上の薄いＳＯＧ膜５はその全ての膜厚にわたって緻密
化された膜１５となるから、導通孔におけるアウトガス
による導通不良の問題もなくなる。この際に微細配線部
３Ｓ上のＳＯＧ膜５の表面も緻密化された膜１５とな
り、アウトガスを起すＳＯＧ膜５の上を緻密化された膜
１５で蓋をした構造となるから、この点からも信頼性の
高い層間膜構造となる。尚、図１（Ｃ），（Ｄ）では、
配線部間のＳＯＧ膜５の表面の緻密化された膜１５の図
示を省略している。
【００３８】次の図３（Ｄ）の工程において、図１
（Ｄ）と同様なプロセスにより多層配線構造が得られ
る。
【００３９】
【発明の効果】以上説明したように本発明によれば、Ｓ
ＯＧ膜のエッチバック後に、低エネルギーイオン照射を
行うことにより、エッチバックによって悪化した表面形
状をなだらかにし、平坦性に優れた層間膜構造を得るこ
とが出来る。
【００４０】また、ＳＯＧ膜の緻密化も同時に行われる
ために、ＳＯＧからの脱ガスの影響の無い電気特性上も
問題の無い層間膜構造が得られる。
【００４１】さらに低エネルギーイオン照射においては
平坦部はほとんどエッチングされることが無いため、長
めの処理時間を設定しても悪影響はまったく無く、従っ
て、広いプロセスマージンを有する処理が実現できる。
【図面の簡単な説明】
【図１】本発明に関係のある技術を工程順に示した断面
図である。
【図２】入射イオンエネルギー（ｅＶ）に対するスパッ
タリング率を、平坦面と４５°の傾斜面について例示し
た図である。
【図３】本発明の実施例を工程順に示した断面図であ
る。
【図４】従来技術を工程順に示した断面図である。
【図５】他の従来技術を示した断面図である。
【符号の説明】
１ 半導体基板 ２ 絶縁膜 ３ 下層の金属配線パターン ３Ｌ 配線パターンの大面積配線部 ３Ｓ 配線パターンの微細配線部 ４，７ プラズマ酸化膜 ５，１２ ＳＯＧ膜 ８ 導通孔 ９ 上層の金属配線パターン １１ 鋭い凹部 １４ 急峻な角部 １５ ＳＯＧが５の表面も緻密化された膜 ２４ 傾斜角部 ３４ 再デポ膜 １００，２００ スパッタリング率
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｍ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面に設けられた絶縁膜上
    に、第１の配線部と該第１の配線部より微細なパターン
    の第２の配線部とを有する配線パターンを形成する工程
    と、前記配線パターンを含む全面に第１の層間絶縁膜を
    形成する工程と、前記第１の層間絶縁膜の上に塗布焼成
    により第２の層間絶縁膜を形成する工程と、前記第２の
    層間絶縁膜をエッチバックすることにより前記第２の配
    線部の上の前記第１の層間絶縁膜を露出させ、かつ前記
    第１の配線部上の前記第１の層間絶縁膜の上に前記第２
    の層間絶縁膜を薄く残余せしめる工程と、低エネルギー
    イオンを全面に照射することにより前記第２の配線部上
    の露出する前記第１の層間絶縁膜の角部およびその近傍
    をテーパー状の表面形状にすると同時に前記第１の配線
    部上に薄く残余した前記第２の層間絶縁膜の箇所をその
    全ての膜厚にわたって緻密化する工程と、全面に第３の
    層間絶縁膜を形成する工程とを含むことを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 前記照射するイオンのエネルギーは１０
    ｅＶ以上で１００ｅＶ以下であることを特徴とする請求
    項１記載の半導体装置の製造方法。
JP6294866A 1994-11-29 1994-11-29 半導体装置の製造方法 Expired - Lifetime JP2727984B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6294866A JP2727984B2 (ja) 1994-11-29 1994-11-29 半導体装置の製造方法
US08/563,201 US5716872A (en) 1994-11-29 1995-11-27 Method of manufacturing multilayer interconnection structure having a dielectric film with improved flatness
GB9524382A GB2295723B (en) 1994-11-29 1995-11-29 Method of manufacturing multilayer interconnection structure
KR1019950044615A KR0172026B1 (ko) 1994-11-29 1995-11-29 평탄성이 개선된 유전막을 갖는 다중층 상호접속 구조 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6294866A JP2727984B2 (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08153709A JPH08153709A (ja) 1996-06-11
JP2727984B2 true JP2727984B2 (ja) 1998-03-18

Family

ID=17813270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6294866A Expired - Lifetime JP2727984B2 (ja) 1994-11-29 1994-11-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5716872A (ja)
JP (1) JP2727984B2 (ja)
KR (1) KR0172026B1 (ja)
GB (1) GB2295723B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094909B2 (ja) * 1996-04-19 2000-10-03 日本電気株式会社 半導体装置の製造方法
JP3311243B2 (ja) * 1996-07-16 2002-08-05 東芝マイクロエレクトロニクス株式会社 半導体装置及び半導体装置のパターン配置方法
KR100219562B1 (ko) * 1996-10-28 1999-09-01 윤종용 반도체장치의 다층 배선 형성방법
US6177286B1 (en) * 1998-09-24 2001-01-23 International Business Machines Corporation Reducing metal voids during BEOL metallization
US6787886B1 (en) * 1999-07-07 2004-09-07 Oki Electric Industry Co., Ltd. Semiconductor device and methods of fabricating the same
US6184123B1 (en) * 1999-08-02 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
US6832992B2 (en) * 2000-03-07 2004-12-21 Becton, Dickinson And Company Passive safety device for needle of blood collection set
US6855130B2 (en) * 2000-03-07 2005-02-15 Becton, Dickinson And Company Passive safety device for needle of IV infusion or blood collection set
US6291367B1 (en) 2000-06-01 2001-09-18 Atmel Corporation Method for depositing a selected thickness of an interlevel dielectric material to achieve optimum global planarity on a semiconductor wafer
US6984223B2 (en) 2001-11-13 2006-01-10 Becton, Dickinson And Company Needle safety device
US7169696B2 (en) * 2003-06-24 2007-01-30 California Institute Of Technology Method for making a system for selecting one wire from a plurality of wires
JP2010157646A (ja) * 2008-12-29 2010-07-15 Oki Semiconductor Co Ltd 半導体素子の製造方法
US10524710B2 (en) 2012-11-15 2020-01-07 Becton, Dickinson And Company Passive double drive member activated safety blood collection device
US9861784B2 (en) 2013-12-03 2018-01-09 Becton, Dickinson And Company Blood collection device with double pivot shields

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906594A (en) * 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
JPH01248537A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路
US4952274A (en) * 1988-05-27 1990-08-28 Northern Telecom Limited Method for planarizing an insulating layer
JPH03257921A (ja) * 1990-03-08 1991-11-18 Fujitsu Ltd 半導体装置の製造方法
US5091048A (en) * 1990-09-17 1992-02-25 National Semiconductor Corp. Ion milling to obtain planarization
US5203957A (en) * 1991-06-12 1993-04-20 Taiwan Semiconductor Manufacturing Company Contact sidewall tapering with argon sputtering
US5270264A (en) * 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5453403A (en) * 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
US5496776A (en) * 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation

Also Published As

Publication number Publication date
GB2295723A (en) 1996-06-05
US5716872A (en) 1998-02-10
JPH08153709A (ja) 1996-06-11
GB2295723B (en) 1997-03-19
GB9524382D0 (en) 1996-01-31
KR0172026B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
JP2727984B2 (ja) 半導体装置の製造方法
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
CN1106043C (zh) 半导体器件及其制造方法
US4732658A (en) Planarization of silicon semiconductor devices
JP2001053026A (ja) 半導体装置の製造方法
JPH0551174B2 (ja)
JP3239460B2 (ja) 接続孔の形成方法
JP2716156B2 (ja) 半導体装置の製造方法
JPS6110257A (ja) パターン化した導電層上に絶縁体を形成する方法
JPS5987834A (ja) 薄膜形成方法
JP3252014B2 (ja) 半導体集積回路の製造方法
JP3694803B2 (ja) 半導体装置のチタニウム膜の形成方法
JP2699644B2 (ja) 半導体装置の製造方法
JP3022740B2 (ja) 半導体装置の製造方法
JP3378693B2 (ja) 半導体装置の製造方法
JPS63156340A (ja) 半導体装置の製造方法
JPH0590258A (ja) 配線構造及び配線の形成方法
JP2001230255A (ja) 半導体装置の製造方法
JPS61117829A (ja) コンタクト電極の形成方法
JPH04213823A (ja) ドライエッチング方法
KR20060006261A (ko) 반도체 소자의 금속 배선 제조 방법
JPS5969930A (ja) 半導体装置の製造方法
JPH10116900A (ja) 半導体装置の製造方法
JPS61150235A (ja) 多層配線構造体の製造方法
JPS61135125A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971111