JP2727389B2 - Temperature characteristic compensation circuit - Google Patents
Temperature characteristic compensation circuitInfo
- Publication number
- JP2727389B2 JP2727389B2 JP4185258A JP18525892A JP2727389B2 JP 2727389 B2 JP2727389 B2 JP 2727389B2 JP 4185258 A JP4185258 A JP 4185258A JP 18525892 A JP18525892 A JP 18525892A JP 2727389 B2 JP2727389 B2 JP 2727389B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- temperature characteristic
- emitter
- constant current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Control Of Temperature (AREA)
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路等に使
用される温度特性補償回路の改良に関する。特に、電源
電圧が低い半導体集積回路においても動作可能な温度特
性補償回路を提供することを目的とする改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a temperature characteristic compensating circuit used for a semiconductor integrated circuit or the like. In particular, the present invention relates to an improvement for providing a temperature characteristic compensating circuit that can operate even in a semiconductor integrated circuit having a low power supply voltage.
【０００２】[0002]
【従来の技術】半導体集積回路に使用される基準電圧発
生回路には、温度変化に伴う基準電圧値の変動を防止す
るための処置がなされている。この温度変化に対する補
償がなされている基準電圧発生回路（以下、温度特性補
償回路と云う。）として、従来技術におけるバンドギャ
ップリファレンス回路がある。2. Description of the Related Art In a reference voltage generating circuit used in a semiconductor integrated circuit, measures are taken to prevent a reference voltage value from fluctuating due to a temperature change. As a reference voltage generating circuit (hereinafter referred to as a temperature characteristic compensating circuit) that compensates for this temperature change, there is a band gap reference circuit in the prior art.
【０００３】以下、図面を参照しつゝ従来技術に係る温
度特性補償回路（バンドギャップリファレンス回路）に
ついて説明する。図４は従来技術に係るバンドギャップ
リファレンス回路の構成図である。Hereinafter, a temperature characteristic compensating circuit (band gap reference circuit) according to the prior art will be described with reference to the drawings. FIG. 4 is a configuration diagram of a band gap reference circuit according to the related art.
【０００４】図４参照 図において、ＶＣＣは電源であり、Ｉはこの電源（ＶＣ
Ｃ）に接続される定電流源である。Ｑ11は、コレクタが
抵抗Ｒ11を介して上記の定電流源（Ｉ）に接続され、エ
ミッタはグランド（ＧＮＤ）に接続され、ベースはコレ
クタに接続されるトランジスタである。Ｑ12は、上記の
トランジスタ（Ｑ11）と同等のトランジスタのＮ個の並
列接続をもって構成され、コレクタが抵抗（Ｒ12）を介
して上記の定電流源（Ｉ）に接続され、エミッタは抵抗
（Ｒ13）を介してグランド（ＧＮＤ）に接続され、ベー
スは上記のトランジスタ（Ｑ11）のコレクタに接続され
るトランジスタである。Ｑ13は、コレクタが上記の定電
流源（Ｉ）に接続され、エミッタはグランド（ＧＮＤ）
に接続され、ベースは上記のトランジスタ（Ｑ12）のコ
レクタに接続されるトランジスタである。△ＶBEは上記
の抵抗（Ｒ13）の両端に発生する電圧である。ＩEQ11は
上記のトランジスタ（Ｑ11）のエミッタ電流であり、Ｉ
EQ12は上記のトランジスタ（Ｑ12）のエミッタ電流であ
る。ＯＵＴはバンドギャップリファレンス回路の出力端
子である。ＶBGR はバンドギャップリファレンス回路の
出力電圧である。Referring to FIG. 4, VCC is a power supply, and I is this power supply (VC
A constant current source connected to C). Q 11 is a transistor having a collector connected to the above-mentioned constant current source (I) via a resistor R 11 , an emitter connected to ground (GND), and a base connected to the collector. Q 12 is constructed with a N parallel connection of the transistor (Q 11) and the equivalent of the transistor is connected to a collector resistor through a (R 12) above of the constant current source (I), an emitter resistor The transistor (R 13 ) is connected to ground (GND) and the base is connected to the collector of the transistor (Q 11 ). Q 13 has a collector connected to the constant current source (I), emitter ground (GND)
And the base is a transistor connected to the collector of the transistor (Q 12 ). ΔV BE is a voltage generated across the resistor (R 13 ). I EQ11 is the emitter current of the transistor (Q 11 ),
EQ12 is the emitter current of the transistor (Q 12). OUT is an output terminal of the band gap reference circuit. V BGR is the output voltage of the band gap reference circuit.
【０００５】つぎに、従来技術に係るバンドギャップリ
ファレンス回路の動作について説明する。抵抗（Ｒ13）
の両端電圧（△ＶBE）はトランジスタ（Ｑ11）のベース
・エミッタ間電圧（ＶBE（Ｑ11））とトランジスタ（Ｑ
12）のベース・エミッタ間電圧（ＶBE（Ｑ12））との差
である。Next, the operation of the band gap reference circuit according to the prior art will be described. Resistance (R 13)
End voltage (△ V BE) is the transistor base-emitter voltage (V BE (Q 11)) of (Q 11) and the transistor (Q of
12 ) is different from the base-emitter voltage (V BE (Q 12 )).
【０００６】 △ＶBE＝ＶBE（Ｑ11）−ＶBE（Ｑ12） ・・・・・（１） また、ΔV BE = V BE (Q 11 ) −V BE (Q 12 ) (1)
【０００７】[0007]
【数１】 (Equation 1)
【０００８】但し、 Ｔ：絶対温度 ｋ：ボルツマン定数 ｑ：電子の電荷量 ＩS ：接合の飽和電流 ＩEQ11：トランジスタ（Ｑ11）のエミッタ電流 ＩEQ12：トランジスタ（Ｑ12）のエミッタ電流 Ｎ：トランジスタ（Ｑ12）のトランジスタ（Ｑ11）に対
するトランジスタ比式（１）に式（２）・（３）を代入
すると、Where T: absolute temperature k: Boltzmann's constant q: electron charge I S : junction saturation current I EQ11 : emitter current of transistor (Q 11 ) I EQ12 : emitter current of transistor (Q 12 ) N: Substituting the equations (2) and (3) into the transistor ratio equation (1) of the transistor (Q 12 ) with respect to the transistor (Q 11 ),
【０００９】[0009]
【数２】 (Equation 2)
【００１０】である。したがって、△ＶBEは正の温度特
性を有する。ところで、バンドギャップリファレンス回
路の出力電圧（ＶBGR ）は、[0010] Therefore, ΔV BE has a positive temperature characteristic. By the way, the output voltage (V BGR ) of the band gap reference circuit is
【００１１】[0011]
【数３】 (Equation 3)
【００１２】であり、式（５）の右辺第１項は負の温度
特性を有し、右辺第２項は正の温度特性を有するので、
Ｒ12／Ｒ13の値を適切に選択することにより、上記の第
１項の温度に対する変化分の絶対値と上記の第２項のそ
れとをおゝむね同一とすることができるから、バンドギ
ャップリファレンス回路の出力電圧（ＶBGR ）を温度変
化に対して補償することができる。In the equation (5), the first term on the right side has a negative temperature characteristic, and the second term on the right side has a positive temperature characteristic.
By appropriately selecting the value of R 12 / R 13 , the absolute value of the change with respect to the temperature in the first term can be made substantially the same as that in the second term, so that the band gap The output voltage (V BGR ) of the reference circuit can be compensated for a change in temperature.
【００１３】[0013]
【発明が解決しようとする課題】ところが、従来技術に
係る温度特性補償回路（バンドギャップリファレンス回
路）の出力電圧（ＶBGR ）は一般に約１．２Ｖであり、
この温度特性補償回路を動作させるためには、上記の約
１．２Ｖに、さらに、上記の定電流源（Ｉ）における電
圧降下を加算した電圧が必要となるので、従来技術に係
る温度特性補償回路は低い電源電圧の場合には使用する
ことができない。近年、半導体集積回路を使用する電子
機器の小形軽量化に対する要望はますます高くなり、こ
のために集積回路の電源電圧の低減が強く望まれてい
る。従来技術に係る温度特性補償回路はこの要望に対応
できないと云う欠点を有している。However, the output voltage (V BGR ) of the temperature characteristic compensating circuit (band gap reference circuit) according to the prior art is generally about 1.2 V,
In order to operate this temperature characteristic compensating circuit, a voltage obtained by adding a voltage drop in the constant current source (I) to the above-mentioned approximately 1.2 V is required. The circuit cannot be used for low supply voltages. In recent years, demands for smaller and lighter electronic devices using semiconductor integrated circuits have been increasing more and more. Therefore, it has been strongly desired to reduce the power supply voltage of integrated circuits. The temperature characteristic compensation circuit according to the prior art has a drawback that it cannot meet this demand.
【００１４】本発明の目的は、この欠点を解消すること
にあり、電源電圧が低い半導体集積回路においても動作
可能な温度特性補償回路を提供することにある。An object of the present invention is to solve the above-mentioned drawback, and to provide a temperature characteristic compensating circuit which can operate even in a semiconductor integrated circuit having a low power supply voltage.
【００１５】[0015]
【課題を解決するための手段】上記の目的は、第１の定
電流源（Ｉ1 ）の出力端子に第２の抵抗（Ｒ2 ）が接続
され、この第２の抵抗（Ｒ2 ）に直列に第１の抵抗（Ｒ
1 ）が接続され、この第１の抵抗（Ｒ1 ）の他端はグラ
ンド（ＧＮＤ）に接続され、前記の第１の定電流源（Ｉ
1 ）の出力端子は第１のＮＰＮトランジスタ（Ｑ1 ）の
コレクタに接続され、前記の第１の抵抗（Ｒ1 ）と第２
の抵抗（Ｒ2 ）の接続点は前記の第１のＮＰＮトランジ
スタ（Ｑ1 ）のベースに接続され、前記の第１のＮＰＮ
トランジスタ（Ｑ1 ）のエミッタはグランド（ＧＮＤ）
に接続され、前記の第１の定電流源（Ｉ1 ）の出力端子
は第２のＮＰＮトランジスタ（Ｑ2 ）のベースに接続さ
れ、前記の第２のＮＰＮトランジスタ（Ｑ2 ）のコレク
タは電源（ＶＣＣ）に接続され、エミッタは第２の定電
流源（Ｉ2 ）を介してグランド（ＧＮＤ）に接続され、
前記の第２のＮＰＮトランジスタ（Ｑ2 ）のエミッタと
第２の定電流源（Ｉ 2 ）の接続点に出力端子が設けられ
ている温度特性補償回路によって達成される。The above object is achieved by a first method.
Current source (I1) Is connected to a second resistor (RTwo) Is connected
And the second resistor (RTwo) In series with a first resistor (R
1) Is connected to the first resistor (R1) Is the other end
(GND), and the first constant current source (I
1) Is connected to the first NPN transistor (Q1)of
The first resistor (R1) And the second
Resistance (RTwo) Is the connection point of the first NPN transistor.
Star (Q1), Said first NPN
Transistor (Q1) Emitter is ground (GND)
And the first constant current source (I1) Output terminal
Is the second NPN transistor (QTwo) Connected to the base
And the second NPN transistor (QTwo) Collection
Is connected to a power supply (VCC), and the emitter is connected to a second constant current
Source (ITwo) Is connected to ground (GND),
The second NPN transistor (QTwo) With the emitter
A second constant current source (I TwoOutput terminal is provided at the connection point
Is achieved by the temperature characteristic compensating circuit.
【００１６】上記の構成において、例えば、前記の第１
の定電流源（Ｉ1 ）はカレントミラー回路よりなり、こ
のカレントミラー回路の第１の端子は電源（ＶＣＣ）に
接続され、第２の端子は前記の第２の抵抗（Ｒ2 ）に接
続され、前記のカレントミラー回路の第３の端子は抵抗
（Ｒ3 ）を介してグランド（ＧＮＤ）に接続されて構成
される。In the above configuration, for example, the first
Of the constant current source (I 1) consists of a current mirror circuit, a first terminal of the current mirror circuit is connected to the power supply (VCC), a second terminal connected to a second resistor of said (R 2) The third terminal of the current mirror circuit is connected to a ground (GND) via a resistor (R 3 ).
【００１７】また、上記の構成において、例えば、前記
の第２の定電流源（Ｉ2 ）はカレントミラー回路よりな
り、このカレントミラー回路の第１の端子はグランド
（ＧＮＤ）に接続され、第２の端子は前記の第２のＮＰ
Ｎトランジスタ（Ｑ2 ）のエミッタに接続され、第３の
端子はＰＮＰトランジスタ（Ｑ4 ）のコレクタに接続さ
れ、前記のＰＮＰトランジスタ（Ｑ4 ）のエミッタは電
源（ＶＣＣ）に接続され、ベースは前記の第１の定電流
源（Ｉ1 ）を構成するカレントミラー回路のトランジス
タのベースに接続されて構成される。In the above configuration, for example, the second constant current source (I 2 ) comprises a current mirror circuit, and a first terminal of the current mirror circuit is connected to ground (GND). 2 terminal is the second NP
N is connected to the emitter of the transistor (Q 2), third terminal is connected to the collector of the PNP transistor (Q 4), the emitter of said PNP transistor (Q 4) is connected to the power supply (VCC), base The first constant current source (I 1 ) is configured to be connected to the base of a transistor of the current mirror circuit.
【００１８】また、冒頭で述べた手段の構成において、
前記の第２の定電流源（Ｉ2 ）を、前記の第２のＮＰＮ
トランジスタ（Ｑ2 ）のエミッタにコレクタが接続さ
れ、前記の第１のＮＰＮトランジスタ（Ｑ1 ）のベース
にベースが接続され、グランド（ＧＮＤ）にエミッタが
接続されてなる第３のＮＰＮトランジスタ（Ｑ3 ）をも
って構成することもできる。In the configuration of the means described at the beginning,
The second constant current source (I 2 ) is connected to the second NPN
A collector is connected to the emitter of the transistor (Q 2 ), a base is connected to the base of the first NPN transistor (Q 1 ), and an emitter is connected to the ground (GND). 3 ) can also be configured.
【００１９】[0019]
【作用】本発明者は、従来技術に係る温度特性補償回路
の出力電圧（ＶBGR ）が大きい原因は、上記の式（５）
の第１項がトランジスタ（Ｑ13）のベース・エミッタ間
電圧（ＶBE（Ｑ13））であり、第１項の値は回路定数等
の選択によって自由に調整することができないからであ
り、第１項を回路定数等によって調整することができる
回路とすれば、温度特性補償回路の出力電圧を低減する
ことができ、したがって、半導体集積回路の電源電圧を
低減することが可能であるとの着想を得た。The present inventor has found that the reason why the output voltage (V BGR ) of the temperature characteristic compensation circuit according to the prior art is large is that the above equation (5)
Is the base-emitter voltage (V BE (Q 13 )) of the transistor (Q 13 ), and the value of the first term cannot be freely adjusted by selecting circuit constants and the like. If the first term is a circuit that can be adjusted by a circuit constant or the like, the output voltage of the temperature characteristic compensation circuit can be reduced, and therefore, the power supply voltage of the semiconductor integrated circuit can be reduced. Inspired.
【００２０】本発明はこの着想にもとづくものである。
本発明に係る温度特性補償回路の出力電圧（ＶBGR ）を
示す式（10）の第１項はトランジスタ（Ｑ1 ）のベース
・エミッタ間電圧（ＶBE（Ｑ1 ））と抵抗比（Ｒ2 ／Ｒ
1 ）との積であるから回路定数（Ｒ1 ），（Ｒ2 ）の選
択により第１項の値を十分小さくすることが可能であ
る。また、出力電圧（ＶBGR ）を示す式（10）の第２項
はトランジスタのエミッタ電流の比ＩEQ1 ／ＩEQ2 の対
数に比例するので、エミッタ電流を定電流源の電流値の
選定によって調整することにより、第２項の値を小さく
することができる。その結果、温度特性補償回路の出力
電圧（ＶBGR ）の値を従来技術の場合の１０％以下にす
ることができる。電源電圧（ＶＣＣ）はこの出力電圧
（ＶBGR ）にトランジスタのコレクタ・エミッタ間電圧
を加算したものであるが、このコレクタ・エミッタ間電
圧の値は従来技術における電源電圧（ＶＣＣ）と出力電
圧（Ｖ BGR ）との差電圧とおゝむね同等なので、本発明
によって温度特性補償回路を動作させるのに必要な電源
電圧の値を従来技術に比べ大幅に低減することができ
る。また、上記の第１項は負の温度特性を有し、第２項
は正の温度特性を有するので、出力電圧（ＶBGR ）を温
度変化に対して補償することができる。The present invention is based on this idea.
The output voltage (V) of the temperature characteristic compensation circuit according to the present invention.BGR)
The first term of the equation (10) shown is the transistor (Q1) Base
・ Emitter voltage (VBE(Q1)) And the resistance ratio (RTwo/ R
1) And the circuit constant (R1), (RTwo) Selection
It is possible to make the value of the first term sufficiently small by selecting
You. In addition, the output voltage (VBGRThe second term of equation (10)
Is the ratio of the emitter currents of the transistors, IEQ1/ IEQ2Pair of
The emitter current is proportional to the
By adjusting by selection, the value of the second term can be reduced
can do. As a result, the output of the temperature characteristic compensation circuit
Voltage (VBGR) Is set to 10% or less of that of the prior art.
Can be The power supply voltage (VCC) is the output voltage
(VBGR) Is the collector-emitter voltage of the transistor
This collector-emitter current
The voltage value is based on the power supply voltage (VCC) and the output voltage in the prior art.
Pressure (V BGRThe present invention is substantially equivalent to the difference voltage between
Power supply required to operate the temperature characteristic compensation circuit
The voltage value can be greatly reduced compared to the conventional technology.
You. The first term has a negative temperature characteristic, and the second term
Has a positive temperature characteristic, so that the output voltage (VBGR)
It can compensate for the degree change.
【００２１】[0021]
【実施例】以下、図面を参照しつゝ本発明の３実施例に
係る温度特性補償回路について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a temperature characteristic compensating circuit according to a third embodiment of the present invention will be described with reference to the drawings.
【００２２】図１は第１実施例（請求項１に対応）に係
る温度特性補償回路の構成図である。 図１参照 図において、ＶＣＣは電源であり、Ｉ1 は第１の定電流
源であり、Ｉ2 は第２の定電流源である。Ｒ2 は上記の
第１の定電流源（Ｉ1 ）の出力端子に接続される第２の
抵抗であり、Ｒ1 はこの第２の抵抗に一端が接続され、
他端はグランド（ＧＮＤ）に接続される第１の抵抗であ
る。Ｑ1 はコレクタが上記の第１の定電流源（Ｉ1 ）の
出力端子に接続され、ベースは上記の抵抗（Ｒ1 ）と抵
抗（Ｒ2）との接続点に接続され、エミッタはグランド
（ＧＮＤ）に接続される第１のＮＰＮトランジスタであ
る。Ｑ2 はコレクタが上記の電源（ＶＣＣ）に接続さ
れ、ベースは上記の第１の定電流源Ｉ1 の出力端子に接
続され、エミッタは第２の定電流源（Ｉ2 ）を介してグ
ランド（ＧＮＤ）に接続される第２のＮＰＮトランジス
タである。ＯＵＴは温度特性補償回路の出力端子であ
り、ＶBGR は温度特性補償回路の出力電圧である。FIG. 1 is a configuration diagram of a temperature characteristic compensation circuit according to a first embodiment (corresponding to claim 1). Referring to FIG. 1, VCC is a power supply, I 1 is a first constant current source, and I 2 is a second constant current source. R 2 is a second resistor connected to the output terminal of the first constant current source (I 1 ), R 1 has one end connected to the second resistor,
The other end is a first resistor connected to ground (GND). Q 1 has a collector connected to the output terminal of the first constant current source (I 1 ), a base connected to a connection point between the resistors (R 1 ) and (R 2 ), and an emitter connected to the ground. (GND) is a first NPN transistor. Q 2 is a collector connected to the power supply (VCC), the base is connected to a first output terminal of the constant current source I 1 above, the emitter is connected via a second constant current source (I 2) Ground (GND) is the second NPN transistor. OUT is an output terminal of the temperature characteristic compensation circuit, and V BGR is an output voltage of the temperature characteristic compensation circuit.
【００２３】つぎに、図１の温度特性補償回路の動作に
ついて説明する。第１の定電流源（Ｉ1 ）の出力端子の
電圧（ＶA ）は、Next, the operation of the temperature characteristic compensation circuit of FIG. 1 will be described. The voltage (V A ) at the output terminal of the first constant current source (I 1 ) is
【００２４】[0024]
【数４】 (Equation 4)
【００２５】但し、 ＶBE（Ｑ1 ）：第１のトランジスタ（Ｑ1 ）のベース・
エミッタ間電圧 ところで、出力電圧ＶBGR は、[0025] However, V BE (Q 1): the base of the first transistor (Q 1)
By the way, the output voltage V BGR is
【００２６】[0026]
【数５】 (Equation 5)
【００２７】但し、 ＶBE（Ｑ2 ）：第１のトランジスタ（Ｑ2 ）のベース・
エミッタ間電圧 また、Here, V BE (Q 2 ): the base of the first transistor (Q 2 )
Emitter voltage
【００２８】[0028]
【数６】 (Equation 6)
【００２９】但し、 Ｔ，ｋ，ｑ，ＩS の説明は式（２）または（３）の場合
と同一である。 ＩEQ1 ：第１のトランジスタ（Ｑ1 ）のエミッタ電流 ＩEQ2 ：第２のトランジスタ（Ｑ2 ）のエミッタ電流 したがって、However, the description of T, k, q, I S is the same as in the case of equation (2) or (3). I EQ1 : emitter current of the first transistor (Q 1 ) I EQ2 : emitter current of the second transistor (Q 2 )
【００３０】[0030]
【数７】 (Equation 7)
【００３１】よって、回路定数（Ｒ1 ），（Ｒ2 ）の選
定と定電流源（Ｉ1 ），（Ｉ2 ）の電流値の選定による
エミッタ電流（ＩEQ1 ），（ＩEQ2 ）の調整とによっ
て、負の温度特性を有する第１項と正の温度特性を有す
る第２項とが相殺して温度特性が補償された（ＶBGR ）
を得ることができ、しかも、ＶBGR の値を従来技術の場
合の１０％以下に低減することができ、温度特性補償回
路を動作させるのに必要な電源電圧の値を大幅に低減す
ることができる。Therefore, adjustment of the emitter currents (I EQ1 ) and (I EQ2 ) by selecting the circuit constants (R 1 ) and (R 2 ) and the current values of the constant current sources (I 1 ) and (I 2 ). As a result, the first term having a negative temperature characteristic and the second term having a positive temperature characteristic cancel each other, and the temperature characteristic is compensated (V BGR ).
And the value of V BGR can be reduced to 10% or less of that of the prior art, and the value of the power supply voltage required for operating the temperature characteristic compensating circuit can be greatly reduced. it can.
【００３２】図２は第２実施例（請求項３に対応）に係
る温度特性補償回路の構成図である。本実施例は第１実
施例における定電流源の具体例を示すものである。 図２参照 図において、Ｑ5 ・Ｑ6 はカレントミラー回路（ＣＭ
１）を構成するトランジスタであり、このカレントミラ
ー回路（ＣＭ１）の第１の端子は電源（ＶＣＣ）に接続
され、第２の端子は第２の抵抗（Ｒ2 ）に接続され、第
３の端子は抵抗（Ｒ3 ）に接続されている。この抵抗
（Ｒ3 ）は他端がグランド（ＧＮＤ）に接続されてい
る。また、Ｑ7 ・Ｑ8 はカレントミラー回路（ＣＭ２）
を構成するトランジスタである。このカレントミラー回
路（ＣＭ２）の第１の端子はグランド（ＧＮＤ）に接続
され、第２の端子は第２のトランジスタ（Ｑ2 ）のエミ
ッタに接続され、第３の端子はトランジスタ（Ｑ4 ）の
コレクタに接続されている。トランジスタ（Ｑ4 ）のエ
ミッタは電源（ＶＣＣ）に接続され、ベースは上記のカ
レントミラー回路（ＣＭ１）のトランジスタ（Ｑ5 ）・
（Ｑ6 ）のベースに接続されている。他の符号の説明は
第１実施例の場合と同一である。FIG. 2 is a configuration diagram of a temperature characteristic compensation circuit according to a second embodiment (corresponding to claim 3). This embodiment shows a specific example of the constant current source in the first embodiment. Referring to FIG. 2, Q 5 and Q 6 are current mirror circuits (CM
The current mirror circuit (CM1) has a first terminal connected to a power supply (VCC), a second terminal connected to a second resistor (R 2 ), and a third transistor. The terminal is connected to a resistor (R 3 ). The other end of the resistor (R 3 ) is connected to the ground (GND). In addition, Q 7 · Q 8 is a current mirror circuit (CM2)
Are transistors. A first terminal of the current mirror circuit (CM2) is connected to the ground (GND), a second terminal is connected to the emitter of the second transistor (Q 2 ), and a third terminal is the transistor (Q 4 ). Connected to the collector. The emitter of the transistor (Q 4 ) is connected to the power supply (VCC), and the base is the transistor (Q 5 ) of the current mirror circuit (CM1).
(Q 6 ) is connected to the base. The description of the other symbols is the same as that of the first embodiment.
【００３３】つぎに、本実施例の動作について説明す
る。こゝで、トランジスタの電流増幅率（ｈFE）は十分
高いものとする。電源電圧値と抵抗（Ｒ3 ）とによって
定まる電流（ｉ）がトランジスタ（Ｑ5 ）のエミッタに
流れると、トランジスタ（Ｑ6）のエミッタにもこの電
流（ｉ）と同等値の定電流が流れる。そして、トランジ
スタ（Ｑ4 ）のエミッタにも電流（ｉ）と同等値の定電
流が流れ、この電流はトランジスタ（Ｑ8 ）のエミッタ
に流れるので、トランジスタ（Ｑ7 ）のエミッタにも同
等値の定電流が流れることになる。したがって、第２の
トランジスタ（Ｑ 2 ）のエミッタに電流（ｉ）と同等値
の定電流が流れる。上記以外の動作の説明は第１実施例
の場合と同一なので省略する。Next, the operation of this embodiment will be described.
You. Here, the current amplification factor (hFE) Is enough
To be high. Power supply voltage and resistance (RThree) And by
The determined current (i) is the transistor (QFive) For the emitter
When flowing, the transistor (Q6)
A constant current having the same value as the current (i) flows. And the transi
Star (QFour) Also has a constant current equivalent to the current (i)
Current flows and this current flows through the transistor (Q8) Emitter
Flows through the transistor (Q7Same for emitters
An equivalent constant current will flow. Therefore, the second
Transistor (Q Two) Emitter has the same value as current (i)
Constant current flows. The description of the operation other than the above is described in the first embodiment.
It is omitted because it is the same as the case of.
【００３４】図３は第３実施例（請求項４に対応）に係
る温度特性補償回路の構成図である。本実施例は第１実
施例における定電流源の別の具体例を示すものである。 図３参照 図において、第３のトランジスタ（Ｑ3 ）はコレクタが
第２のトランジスタ（Ｑ2 ）のエミッタに接続され、ベ
ースは第１のトランジスタ（Ｑ1 ）のベースに接続さ
れ、エミッタはグランド（ＧＮＤ）に接続されており、
第１実施例における第２の定電流源を構成するものであ
る。本実施例においては、第１のトランジスタ（Ｑ1 ）
は上記の第３のトランジスタ（Ｑ3 ）と同等のトランジ
スタをＮ個並列接続して構成されており、また、第２の
トランジスタ（Ｑ2 ）は上記の第３のトランジスタ（Ｑ
3 ）と同等のトランジスタをＭ個並列接続して構成され
ている。その他の符号の説明は第２実施例の場合と同一
である。FIG. 3 is a block diagram of a temperature characteristic compensation circuit according to a third embodiment (corresponding to claim 4). This embodiment shows another specific example of the constant current source in the first embodiment. Referring to FIG. 3, in the third transistor (Q 3 ), the collector is connected to the emitter of the second transistor (Q 2 ), the base is connected to the base of the first transistor (Q 1 ), and the emitter is ground. (GND)
This constitutes a second constant current source in the first embodiment. In this embodiment, the first transistor (Q 1 )
Is configured by connecting N transistors equivalent to the third transistor (Q 3 ) in parallel, and the second transistor (Q 2 ) is connected to the third transistor (Q 3 ).
3 ) M transistors equivalent to those in 3 ) are connected in parallel. The description of the other symbols is the same as that of the second embodiment.
【００３５】つぎに、本実施例の動作について説明す
る。第１、第２及び第３のトランジスタのそれぞれのベ
ース・エミッタ間電圧（ＶBE（Ｑ1 ）），（Ｖ
BE（Ｑ2 ））及び（ＶBE（Ｑ3 ））はつぎのとおりであ
る。Next, the operation of this embodiment will be described. The respective base-emitter voltages (V BE (Q 1 )), (V
BE (Q 2 )) and (V BE (Q 3 )) are as follows.
【００３６】[0036]
【数８】 (Equation 8)
【００３７】但し、Ｔ，ｋ，ｑ，ＩS ，ＩEQ1 ，ＩEQ2
の説明は式（８）または（９）の場合と同一である。However, T, k, q, I S , I EQ1 and I EQ2
Is the same as in the case of equation (8) or (9).
【００３８】ＩEQ3 ：第３のトランジスタ（Ｑ3 ）のエ
ミッタ電流 また、ＶBE（Ｑ1 ）＝ＶBE（Ｑ3 ）であるから ＩEQ1 ＝Ｎ・ＩEQ3 ・・・・・（14） したがって、I EQ3 : emitter current of the third transistor (Q 3 ) Also, since V BE (Q 1 ) = V BE (Q 3 ), I EQ1 = N · I EQ3 (14) Therefore,
【００３９】[0039]
【数９】 (Equation 9)
【００４０】式（14）とＩEQ2 ＝ＩEQ3 とからFrom equation (14) and I EQ2 = I EQ3
【００４１】[0041]
【数１０】 (Equation 10)
【００４２】回路定数Ｒ1 ・Ｒ2 とトランジスタ比Ｍの
選定によって負の温度特性を有する第１項と正の温度特
性を有する第２項とが相殺して、温度変化に対して補償
された出力電圧（ＶBGR ）を得ることができ、しかも、
出力電圧（ＶBGR ）の値を従来技術の場合の１０％以下
に低減することができ、温度特性補償回路用電源電圧の
値を大幅に低減することができる。By selecting the circuit constants R 1 and R 2 and the transistor ratio M, the first term having a negative temperature characteristic and the second term having a positive temperature characteristic cancel each other out, and the temperature change is compensated. Output voltage (V BGR ) can be obtained, and
The value of the output voltage (V BGR ) can be reduced to 10% or less of that of the prior art, and the value of the power supply voltage for the temperature characteristic compensation circuit can be greatly reduced.
【００４３】式（15）と上記の式（10）との比較から明
瞭なように、本実施例は第１実施例より出力電圧（Ｖ
BGR ）の設定が容易である。As is clear from the comparison between the equation (15) and the equation (10), the present embodiment is different from the first embodiment in the output voltage (V
BGR ) is easy to set.
【００４４】[0044]
【発明の効果】以上説明したとおり、本発明に係る温度
特性補償回路においては、第１の定電流源の出力端子に
第１の抵抗と第２の抵抗の直列回路の一端が接続され、
他端はグランドに接続され、上記の第１の定電流源の出
力端子に第１のトランジスタのコレクタが接続され、こ
のトランジスタのベースは第１の抵抗と第２の抵抗の接
続点に接続され、エミッタはグランドに接続され、第２
のトランジスタのコレクタは電源に接続され、ベースは
第１の定電流源の出力端子に接続され、エミッタは第２
の定電流源を介してグランドに接続されており、第２の
トランジスタのエミッタと第２の定電流源の接続点に出
力端子が設けられているので、この温度特性補償回路の
出力電圧は、第１の抵抗と第２の抵抗の値を選択し、ま
た、定電流源の電流値を調整することによって、従来技
術の場合の出力電圧の１０％以下に大幅に低減すること
ができ、しかも、温度変化に対する補償がなされている
出力電圧を得ることができる。As described above, in the temperature characteristic compensating circuit according to the present invention, one end of the series circuit of the first resistor and the second resistor is connected to the output terminal of the first constant current source,
The other end is connected to the ground, the collector of the first transistor is connected to the output terminal of the first constant current source, and the base of the transistor is connected to the connection point of the first and second resistors. , The emitter is connected to ground and the second
The transistor has a collector connected to the power supply, a base connected to the output terminal of the first constant current source, and an emitter connected to the second constant current source.
And the output terminal is provided at the connection point between the emitter of the second transistor and the second constant current source, the output voltage of this temperature characteristic compensation circuit is: By selecting the values of the first resistor and the second resistor and adjusting the current value of the constant current source, the output voltage can be greatly reduced to 10% or less of the output voltage in the prior art, and Thus, it is possible to obtain an output voltage which is compensated for a temperature change.
【００４５】したがって、本発明は電源電圧が低い半導
体集積回路においても動作可能な温度特性補償回路を提
供することができる。Therefore, the present invention can provide a temperature characteristic compensating circuit which can operate even in a semiconductor integrated circuit having a low power supply voltage.
【図１】本発明の第１実施例に係る温度特性補償回路の
構成図である。FIG. 1 is a configuration diagram of a temperature characteristic compensation circuit according to a first embodiment of the present invention.
【図２】本発明の第２実施例に係る温度特性補償回路の
構成図である。FIG. 2 is a configuration diagram of a temperature characteristic compensation circuit according to a second embodiment of the present invention.
【図３】本発明の第３実施例に係る温度特性補償回路の
構成図である。FIG. 3 is a configuration diagram of a temperature characteristic compensation circuit according to a third embodiment of the present invention.
【図４】従来技術に係る温度特性補償回路の構成図であ
る。FIG. 4 is a configuration diagram of a temperature characteristic compensation circuit according to the related art.
ＶＣＣ 電源 Ｉ1 第１の定電流源 Ｉ2 第２の定電流源 Ｑ1 第１のＮＰＮトランジスタ Ｑ2 第２のＮＰＮトランジスタ Ｑ3 第３のＮＰＮトランジスタ Ｑ4 〜Ｑ8 トランジスタ Ｒ1 第１の抵抗 Ｒ2 第２の抵抗 Ｒ3 抵抗 ＧＮＤ グランド ＶBGR 出力電圧 ＯＵＴ 出力端子 ＩEQ11 トランジスタＱ11のエミッタ電流 ＩEQ12 トランジスタＱ12のエミッタ電流 △ＶBE 抵抗Ｒ13の両端電圧 Ｉ 定電流源VCC power supply I 1 first constant current source I 2 second constant current source Q 1 first NPN transistor Q 2 second NPN transistor Q 3 third NPN transistor Q 4 to Q 8 transistor R 1 first the voltage across I constant current source resistor R 2 the second resistor R 3 resistor GND ground V BGR output voltage OUT emitter current of the output terminal I EQ11 emitter current I EQ12 transistor Q 12 of the transistor Q 11 △ V BE resistor R 13
Claims (4)
２の抵抗（Ｒ2 ）が接続され、該第２の抵抗（Ｒ2 ）に
直列に第１の抵抗（Ｒ1 ）が接続され、該第１の抵抗
（Ｒ1 ）の他端はグランド（ＧＮＤ）に接続され、前記
第１の定電流源（Ｉ1 ）の出力端子は第１のＮＰＮトラ
ンジスタ（Ｑ1 ）のコレクタに接続され、前記第１の抵
抗（Ｒ1 ）と第２の抵抗（Ｒ2 ）の接続点は前記第１の
ＮＰＮトランジスタ（Ｑ1 ）のベースに接続され、前記
第１のＮＰＮトランジスタ（Ｑ1）のエミッタはグラン
ド（ＧＮＤ）に接続され、前記第１の定電流源（Ｉ1 ）
の出力端子は第２のＮＰＮトランジスタ（Ｑ2 ）のベー
スに接続され、前記第２のＮＰＮトランジスタ（Ｑ2 ）
のコレクタは電源（ＶＣＣ）に接続され、エミッタは第
２の定電流源（Ｉ2 ）を介してグランド（ＧＮＤ）に接
続され、前記第２のＮＰＮトランジスタ（Ｑ2 ）のエミ
ッタと第２の定電流源（Ｉ2 ）の接続点に出力端子が設
けられてなることを特徴とする温度特性補償回路。1. A first constant current source (I 1) second resistor to the output terminal of the (R 2) is connected, a first resistor in series with the second resistor (R 2) (R 1 ) Is connected, the other end of the first resistor (R 1 ) is connected to ground (GND), and the output terminal of the first constant current source (I 1 ) is a first NPN transistor (Q 1 ). And a connection point between the first resistor (R 1 ) and the second resistor (R 2 ) is connected to the base of the first NPN transistor (Q 1 ), and the first NPN transistor (Q 1 ) The emitter of (Q 1 ) is connected to ground (GND), and the first constant current source (I 1 )
Is connected to the base of a second NPN transistor (Q 2 ), and the second NPN transistor (Q 2 )
Is connected to a power supply (VCC), the emitter is connected to ground (GND) via a second constant current source (I 2 ), and the emitter of the second NPN transistor (Q 2 ) and the second An output terminal is provided at a connection point of the constant current source (I 2 ).
ミラー回路よりなり、該カレントミラー回路の第１の端
子は電源（ＶＣＣ）に接続され、第２の端子は前記第２
の抵抗（Ｒ2 ）に接続され、前記カレントミラー回路の
第３の端子は抵抗（Ｒ3 ）を介してグランド（ＧＮＤ）
に接続されてなることを特徴とする請求項１記載の温度
特性補償回路。2. The first constant current source (I 1 ) comprises a current mirror circuit, a first terminal of the current mirror circuit is connected to a power supply (VCC), and a second terminal is connected to the second terminal.
Of being connected to a resistor (R 2), the ground a third terminal of said current mirror circuit via a resistor (R 3) (GND)
2. The temperature characteristic compensating circuit according to claim 1, wherein the temperature characteristic compensating circuit is connected to the temperature characteristic compensating circuit.
ミラー回路よりなり、該カレントミラー回路の第１の端
子はグランド（ＧＮＤ）に接続され、第２の端子は前記
第２のＮＰＮトランジスタ（Ｑ2 ）のエミッタに接続さ
れ、第３の端子はＰＮＰトランジスタ（Ｑ4 ）のコレク
タに接続され、前記ＰＮＰトランジスタ（Ｑ4 ）のエミ
ッタは電源（ＶＣＣ）に接続され、ベースは前記第１の
定電流源（Ｉ1 ）を構成するカレントミラー回路のトラ
ンジスタのベースに接続されてなることを特徴とする請
求項２記載の温度特性補償回路。3. The second constant current source (I 2 ) comprises a current mirror circuit, a first terminal of the current mirror circuit is connected to ground (GND), and a second terminal is connected to the second terminal. connected to the emitter of the NPN transistor (Q 2), third terminal is connected to the collector of the PNP transistor (Q 4), the emitter of the PNP transistor (Q 4) is connected to the power supply (VCC), the base is the 3. A temperature characteristic compensating circuit according to claim 2, wherein said temperature characteristic compensating circuit is connected to a base of a transistor of a current mirror circuit constituting said first constant current source (I 1 ).
のＮＰＮトランジスタ（Ｑ2 ）のエミッタにコレクタが
接続され、前記第１のＮＰＮトランジスタ（Ｑ1 ）のベ
ースにベースが接続され、グランド（ＧＮＤ）にエミッ
タが接続されてなる第３のＮＰＮトランジスタ（Ｑ3 ）
をもって構成されてなることを特徴とする請求項１記載
の温度特性補償回路。4. The second constant current source (I 2 ) is connected to the second constant current source (I 2 ).
A collector is connected to the emitter of the NPN transistor (Q 2 ), a base is connected to the base of the first NPN transistor (Q 1 ), and an emitter is connected to the ground (GND). Q 3)
2. The temperature characteristic compensating circuit according to claim 1, wherein the temperature characteristic compensating circuit comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185258A JP2727389B2 (en) | 1992-07-13 | 1992-07-13 | Temperature characteristic compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185258A JP2727389B2 (en) | 1992-07-13 | 1992-07-13 | Temperature characteristic compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0626880A JPH0626880A (en) | 1994-02-04 |
| JP2727389B2 true JP2727389B2 (en) | 1998-03-11 |
Family
ID=16167677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4185258A Expired - Fee Related JP2727389B2 (en) | 1992-07-13 | 1992-07-13 | Temperature characteristic compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727389B2 (en) |
-
1992
- 1992-07-13 JP JP4185258A patent/JP2727389B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0626880A (en) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646518A (en) | PTAT current source | |
| WO1982001105A1 (en) | Current source with modified temperature coefficient | |
| US6765431B1 (en) | Low noise bandgap references | |
| JPH05150848A (en) | Power supply circuit | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| JPS6155288B2 (en) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0537260A (en) | Current mirror circuit | |
| JPS5894019A (en) | Band gap regulator | |
| JP2727389B2 (en) | Temperature characteristic compensation circuit | |
| JP2625552B2 (en) | Filter circuit | |
| JPWO2002031968A1 (en) | High frequency amplifier | |
| JP2778781B2 (en) | Threshold voltage generation circuit | |
| JPS6154286B2 (en) | ||
| JPH11205045A (en) | Current supplying circuit and bias voltage circuit | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| JP4239227B2 (en) | Constant voltage circuit | |
| JP3105716B2 (en) | Current mirror circuit | |
| JP2754824B2 (en) | Constant voltage circuit | |
| JP2007019850A (en) | Dc offset canceling circuit and display device using this | |
| JP3398907B2 (en) | Bias current control device | |
| JP2629234B2 (en) | Low voltage reference power supply circuit | |
| JP3082247B2 (en) | Constant voltage circuit | |
| JP3036084B2 (en) | Constant voltage circuit | |
| JP2581163B2 (en) | Direct connection type amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| LAPS | Cancellation because of no payment of annual fees |