JP2724104B2 - Programmable input circuit - Google Patents
Programmable input circuitInfo
- Publication number
- JP2724104B2 JP2724104B2 JP6012326A JP1232694A JP2724104B2 JP 2724104 B2 JP2724104 B2 JP 2724104B2 JP 6012326 A JP6012326 A JP 6012326A JP 1232694 A JP1232694 A JP 1232694A JP 2724104 B2 JP2724104 B2 JP 2724104B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- terminal
- pull
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プログラマブル・ロジ
ック・デバイス等の集積回路の入力端子に接続され、外
部回路に合わせたプルアップ回路やプルダウン回路また
は終端回路をプログラマブルに、集積回路の中に実現す
ることができるプログラマブル入力回路に関するもので
ある。
【０００２】
【従来の技術】従来より、ユーザーがアプリケーション
対応の論理機能を手元で高集積度に実現する集積回路
（ＩＣ）として、ＰＬＤ（プログラマブル・ロジック・
デバイス）等が使用されている。ＰＬＤは複数のプログ
ラマブルな論理要素を含み、さらにプログラマブルな配
線によって、各論理要素の入出力が任意に結線できるよ
うになっている。このＰＬＤに対する外部回路からの入
力信号は、一般に上記論理要素のプログラマブルな回路
部分（例えばＡＮＤ平面など）の決められた入力端子に
直接入力されている。
【０００３】このようなＰＬＤの入力端子において、例
えばスイッチ接点回路や高速な信号を扱う回路などのよ
うに外部回路によっては、入力信号を正しくＰＬＤ内部
に伝達するために、その外部回路に応じてプルアップ回
路やプルダウン回路あるいは終端回路等を、入力回路と
して設けなければならない場合がある。従来は、ＰＬＤ
の入力回路の形式を変更することは不可能であったた
め、ＰＬＤの外部にその入力回路を追加して設けてい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の技術におけるプログラマブル・ロジック・デバイス
（ＰＬＤ）では、スイッチ接点回路や高速な信号を扱う
回路などの外部回路に対するプルアップ回路や終端回路
等の入力回路を、ＰＬＤを形成するＬＳＩ（大規模集積
回路）の外部に設けなければならないため、実装効率が
低下するとともに、実装部品点数が増加する。このた
め、ＰＬＤを使用する装置の小型化，コスト低減を図る
うえで不適切であった。また、ＰＬＤのような集積回路
は、本来、広範囲な用途に対応し回路素子や実装を変え
ることなくユーザーが手元で任意の論理機能を実現でき
るという利便性を有することを特徴とするものである
が、種々の外部回路からの入力形態に応じて、対応する
入力回路をＰＬＤ等の集積回路の外部に設けることは、
その利便性を損なうものであった。
【０００５】本発明は、上記問題点を解決するために創
案されたもので、外部回路に合わせたプルアップ回路や
プルダウン回路あるいは終端回路等の入力回路を集積回
路内部にプログラマブルに実現することができるプログ
ラマブル入力回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のプログラマブル入力回路の第１の構成は、
集積回路の入力端子に接続される入力回路であって、上
記入力端子に入力を接続したインバータと、このインバ
ータの出力を接続した出力端子と、プルアップ回路およ
びプルダウン回路および終端回路を構成し得る抵抗値を
持つ複数の抵抗素子と、上記インバータ出力のフィード
バック入力のある１個以上のトランジスタと、上記トラ
ンジスタおよび抵抗素子のそれぞれに直列に接続した複
数のプログラマブルなスイッチ素子とを備え、上記スイ
ッチ素子をプログラミングすることにより上記トランジ
スタおよび抵抗素子を上記入力端子と第１の電源端子ま
たは第２の電源端子の間に任意に接続可能にし、上記プ
ルアップ回路およびプルダウン回路および終端回路の任
意の一つを形成することを特徴とする。同じく、本発明
のプログラマブル入力回路の第２の構成は、上記の第１
の構成において、インバータ出力のフィードバック入力
のある１個以上のトランジスタは、一端を第１の電源端
子に接続したｐチャンネルＭＯＳトランジスタ、および
一端を第２の電源端子に接続したｎチャンネルＭＯＳト
ランジスタの一方または双方であることを特徴とする請
求項１に記載のプログラマブル入力回路。 同じく、本発
明のプログラマブル入力回路の第３の構成は、上記の第
１、第２の構成において、集積回路がプログラマブル・
ロジック・デバイスであることを特徴とする。
【０００７】
【作用】本発明は、プルアップ回路，プルダウン回路，
終端回路等を形成し得る複数の抵抗素子、およびインバ
ータ出力のフィードバック入力のあるトランジスタを予
め集積回路中にスイッチ素子を介してその接続／非接続
がプログラマブルに設定できるように設けておく。この
スイッチ素子のプログラミングにより、外部回路に合わ
せてプログラマブルに最適な入力回路を実現し、外付け
の入力回路を省略可能にして、実装密度の向上と部品点
数の削減を図り、装置の小型化とコスト低減を可能にす
るとともに、回路素子や実装を変えることなくユーザー
が手元でアプリケーション対応の回路が組めるというＰ
ＬＤのような集積回路が持つ利便性を向上させる。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【０００９】図１は本発明の一実施例を示す回路図であ
る。本実施例は、入力端子１と、入力端子１に入力を接
続したインバータ２と、インバータ２の出力を接続した
出力端子３と、一端をそれぞれ第１の電源端子（例えば
十回路電源）４に接続した抵抗素子Ｒ１，Ｒ２と、一端
をそれぞれ第２の電源端子（例えばグランド）５に接続
した抵抗素子Ｒ３，Ｒ４と、ソースを第１の電源端子４
に接続したｐチャンネルＭＯＳ形電界効果トランジスタ
６と、ソースを第２の電源端子５に接続したｎチャンネ
ルＭＯＳ形電界効果トランジスタ７と、各抵抗素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４および各トランジスタ６，７の
ドレインのそれぞれに直列に接続して入力端子１に接続
したプログラマブルなスイッチ素子Ｓ１，Ｓ２，Ｓ３，
Ｓ４，Ｓ５，Ｓ６とから成る。トランジスタ６，７のゲ
ートにはインバータ２の出力が接続されフィードバック
されている。抵抗素子Ｒ１，Ｒ３はＲ２，Ｒ４に比べて
小さい値とし、抵抗素子Ｒ２，Ｒ４はＲ１，Ｒ３に比べ
て大きい値とする。
【００１０】図２はプログラマブルなスイッチ素子の構
成例を示す説明図で、図１の記号との対応も示してい
る。等号の左側が記号を示し、右側が実際の構成を示
す。スイッチ素子Ｓは、ｎチャンネルＭＯＳ形電界効果
トランジスタ８により形成され、配線９,９′の間に介設
される。このトランジスタ８のゲート入力はプログラマ
ブルな記憶素子（例えばＰＲＯＭ）１０から与えられ、
ゲート入力がハイレベルのときトランジスタ８がオンと
なって接続状態となり、ローレベルのときオフとなって
非接続状態となる。
【００１１】以下、以上の構成による実施例により実現
した入力回路の構成例を示して、その動作を説明する。
なお、各回路図においてスイッチ素子は省略し、そのス
イッチ素子で結線された状態を示す。
【００１２】図３は一端をグランドに接続したスイッチ
接点ＳＷ1を入力する場合に好適なプルアップ回路を示
す図である。この入力回路は、抵抗素子Ｒ1を入力端子
１に接続する。スイッチ接点ＳＷ1が閉じた場合、抵抗
素子Ｒ1からその接点の接触を保証し得るのに充分な電
流を流して、ローレベルをインバータ２に入力する。こ
のとき出力端子３は反転されてハイレベルとなる。次
に、スイッチ接点ＳＷ1が開くと、入力端子１は抵抗素
子Ｒ1で第１の電源端子４にプルアップされてハイレベ
ルが与えられ、出力端子３は反転されてローレベルとな
る。本入力回路は上記スイッチ接点ＳＷ1がオープンド
レイン又はオープンコレクタ回路であっても適用可能で
ある。
【００１３】図４は一端を＋電源に接続したスイッチ接
点ＳＷ2を入力する場合に好適なプルダウン回路を示す
図である。この入力回路は、抵抗素子Ｒ3を入力端子１に
接続する。スイッチ接点ＳＷ2が閉じた場合、抵抗素子
Ｒ3からその接点の接触を保証し得るのに充分な電流を
流して、グランド端子５の間に電圧降下を生じさせ、ハ
イレベルをインバータ２に入力する。このとき出力端子
３は反転されてローレベルとなる。次に、スイッチ接点
ＳＷ2が開くと、入力端子１は抵抗素子Ｒ3でグランド端
子５にプルダウンされてローレベルが与えられ、出力端
子３は反転されてハイレベルとなる。本入力回路は上記
スイッチ接点ＳＷ2がオープンドレイン又はオープンコ
レクタ回路であっても適用可能である。
【００１４】図５は外部回路がグランドに接続されたオ
ープンコレクタやオープンドレイン等である場合に好適
なプルアップ回路を示す図である。トランジスタＴｒ1
がオフとなった場合、入力端子１は抵抗素子Ｒ2により
第１の電源端子４にプルアップされて、インバータ２に
ハイレベルが入力されるが、抵抗素子Ｒ2はトランジス
タＴｒ1がオンとなったときの消費電力を小さくするた
めに抵抗値を大きく設定するため、入力端子１のライン
はそのままではハイインピーダンスとなってノイズが乗
り易い。そこで、このインピーダンスを低くしてノイズ
マージンを高めるために、トランジスタ６を入力端子１
に接続する。ｐチャンネルＭＯＳ形電界効果トランジス
タ６の制御入力であるゲートへの入力は、インバータ２
で反転されてローレベルとなっている。従って、トラン
ジスタ６は第１の電源端子４に対してオンになり、入力
端子１のラインは低インピーダンスとなる。次に外部回
路のトランジスタＴｒ1がオンとなった場合、インバー
タ２にはローレベルが入力され、出力端子１３は反転さ
れてハイレベルとなる。従って、トランジスタ６のゲー
トへの入力は、ハイレベルとなり、ｐチャンネルＭＯＳ
形電界効果トランジスタ６は第１の電源端子４に対して
オフになる。しかし、このとき入力端子１のラインは、
外部回路のトランジスタＴｒ1がオン状態であるため、
低インピーダンスとなっていてノイズは乗りにくい。本
入力回路は上記オープンコレクタ又はオープンドレイン
トランジスタＴｒ1がスイッチ接点であっても適用可能
である。
【００１５】図６は外部回路が第１の電源等に接続され
たオープンコレクタやオープンドレインまたはエミッタ
フォロワ等である場合に好適なプルダウン回路を示す図
である。トランジスタＴｒ2がオフとなった場合、入力
端子１は抵抗素子Ｒ4により第２の電源端子（グラン
ド）５にプルダウンされて、インバータ２にローレベル
が入力されるが、抵抗素子Ｒ4はトランジスタＴｒ2がオ
ンになったときの消費電力を小さくするために抵抗値を
大きく設定するため、入力端子１のラインにはそのまま
ではハイインピーダンスとなってノイズが乗り易い。そ
こで、このインピーダンスを低くしてノイズマージンを
高めるために、トランジスタ７を入力端子１に接続す
る。トランジスタ７の制御入力であるゲートへの入力
は、インバータ２で反転されてハイレベルとなってい
る。従って、ｎチャンネルＭＯＳ形電界効果トランジス
タ７は第２の電源端子５に対してオンになり、入力端子
１のラインは低インピーダンスとなる。次に外部回路の
トランジスタＴｒ2がオンとなった場合、抵抗素子Ｒ4に
電流が流れてインバータ２にはハイレベルが入力され、
出力端子１３は反転されてローレベルとなる。従ってト
ランジスタ７のゲートへの入力はローレベルとなり、ｎ
チャンネルＭＯＳ形電界効果トランジスタ７は第２の電
源端子５に対してオフになる。しかし、このとき入力端
子１のラインは、外部回路のトランジスタＴｒ2がオン
状態であるため、低インピーダンスとなっていてノイズ
は乗りにくい。
【００１６】図７は高速な信号の伝達距離が比較的長い
場合に好適な入力回路を示す図である。この入力回路は
図３と図４の入力回路におけるプルアップ回路とプルダ
ウン回路に相当する回路の両方を備えたものであるの
で、その構成の説明は省略する。この入力回路では、抵
抗素子Ｒ2，Ｒ4により終端回路を形成して外部回路のイ
ンピーダンスとの整合を図り、信号の反射等を防止して
当該信号を正しく受信できるようにしている。
【００１７】なお、図３，図４，図５，図６，図７とも
説明中の外部回路に用途を限定するものではない。トラ
ンジスタ６，７も他の構造のトランジスタであっても構
わないし、そのトランジスタのオン／オフはトランジス
タの形式に合わせて制御入力により他の素子を介して制
御しても良い。本発明は、ＰＬＤのようなプログラマブ
ルな集積回路に用いた場合に、ユーザーが手元でアプリ
ケーション対応の機能回路が組めるという本来の利便性
を向上させるが、その他の汎用的に用いられる集積回路
に適用した場合にも、同様に利便性を向上させることが
できる。このように、本発明は、その主旨に沿って種々
に応用され、実施態様を取り得るものである。
【００１８】
【発明の効果】以上の説明で明らかなように、本発明の
プログラマブル入力回路によれば、以下のような効果を
奏する。
【００１９】（１）汎用性を有する集積回路の広範囲な
用途に対応して、種々の外部回路に合わせたプルアップ
回路やプルダウン回路あるいは終端回路等の入力回路
を、集積回路の内部にプログラマブルに実現することが
でき、ユーザーが回路素子や実装を変えることなく手元
でアプリケーション対応の回路が組めるというＰＬＤの
ような集積回路が持つ利便性を向上させることができ
る。
【００２０】（２）集積回路の外部に入力回路を設ける
必要がないため、本発明のプログラマブル入力回路を備
えた集積回路を使用すれば、部品点数が削減され、実装
効率が向上するので、装置のコスト低減や小型化が図れ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pull-up circuit, a pull-down circuit, and a termination connected to an input terminal of an integrated circuit such as a programmable logic device and adapted to an external circuit. The present invention relates to a programmable input circuit capable of implementing a circuit in an integrated circuit in a programmable manner. 2. Description of the Related Art Conventionally, PLDs (Programmable Logic Circuits) have been used as integrated circuits (ICs) that enable users to realize logic functions corresponding to applications at a high degree of integration.
Devices) are used. The PLD includes a plurality of programmable logic elements, and the input / output of each logic element can be arbitrarily connected by programmable wiring. An input signal from an external circuit to the PLD is generally directly input to a predetermined input terminal of a programmable circuit portion (for example, an AND plane) of the logic element. [0003] In such an input terminal of the PLD, depending on an external circuit such as a switch contact circuit or a circuit for handling a high-speed signal, for example, in order to correctly transmit the input signal to the inside of the PLD, an input circuit is required in accordance with the external circuit. In some cases, a pull-up circuit, a pull-down circuit, a termination circuit, or the like must be provided as an input circuit. Conventionally, PLD
Since it was impossible to change the type of the input circuit, the input circuit was additionally provided outside the PLD. [0004] However, in the programmable logic device (PLD) in the above-mentioned conventional technology, a pull-up circuit and a termination circuit for an external circuit such as a switch contact circuit and a circuit for handling a high-speed signal are provided. Must be provided outside the LSI (Large Scale Integrated Circuit) forming the PLD, so that the mounting efficiency is reduced and the number of mounted components is increased. For this reason, it has been inappropriate to reduce the size and cost of an apparatus using the PLD. In addition, an integrated circuit such as a PLD is originally characterized by having the convenience that a user can realize an arbitrary logic function at hand without changing circuit elements and mounting, corresponding to a wide range of applications. However, providing a corresponding input circuit outside of an integrated circuit such as a PLD according to an input form from various external circuits,
The convenience was impaired. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is possible to programmatically realize an input circuit such as a pull-up circuit, a pull-down circuit, or a termination circuit according to an external circuit in an integrated circuit. It is an object of the present invention to provide a programmable input circuit that can be used. A first configuration of the programmable input circuit according to the present invention for achieving the above object is as follows.
An input circuit connected to an input terminal of an integrated circuit, the inverter having an input connected to the input terminal, an output terminal connected to an output of the inverter, a pull-up circuit, a pull-down circuit, and a termination circuit. Multiple resistance elements with resistance value and feed of the inverter output
And one or more transistors with a back input, above Symbol tiger
And a plurality of programmable switching element connected in series to each of Njisuta and resistance elements, the transient by programming the switch element
To be connected to any of the static and resistive element between said input terminal and the first power supply terminal or the second power supply terminal, to form any one of the pull-up circuit and a pull-down circuit and the terminal circuit Features. Similarly, the present invention
The second configuration of the programmable input circuit of
In the configuration, the feedback input of the inverter output
One or more transistors have one end connected to the first power supply end.
A p-channel MOS transistor connected to the
N-channel MOS transistor having one end connected to the second power supply terminal
A contractor characterized by one or both of the transistors
The programmable input circuit according to claim 1. Similarly,
The third configuration of the programmable input circuit of FIG.
In the first and second configurations, the integrated circuit is programmable.
It is a logic device. According to the present invention, a pull-up circuit, a pull-down circuit,
A plurality of resistors element capable of forming a termination circuit or the like, and inverter
A transistor having a data output feedback input is provided in the integrated circuit in advance so that connection / non-connection thereof can be programmably set via a switch element. By programming this switch element, an optimal input circuit can be realized in a programmable manner according to the external circuit, and external input circuits can be omitted to improve the mounting density and reduce the number of parts. It enables cost reduction and allows users to assemble application-compatible circuits without changing circuit elements or mounting.
The convenience of an integrated circuit such as an LD is improved. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention. In this embodiment, an input terminal 1, an inverter 2 having an input connected to the input terminal 1, an output terminal 3 having an output connected to the inverter 2, and one end connected to a first power supply terminal (for example, a ten-circuit power supply) 4. The connected resistance elements R 1 , R 2 , the resistance elements R 3 , R 4 having one end connected to a second power supply terminal (for example, ground) 5, and the source connected to the first power supply terminal 4
, An n-channel MOS field-effect transistor 7 having a source connected to the second power supply terminal 5, each of the resistance elements R 1 , R 2 , R 3 , R 4 and each The programmable switch elements S 1 , S 2 , S 3 , connected in series to each of the drains of the transistors 6, 7 and connected to the input terminal 1.
S 4 , S 5 , and S 6 . Feedback output of the inverter 2 is connected to the gate <br/> over preparative transistors 6 and 7
Have been. The resistance elements R 1 and R 3 have a smaller value than R 2 and R 4 , and the resistance elements R 2 and R 4 have a larger value than R 1 and R 3 . FIG. 2 is an explanatory diagram showing an example of the configuration of a programmable switch element, and also shows the correspondence with the symbols in FIG. The left side of the equal sign indicates the symbol, and the right side indicates the actual configuration. The switch element S is formed by an n-channel MOS field effect transistor 8, and is provided between the wirings 9, 9 '. The gate input of the transistor 8 is provided from a programmable storage element (for example, PROM) 10,
When the gate input is at a high level, the transistor 8 is turned on to be connected, and when it is at a low level, it is turned off and is not connected. Hereinafter, the operation of the input circuit realized by the embodiment having the above configuration will be described with reference to an example of the configuration thereof.
In each circuit diagram, a switch element is omitted, and a state where the switch element is connected is shown. [0012] FIG. 3 is a diagram illustrating a preferred pull-up circuit when entering the switch contacts SW 1 connected at one end to ground. The input circuit connects the resistance element R 1 to the input terminal 1. When the switch contacts SW 1 is closed, by applying a sufficient current to the resistive element R 1 may guarantee the contact of the contact, it inputs the low level to the inverter 2. At this time, the output terminal 3 is inverted to a high level. Then, when the switch contacts SW 1 are opened, the input terminal 1 is pulled up has been the high level is applied to the first power supply terminal 4 by the resistance element R 1, the output terminal 3 becomes inverted to a low level. This input circuit is the switch contacts SW 1 is applicable even open drain or open collector circuit. [0013] FIG. 4 is a diagram illustrating a preferred pull-down circuit when entering the switch contacts SW 2 having one end connected to the + power source. The input circuit connects the resistive element R 3 to the input terminal 1. When the switch contacts SW 2 is closed, by applying a sufficient current to the resistive element R 3 may ensure contact of the contacts causes a voltage drop between the ground terminal 5, enter the high level to the inverter 2 I do. At this time, the output terminal 3 is inverted to a low level. Then, opening the switch contacts SW 2, the input terminal 1 is pulled down to a low level is applied to the ground terminal 5 by the resistance element R 3, the output terminal 3 becomes inverted to a high level. This input circuit is the switch contacts SW 2 are applicable even in open drain or open collector circuit. FIG. 5 is a diagram showing a pull-up circuit suitable when the external circuit is an open collector or open drain connected to the ground. Transistor Tr 1
If There turned off, the input terminal 1 is pulled up by the resistor element R 2 to the first power supply terminal 4, but the high level inverter 2 is input, the resistance element R 2 is transistor Tr 1 is turned on and Since the resistance value is set to be large in order to reduce the power consumption when the power supply becomes low, the impedance of the line of the input terminal 1 becomes high impedance as it is, so that noise is liable to be taken. Therefore, in order to lower the impedance and increase the noise margin, the transistor 6 is connected to the input terminal 1.
Connect to The input to the gate, which is the control input of the p-channel MOS type field effect transistor 6, is connected to the inverter 2
Is inverted to a low level. Therefore, the transistor 6 is turned on with respect to the first power supply terminal 4, and the line of the input terminal 1 has a low impedance. Then when the transistor Tr 1 in the external circuit is turned on, the inverter 2 low level is input, the output terminal 13 is inverted by the high level. Therefore, the input to the gate of the transistor 6 becomes high level, and the p-channel MOS
The field effect transistor 6 is turned off with respect to the first power supply terminal 4. However, at this time, the line of the input terminal 1 is
Since the transistor Tr 1 of the external circuit is on,
It is low impedance and noise is hard to ride. This input circuit is the open collector or open drain transistor Tr 1 is applicable even switch contact. FIG. 6 is a diagram showing a pull-down circuit suitable when the external circuit is an open collector, an open drain or an emitter follower connected to a first power supply or the like. When the transistor Tr 2 is turned off, the input terminal 1 is pulled down to the second power supply terminal (ground) 5 by resistance element R 4, although a low level is input to the inverter 2, the resistance element R 4 are transistors Since the resistance value is set to be large in order to reduce the power consumption when Tr 2 is turned on, the line of the input terminal 1 becomes high impedance as it is, and the noise is easily taken. Therefore, in order to lower the impedance and increase the noise margin, the transistor 7 is connected to the input terminal 1. The input to the gate, which is the control input of the transistor 7, is inverted by the inverter 2 and is at a high level. Therefore, the n-channel MOS field effect transistor 7 is turned on with respect to the second power supply terminal 5, and the line of the input terminal 1 has a low impedance. Next, when the transistor Tr 2 of the external circuit is turned on, a current flows through the resistance element R 4 and a high level is input to the inverter 2,
The output terminal 13 is inverted to a low level. Therefore, the input to the gate of the transistor 7 becomes low level, and n
The channel MOS type field effect transistor 7 is turned off with respect to the second power supply terminal 5. However, the line input terminal 1 at this time, since the transistor Tr 2 of the external circuit is in the ON state, the noise is hard ride has become a low impedance. FIG. 7 is a diagram showing an input circuit suitable for a case where the transmission distance of a high-speed signal is relatively long. Since this input circuit includes both the pull-up circuit and the circuit corresponding to the pull-down circuit in the input circuits of FIGS. 3 and 4, the description of the configuration is omitted. In this input circuit, a terminating circuit is formed by the resistance elements R 2 and R 4 to match with the impedance of the external circuit, to prevent signal reflection and the like so that the signal can be correctly received. Note that the use of the external circuits described in FIGS. 3, 4, 5, 6, and 7 is not limited. The transistors 6 and 7 may be transistors having other structures, and the on / off of the transistors may be controlled through another element by a control input according to the type of the transistor. The present invention improves the inherent convenience of allowing a user to assemble a functional circuit corresponding to an application when used in a programmable integrated circuit such as a PLD, but is applicable to other general-purpose integrated circuits. In this case, the convenience can be similarly improved. As described above, the present invention can be applied in various ways according to the gist and can take embodiments. As is apparent from the above description, the programmable input circuit according to the present invention has the following effects. (1) Input circuits such as a pull-up circuit, a pull-down circuit, and a termination circuit adapted to various external circuits can be programmed in the integrated circuit in accordance with a wide range of applications of the versatile integrated circuit. This makes it possible to improve the convenience of an integrated circuit such as a PLD, which allows a user to assemble a circuit corresponding to an application at hand without changing circuit elements and mounting. (2) Since it is not necessary to provide an input circuit outside the integrated circuit, the use of the integrated circuit having the programmable input circuit of the present invention reduces the number of components and improves the mounting efficiency. Cost and size can be reduced.
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図
【図２】プログラマブルなスイッチ素子の説明図
【図３】本実施例によるプルアップ回路の構成例を示す
図
【図４】本実施例によるプルダウン回路の構成例を示す
図
【図５】本実施例による別のプルアップ回路の構成例を
示す図
【図６】本実施例による別のプルダウン回路の構成例を
示す図
【図７】本実施例による終端回路の構成例を示す図
【符号の説明】
１…入力端子
２…インバータ
３…出力端子
４…第１の電源端子
５…第２の電源端子
６，７…トランジスタ
Ｒ1，Ｒ2，Ｒ3，Ｒ4…抵抗素子
Ｓ1，Ｓ2，Ｓ3，Ｓ4，Ｓ5，Ｓ6…スイッチ素子BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing one embodiment of the present invention. FIG. 2 is an explanatory diagram of a programmable switch element. FIG. 3 is a diagram showing a configuration example of a pull-up circuit according to the present embodiment. FIG. 4 is a diagram illustrating a configuration example of a pull-down circuit according to the embodiment; FIG. 5 is a diagram illustrating a configuration example of another pull-up circuit according to the embodiment; FIG. 6 is a configuration example of another pull-down circuit according to the embodiment; FIG. 7 is a diagram showing a configuration example of a termination circuit according to the present embodiment. [Description of References] 1. Input terminal 2. Inverter 3. Output terminal 4. First power supply terminal 5. Second power supply terminal 6. 7 ... transistor R 1, R 2, R 3 , R 4 ... resistance element S 1, S 2, S 3 , S 4, S 5, S 6 ... switching element
Claims (1)
て、 上記入力端子に入力を接続したインバータと、 このインバータの出力を接続した出力端子と、 プルアップ回路およびプルダウン回路および終端回路を
構成し得る抵抗値を持つ複数の抵抗素子と、上記インバータ出力のフィードバック入力のある１個以
上のトランジスタと、 上記トランジスタおよび抵抗素子
のそれぞれに直列に接続した複数のプログラマブルなス
イッチ素子とを備え、 上記スイッチ素子をプログラミングすることにより上記
トランジスタおよび抵抗素子を上記入力端子と第１の電
源端子または第２の電源端子の間に任意に接続可能に
し、 上記プルアップ回路およびプルダウン回路および終端回
路の任意の一つを形成することを特徴とするプログラマ
ブル入力回路。２．インバータ出力のフィードバック入力のある１個以
上のトランジスタは、一端を第１の電源端子に接続した
ｐチャンネルＭＯＳトランジスタ、および一端を第２の
電源端子に接続したｎチャンネルＭＯＳトランジスタの
一方または双方であることを特徴とする請求項１に記載
のプログラマブル入力回路。 ３．集積回路がプログラマブル・ロジック・デバイスで
あることを特徴とする請求項１または請求項２に記載の
プログラマブル入力回路。 (57) [Claims] An input circuit connected to an input terminal of an integrated circuit, the inverter having an input connected to the input terminal, an output terminal connected to an output of the inverter, a pull-up circuit, a pull-down circuit, and a termination circuit. A plurality of resistance elements having a resistance value and at least one resistance element having a feedback input of the inverter output.
Comprising a transistor of the top, and a plurality of programmable switching elements connected to the respective upper Symbol transistor and resistor element in series, the upper Symbol by programming the switch element
To be connected to any of the transistors and resistor elements between said input terminal and the first power supply terminal or the second power supply terminal, to form any one of the pull-up circuit and a pull-down circuit and the terminal circuit Features a programmable input circuit. 2. One or more with feedback input of inverter output
The upper transistor has one end connected to the first power supply terminal
a p-channel MOS transistor and one end connected to a second
Of the n-channel MOS transistor connected to the power supply terminal
2. The method according to claim 1, wherein one or both of them is used.
Programmable input circuit. 3. Integrated circuits are programmable logic devices
The method according to claim 1 or 2, wherein
Programmable input circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6012326A JP2724104B2 (en) | 1994-02-04 | 1994-02-04 | Programmable input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6012326A JP2724104B2 (en) | 1994-02-04 | 1994-02-04 | Programmable input circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249186A Division JP2601486B2 (en) | 1987-10-02 | 1987-10-02 | Programmable input circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0746104A JPH0746104A (en) | 1995-02-14 |
| JP2724104B2 true JP2724104B2 (en) | 1998-03-09 |
Family
ID=11802196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6012326A Expired - Lifetime JP2724104B2 (en) | 1994-02-04 | 1994-02-04 | Programmable input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2724104B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4536274B2 (en) * | 2001-02-02 | 2010-09-01 | サンクス株式会社 | Signal input circuit |
| KR100480612B1 (en) * | 2001-10-19 | 2005-03-31 | 삼성전자주식회사 | Devices and methods for controlling active termination resistors in a memory system |
| JP3608199B2 (en) * | 2001-10-30 | 2005-01-05 | ローム株式会社 | IC interface system and IC |
| KR100464437B1 (en) * | 2002-11-20 | 2004-12-31 | 삼성전자주식회사 | On-Die Termination circuit and method for reducing on-chip DC current and memory system including memory device having the same |
| KR100670699B1 (en) | 2004-11-01 | 2007-01-17 | 주식회사 하이닉스반도체 | Semiconductor memory device with on die termination device |
| JP4638939B2 (en) * | 2006-03-31 | 2011-02-23 | 富士通株式会社 | Threshold correction circuit, circuit and circuit board with threshold correction function |
| JP5709425B2 (en) | 2010-07-27 | 2015-04-30 | シスメックス株式会社 | Reagent for D-dimer measurement |
| EP2599865B1 (en) | 2010-07-30 | 2017-09-27 | Sysmex Corporation | Anti-fdp monoclonal antibody, fdp measurement reagent and reagent kit using same, and fdp measurement method |
| WO2012014996A1 (en) | 2010-07-30 | 2012-02-02 | シスメックス株式会社 | Reagent and reagent kit for measurement of fdp, and measurement method |
| JP6201890B2 (en) * | 2014-05-16 | 2017-09-27 | 株式会社デンソー | Slave communication device and bus communication system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791510A (en) * | 1980-11-28 | 1982-06-07 | Fujitsu Ltd | Liquid phase epitaxially growing method |
| JPS5820980U (en) * | 1981-08-03 | 1983-02-09 | 川崎重工業株式会社 | Motorcycle side stand device |
| JPS58146089A (en) * | 1982-02-24 | 1983-08-31 | Hitachi Ltd | Decoder |
| JPS595948A (en) * | 1982-07-02 | 1984-01-12 | Agency Of Ind Science & Technol | Non-destructive inspection with light irradiation sound source |
| JPS59178022A (en) * | 1983-03-28 | 1984-10-09 | Fujitsu Ltd | Logical signal processing circuit |
-
1994
- 1994-02-04 JP JP6012326A patent/JP2724104B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746104A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136775B1 (en) | Output buffer for reducing switching induced noise | |
| US4797579A (en) | CMOS VLSI output driver with controlled rise and fall times | |
| US4438352A (en) | TTL Compatible CMOS input buffer | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| KR950009087B1 (en) | Output circuit of semiconductor integrated circuit | |
| US5886556A (en) | Low power schmitt trigger | |
| JP2724104B2 (en) | Programmable input circuit | |
| US5598107A (en) | Current switching circuit having reduced current noise operation | |
| US5453705A (en) | Reduced power VLSI chip and driver circuit | |
| KR0143388B1 (en) | Semiconductor integrated circuit | |
| KR970003924A (en) | Semiconductor device | |
| JP2601486B2 (en) | Programmable input circuit | |
| JP3190710B2 (en) | Semiconductor integrated circuit | |
| KR940020690A (en) | Low Power Consumption and High Speed Noah Gate Integrated Circuits | |
| US6563367B1 (en) | Interconnection switch structures | |
| CA1296074C (en) | Fet capacitance driver logic circuit | |
| JP3123599B2 (en) | Semiconductor integrated circuit | |
| JP2855796B2 (en) | Semiconductor output circuit | |
| JPS61274511A (en) | Cmos type semiconductor integrated circuit | |
| KR0155406B1 (en) | Noninverting bi-cmos gates with propagation delays of signal bi-cmos inverter | |
| JP3620975B2 (en) | Semiconductor device | |
| JPH06104732A (en) | Ic output circuit | |
| KR910005793B1 (en) | Buffer for bi-cmos | |
| JPS6348991Y2 (en) | ||
| JP2000165225A (en) | Signal output device and signal output method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |