JP2721335B2 - 画像信号の二次元符号化装置 - Google Patents
画像信号の二次元符号化装置Info
- Publication number
- JP2721335B2 JP2721335B2 JP17080485A JP17080485A JP2721335B2 JP 2721335 B2 JP2721335 B2 JP 2721335B2 JP 17080485 A JP17080485 A JP 17080485A JP 17080485 A JP17080485 A JP 17080485A JP 2721335 B2 JP2721335 B2 JP 2721335B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- mode
- signal
- image
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はフアクシミリや画像電子フアイル等に用いら
れる画像信号の二次元符号化装置に関するものである。 〔従来技術〕 従来のフアクシミリ等の画像伝送装置や近年の光デイ
スクや磁気デイスク等を用いた画像フアイル装置等にお
いては、画像信号を符号化して取扱うことにより、デー
タ量を減少せしめ伝送或いは蓄積動作の高速化、効率化
を計っている。 例えば、フアクシミリの分野においては一般に一次元
符号化としてモデイフアイドハフマン(MH)法,二次元
符号化としてモデイフアイドリード(MR)法,高能率二
次元符号化としてモデイフアイドモデイフアイドリード
(MMR)法が用いられている。 これらMH法,MR法及びMMR法の相互の関係であるがMMR
法はMH法に極めて近い方法を包含するし、又はMR法を一
部修飾したものがMMR法である。 また、符号化の対象とする画像及び符号化法の規則等
はひとことでいえばCCITT(国際電信電話諮問委員会)
の勧告するT4やT6に準拠するものである。 更に上述の符号化法はMMR法については昭和60年3月2
2日の官報(号外第29号)52ページ以下のフアクシミリ
グループ4型装置の推奨通信方式(郵政一九七)の中で
高能率二次元符号化方式として告示されており、MH法は
一次元符号化方式として、又MR法は二次元符号化方式と
して共に昭和56年郵政省告示第1013号に告示されてい
る。 前述した符号化方法のうち、MR法やMMR法の二次元符
号化は符号化すべきラインの画像信号と前ラインの画像
信号の相関関係を判定し、この相関関係に応じたモード
の符号化コードを発生する構成である。従って、相関関
係の判別の後に対応したモードの符号化動作がなされる
ものであるが、例えば、原稿画像を光電的に読取って得
た画像信号を遅延することなく符号化することは難しか
った。 〔目的〕 本発明は以上の点に鑑みてなされたもので、前述した
モデイフアイド・リード符号化又はモデルイフアイド・
モデイフアイド・リード符号化を高速に、且つ、符号化
すべき画像信号の入力に遅延することなく実行可能とす
ることを目的とし、詳しくは、モデイフアイド・リード
符号化又はモデルフアイド・モデイフアイド・リード符
号化により画像信号を符号化する画像信号の二次元符号
化装置において、符号化ラインの画像信号を入力する入
力手段と、先の符号化動作により符号化済の画像信号を
記憶し、参照ラインの画像信号として出力するバツフア
手段と、前記入力手段より入力される符号化ラインの画
像信号の変化点を検出する検出手段と、前記検出手段に
より検出された変化点間の画素数を計数する計数手段
と、前記計数手段の計数結果に基づいて水平モードの画
像コードに含まれるランレングスコードを発生する第1
発生手段と、前記入力手段により入力される符号化ライ
ンの画像信号と前記バツフア手段より出力される参照ラ
インの画像信号との変化点に関する相関関係を監視する
監視手段と、前記監視手段の監視結果に基づいて、パス
モード及び垂直モードの画像モードを発生する第2発生
手段と、前記第1発生手段から発生された水平モードの
ランレングスコード又は第2発生手段から発生されたパ
スモード又は垂直モードの画像コードを出力する出力手
段とを有し、更に、前記第1発生手段からの水平モード
のランレングスコードの発生と同時点で前記第2発生手
段からパスモード又は垂直モードの画像コードが発生さ
れる場合、前記第2発生手段からのパスモード又は垂直
モードの画像コードを選択する選択信号を出力する選択
手段と、前記検出手段により変化点が検出されたとき、
前記第1発生手段からの水平モードのランレングスコー
ドの発生と同時点で前記第2発生手段からパスモード又
は垂直モードの画像コードが発生される場合、前記選択
手段からの選択信号に従って、前記第1発生手段から出
力された水平モードのランレングスコードを無効とし、
前記第2発生手段から発生されたパスモード又は垂直モ
ードの画像コードを前記出力手段から出力せしめる出力
制御手段とを有する画像信号の二次元符号化装置を提供
することを目的とする。 〔実施例〕 本発明を適用した符号化回路の構成例を第1図及び第
2図の回路ブロック図で示す。次いで該実施例の動作を
前記第1図、第2図と第3図〜第5図等を用いて説明す
る。 第1図に於いて121で示す信号は画像スキヤナや画像
フアイル、コンピユータ等の外部機器から供給される符
号化すべき画像信号であり、“0"又は“1"(例えば“0"
=白、“1"=黒画素)の2値信号のシリアル・データと
して与えられる。又、134で示す信号は画像信号121の入
力に同期して外部機器より供給されるクロツクであり、
1画素当り1クロツクとなっている。次に136で示す信
号は同期信号であり、画像信号121の水平区間や垂直区
間等を示す数種の同期信号を示している。 即ち、本実施例では、符号化すべき画像信号121はレ
ーザ・プリンタ等に与えられる信号と同様、各主走査毎
のシリアルな画像信号である走査型画像信号として与え
られるものとする。 次に101はコーデイング・ライン(符号化すべき画像
の主走査方向の1本分)上の実画像の最終画素の次の画
素(=仮想画素)が必ず変化点となるように、強制的に
変化点をつくり出す回路であり、「仮想変化点発生回路
A」と称する。但し、上記「仮想変化点発生回路A」は
コーデイング・ライン上の実画像には何ら変化を与えな
い構造となっている。 102はライン・バツフア・メモリA、103はライン・バ
ツフア・メモリBであり、各々独立に書込み又は読出し
動作が可能なRAM(ランダム・アクセス・メモリ)であ
り、各々コーデイング・ライン1本分の2値画像を記憶
できる容量(主走査画素数)を有する。 又、ライン・バツフア・メモリA102とライン・バツフ
ア・メモリB103は、片方が書込み動作を実行している
時、もう一方は読出し動作を実行する様、制御されてい
る。即ち、これら2つのライン・バツフア・メモリに依
り、一組のダブル・バツフア・メモリを構成している。 111はメモリ・アドレス・カウンタであり、コーデイ
ング・ラインの画素数に対応するクロツク134をカウン
トするカウンタである。該カウンタ111のカウント値
は、メモリ・アドレス信号135として、ライン・バツフ
ア・メモリA102及びライン・バツフア・メモリB103の両
方に共通に与えられる。又、メモリ・アドレス・カウン
タ111はコーデイング・ライン1本毎に初期値に戻り、
カウント動作を繰返す。従って、ライン・バツフア・メ
モリに書込まれた各ラインの2値画像は、新たに入力す
るラインの画像信号121の画素位置に対応づけられて各
画素毎に読出される。 104はセレクタであり、ライン・バツフア・メモリA10
2又はライン・バツフア・メモリB103のうち、どちらか
読出し動作を実行している方から読出しデータを得るべ
くセレクト信号901により選択動作する回路である。こ
のセレクタ104により選択的に得られたデータはリフア
レンス・ライン125として、即ち、コーデイング・ライ
ンの参照用データ(画像)として、次段に与えられる。 105はリフアイレンス・ライン上の実画像の最終画素
とその次の画素(仮想画素)が必ず変化点となる様に強
制的に変化点をつくり出す回路で「仮想変化点発生回路
B」と称する。 但し、仮想変化点発生回路B105はリフアレンス・ライ
ン上の実画像には何ら変化を与えない構造となってい
る。 106はリフアレンス・ライン上の実画像及び仮想画素
上の変化点となる画素を検出する回路であり、「変化点
検出回路A」と称する。 又、107はコーデイング・ライン上の実画像及び仮想
画素上の変化点を検出する回路で「変化点検出回路B」
と称する。 108はAレジスタ、109はBレジスタ、110はCレジス
タであり、各々、4ビツトのシフト・レジスタである。 又、126で示す信号はリフアレンス・ライン上の実画
像及び仮想画素を表わす信号であり、又127で示す信号
はリフアレンス・ライン上の実画像及び仮想画素上の変
化点信号である。128で示す信号はコーデイング・ライ
ン上の実画像及び仮想画素上の変化点信号である。 112はクロツク134及び同期信号136を入力とし、これ
らに基づいて、各回路ブロツクの動作タイミングをとる
ための各種タイミング信号137を形成するタイミング回
路である。 ここまでに説明した第1図の回路ブロツクの動作を、
第4図示の如き実際の画像(符号化すべき画像)が与え
られ、これをMMR法により符号化する場合を例にして説
明する。 まず、ここで例示する第4図の画像は、説明を簡単に
する為に、1ラインが32画素(主走査画素数=32画素)
から成り、かつ合計2ライン(副走査線数=2本)によ
り1ページを構成する極めて簡単な画像とした。 第4図の402で示す第1ラインを実際に符号化するに
は、第5図に示すように第4図の401で示す仮想ライン
をリフアレンス・ラインとし、第1ライン402をコーデ
イング・ラインとする。 又、第4図の403で示す第2ラインを符号化する時に
は第6図に示すように、第4図の第1ライン402をリフ
アレンス・ラインとし、第2ライン403をコーデイング
・ラインとする。 以下、仮に1ページが3ライン以上の主走査からな
り、第3ラリン、第4ライン、……と続く場合でも、上
記の如く、リフアレンス・ライン及びコーデイング・ラ
インの関係を順次繰下げていけば副走査線数に拘らず、
符号化を続行できる。 第3図は第4図に例示する画像が第1図示の回路ブロ
ツクに与えられる時のタイミング・チヤートである。 第3図において136−1は垂直同期信号で副走査方向
の画像の区間、即ち、1ページの画像の入力期間を示
す。136−2は水平同期信号で主走査方向の画像区間、
即ち、1ラインの画像の入力期間を示す。134は画像ク
ロツク、121は第4図に例示した符号化すべき画像の信
号波形としての表現であり、黒画素=“1"=“H"、白画
素=“0"=“L"として描かれている。即ち、第3図示の
画像のうち、区間T1の画像が、符号化すべき第4図示の
第1ライン402の実画像であり、区間T2の画像が符号化
すべき第4図示の第2ライン403の実画像である。 又、第4図示の仮想ライン401は実際の紙面等に印刷
されるような画像に於いては、紙面の上方部のいわば余
白、或いは紙面外に相当するもので、MMR法に於いて
は、全白(1ラインの画素が全て白画素)ラインと仮想
するよう規定されている。従って、前記第4図示の仮想
ライン401は第3図示の画像信号121上には現れていな
い。 第5図は第1ライン402の符号化動作を示すタイミン
グチヤートであり、リフアレンス・ラインとなる仮想ラ
イン401とコーデイングラインである第1ライン402との
関係を示す。 まず、第5図示の第1ライン402の画像が仮想変化点
発生回路A101に与えられると第3図の122(コーデイン
グ・ライン)に示す様に、仮想変化点(仮想画素)302
が付加された画像となる。即ち区間T1において実画像は
不変であるが図でも示すように第1ラインの最終画素30
1とその次の画素302は相反する色(白→黒)となってい
る。又仮想変化点(仮想画素)302に続く仮想の数画素
は後述する理由により変化点とならないように仮想変化
点(仮想画素)302と同じ色の画素に保持される。 さて、第3図におけるコーデイング・ライン信号122
は第1図に見るように符号化すべき画像信号として、変
化点検出回路B107に入力されるとともに、ライン・バツ
フアメモリA102及び、ライン・バツフアメモリB103へ書
込用データとして与えられる。 一方、アドレス・カウンタ111は第3図の区間T1のみ
画像クロツク134をカウントし、第3図の135に示すよう
なカウント値を出力し、該出力はメモリ・アドレス135
として、ライン・バツフア・メモリA102及びライン・バ
ツフアメモリB103へ共通に与えられる。 更に、この時図示はしていないがライン・バツフアメ
モリA102は書込みモードに、又ラインバツフア・メモリ
B103は読出しモードに制御されているとすると、コーデ
イング・ライン122のデータはライン・バツフア・メモ
リA102内のメモリ・アドレス135で指示された番地に順
次・書込まれる。又、ライン・バツフア・メモリB103
は、この時、前述したように、読出しモードにあるか
ら、初期状態で全て“0"を書込んでおけば、メモリ・ア
ドレス135で指示された番地から“0"を順次読出し、第
1図の124で示す読出し信号Bとなり、セレクタ104によ
り選択されて、リフアレンス・ライン125のデータとな
る。 第3図の125は該リフアレンス・ラインのデータ信号
波形を示しており、区間T1中“0"となっている。これ
は、即ち、第5図に示した如く仮想ライン401を“全
白”のリフアレンス・ラインとして回路上に得た事であ
る。 コーデイング・ライン122は前述の様に変化点検出回
路B107にも与えられる。該検出回路B107は与えられたデ
ータ入力の内の変化点(画素)を検出し、該変化点画素
を“1"として出力し、変化点とならない画素をすべて
“0"として出力する。第1図の128は該出力である。 仮想変化点発生回路B105及び変化点検出回路A106はそ
の名称の通り、前述したコーデイング・ライン122に対
して動作する同一名称の回路101及び107の動作をライン
バツフアメモリから読出されたリフアレンス・ライン12
5に対して実行する。 結局リフアレンスライン125の信号は仮想変化点発生
回路B105により第3図の126の如く、最終画素の次に最
終画素と異なる色の仮想画素の付加された信号に変換さ
れる。 変化点検出回路B107から発生される信号128はクロツ
ク134によりAレジスタ108に順次シフト・インされる。
Aレジスタ108の記号A1〜A4は各々該レジスタのパラレ
ルな4ビツト出力を示しており、常に出力されている。
該Aレジスタ108の出力信号波形を第3図の129−1〜12
9−4に示す。従って、コーデイングラインの注目画素
がAレジスタ108の出力A4にシフトされたとするとその
注目画素に続く3画素分のデータ中に変化点が有るか否
かを出力129により判断できる。 同様に第3図の130−1〜130−4及び第3図の131−
1〜131−4にBレジスタ109及びCレジスタ110の出力
信号波形を示す。即ち、Bレジスタ109及びレジスタ110
には、Aレジスタ108に格納されている各画素位置に対
応したリフアレンスラインの画素の変化点信号及び色信
号が格納されている。従って、Aレジスタ108の出力A4
をコーデイングラインの注目画素とすると、Bレジスタ
109及びCレジスタ110により、リフアレンスラインにお
ける該注目画素位置に続く3画素内に変化点が有るか否
か及びその色を判断できる。 第2ラインを符号化する為に第4図の第2ライン403
が画像信号121として入力される時には、ラインバツフ
ア・メモリB103が書込みモードとなり、ライン・バツフ
ア・メモリB103が、読出しモードとなる。即ち、第1ラ
イン402のコーデイング動作中にラインバツフアメモリA
102に書込まれていた第1ライン402がリフアレンスライ
ンとなり、新たに入力する第2ライン403がコーデイン
グとなる。そして、第1ライン目に於ける動作と同様の
動作が実行される。 第2ライン403に於ける各信号波形を第3図の区間T2
に示す。この際、リフアレンス・ライン125の区間T2の
データは区間T1中にライン・バツフア・メモリA102に書
込んでおいた第1ライン402のデータを読出したもので
ある。 以上が第1図示の回路ブロツクの具体的動作である。 次に、第2図示の回路ブロツクを説明する。 201は記号検出回路であって、図示の如く、第1図示
の回路ブロツクのA,B,Cレジスタより信号129,130,131を
得て、MMR符号化法に於いて、必要な記号a0,a1,a2及
びb1,b2等の記号を検出する為の回路である。これら記
号の定義は以下の如くである。 a0=符号化の起点となるコーデイング・ライン上の画
素。 a1=a0より右にあるコーデイング・ライン上の最初の変
化点(画素)。 a2=a1より右にあるコーデイング・ライン上の最初の変
化点(画素)。 b1=a0より右にあるリフアレンス・ライン上の変化点
(画素)でa0と反対色で且つ、最初の変化点。 b2=b1より右にあるリフアレンス・ライン上の最初の変
化点(画素)。 但し、ここで言う右とは、例えば第4図示の各画素の
左と右の関係と同じである。 次に、202はB′レジスタであり、第2図の222で示す
変化点信号b1を入力データとして、クロツク134によっ
て順次シフト・インされる、3ビツトのシフト・レジス
タである。従って、記号検出回路201で検出された変化
点信号b1が続く3クロツク期間に渡って保持され、注目
画素に対する変化点信号b1の位置が判断できる。 203はランレングス・カウンタであり、通常、画素a0
から画素a1までの画素数(ランレングス)又は画素a1か
ら画素a2までの画素数をカウントする2進カウンタで、
12ビツトの出力をもち、最大は10進数の2559までカウン
トできるカウンタである。 第2図の228で示す信号はランレングス・カウンタ203
のカウンタ値出力のうち下位6ビツトである。又、第2
図の227で示す信号はランレングス・カウンタ203のカウ
ント値出力のうち上位6ビツトである。 204はROMテーブルAであり、主として、パスモード
(Pモード)のコード、及び垂直モード(Vモード)の
コードと各々のコードのビツト数(コード長)とを記憶
しており、与えられた入力に応じて該コード及びコード
長を並列に出力できるROM(リードオンリメモリ)であ
る。 又、205はROMテーブルBであり、主として、水平モー
ド(Hモード)のメイク・アツプ・コード及びコード長
を記憶しているROMであり、信号227をアドレスとして出
力すべきコード及びコード長が選択出力される。 206はROMテーブルCであり、主としてHモードのター
ミネイテイング・コード及びコード長を記憶しているRO
Mであり、信号228をアドレスとして出力すべきコード及
びコード長が選択出力される。 207及び208は前記各ROMより出力されたメイク・アツ
プ・コード及びコード長を一時記憶するラツチ回路であ
る。また、209は前記ROMより出力されたターミネイテイ
ング・コード及びコード長を一時記憶するラツチ回路で
ある。 210はラツチ回路C209内のコード及びコード長を順次
受取り、一時記憶する為のバツフアメモリである。 ここで、MMR法の符号化規則をもう少し、述べてお
く。この符号化法において前述した様に定義された記号
a0,a1,a2はコーデイング・ライン上に有り、又、同じ
く記号b1及びb2はリフアレンス・ライン上に有る。そし
て、これらの各記号a0,a1,a2のグループとb1,b2のグ
ループの相対位置(距離)により、符号化モードを次の
3つのモードのうちから一義的に選択し、符号化するよ
う規定されている。 (1)パスモード(Pモード) b2がa1より左にある時(発生コードは1種のみ) (2)垂直モード(Vモード) |a1b1|≦3の時(発生コードは距離ごとに違う計7種
の発生コード) (3)水平モード(Hモード) 上記(1)(2)以外の時(ラン・レングス・コード表
に従う) 形式:H+M(a0a1)+M(a1a2) ここで、HはHモードを示すコード、M(a0a1)は白
又は黒の|a0a1|のランレングス・コード、M(a1a2)
は黒又は白の|a1a2|のランレングス・コードである。 但し、上記(1),(2),(3)のうち2モード以上
が同時に満たされた場合には、 (1)Pモード>(2)Vモード>(3)Hモード の順位で優先される。 この優先出力動作を制御するのが、コード決定回路212
であり、このコード決定回路212によりラツチを選択す
る。 次に、第4図の第1ラインの画像402を符号化する動
作を説明する。 まず、本実施例では、第3図の320に示す時刻のt0を
符号化開始時刻とする。 即ち、時刻t0はリフアレンス・ライン及びコーデイン
グ・ラインの先頭画素が第2図のCレジスタ110のC4出
力又はAレジスタ108のA4出力に夫々現われる時刻であ
る。即ち、時刻t0では、Cレジスタ110、Bレジスタ109
及びAレジスタ108の各出力はリフアレンス・ライン及
びコーデイング・ラインの先頭画素とその先頭画素に続
く3画素の状態を並列出力している。又、a0は第3図の
221のA0(a0)に示すように初期値“0"(白画素=仮
想)に設定されている。 ランレング・カウンタ203は初期値の0から時刻t0以
降画像クロツク134のカウントを開始する。 カウンタ203の各時刻におけるカウント値出力を第3
図の322に示す。 時刻t0に於いては、第3図の信号129−4に“1"が立
っていない、即ち、第2図のAシフト・レジスタ108のA
4出力に変化点が無い、又同様にBシフト・レジスタ109
のB4出力にも変化点が無い。従って、コードを発生する
要因が無いので、ランレングス・カウンタのカウント値
を1進めるだけで、次の時刻t1へ進むが、時刻t1でも時
刻t0の状態と同様である。 次に時刻t2に進むと、第3図の信号129−4に“1"が
立っている。これは即ち、第2図のAレジスタ108のA4
出力が1となり、コーデイングラインのその位置に変化
点が存在する事を示している。この変化点は今の起点a0
より右(時刻では後の時刻に相当)で最初の変化点であ
るから、第2図の記号検出回路201により、記号a1であ
ると判定される。尚、この記号a1の検出状態をFa1とし
て記憶する。 この時刻t2に於いて、第3図の130−1〜130−4を見
ると、いずれにも“1"が立っていない。この事は時刻t2
から3時刻以内には変化点b1が無い事を意味する。又、
記号検出回路201はb1を検出した時にはそのb1をB′シ
フト・レジスタ202にシフト・インし3時刻の間、消滅
しないようにしている。又、記号検出回路201はb1が既
に検出された事を記憶する回路も持っている。 これらにより、本ケースでは変化点画素a1の左右3画
素以内に変化点画素b1が無い事及び起点a0からa1までの
間にもb1が無いこと(従ってb2も無い)が判定出来る。
従って、時刻t2でa1が検出されたが、Pモード(b2が既
に検出されていなければならない)及びVモード(|a1
b1|3が条件)の条件を満さない事が決定し、従って
Hモードとなる。 この時、ランレングス・カウンタ203の値は第3図322
にも示すようにa0からa1の画素数を示し、“2"である。
又ランレングスの色は初期セツトした“0"=白のままで
ある。従ってランレングスカウンタ203の出力228等によ
りランレングスの値及び色等がROMテーブルC206に与え
られ、該当するコード及びコード長がROM206から出力さ
れる。このケースでは“白ラン2"のコードが出力され
る。即ちM(a0a1)=白2である。 この際、Hモードの最初のコードである事を判定しH
モードを示すコード“001"を白ラン2のコード“0111"
と同時に即ち1クロツクで出すよう制御する。又コード
長も2進数等で同時に出力される。 次いでランレングス・カウンタ203を初期値1(0で
はない点に注目)にセツトし直し、画素a1から画素a2の
カウントに移る。但し画素a1、即ち、時刻t2では初期値
のセツト準備をするのみで、カウンタに初期値がセツト
されカウントを進めるのは次の時刻t3からである。又、
この時刻t3からA0の色も反転させる。(時刻t2=“0"→
時刻t3=“1")、以後時刻tnが進むと結局時刻t4に於い
て、Aレジスタ108のA4出力に“1"が立ち変化点が現わ
れる。該変化点は記号検出回路201が変化点a1がすでに
通過し検出済である事を記憶している(Fa1=1となっ
ている)ので、記号検出回路201によりa2と判定され
る。尚、このa2の検出状態はFa2として記憶される。さ
て、時刻t4でランレングス・カウンタ203の値は2であ
りA0=“1"=黒となっている。又既に時刻t2に於いて、
Hモードである事が確定しているので、a2の検出された
時には、リフアレンスラインの状態、即ち、第3図の13
1−1〜131−4及び第3図130−1〜130−4等の参照は
不要であり、本ケースでは無いが、仮にリフアレンス・
ライン上にb1,b2等があっても、無視するように制御さ
れる。 以上により結局、M(a0,a1)の時と同様にして、 M(a1,a2)=黒“2"のコード及びコード長が出力され
る。この際にはM(a0,a1)の時とは異なりHモードを
示すコード“001"は付加されないよう制御される。 次いで上記、時刻t4の后、即ち、時刻t5でランレング
ス・カウンタ203は初期値1にセツトされる。又、A0
(=a0)は反転する。そして、時刻t4の変化点a2は次の
モードの起点a0と見なされる。 以上の動作により第1ライン402の符号化による発生
コードは第5図の501に記した如くとなる。 又、第3図の時刻t30では、ランレングス・カウンタ
値は9で、この時、記号a″1(=a1)が検出される
が、リフレンスライン上の2画素後に変化点b″1が有
る事が時刻t30において、第3図のBレジスタ109の出力
130−2及びCレジスタ110の出力131−2等から判断さ
れる。従って|a1b1|3の条件が満され、Pモード
(b2が必要)ではないので、定義によりVモードと決定
されVL(2)コード(a1がb1の左2画素の位置にある)
が出力される。 この際、Hモードのランレングス・白9のコードの発
生し得る状態にあったわけであるが、先に述べた各モー
ド間の優先度の定義に従い、Vモードが有効コードとな
り、Hモードのコードは無効となる。さらにVモードの
コードが発生した事により、ランレングスカウンタ203
の該時刻t30までのカウント値はクリアとなり、新たに
1にプリセツトし直されるように制御される。又、Vモ
ードのコードが発生した後では起点a0記号の色は反転さ
れる。(但し、Vモード・コードの発生はa1記号の変化
点検出と同時刻(時刻t30)である。) また、ここまでに説明していないが、記号b1が記号a1
より先の検出される場合には、記号b1の検出信号はB′
レジスタ202への入力信号として、該レジスタ内へシフ
トインされ以降3時刻の間、B′レジスタ202の出力、B
5→B6→B7の順でシフトしていき、それ以後消滅する。
又、記号b1がすでにBレジスタ109のB4出力を通過して
もまだコードが発生しない時には、該事実を記憶検出回
路201の出力Fb1で示すように記憶する。 次に、第1図示の回路ブロツクの各諸機能ブロツクの
具体的回路を説明する。 第1図の仮想変化点発生回路A101、及び仮想変化点発
生回路B105は同形式の回路であり、共に第7図示の仮想
変化点発生回路により実現される。図中、702はフリツ
プフロツプ、703−1及び703−4はアンドゲート、704
はオアゲート、705は反転回路(インバータ)である。
第7図示の回路の動作を第8図のタイミングチヤートに
示す。即ち、第7図及び第8図の各部の番号は第1図及
び第3図の番号と符号している。但し、第7図及び第8
図の701で示す信号は、例えば第1図示のメモリアドレ
ス・カウンタ111のカウント値をデコードすることによ
って得た1ラインの最終画素の位置(タイミング)を示
す信号である。即ち、信号701の発生時刻にフリツプフ
ロツプ702をコーデイングラインの最終画素と同じ色に
クロツク134に同期してセツトし、該時刻より後、即ち
水平同期信号136−2の滅勢後ではフリツプフロツプ702
の出力を122信号とし、該時刻以前即ち、水平同期信
号136−2の出力中は画像121を122信号に出すように成
すものである。 第1図のセレクタ104は第9図に示す回路により実現
される。図中、902−1及び902−2はアンドゲート、90
3はオアゲート、904はインバータである。第9図の123,
124は第1図のラインバツフアメモリA,Bの出力123,124
と符号するが、第9図の信号901は画像1ライン毎にレ
ベルが反転するセレクト信号で、第1図の水平同期信号
136−2により作られる。該セレクト信号901により信号
125への出力を切換える。 第1図の変化点検出回路A106及び変化点検出回路B107
は同形式の回路であり、第10図に変化点検出回路B107の
構成を代表して示す。図中、1002はフリツプフロツプ、
1003は排他的オアゲート、1004はインバータである。 即ち、第8図のタイミング・チヤートに示すようにク
ロツク134に同期したフリツプ・フロツプ1002の入力と
出力の排他的論理和(Exclusive OR)を取る事により隣
り合った画素の色が異なる事を検知し、変化点信号とし
ている。 次に第2図の回路ブロツク内の諸機能ブロツクの具体
的回路を説明する。 第11図は前述のコーデイング・ライン上の記号a1又は
a2及び先に言及したa1が検出済であることを示すFa1信
号を検出する回路で第2図示の記号検出回路201内にあ
る。図中、1102はフリツプフロツプ、1104−1及び1104
−2はアンドゲート、1105はインバータである。 さて、第11図における、各部の番号は第1図等の番号
と符号している。第11図の1101で示す信号はフリツプフ
ロツプ1102を初期状態に戻す(即ちQ出力=“0")か、
Q出力=“1"にセツトされるのを禁止する制御信号であ
り、通常時には“1"のレベルにある。▲▼信
号1103も同様である。ここにおいて変化点A4(129−4
信号)が最初に到来するとA4=“1"となる。この場合、
フリツプフロツプ1102の出力=“1"及び制御信号1101
=“1"であるから、a1=“1"が出力され、記号a1が検出
される。このa1検出信号によりフリツプフロツプ1102が
セツトされQ出力=“1"となり、a1が既に検出された事
を記憶する(即ちQ出力=Fa1=“1")。この状態で次
にA4=“1"となるとa2=“1"となり、記号a2が検出され
る。 次に、記号b1等を検出する為の回路を第12図に示す。
図中、1201は排他的オアゲート、1202,1203はフリツプ
フロツプ、1204−1及び1204−2はアンドゲート、1205
はインバータである。各部の番号の符号は第11図の場合
と同様である。但し、b1となり得るのはa0と反対の色と
いう条件の為排他的オアゲート1201でリフアレンスライ
ンの変化とa0信号との排他的論理和を取った後の信号を
使用する回路となっている。尚、第12図示の回路は第2
図の記号検出回路201に含まれる。 第2図のランレングスカウンタ203の具体的構成を第1
3図に示す。まず、ランレングス・カウンタ203は前述し
たように12ビツトの2進カウンタとなっており、該カウ
ンタ203の計数範囲は0(10進)から2560−1(10進数
の2559)である。又、該カウンタ203はプリセツト機能
及び、クリア機能等を有するもので、具体的には米国・
フエア・チヤイルド社製、IC.型名74F163等により構成
し得るものである。 更に、該カウンタ203のカウント値出力が10進数2559
である事を検出し、MK1信号を発生する回路1301及び該
出力の下位6ビツトをデコードした値が10進数“63"で
ある事を検出し、MK2信号を発生する回路1302を備えて
いる。 更に、プリセツト機能によりセツトする値として“0"
(10進数)又は“1"(10進数)を選択的にプリセツトで
きる構造となっている。 ランレングス・カウンタ203の動き方について説明す
る。まず、各コーデイング・ライン毎に画像左端外の位
置に於いて初期値“0"にプリセツト(又はクリア)され
る。次に画像領域内では画素ごとに順次カウントを進め
るが下記の値又は3状態に於いてはカウンタ203はプリ
セツト機能により“1"に戻される。 即ち、 (1)変化点a1又はa2が検出された時、 (2)カウント値が2559に到達した時、 (3)Pモード・コード又はVモード・コードが発生し
た時、 但し、符号化法の規則により、コーデイング・ライン最
右端外の仮想画素上で変化点a1をa2とする場合には、a1
の検出時にカウンタ値を“0"に戻す事とする。 次に第2図のROMテーブルA204の構成について述べ
る。該ROMテーブルA204はPモーとVモードの計8種の
コード及び該コード長等を発生する為のものである。こ
こで述べる構成は本実施の構成原理及び前述の説明でも
明らかなように、コーデイング・ライン及びリフアレン
ス・ラインの変化点位置の相対的関係及び特にリフアレ
ンス・ライン上の変化点b2がBレジスタ109のB4出力に
現われた時、又はコーデイング・ライン上の変化点a1が
Aレジスタ108のA4出力として現われた時、該時刻に於
いて記号検出回路201の状態及びAレジスタ108、Bレジ
スタ109、Cラジスタ110及びB′レジスタ202の各出力
の状態等を同時に並列的に判断可能な構成となってい
る。故に上記諸出力の状態の組合せは当然有限のもので
あり、又、判断すべき時刻にあっては静止状態として扱
える。従って、組合せごとに出力すべきPモード又はV
モードのコード及びコード長が決定できるので、該ROM
テーブルとして構成できるものである。ここでは該ROM
テーブルの具体的内容については冗長に過ぎるので、一
例として第14図にROMと等価な論理回路によって、Pモ
ードのコード及びコード長を発生する場合を例示してお
く。図中、1409−1〜1409−3はインバータ、1410−1
〜1410−6はタイミング回路、1411はナンドゲート、14
12はノアゲートである。即ち第14図の1401で示す信号は
第2図の記号検出回路201に於いてリフアレンス・ライ
ン上に変化点b2が検出された事を示す信号である。 即ち、第1図のBレジスタ109のB4出力にb2としての
変化点がある事を意味するものである。又、第14図の14
02で示すa1信号は同様にして第1図のAレジスタ108のA
4出力としてのa1変化点である。又第14図の1403で示すF
a1信号は現時刻までに第2図記号検出回路201に於いて
既にa1としての変化点が検出済である事を示す信号であ
る。 第14図の論理回路は該b2の検出された時刻に於いて、
a1又はFa1信号が“真”でない事によりPモードである
と判定する事を意味している。即ち、起点a0以後、b2が
検出される時刻までにa1変化点がない事を意味する。即
ち、画像上で言えば、起点a0からb2変化点の真下の間に
a1変化点がない事になる。従って、定義によりPモード
となる。第14図の1404はPモード検出信号、1405はPモ
ードの具体的なコード、1406はPモードのコードのコー
ド長を表す2進数である。又1407はPモードのコードが
発生した事を示す信号である。以上、Pモードの判定法
であるが、Vモードにも同様の手法が適用できる。該手
法によりROMテーブルA204は構成される。 結局Pモード又はVモードのコード及びコード長は前
記b2又はa1記号が検出された時刻に於いて、前記の手法
に基づく第2図ROMテーブルA204に前記各レジスター等
の状態信号を入力データとして与える事により時刻1ク
ロツクの時間で発生される。 第2図のROMテーブルB205及びROMテーブルC206は同様
の構造であるから、代表して第15図及び第16図によりRO
MテーブルC206について説明する。 まず、206はROMで少なくとも11ビツトのアドレス入力
及び21ビツトの並列出力をもつ、また、228入力は第2
図の228信号に符号する。即ち第2図のランレングス・
カウンタ203の下位6ビツトである。また、第15図の150
2入力はランレングスの色を指定する信号で、記号検出
回路201の出力のa0信号であり、本例では白=0、黒=
1とする。また1503入力はHモードを示すコード(=00
1)を付加するか、不要かを指定する信号で、記号検出
回路201の出力のFa1信号であり、本例では要=1、不要
=0とする。即ち、1503入力が1の場合はHモードのコ
ードの最初のランレングスコードに前記コード(001)
を付加したものを1クロツクで出力する。1504はコード
決定回路212の出力に従って、該ROMテーブルC206の出力
を有効とするか無効とするかを制御するチツプイネーブ
ル信号である。1507入力はE0L、1508入力はE0L+1、15
09入力はEOL+0の夫々の読出しを制御するアドレス入
力であり、これら入力にパルスを入力することにより、
対応したラインの区切りコードが読出される。又、1505
は入力で指定された番地のコード出力であり1506は同じ
く該コードのコード長である。 第16図は前記第15図の各番地A0〜A10と記憶内容(デ
ータ)との対応を示す図である。 第2図のコード決定回路212を具体的に第17図により
説明する。図中、1706−1〜1706−3はアンドゲート、
1707−1及び1701−2はインバータである。1407は第14
図のROMテーブルA204からのPモードのコードが発生し
たことを示す信号であり、同様に、1702及び1703は夫々
Vモードのコード、Hモードのコードの発生を示す信号
である。 本実施例に於けるコード発生法の原理から判るよう
に、第2図示のROMテーブル204及び205又は206等によ
り、Pモード,Vモード,Hモードの各々のコードが最終的
に発生すべきコードと決定される前段階に於いて、同時
に2つ以上ROMテーブルより出力される場合がある。し
かし2以上のコードは前述したように優先度が定義され
ている。第17図は該定義に従って、一義的に発生すべき
コードを決定する為の回路である。 即ち、Pモード,Vモード及びHモードのコードが同時
に発生し得る場合には、アンドゲート1706−1〜1706−
3及び1707−1、1707−2の組合わせによる論理に従っ
て、前述の如く、 Pモード>Vモード>Hモード 順位により、出力1701、1704、1705のいずれかが1とな
り、優先権を獲得したモードのコードが最終的に発生す
べきコードとして決定され、他のモードのコードは無効
となり、発生コードとならない。 尚、信号1708は本符号化回路をMH法、即ち、一次元符
号化に用いるか、MMR又はMRの二次元符号化に用いるか
を選択するためのモード信号であり、一次元符号化を実
行する場合にはLレベル,一方、二次元符号化を実行す
る場合にはHレベルとなる。 従って、一次元符号化を実行する場合には、Pモード
コード及びVモードコードの発生は阻止され、常にHモ
ードコード即ちランレングスを表わすコードのみが有効
とされる。 次に、第2図のラッチA207及びラツチB208等の役割に
ついて述べる。ラツチA207及びラツチB208はコーデイン
グ途中に仮に発生するHモードのメイクアツプコード及
び該コード長を該Hモードが有効か又は無効となるかが
決定するまで、一時記憶する為の回路である。そして、
Hモードが有効と決定すれが該ラツチの内容は次段の回
路へ受渡される。 第2図のラツチA207及びB208の働きを一例として、メ
イクアツプコードが発生するランレングスが長い場合、
例えばランレングス=2972で説明する。この時、符号化
の規定により次のように2つのメイクアツプコード及び
1つのターミネイテイングコードの合計3つのランレン
グスコードに分割して出力される。即ち、 (1) メイクアツプコード1=ランレングス2560コード(白,
黒共通) (2) メイクアツプコード2=ランレングス384コード(白又
は黒) (3) ターミネイテイングコード=ランレングス28コード(白
又は黒) この様に、2560+384+28=2972の如く複数のコードに
より1つのランレングスを表わす場合には、まず、第2
図のランレングス・カウンタ203のカウント値が63+64
×N(N=0,1,2……の正整数)になる毎に、その時点
でAレジスタのA4出力がa1変化点でなければ、次にメイ
クアツプ値が発生することを予知し、該カウンタ203の
上位6ビツトの値(Nに相当)が示す1つ上(即ちN=
0で64のメイクアツプ)のメイクアツプコード及びコー
ド長をROMテーブルB205から出力させ、ラツチB208へ一
時記憶(ラツチ)する。続いて前値カウント値が64進む
毎(即ち前述の63+64×Nの式に於いてNが1進む毎)
に該ラツチB208の内容は、更新されていく。 そして、ランレングス・カウンタ203の値が2559(即
ち63+64×Nの式でN=39)になった時刻で変化点a1が
検出されていなければ現在カウント中のランレングスが
2560以上になる事が予知できるので、前記同様、ROMテ
ーブルB205からランレングス2560のコード及びコード長
を読み出してラツチA207へ一時記憶する。また、同時に
ラツチB208の記憶済内容を一旦無効とする。又、ランレ
ングスカウンタ203のカウント値は初期値1に戻され
る。続いてカウントが進むにつれて再び前述の63+64×
Nの式毎に同様にラツチB208へのメイクアツプコード等
の記憶が再開される。 そして、変化点a1が検出されると、他のPモード又は
Vモードとの競合関係が判定され、Hモードが決定する
と該変化点a1の時刻に於けるランレングスカウンタ203
の下位6ビツトの値(0〜最大63)が示すランレングス
のターミネイテイングコード及びコード長をROMテーブ
ルC206を介してラッチC209へ一旦記憶する。又、既に前
記のようにラツチA207及びラツチB208に記憶済の内容も
有効となる。 但し、変化点a1の時刻にVモード等が発生していれば
Hモード自体、発生しない事となり、当然ラツチA207及
びラツチB208の内容は無効とされ、又ROMテーブルC206
の出力がチップいネーブル信号1504により無効とされ、
ラッチC209へは前記ターミネイテイングコードのかわり
にオアゲート231を介してROMテーブルA204からのVモー
ドコードが有効コードとしてラツチされる。 上記メイクアツプコード1およびメイクアツプコード
2等の発生,記憶制御の回路を第18図に示し、この回路
はタイミング回路112に含まれるものである。この回路
のタイミングチヤート(ランレングスが前述の如く2972
であった場合)を第19図に示す。図中、1801,1802はフ
リツプフロツプ、1803はアンドゲート、1804はインバー
タである。 MK1及びMK2は第13図に示したランレングスカウンタ20
3の2559検出回路1301及び63検出回路1302からそれぞれ
出力される信号である。フリツプフロツプ1802はMK2信
号の入力によりセツトされてMK2有信号を発生し、フリ
ツプフロツプ1801はMK1信号の入力によりセツトされてM
K1有信号を派生する。尚、MK1信号の入力によりフリツ
プフロツプ1802はリセツトされる。 以上のような構成により、ランレングスカウンタ203
のカウント値が64以上となった場合はMK2有信号がハイ
レベルとなり、更に2560以上となった場合はMK1有信号
のみかMK1有信号とMK2有信号が両方ハイレベルとなる。
このMK1有信号とMK2有信号のレベルによりランレングス
を表わすコードがターミネイテイングコードのみである
か、ターミネイテイングコードとメークアツプコードの
組合せであるか、又、そのメークアツプコードの数が1
であるか2であるかを判別できる。従って、Hモードに
おいてコードを発生する場合、このMK1有信号とMK2有信
号とのレベルをパツキング回路211は判別し、3個のラ
ツチA,B,Cのうち有効なものを選択して、そのラツチデ
ータを取込む。 この様にメイクアツプコードの発生に於いて少なくと
も1時刻前に該コードの発生を予知し、該コードを一時
記憶回路(ラツチA,B)へ送り済にしておくことによ
り、変化点a1が来た時に、同時刻に処理すべき出力コー
ドの数やビツト数の増大を防ぐ効果があり回路構成上、
極めて有効である。 即ち、ラツチA207及びラツチB208へランレングスカウ
ンタ203がHモード決定前にカウントした数のうち必要
となるメイクアツプコード及びコード長を一時記憶して
おくことにより、Hモード決定時にはターミネイテイン
グコード及びコード長のみを処理すれば良いので、a1検
出時に出力すべきHモードのコードが全て揃い、続く符
号化動作を遅延なく実行することができる。 207,208,209の各ラツチA,B,Cの内容を次段回路へ送り
出す順序はラツチA207>ラツチB208>ラツチC209(210
バツフア)の順を崩さないよう制御される(内容が無効
の時は省略,無視する)。 ラツチC209の内容を一旦バツフアメモリ210に格納す
るのは、符号化モードの確定された次の時刻から次の符
号化動作が開始し、ROMテーブルより次の符号化データ
がラツチC209に数クロツク(最低1クロツク)で入力さ
れることがある。従って、モードの確定後は次の符号化
データをラツチ可能な様にラツチC209の内容ばバツフア
メモリ210に送られ、バツフアメモリ210よりタイミング
を取って後段に出力される。 次に変化点a1及び変化点a2を符号化法の規定により、
同一画素上に設定するような特殊なケースについて述べ
る。 第20図は上記のケースを図示したものである。即ち、
第20図に於いて、2001はリフアレンスライン,2002はコ
ーデイングラインである。又、2003はコーデイングライ
ンの最終画素,2004は仮想変化点(画素)である。 さて第20図において、左法からの符号化の結果、起点
a0が図の位置になったとすると、次に発生すべきコード
は第21図の如く、〔Hモードコード+白12ターミネイテ
イングコード+黒0ターミネイトコード〕である。ここ
で、第21図(1)のコードは変化点a1の時刻に前述した
手段により1つのコードとして扱う事ができ問題ない。
しかし、第21図(2)のコードは本来変化点a2が変化点
a1と別の時刻に来た時、変化点a2の時刻に於いて発生す
るべきコードである。だが本ケースの場合、明らかに変
化点a2として記号検出回路201等から検知されない。 そこで本ケースの場合、記号検出回路201に設けた第2
2図の回路により以下の処理を行なう。第23図は本回路
動作のタイミングチヤートである。第22図に於いて2201
は画像が仮想領域に入ったことを示す信号(水平同期信
号の反転信号)、2202はa1変化点検出信号,2203はHモ
ードに於いて、第1番目のターミネイトコードの発生ま
でを示す信号である。上記信号を監視し、アンドゲート
2207により該2201〜2203信号の論理積をとることにより
第20図の状態を検知し、2204−1信号をつくり(即ち、
時刻はa1と同じ)、まず、第20図(1)のコードを前述
の方法で出力する。次にランレングスカウンタを0にク
リアする等所定の処理し、第22図の2204−1信号をDフ
リツプフロツプからなる遅延回路2208で1時刻遅延させ
た2205−1信号により第21図(2)の黒0のターミネイ
トコードを発生させる。 第2図のパツキング回路211は前述の方法によって得
られたコード及びコード長を入力とし(この際次々に発
生する各々のコード長(コードのビツト数)は一定して
いない。但し、最長はHモードコード(=001)を付加
しても16ビツトである)、順次16ビツト単位にまとめる
回路であり、本実施例では16ビツト毎に次の外部回路へ
パラレルに受渡すようにしているものである。 第2図の238で示す信号はパツキング回路211により16
ビツトにまとめたコードであり、239で示す信号は該事
実を次段の外部回路へ報知する為の信号である。尚、パ
ツキング回路211はコード長加算回路,ビツトシフタ,
マルチプレクサ,ラツチ等、周知の回路を組合わすこと
により容易に実現しうるものである。 次に1ページの終了を示すRTC(Return To Control)
信号について述べる。MMR法の場合RTCコード=EOLコー
ド×2回である。即ちRTC信号は(000000000001)×2
=000000000001,000000000001で表現される。又本実施
例においては、前述してきたように1クロツク時間で16
ビツトのコードまで出力できる構造となっている。従っ
てRTC信号を出力するには第3図示の垂直同期信号136−
1等を監視する事により、1ページの終りを検知し、2
クロツク時間(2時刻)のパルスを発生させ、このパル
スを(第15図に示した)ROMテーブルC206のアドレス信
号1507として与える事により、ROMテーブルの相当する
番地にEOLコード及びコード長を書込んでおき、出力さ
せればRTCコードを前述の画像に対するコードに続いて
得る事ができる。 次に前述した3つの符号化法の相違点を第1表に挙げ
ておく。 そこでMH法の符号化法は前述したMMR法のHモードを
繰返して行く場合とほぼ同じであるが次の点で相異す
る。 即ち (1)MH法ではHモードコード(001)は不要 (2)MH法では白ラン、黒ランはペアにする事は不要 (3)MH法では1ライン毎にEOLコードを入れる (4)RTCの違い 又MR法の場合は (1)1次元ラインは、MH法と同じ (2)2次元ラインは、MMR法と同じ (3)ラインの区切りは EOL+1=0000000000011 又は EOL+0=0000000000010 (4)RTCの違い (5)Kパラメータにより1次元ラインと2次元ライン
が混在する。 結局、3つの符号化法間の切換えは前述したMMR法の
回路の動きを、MR法又はMH法の方式選択信号により制御
する事により容易に実現できる。 まず第24図にライン・区切り・コードの違いを制御す
る回路例を示す。図中、2407はラインカウンタ、2408は
ナンドゲート、2409−1〜2409−3はアンドゲート、24
10はインバータである。即ち、第24図の2401は第3図の
320に示すt−1時刻のパルス信号で、各コーデイング
ライン毎に繰返される又は該時刻t−1には画像符号化
に伴なう、コードは発生しない。このt−1時刻のパル
ス信号はアドレスカウンタ111の値をデコードすること
により得る。又、2402及び2403は符号化法を指定するCp
u等、本実施例回路外からの符号化法選択信号である。
又136−2信号は第3図の136−2信号と対応し、従っ
て、K進カウンタ2407は、MR法のKパラメータの進み方
を信号136−2をカウントしライン・カウンタとして、
監視する。 第24図の論理により得られた信号2404〜2406を第2図
のROMテーブルC206のアドレス入力(第15図の1507〜150
8入力)となし、各々特定の番地を指定する様になし、
該特定の番地に必要なコード及びコード長を記憶させた
ものを出力させる様になす事により、所望のライン・区
切り・コードを得る。 又、MH法の一次元ラインの符号化法は前述した第17図
のMMR法のモード決定回路に於いて常にHモードが優先
できるよう、選択信号1708により制御すればよい。 又MH法においては常にHモード・コード(001)も不
要となるよう制御するがこれも前述のROMテブルC206の
アドレス信号A7をOとすることにより達成する。 又RTCにおけるEOLの数の違いはROMテーブルC206のに
印加するパルス数をモードに応じて異ならせることによ
り達成する。 本実施例に於いては第3図等に示すように(画像)ク
ロツク134に同期して動作しているが、クロツクの間隔
(周期)には関係しない。そこで第25図に示す如く、い
わば画像ゲート信号によりクロツク134をマスクする等
の方法により容易に画像又はライン間に休止期間を設け
る事ができる。 即ち、第25図に於て2501は画像ゲート信号で“O"レベ
ルの間、動作を休止させる事を示す信号である。又2502
は前記ゲート信号2501とクロツク134との論理積により
作り出された歯抜けのクロツクであり、該クロツク2502
を前述のクロツク134に代って本実施例の実質の内部回
路へ送れば、本実施例はクロツク信号によってのみ状態
が遷移し得るものであるから第25図斜線部は明らかに休
止状態となる。 この休止制御により、例えば、符号化すべき画像信号
の発生源の画像信号の出力速度等が、符号化回路の動作
に制限される事がない。又、逆に、例えば、画像発生源
がデイスクを備えた画像フアイルの場合等、1ページの
画像信号の出力が間欠的になされたとしても、符号化回
路が、その間欠的出力に同期して符号化動作を間欠的に
実行する事ができる。従って、画像信号の出力源と符号
化回路の間に時間合せ用の多大なバツフアメモリ等を必
要とせずに、出力源からの画像信号を逐次符号化する事
もできる。 次に第26図及び第27図によって、本実施例の回路へ符
号化すべき画像を並列形式で与える方法について述べ
る。即ち、第26図の2601は8ビツトの並列データを入力
とし、2602に1ビツトの直列データとして出力できる並
直列変化用シフト・レジスタである。 第27図に示す様に符号化すべき画像信号を8ビツトの
並列データとしてレジスタ2601にロードしたのち、クロ
ツクにより直列シフトし、第27図に示す如くの直列の画
像信号2602を得る。同時に前記直列シフト中のクロツク
数等をカウントし、実データの区間を示すゲート信号27
02をつくり出す。又実データに対応したクロツク2702も
同様に得る事ができる。 以上、第27図の如き諸信号は前記第25図で述べた休止
方法により本実施例で前述した如く符号化可能な形式と
なっている。この画像の並列入力に対する動作はCpu等
により画像が与えられる場合等において極めて有効であ
る。 尚、以上の実施例では、MH,MR,MMRの符号化について
説明したが、他の符号化方法にも適用可能なことは言う
迄もない。また、符号化すべき画像信号は原稿画像を光
電的に読取る装置や、コンピユータ等から入力され、ま
た、符号化コードは伝送線等により遠隔地に伝送された
り、画像フアイルに格納されたりする。以上、本発明を
好ましい実施例に基づいて説明したが、本発明はこの構
成に限定されるものではなく、特許請求の範囲内で種々
の変形、変更が可能であることは言う迄もない。 〔効果〕 以上説明した様に、本発明によると、モデイフアイド
・リード符号化又はモデイフアイド・モデイフアイド・
リード符号化により画像信号を符号化する画像信号の二
次元符号化装置において、符号化ラインの画像信号の変
化点間の画素数の計数の結果に基づいて水平モードの画
像コードに含まれるランレングスコードを発生する第1
発生手段と、符号化ラインの画像信号と参照ラインの画
像信号との変化点に関する相関関係の監視結果に基づい
て、パスモード及び垂直モードの画像コードを発生する
第2発生手段とを備え、変化点が検出されたとき、第1
発生手段からの水平モードのランレングスコードの発生
と同時点で第2発生手段からパスモード又は垂直モード
の画像コードが発生される場合、選択信号に従って、第
1発生手段から出力された水平モードのランレングスコ
ードを無効とし、第2発生手段から発生されたパスモー
ド又は垂直モードの画像コードを出力せしめる出力制御
手段を有するので、モデイフアイド・リード符号化又は
モデイフアイド・モデイフアイド・リード符号化を高速
に、且つ、符号化すべき画像信号の入力に遅延すること
なく実行可能とすることができる。
れる画像信号の二次元符号化装置に関するものである。 〔従来技術〕 従来のフアクシミリ等の画像伝送装置や近年の光デイ
スクや磁気デイスク等を用いた画像フアイル装置等にお
いては、画像信号を符号化して取扱うことにより、デー
タ量を減少せしめ伝送或いは蓄積動作の高速化、効率化
を計っている。 例えば、フアクシミリの分野においては一般に一次元
符号化としてモデイフアイドハフマン(MH)法,二次元
符号化としてモデイフアイドリード(MR)法,高能率二
次元符号化としてモデイフアイドモデイフアイドリード
(MMR)法が用いられている。 これらMH法,MR法及びMMR法の相互の関係であるがMMR
法はMH法に極めて近い方法を包含するし、又はMR法を一
部修飾したものがMMR法である。 また、符号化の対象とする画像及び符号化法の規則等
はひとことでいえばCCITT(国際電信電話諮問委員会)
の勧告するT4やT6に準拠するものである。 更に上述の符号化法はMMR法については昭和60年3月2
2日の官報(号外第29号)52ページ以下のフアクシミリ
グループ4型装置の推奨通信方式(郵政一九七)の中で
高能率二次元符号化方式として告示されており、MH法は
一次元符号化方式として、又MR法は二次元符号化方式と
して共に昭和56年郵政省告示第1013号に告示されてい
る。 前述した符号化方法のうち、MR法やMMR法の二次元符
号化は符号化すべきラインの画像信号と前ラインの画像
信号の相関関係を判定し、この相関関係に応じたモード
の符号化コードを発生する構成である。従って、相関関
係の判別の後に対応したモードの符号化動作がなされる
ものであるが、例えば、原稿画像を光電的に読取って得
た画像信号を遅延することなく符号化することは難しか
った。 〔目的〕 本発明は以上の点に鑑みてなされたもので、前述した
モデイフアイド・リード符号化又はモデルイフアイド・
モデイフアイド・リード符号化を高速に、且つ、符号化
すべき画像信号の入力に遅延することなく実行可能とす
ることを目的とし、詳しくは、モデイフアイド・リード
符号化又はモデルフアイド・モデイフアイド・リード符
号化により画像信号を符号化する画像信号の二次元符号
化装置において、符号化ラインの画像信号を入力する入
力手段と、先の符号化動作により符号化済の画像信号を
記憶し、参照ラインの画像信号として出力するバツフア
手段と、前記入力手段より入力される符号化ラインの画
像信号の変化点を検出する検出手段と、前記検出手段に
より検出された変化点間の画素数を計数する計数手段
と、前記計数手段の計数結果に基づいて水平モードの画
像コードに含まれるランレングスコードを発生する第1
発生手段と、前記入力手段により入力される符号化ライ
ンの画像信号と前記バツフア手段より出力される参照ラ
インの画像信号との変化点に関する相関関係を監視する
監視手段と、前記監視手段の監視結果に基づいて、パス
モード及び垂直モードの画像モードを発生する第2発生
手段と、前記第1発生手段から発生された水平モードの
ランレングスコード又は第2発生手段から発生されたパ
スモード又は垂直モードの画像コードを出力する出力手
段とを有し、更に、前記第1発生手段からの水平モード
のランレングスコードの発生と同時点で前記第2発生手
段からパスモード又は垂直モードの画像コードが発生さ
れる場合、前記第2発生手段からのパスモード又は垂直
モードの画像コードを選択する選択信号を出力する選択
手段と、前記検出手段により変化点が検出されたとき、
前記第1発生手段からの水平モードのランレングスコー
ドの発生と同時点で前記第2発生手段からパスモード又
は垂直モードの画像コードが発生される場合、前記選択
手段からの選択信号に従って、前記第1発生手段から出
力された水平モードのランレングスコードを無効とし、
前記第2発生手段から発生されたパスモード又は垂直モ
ードの画像コードを前記出力手段から出力せしめる出力
制御手段とを有する画像信号の二次元符号化装置を提供
することを目的とする。 〔実施例〕 本発明を適用した符号化回路の構成例を第1図及び第
2図の回路ブロック図で示す。次いで該実施例の動作を
前記第1図、第2図と第3図〜第5図等を用いて説明す
る。 第1図に於いて121で示す信号は画像スキヤナや画像
フアイル、コンピユータ等の外部機器から供給される符
号化すべき画像信号であり、“0"又は“1"(例えば“0"
=白、“1"=黒画素)の2値信号のシリアル・データと
して与えられる。又、134で示す信号は画像信号121の入
力に同期して外部機器より供給されるクロツクであり、
1画素当り1クロツクとなっている。次に136で示す信
号は同期信号であり、画像信号121の水平区間や垂直区
間等を示す数種の同期信号を示している。 即ち、本実施例では、符号化すべき画像信号121はレ
ーザ・プリンタ等に与えられる信号と同様、各主走査毎
のシリアルな画像信号である走査型画像信号として与え
られるものとする。 次に101はコーデイング・ライン(符号化すべき画像
の主走査方向の1本分)上の実画像の最終画素の次の画
素(=仮想画素)が必ず変化点となるように、強制的に
変化点をつくり出す回路であり、「仮想変化点発生回路
A」と称する。但し、上記「仮想変化点発生回路A」は
コーデイング・ライン上の実画像には何ら変化を与えな
い構造となっている。 102はライン・バツフア・メモリA、103はライン・バ
ツフア・メモリBであり、各々独立に書込み又は読出し
動作が可能なRAM(ランダム・アクセス・メモリ)であ
り、各々コーデイング・ライン1本分の2値画像を記憶
できる容量(主走査画素数)を有する。 又、ライン・バツフア・メモリA102とライン・バツフ
ア・メモリB103は、片方が書込み動作を実行している
時、もう一方は読出し動作を実行する様、制御されてい
る。即ち、これら2つのライン・バツフア・メモリに依
り、一組のダブル・バツフア・メモリを構成している。 111はメモリ・アドレス・カウンタであり、コーデイ
ング・ラインの画素数に対応するクロツク134をカウン
トするカウンタである。該カウンタ111のカウント値
は、メモリ・アドレス信号135として、ライン・バツフ
ア・メモリA102及びライン・バツフア・メモリB103の両
方に共通に与えられる。又、メモリ・アドレス・カウン
タ111はコーデイング・ライン1本毎に初期値に戻り、
カウント動作を繰返す。従って、ライン・バツフア・メ
モリに書込まれた各ラインの2値画像は、新たに入力す
るラインの画像信号121の画素位置に対応づけられて各
画素毎に読出される。 104はセレクタであり、ライン・バツフア・メモリA10
2又はライン・バツフア・メモリB103のうち、どちらか
読出し動作を実行している方から読出しデータを得るべ
くセレクト信号901により選択動作する回路である。こ
のセレクタ104により選択的に得られたデータはリフア
レンス・ライン125として、即ち、コーデイング・ライ
ンの参照用データ(画像)として、次段に与えられる。 105はリフアイレンス・ライン上の実画像の最終画素
とその次の画素(仮想画素)が必ず変化点となる様に強
制的に変化点をつくり出す回路で「仮想変化点発生回路
B」と称する。 但し、仮想変化点発生回路B105はリフアレンス・ライ
ン上の実画像には何ら変化を与えない構造となってい
る。 106はリフアレンス・ライン上の実画像及び仮想画素
上の変化点となる画素を検出する回路であり、「変化点
検出回路A」と称する。 又、107はコーデイング・ライン上の実画像及び仮想
画素上の変化点を検出する回路で「変化点検出回路B」
と称する。 108はAレジスタ、109はBレジスタ、110はCレジス
タであり、各々、4ビツトのシフト・レジスタである。 又、126で示す信号はリフアレンス・ライン上の実画
像及び仮想画素を表わす信号であり、又127で示す信号
はリフアレンス・ライン上の実画像及び仮想画素上の変
化点信号である。128で示す信号はコーデイング・ライ
ン上の実画像及び仮想画素上の変化点信号である。 112はクロツク134及び同期信号136を入力とし、これ
らに基づいて、各回路ブロツクの動作タイミングをとる
ための各種タイミング信号137を形成するタイミング回
路である。 ここまでに説明した第1図の回路ブロツクの動作を、
第4図示の如き実際の画像(符号化すべき画像)が与え
られ、これをMMR法により符号化する場合を例にして説
明する。 まず、ここで例示する第4図の画像は、説明を簡単に
する為に、1ラインが32画素(主走査画素数=32画素)
から成り、かつ合計2ライン(副走査線数=2本)によ
り1ページを構成する極めて簡単な画像とした。 第4図の402で示す第1ラインを実際に符号化するに
は、第5図に示すように第4図の401で示す仮想ライン
をリフアレンス・ラインとし、第1ライン402をコーデ
イング・ラインとする。 又、第4図の403で示す第2ラインを符号化する時に
は第6図に示すように、第4図の第1ライン402をリフ
アレンス・ラインとし、第2ライン403をコーデイング
・ラインとする。 以下、仮に1ページが3ライン以上の主走査からな
り、第3ラリン、第4ライン、……と続く場合でも、上
記の如く、リフアレンス・ライン及びコーデイング・ラ
インの関係を順次繰下げていけば副走査線数に拘らず、
符号化を続行できる。 第3図は第4図に例示する画像が第1図示の回路ブロ
ツクに与えられる時のタイミング・チヤートである。 第3図において136−1は垂直同期信号で副走査方向
の画像の区間、即ち、1ページの画像の入力期間を示
す。136−2は水平同期信号で主走査方向の画像区間、
即ち、1ラインの画像の入力期間を示す。134は画像ク
ロツク、121は第4図に例示した符号化すべき画像の信
号波形としての表現であり、黒画素=“1"=“H"、白画
素=“0"=“L"として描かれている。即ち、第3図示の
画像のうち、区間T1の画像が、符号化すべき第4図示の
第1ライン402の実画像であり、区間T2の画像が符号化
すべき第4図示の第2ライン403の実画像である。 又、第4図示の仮想ライン401は実際の紙面等に印刷
されるような画像に於いては、紙面の上方部のいわば余
白、或いは紙面外に相当するもので、MMR法に於いて
は、全白(1ラインの画素が全て白画素)ラインと仮想
するよう規定されている。従って、前記第4図示の仮想
ライン401は第3図示の画像信号121上には現れていな
い。 第5図は第1ライン402の符号化動作を示すタイミン
グチヤートであり、リフアレンス・ラインとなる仮想ラ
イン401とコーデイングラインである第1ライン402との
関係を示す。 まず、第5図示の第1ライン402の画像が仮想変化点
発生回路A101に与えられると第3図の122(コーデイン
グ・ライン)に示す様に、仮想変化点(仮想画素)302
が付加された画像となる。即ち区間T1において実画像は
不変であるが図でも示すように第1ラインの最終画素30
1とその次の画素302は相反する色(白→黒)となってい
る。又仮想変化点(仮想画素)302に続く仮想の数画素
は後述する理由により変化点とならないように仮想変化
点(仮想画素)302と同じ色の画素に保持される。 さて、第3図におけるコーデイング・ライン信号122
は第1図に見るように符号化すべき画像信号として、変
化点検出回路B107に入力されるとともに、ライン・バツ
フアメモリA102及び、ライン・バツフアメモリB103へ書
込用データとして与えられる。 一方、アドレス・カウンタ111は第3図の区間T1のみ
画像クロツク134をカウントし、第3図の135に示すよう
なカウント値を出力し、該出力はメモリ・アドレス135
として、ライン・バツフア・メモリA102及びライン・バ
ツフアメモリB103へ共通に与えられる。 更に、この時図示はしていないがライン・バツフアメ
モリA102は書込みモードに、又ラインバツフア・メモリ
B103は読出しモードに制御されているとすると、コーデ
イング・ライン122のデータはライン・バツフア・メモ
リA102内のメモリ・アドレス135で指示された番地に順
次・書込まれる。又、ライン・バツフア・メモリB103
は、この時、前述したように、読出しモードにあるか
ら、初期状態で全て“0"を書込んでおけば、メモリ・ア
ドレス135で指示された番地から“0"を順次読出し、第
1図の124で示す読出し信号Bとなり、セレクタ104によ
り選択されて、リフアレンス・ライン125のデータとな
る。 第3図の125は該リフアレンス・ラインのデータ信号
波形を示しており、区間T1中“0"となっている。これ
は、即ち、第5図に示した如く仮想ライン401を“全
白”のリフアレンス・ラインとして回路上に得た事であ
る。 コーデイング・ライン122は前述の様に変化点検出回
路B107にも与えられる。該検出回路B107は与えられたデ
ータ入力の内の変化点(画素)を検出し、該変化点画素
を“1"として出力し、変化点とならない画素をすべて
“0"として出力する。第1図の128は該出力である。 仮想変化点発生回路B105及び変化点検出回路A106はそ
の名称の通り、前述したコーデイング・ライン122に対
して動作する同一名称の回路101及び107の動作をライン
バツフアメモリから読出されたリフアレンス・ライン12
5に対して実行する。 結局リフアレンスライン125の信号は仮想変化点発生
回路B105により第3図の126の如く、最終画素の次に最
終画素と異なる色の仮想画素の付加された信号に変換さ
れる。 変化点検出回路B107から発生される信号128はクロツ
ク134によりAレジスタ108に順次シフト・インされる。
Aレジスタ108の記号A1〜A4は各々該レジスタのパラレ
ルな4ビツト出力を示しており、常に出力されている。
該Aレジスタ108の出力信号波形を第3図の129−1〜12
9−4に示す。従って、コーデイングラインの注目画素
がAレジスタ108の出力A4にシフトされたとするとその
注目画素に続く3画素分のデータ中に変化点が有るか否
かを出力129により判断できる。 同様に第3図の130−1〜130−4及び第3図の131−
1〜131−4にBレジスタ109及びCレジスタ110の出力
信号波形を示す。即ち、Bレジスタ109及びレジスタ110
には、Aレジスタ108に格納されている各画素位置に対
応したリフアレンスラインの画素の変化点信号及び色信
号が格納されている。従って、Aレジスタ108の出力A4
をコーデイングラインの注目画素とすると、Bレジスタ
109及びCレジスタ110により、リフアレンスラインにお
ける該注目画素位置に続く3画素内に変化点が有るか否
か及びその色を判断できる。 第2ラインを符号化する為に第4図の第2ライン403
が画像信号121として入力される時には、ラインバツフ
ア・メモリB103が書込みモードとなり、ライン・バツフ
ア・メモリB103が、読出しモードとなる。即ち、第1ラ
イン402のコーデイング動作中にラインバツフアメモリA
102に書込まれていた第1ライン402がリフアレンスライ
ンとなり、新たに入力する第2ライン403がコーデイン
グとなる。そして、第1ライン目に於ける動作と同様の
動作が実行される。 第2ライン403に於ける各信号波形を第3図の区間T2
に示す。この際、リフアレンス・ライン125の区間T2の
データは区間T1中にライン・バツフア・メモリA102に書
込んでおいた第1ライン402のデータを読出したもので
ある。 以上が第1図示の回路ブロツクの具体的動作である。 次に、第2図示の回路ブロツクを説明する。 201は記号検出回路であって、図示の如く、第1図示
の回路ブロツクのA,B,Cレジスタより信号129,130,131を
得て、MMR符号化法に於いて、必要な記号a0,a1,a2及
びb1,b2等の記号を検出する為の回路である。これら記
号の定義は以下の如くである。 a0=符号化の起点となるコーデイング・ライン上の画
素。 a1=a0より右にあるコーデイング・ライン上の最初の変
化点(画素)。 a2=a1より右にあるコーデイング・ライン上の最初の変
化点(画素)。 b1=a0より右にあるリフアレンス・ライン上の変化点
(画素)でa0と反対色で且つ、最初の変化点。 b2=b1より右にあるリフアレンス・ライン上の最初の変
化点(画素)。 但し、ここで言う右とは、例えば第4図示の各画素の
左と右の関係と同じである。 次に、202はB′レジスタであり、第2図の222で示す
変化点信号b1を入力データとして、クロツク134によっ
て順次シフト・インされる、3ビツトのシフト・レジス
タである。従って、記号検出回路201で検出された変化
点信号b1が続く3クロツク期間に渡って保持され、注目
画素に対する変化点信号b1の位置が判断できる。 203はランレングス・カウンタであり、通常、画素a0
から画素a1までの画素数(ランレングス)又は画素a1か
ら画素a2までの画素数をカウントする2進カウンタで、
12ビツトの出力をもち、最大は10進数の2559までカウン
トできるカウンタである。 第2図の228で示す信号はランレングス・カウンタ203
のカウンタ値出力のうち下位6ビツトである。又、第2
図の227で示す信号はランレングス・カウンタ203のカウ
ント値出力のうち上位6ビツトである。 204はROMテーブルAであり、主として、パスモード
(Pモード)のコード、及び垂直モード(Vモード)の
コードと各々のコードのビツト数(コード長)とを記憶
しており、与えられた入力に応じて該コード及びコード
長を並列に出力できるROM(リードオンリメモリ)であ
る。 又、205はROMテーブルBであり、主として、水平モー
ド(Hモード)のメイク・アツプ・コード及びコード長
を記憶しているROMであり、信号227をアドレスとして出
力すべきコード及びコード長が選択出力される。 206はROMテーブルCであり、主としてHモードのター
ミネイテイング・コード及びコード長を記憶しているRO
Mであり、信号228をアドレスとして出力すべきコード及
びコード長が選択出力される。 207及び208は前記各ROMより出力されたメイク・アツ
プ・コード及びコード長を一時記憶するラツチ回路であ
る。また、209は前記ROMより出力されたターミネイテイ
ング・コード及びコード長を一時記憶するラツチ回路で
ある。 210はラツチ回路C209内のコード及びコード長を順次
受取り、一時記憶する為のバツフアメモリである。 ここで、MMR法の符号化規則をもう少し、述べてお
く。この符号化法において前述した様に定義された記号
a0,a1,a2はコーデイング・ライン上に有り、又、同じ
く記号b1及びb2はリフアレンス・ライン上に有る。そし
て、これらの各記号a0,a1,a2のグループとb1,b2のグ
ループの相対位置(距離)により、符号化モードを次の
3つのモードのうちから一義的に選択し、符号化するよ
う規定されている。 (1)パスモード(Pモード) b2がa1より左にある時(発生コードは1種のみ) (2)垂直モード(Vモード) |a1b1|≦3の時(発生コードは距離ごとに違う計7種
の発生コード) (3)水平モード(Hモード) 上記(1)(2)以外の時(ラン・レングス・コード表
に従う) 形式:H+M(a0a1)+M(a1a2) ここで、HはHモードを示すコード、M(a0a1)は白
又は黒の|a0a1|のランレングス・コード、M(a1a2)
は黒又は白の|a1a2|のランレングス・コードである。 但し、上記(1),(2),(3)のうち2モード以上
が同時に満たされた場合には、 (1)Pモード>(2)Vモード>(3)Hモード の順位で優先される。 この優先出力動作を制御するのが、コード決定回路212
であり、このコード決定回路212によりラツチを選択す
る。 次に、第4図の第1ラインの画像402を符号化する動
作を説明する。 まず、本実施例では、第3図の320に示す時刻のt0を
符号化開始時刻とする。 即ち、時刻t0はリフアレンス・ライン及びコーデイン
グ・ラインの先頭画素が第2図のCレジスタ110のC4出
力又はAレジスタ108のA4出力に夫々現われる時刻であ
る。即ち、時刻t0では、Cレジスタ110、Bレジスタ109
及びAレジスタ108の各出力はリフアレンス・ライン及
びコーデイング・ラインの先頭画素とその先頭画素に続
く3画素の状態を並列出力している。又、a0は第3図の
221のA0(a0)に示すように初期値“0"(白画素=仮
想)に設定されている。 ランレング・カウンタ203は初期値の0から時刻t0以
降画像クロツク134のカウントを開始する。 カウンタ203の各時刻におけるカウント値出力を第3
図の322に示す。 時刻t0に於いては、第3図の信号129−4に“1"が立
っていない、即ち、第2図のAシフト・レジスタ108のA
4出力に変化点が無い、又同様にBシフト・レジスタ109
のB4出力にも変化点が無い。従って、コードを発生する
要因が無いので、ランレングス・カウンタのカウント値
を1進めるだけで、次の時刻t1へ進むが、時刻t1でも時
刻t0の状態と同様である。 次に時刻t2に進むと、第3図の信号129−4に“1"が
立っている。これは即ち、第2図のAレジスタ108のA4
出力が1となり、コーデイングラインのその位置に変化
点が存在する事を示している。この変化点は今の起点a0
より右(時刻では後の時刻に相当)で最初の変化点であ
るから、第2図の記号検出回路201により、記号a1であ
ると判定される。尚、この記号a1の検出状態をFa1とし
て記憶する。 この時刻t2に於いて、第3図の130−1〜130−4を見
ると、いずれにも“1"が立っていない。この事は時刻t2
から3時刻以内には変化点b1が無い事を意味する。又、
記号検出回路201はb1を検出した時にはそのb1をB′シ
フト・レジスタ202にシフト・インし3時刻の間、消滅
しないようにしている。又、記号検出回路201はb1が既
に検出された事を記憶する回路も持っている。 これらにより、本ケースでは変化点画素a1の左右3画
素以内に変化点画素b1が無い事及び起点a0からa1までの
間にもb1が無いこと(従ってb2も無い)が判定出来る。
従って、時刻t2でa1が検出されたが、Pモード(b2が既
に検出されていなければならない)及びVモード(|a1
b1|3が条件)の条件を満さない事が決定し、従って
Hモードとなる。 この時、ランレングス・カウンタ203の値は第3図322
にも示すようにa0からa1の画素数を示し、“2"である。
又ランレングスの色は初期セツトした“0"=白のままで
ある。従ってランレングスカウンタ203の出力228等によ
りランレングスの値及び色等がROMテーブルC206に与え
られ、該当するコード及びコード長がROM206から出力さ
れる。このケースでは“白ラン2"のコードが出力され
る。即ちM(a0a1)=白2である。 この際、Hモードの最初のコードである事を判定しH
モードを示すコード“001"を白ラン2のコード“0111"
と同時に即ち1クロツクで出すよう制御する。又コード
長も2進数等で同時に出力される。 次いでランレングス・カウンタ203を初期値1(0で
はない点に注目)にセツトし直し、画素a1から画素a2の
カウントに移る。但し画素a1、即ち、時刻t2では初期値
のセツト準備をするのみで、カウンタに初期値がセツト
されカウントを進めるのは次の時刻t3からである。又、
この時刻t3からA0の色も反転させる。(時刻t2=“0"→
時刻t3=“1")、以後時刻tnが進むと結局時刻t4に於い
て、Aレジスタ108のA4出力に“1"が立ち変化点が現わ
れる。該変化点は記号検出回路201が変化点a1がすでに
通過し検出済である事を記憶している(Fa1=1となっ
ている)ので、記号検出回路201によりa2と判定され
る。尚、このa2の検出状態はFa2として記憶される。さ
て、時刻t4でランレングス・カウンタ203の値は2であ
りA0=“1"=黒となっている。又既に時刻t2に於いて、
Hモードである事が確定しているので、a2の検出された
時には、リフアレンスラインの状態、即ち、第3図の13
1−1〜131−4及び第3図130−1〜130−4等の参照は
不要であり、本ケースでは無いが、仮にリフアレンス・
ライン上にb1,b2等があっても、無視するように制御さ
れる。 以上により結局、M(a0,a1)の時と同様にして、 M(a1,a2)=黒“2"のコード及びコード長が出力され
る。この際にはM(a0,a1)の時とは異なりHモードを
示すコード“001"は付加されないよう制御される。 次いで上記、時刻t4の后、即ち、時刻t5でランレング
ス・カウンタ203は初期値1にセツトされる。又、A0
(=a0)は反転する。そして、時刻t4の変化点a2は次の
モードの起点a0と見なされる。 以上の動作により第1ライン402の符号化による発生
コードは第5図の501に記した如くとなる。 又、第3図の時刻t30では、ランレングス・カウンタ
値は9で、この時、記号a″1(=a1)が検出される
が、リフレンスライン上の2画素後に変化点b″1が有
る事が時刻t30において、第3図のBレジスタ109の出力
130−2及びCレジスタ110の出力131−2等から判断さ
れる。従って|a1b1|3の条件が満され、Pモード
(b2が必要)ではないので、定義によりVモードと決定
されVL(2)コード(a1がb1の左2画素の位置にある)
が出力される。 この際、Hモードのランレングス・白9のコードの発
生し得る状態にあったわけであるが、先に述べた各モー
ド間の優先度の定義に従い、Vモードが有効コードとな
り、Hモードのコードは無効となる。さらにVモードの
コードが発生した事により、ランレングスカウンタ203
の該時刻t30までのカウント値はクリアとなり、新たに
1にプリセツトし直されるように制御される。又、Vモ
ードのコードが発生した後では起点a0記号の色は反転さ
れる。(但し、Vモード・コードの発生はa1記号の変化
点検出と同時刻(時刻t30)である。) また、ここまでに説明していないが、記号b1が記号a1
より先の検出される場合には、記号b1の検出信号はB′
レジスタ202への入力信号として、該レジスタ内へシフ
トインされ以降3時刻の間、B′レジスタ202の出力、B
5→B6→B7の順でシフトしていき、それ以後消滅する。
又、記号b1がすでにBレジスタ109のB4出力を通過して
もまだコードが発生しない時には、該事実を記憶検出回
路201の出力Fb1で示すように記憶する。 次に、第1図示の回路ブロツクの各諸機能ブロツクの
具体的回路を説明する。 第1図の仮想変化点発生回路A101、及び仮想変化点発
生回路B105は同形式の回路であり、共に第7図示の仮想
変化点発生回路により実現される。図中、702はフリツ
プフロツプ、703−1及び703−4はアンドゲート、704
はオアゲート、705は反転回路(インバータ)である。
第7図示の回路の動作を第8図のタイミングチヤートに
示す。即ち、第7図及び第8図の各部の番号は第1図及
び第3図の番号と符号している。但し、第7図及び第8
図の701で示す信号は、例えば第1図示のメモリアドレ
ス・カウンタ111のカウント値をデコードすることによ
って得た1ラインの最終画素の位置(タイミング)を示
す信号である。即ち、信号701の発生時刻にフリツプフ
ロツプ702をコーデイングラインの最終画素と同じ色に
クロツク134に同期してセツトし、該時刻より後、即ち
水平同期信号136−2の滅勢後ではフリツプフロツプ702
の出力を122信号とし、該時刻以前即ち、水平同期信
号136−2の出力中は画像121を122信号に出すように成
すものである。 第1図のセレクタ104は第9図に示す回路により実現
される。図中、902−1及び902−2はアンドゲート、90
3はオアゲート、904はインバータである。第9図の123,
124は第1図のラインバツフアメモリA,Bの出力123,124
と符号するが、第9図の信号901は画像1ライン毎にレ
ベルが反転するセレクト信号で、第1図の水平同期信号
136−2により作られる。該セレクト信号901により信号
125への出力を切換える。 第1図の変化点検出回路A106及び変化点検出回路B107
は同形式の回路であり、第10図に変化点検出回路B107の
構成を代表して示す。図中、1002はフリツプフロツプ、
1003は排他的オアゲート、1004はインバータである。 即ち、第8図のタイミング・チヤートに示すようにク
ロツク134に同期したフリツプ・フロツプ1002の入力と
出力の排他的論理和(Exclusive OR)を取る事により隣
り合った画素の色が異なる事を検知し、変化点信号とし
ている。 次に第2図の回路ブロツク内の諸機能ブロツクの具体
的回路を説明する。 第11図は前述のコーデイング・ライン上の記号a1又は
a2及び先に言及したa1が検出済であることを示すFa1信
号を検出する回路で第2図示の記号検出回路201内にあ
る。図中、1102はフリツプフロツプ、1104−1及び1104
−2はアンドゲート、1105はインバータである。 さて、第11図における、各部の番号は第1図等の番号
と符号している。第11図の1101で示す信号はフリツプフ
ロツプ1102を初期状態に戻す(即ちQ出力=“0")か、
Q出力=“1"にセツトされるのを禁止する制御信号であ
り、通常時には“1"のレベルにある。▲▼信
号1103も同様である。ここにおいて変化点A4(129−4
信号)が最初に到来するとA4=“1"となる。この場合、
フリツプフロツプ1102の出力=“1"及び制御信号1101
=“1"であるから、a1=“1"が出力され、記号a1が検出
される。このa1検出信号によりフリツプフロツプ1102が
セツトされQ出力=“1"となり、a1が既に検出された事
を記憶する(即ちQ出力=Fa1=“1")。この状態で次
にA4=“1"となるとa2=“1"となり、記号a2が検出され
る。 次に、記号b1等を検出する為の回路を第12図に示す。
図中、1201は排他的オアゲート、1202,1203はフリツプ
フロツプ、1204−1及び1204−2はアンドゲート、1205
はインバータである。各部の番号の符号は第11図の場合
と同様である。但し、b1となり得るのはa0と反対の色と
いう条件の為排他的オアゲート1201でリフアレンスライ
ンの変化とa0信号との排他的論理和を取った後の信号を
使用する回路となっている。尚、第12図示の回路は第2
図の記号検出回路201に含まれる。 第2図のランレングスカウンタ203の具体的構成を第1
3図に示す。まず、ランレングス・カウンタ203は前述し
たように12ビツトの2進カウンタとなっており、該カウ
ンタ203の計数範囲は0(10進)から2560−1(10進数
の2559)である。又、該カウンタ203はプリセツト機能
及び、クリア機能等を有するもので、具体的には米国・
フエア・チヤイルド社製、IC.型名74F163等により構成
し得るものである。 更に、該カウンタ203のカウント値出力が10進数2559
である事を検出し、MK1信号を発生する回路1301及び該
出力の下位6ビツトをデコードした値が10進数“63"で
ある事を検出し、MK2信号を発生する回路1302を備えて
いる。 更に、プリセツト機能によりセツトする値として“0"
(10進数)又は“1"(10進数)を選択的にプリセツトで
きる構造となっている。 ランレングス・カウンタ203の動き方について説明す
る。まず、各コーデイング・ライン毎に画像左端外の位
置に於いて初期値“0"にプリセツト(又はクリア)され
る。次に画像領域内では画素ごとに順次カウントを進め
るが下記の値又は3状態に於いてはカウンタ203はプリ
セツト機能により“1"に戻される。 即ち、 (1)変化点a1又はa2が検出された時、 (2)カウント値が2559に到達した時、 (3)Pモード・コード又はVモード・コードが発生し
た時、 但し、符号化法の規則により、コーデイング・ライン最
右端外の仮想画素上で変化点a1をa2とする場合には、a1
の検出時にカウンタ値を“0"に戻す事とする。 次に第2図のROMテーブルA204の構成について述べ
る。該ROMテーブルA204はPモーとVモードの計8種の
コード及び該コード長等を発生する為のものである。こ
こで述べる構成は本実施の構成原理及び前述の説明でも
明らかなように、コーデイング・ライン及びリフアレン
ス・ラインの変化点位置の相対的関係及び特にリフアレ
ンス・ライン上の変化点b2がBレジスタ109のB4出力に
現われた時、又はコーデイング・ライン上の変化点a1が
Aレジスタ108のA4出力として現われた時、該時刻に於
いて記号検出回路201の状態及びAレジスタ108、Bレジ
スタ109、Cラジスタ110及びB′レジスタ202の各出力
の状態等を同時に並列的に判断可能な構成となってい
る。故に上記諸出力の状態の組合せは当然有限のもので
あり、又、判断すべき時刻にあっては静止状態として扱
える。従って、組合せごとに出力すべきPモード又はV
モードのコード及びコード長が決定できるので、該ROM
テーブルとして構成できるものである。ここでは該ROM
テーブルの具体的内容については冗長に過ぎるので、一
例として第14図にROMと等価な論理回路によって、Pモ
ードのコード及びコード長を発生する場合を例示してお
く。図中、1409−1〜1409−3はインバータ、1410−1
〜1410−6はタイミング回路、1411はナンドゲート、14
12はノアゲートである。即ち第14図の1401で示す信号は
第2図の記号検出回路201に於いてリフアレンス・ライ
ン上に変化点b2が検出された事を示す信号である。 即ち、第1図のBレジスタ109のB4出力にb2としての
変化点がある事を意味するものである。又、第14図の14
02で示すa1信号は同様にして第1図のAレジスタ108のA
4出力としてのa1変化点である。又第14図の1403で示すF
a1信号は現時刻までに第2図記号検出回路201に於いて
既にa1としての変化点が検出済である事を示す信号であ
る。 第14図の論理回路は該b2の検出された時刻に於いて、
a1又はFa1信号が“真”でない事によりPモードである
と判定する事を意味している。即ち、起点a0以後、b2が
検出される時刻までにa1変化点がない事を意味する。即
ち、画像上で言えば、起点a0からb2変化点の真下の間に
a1変化点がない事になる。従って、定義によりPモード
となる。第14図の1404はPモード検出信号、1405はPモ
ードの具体的なコード、1406はPモードのコードのコー
ド長を表す2進数である。又1407はPモードのコードが
発生した事を示す信号である。以上、Pモードの判定法
であるが、Vモードにも同様の手法が適用できる。該手
法によりROMテーブルA204は構成される。 結局Pモード又はVモードのコード及びコード長は前
記b2又はa1記号が検出された時刻に於いて、前記の手法
に基づく第2図ROMテーブルA204に前記各レジスター等
の状態信号を入力データとして与える事により時刻1ク
ロツクの時間で発生される。 第2図のROMテーブルB205及びROMテーブルC206は同様
の構造であるから、代表して第15図及び第16図によりRO
MテーブルC206について説明する。 まず、206はROMで少なくとも11ビツトのアドレス入力
及び21ビツトの並列出力をもつ、また、228入力は第2
図の228信号に符号する。即ち第2図のランレングス・
カウンタ203の下位6ビツトである。また、第15図の150
2入力はランレングスの色を指定する信号で、記号検出
回路201の出力のa0信号であり、本例では白=0、黒=
1とする。また1503入力はHモードを示すコード(=00
1)を付加するか、不要かを指定する信号で、記号検出
回路201の出力のFa1信号であり、本例では要=1、不要
=0とする。即ち、1503入力が1の場合はHモードのコ
ードの最初のランレングスコードに前記コード(001)
を付加したものを1クロツクで出力する。1504はコード
決定回路212の出力に従って、該ROMテーブルC206の出力
を有効とするか無効とするかを制御するチツプイネーブ
ル信号である。1507入力はE0L、1508入力はE0L+1、15
09入力はEOL+0の夫々の読出しを制御するアドレス入
力であり、これら入力にパルスを入力することにより、
対応したラインの区切りコードが読出される。又、1505
は入力で指定された番地のコード出力であり1506は同じ
く該コードのコード長である。 第16図は前記第15図の各番地A0〜A10と記憶内容(デ
ータ)との対応を示す図である。 第2図のコード決定回路212を具体的に第17図により
説明する。図中、1706−1〜1706−3はアンドゲート、
1707−1及び1701−2はインバータである。1407は第14
図のROMテーブルA204からのPモードのコードが発生し
たことを示す信号であり、同様に、1702及び1703は夫々
Vモードのコード、Hモードのコードの発生を示す信号
である。 本実施例に於けるコード発生法の原理から判るよう
に、第2図示のROMテーブル204及び205又は206等によ
り、Pモード,Vモード,Hモードの各々のコードが最終的
に発生すべきコードと決定される前段階に於いて、同時
に2つ以上ROMテーブルより出力される場合がある。し
かし2以上のコードは前述したように優先度が定義され
ている。第17図は該定義に従って、一義的に発生すべき
コードを決定する為の回路である。 即ち、Pモード,Vモード及びHモードのコードが同時
に発生し得る場合には、アンドゲート1706−1〜1706−
3及び1707−1、1707−2の組合わせによる論理に従っ
て、前述の如く、 Pモード>Vモード>Hモード 順位により、出力1701、1704、1705のいずれかが1とな
り、優先権を獲得したモードのコードが最終的に発生す
べきコードとして決定され、他のモードのコードは無効
となり、発生コードとならない。 尚、信号1708は本符号化回路をMH法、即ち、一次元符
号化に用いるか、MMR又はMRの二次元符号化に用いるか
を選択するためのモード信号であり、一次元符号化を実
行する場合にはLレベル,一方、二次元符号化を実行す
る場合にはHレベルとなる。 従って、一次元符号化を実行する場合には、Pモード
コード及びVモードコードの発生は阻止され、常にHモ
ードコード即ちランレングスを表わすコードのみが有効
とされる。 次に、第2図のラッチA207及びラツチB208等の役割に
ついて述べる。ラツチA207及びラツチB208はコーデイン
グ途中に仮に発生するHモードのメイクアツプコード及
び該コード長を該Hモードが有効か又は無効となるかが
決定するまで、一時記憶する為の回路である。そして、
Hモードが有効と決定すれが該ラツチの内容は次段の回
路へ受渡される。 第2図のラツチA207及びB208の働きを一例として、メ
イクアツプコードが発生するランレングスが長い場合、
例えばランレングス=2972で説明する。この時、符号化
の規定により次のように2つのメイクアツプコード及び
1つのターミネイテイングコードの合計3つのランレン
グスコードに分割して出力される。即ち、 (1) メイクアツプコード1=ランレングス2560コード(白,
黒共通) (2) メイクアツプコード2=ランレングス384コード(白又
は黒) (3) ターミネイテイングコード=ランレングス28コード(白
又は黒) この様に、2560+384+28=2972の如く複数のコードに
より1つのランレングスを表わす場合には、まず、第2
図のランレングス・カウンタ203のカウント値が63+64
×N(N=0,1,2……の正整数)になる毎に、その時点
でAレジスタのA4出力がa1変化点でなければ、次にメイ
クアツプ値が発生することを予知し、該カウンタ203の
上位6ビツトの値(Nに相当)が示す1つ上(即ちN=
0で64のメイクアツプ)のメイクアツプコード及びコー
ド長をROMテーブルB205から出力させ、ラツチB208へ一
時記憶(ラツチ)する。続いて前値カウント値が64進む
毎(即ち前述の63+64×Nの式に於いてNが1進む毎)
に該ラツチB208の内容は、更新されていく。 そして、ランレングス・カウンタ203の値が2559(即
ち63+64×Nの式でN=39)になった時刻で変化点a1が
検出されていなければ現在カウント中のランレングスが
2560以上になる事が予知できるので、前記同様、ROMテ
ーブルB205からランレングス2560のコード及びコード長
を読み出してラツチA207へ一時記憶する。また、同時に
ラツチB208の記憶済内容を一旦無効とする。又、ランレ
ングスカウンタ203のカウント値は初期値1に戻され
る。続いてカウントが進むにつれて再び前述の63+64×
Nの式毎に同様にラツチB208へのメイクアツプコード等
の記憶が再開される。 そして、変化点a1が検出されると、他のPモード又は
Vモードとの競合関係が判定され、Hモードが決定する
と該変化点a1の時刻に於けるランレングスカウンタ203
の下位6ビツトの値(0〜最大63)が示すランレングス
のターミネイテイングコード及びコード長をROMテーブ
ルC206を介してラッチC209へ一旦記憶する。又、既に前
記のようにラツチA207及びラツチB208に記憶済の内容も
有効となる。 但し、変化点a1の時刻にVモード等が発生していれば
Hモード自体、発生しない事となり、当然ラツチA207及
びラツチB208の内容は無効とされ、又ROMテーブルC206
の出力がチップいネーブル信号1504により無効とされ、
ラッチC209へは前記ターミネイテイングコードのかわり
にオアゲート231を介してROMテーブルA204からのVモー
ドコードが有効コードとしてラツチされる。 上記メイクアツプコード1およびメイクアツプコード
2等の発生,記憶制御の回路を第18図に示し、この回路
はタイミング回路112に含まれるものである。この回路
のタイミングチヤート(ランレングスが前述の如く2972
であった場合)を第19図に示す。図中、1801,1802はフ
リツプフロツプ、1803はアンドゲート、1804はインバー
タである。 MK1及びMK2は第13図に示したランレングスカウンタ20
3の2559検出回路1301及び63検出回路1302からそれぞれ
出力される信号である。フリツプフロツプ1802はMK2信
号の入力によりセツトされてMK2有信号を発生し、フリ
ツプフロツプ1801はMK1信号の入力によりセツトされてM
K1有信号を派生する。尚、MK1信号の入力によりフリツ
プフロツプ1802はリセツトされる。 以上のような構成により、ランレングスカウンタ203
のカウント値が64以上となった場合はMK2有信号がハイ
レベルとなり、更に2560以上となった場合はMK1有信号
のみかMK1有信号とMK2有信号が両方ハイレベルとなる。
このMK1有信号とMK2有信号のレベルによりランレングス
を表わすコードがターミネイテイングコードのみである
か、ターミネイテイングコードとメークアツプコードの
組合せであるか、又、そのメークアツプコードの数が1
であるか2であるかを判別できる。従って、Hモードに
おいてコードを発生する場合、このMK1有信号とMK2有信
号とのレベルをパツキング回路211は判別し、3個のラ
ツチA,B,Cのうち有効なものを選択して、そのラツチデ
ータを取込む。 この様にメイクアツプコードの発生に於いて少なくと
も1時刻前に該コードの発生を予知し、該コードを一時
記憶回路(ラツチA,B)へ送り済にしておくことによ
り、変化点a1が来た時に、同時刻に処理すべき出力コー
ドの数やビツト数の増大を防ぐ効果があり回路構成上、
極めて有効である。 即ち、ラツチA207及びラツチB208へランレングスカウ
ンタ203がHモード決定前にカウントした数のうち必要
となるメイクアツプコード及びコード長を一時記憶して
おくことにより、Hモード決定時にはターミネイテイン
グコード及びコード長のみを処理すれば良いので、a1検
出時に出力すべきHモードのコードが全て揃い、続く符
号化動作を遅延なく実行することができる。 207,208,209の各ラツチA,B,Cの内容を次段回路へ送り
出す順序はラツチA207>ラツチB208>ラツチC209(210
バツフア)の順を崩さないよう制御される(内容が無効
の時は省略,無視する)。 ラツチC209の内容を一旦バツフアメモリ210に格納す
るのは、符号化モードの確定された次の時刻から次の符
号化動作が開始し、ROMテーブルより次の符号化データ
がラツチC209に数クロツク(最低1クロツク)で入力さ
れることがある。従って、モードの確定後は次の符号化
データをラツチ可能な様にラツチC209の内容ばバツフア
メモリ210に送られ、バツフアメモリ210よりタイミング
を取って後段に出力される。 次に変化点a1及び変化点a2を符号化法の規定により、
同一画素上に設定するような特殊なケースについて述べ
る。 第20図は上記のケースを図示したものである。即ち、
第20図に於いて、2001はリフアレンスライン,2002はコ
ーデイングラインである。又、2003はコーデイングライ
ンの最終画素,2004は仮想変化点(画素)である。 さて第20図において、左法からの符号化の結果、起点
a0が図の位置になったとすると、次に発生すべきコード
は第21図の如く、〔Hモードコード+白12ターミネイテ
イングコード+黒0ターミネイトコード〕である。ここ
で、第21図(1)のコードは変化点a1の時刻に前述した
手段により1つのコードとして扱う事ができ問題ない。
しかし、第21図(2)のコードは本来変化点a2が変化点
a1と別の時刻に来た時、変化点a2の時刻に於いて発生す
るべきコードである。だが本ケースの場合、明らかに変
化点a2として記号検出回路201等から検知されない。 そこで本ケースの場合、記号検出回路201に設けた第2
2図の回路により以下の処理を行なう。第23図は本回路
動作のタイミングチヤートである。第22図に於いて2201
は画像が仮想領域に入ったことを示す信号(水平同期信
号の反転信号)、2202はa1変化点検出信号,2203はHモ
ードに於いて、第1番目のターミネイトコードの発生ま
でを示す信号である。上記信号を監視し、アンドゲート
2207により該2201〜2203信号の論理積をとることにより
第20図の状態を検知し、2204−1信号をつくり(即ち、
時刻はa1と同じ)、まず、第20図(1)のコードを前述
の方法で出力する。次にランレングスカウンタを0にク
リアする等所定の処理し、第22図の2204−1信号をDフ
リツプフロツプからなる遅延回路2208で1時刻遅延させ
た2205−1信号により第21図(2)の黒0のターミネイ
トコードを発生させる。 第2図のパツキング回路211は前述の方法によって得
られたコード及びコード長を入力とし(この際次々に発
生する各々のコード長(コードのビツト数)は一定して
いない。但し、最長はHモードコード(=001)を付加
しても16ビツトである)、順次16ビツト単位にまとめる
回路であり、本実施例では16ビツト毎に次の外部回路へ
パラレルに受渡すようにしているものである。 第2図の238で示す信号はパツキング回路211により16
ビツトにまとめたコードであり、239で示す信号は該事
実を次段の外部回路へ報知する為の信号である。尚、パ
ツキング回路211はコード長加算回路,ビツトシフタ,
マルチプレクサ,ラツチ等、周知の回路を組合わすこと
により容易に実現しうるものである。 次に1ページの終了を示すRTC(Return To Control)
信号について述べる。MMR法の場合RTCコード=EOLコー
ド×2回である。即ちRTC信号は(000000000001)×2
=000000000001,000000000001で表現される。又本実施
例においては、前述してきたように1クロツク時間で16
ビツトのコードまで出力できる構造となっている。従っ
てRTC信号を出力するには第3図示の垂直同期信号136−
1等を監視する事により、1ページの終りを検知し、2
クロツク時間(2時刻)のパルスを発生させ、このパル
スを(第15図に示した)ROMテーブルC206のアドレス信
号1507として与える事により、ROMテーブルの相当する
番地にEOLコード及びコード長を書込んでおき、出力さ
せればRTCコードを前述の画像に対するコードに続いて
得る事ができる。 次に前述した3つの符号化法の相違点を第1表に挙げ
ておく。 そこでMH法の符号化法は前述したMMR法のHモードを
繰返して行く場合とほぼ同じであるが次の点で相異す
る。 即ち (1)MH法ではHモードコード(001)は不要 (2)MH法では白ラン、黒ランはペアにする事は不要 (3)MH法では1ライン毎にEOLコードを入れる (4)RTCの違い 又MR法の場合は (1)1次元ラインは、MH法と同じ (2)2次元ラインは、MMR法と同じ (3)ラインの区切りは EOL+1=0000000000011 又は EOL+0=0000000000010 (4)RTCの違い (5)Kパラメータにより1次元ラインと2次元ライン
が混在する。 結局、3つの符号化法間の切換えは前述したMMR法の
回路の動きを、MR法又はMH法の方式選択信号により制御
する事により容易に実現できる。 まず第24図にライン・区切り・コードの違いを制御す
る回路例を示す。図中、2407はラインカウンタ、2408は
ナンドゲート、2409−1〜2409−3はアンドゲート、24
10はインバータである。即ち、第24図の2401は第3図の
320に示すt−1時刻のパルス信号で、各コーデイング
ライン毎に繰返される又は該時刻t−1には画像符号化
に伴なう、コードは発生しない。このt−1時刻のパル
ス信号はアドレスカウンタ111の値をデコードすること
により得る。又、2402及び2403は符号化法を指定するCp
u等、本実施例回路外からの符号化法選択信号である。
又136−2信号は第3図の136−2信号と対応し、従っ
て、K進カウンタ2407は、MR法のKパラメータの進み方
を信号136−2をカウントしライン・カウンタとして、
監視する。 第24図の論理により得られた信号2404〜2406を第2図
のROMテーブルC206のアドレス入力(第15図の1507〜150
8入力)となし、各々特定の番地を指定する様になし、
該特定の番地に必要なコード及びコード長を記憶させた
ものを出力させる様になす事により、所望のライン・区
切り・コードを得る。 又、MH法の一次元ラインの符号化法は前述した第17図
のMMR法のモード決定回路に於いて常にHモードが優先
できるよう、選択信号1708により制御すればよい。 又MH法においては常にHモード・コード(001)も不
要となるよう制御するがこれも前述のROMテブルC206の
アドレス信号A7をOとすることにより達成する。 又RTCにおけるEOLの数の違いはROMテーブルC206のに
印加するパルス数をモードに応じて異ならせることによ
り達成する。 本実施例に於いては第3図等に示すように(画像)ク
ロツク134に同期して動作しているが、クロツクの間隔
(周期)には関係しない。そこで第25図に示す如く、い
わば画像ゲート信号によりクロツク134をマスクする等
の方法により容易に画像又はライン間に休止期間を設け
る事ができる。 即ち、第25図に於て2501は画像ゲート信号で“O"レベ
ルの間、動作を休止させる事を示す信号である。又2502
は前記ゲート信号2501とクロツク134との論理積により
作り出された歯抜けのクロツクであり、該クロツク2502
を前述のクロツク134に代って本実施例の実質の内部回
路へ送れば、本実施例はクロツク信号によってのみ状態
が遷移し得るものであるから第25図斜線部は明らかに休
止状態となる。 この休止制御により、例えば、符号化すべき画像信号
の発生源の画像信号の出力速度等が、符号化回路の動作
に制限される事がない。又、逆に、例えば、画像発生源
がデイスクを備えた画像フアイルの場合等、1ページの
画像信号の出力が間欠的になされたとしても、符号化回
路が、その間欠的出力に同期して符号化動作を間欠的に
実行する事ができる。従って、画像信号の出力源と符号
化回路の間に時間合せ用の多大なバツフアメモリ等を必
要とせずに、出力源からの画像信号を逐次符号化する事
もできる。 次に第26図及び第27図によって、本実施例の回路へ符
号化すべき画像を並列形式で与える方法について述べ
る。即ち、第26図の2601は8ビツトの並列データを入力
とし、2602に1ビツトの直列データとして出力できる並
直列変化用シフト・レジスタである。 第27図に示す様に符号化すべき画像信号を8ビツトの
並列データとしてレジスタ2601にロードしたのち、クロ
ツクにより直列シフトし、第27図に示す如くの直列の画
像信号2602を得る。同時に前記直列シフト中のクロツク
数等をカウントし、実データの区間を示すゲート信号27
02をつくり出す。又実データに対応したクロツク2702も
同様に得る事ができる。 以上、第27図の如き諸信号は前記第25図で述べた休止
方法により本実施例で前述した如く符号化可能な形式と
なっている。この画像の並列入力に対する動作はCpu等
により画像が与えられる場合等において極めて有効であ
る。 尚、以上の実施例では、MH,MR,MMRの符号化について
説明したが、他の符号化方法にも適用可能なことは言う
迄もない。また、符号化すべき画像信号は原稿画像を光
電的に読取る装置や、コンピユータ等から入力され、ま
た、符号化コードは伝送線等により遠隔地に伝送された
り、画像フアイルに格納されたりする。以上、本発明を
好ましい実施例に基づいて説明したが、本発明はこの構
成に限定されるものではなく、特許請求の範囲内で種々
の変形、変更が可能であることは言う迄もない。 〔効果〕 以上説明した様に、本発明によると、モデイフアイド
・リード符号化又はモデイフアイド・モデイフアイド・
リード符号化により画像信号を符号化する画像信号の二
次元符号化装置において、符号化ラインの画像信号の変
化点間の画素数の計数の結果に基づいて水平モードの画
像コードに含まれるランレングスコードを発生する第1
発生手段と、符号化ラインの画像信号と参照ラインの画
像信号との変化点に関する相関関係の監視結果に基づい
て、パスモード及び垂直モードの画像コードを発生する
第2発生手段とを備え、変化点が検出されたとき、第1
発生手段からの水平モードのランレングスコードの発生
と同時点で第2発生手段からパスモード又は垂直モード
の画像コードが発生される場合、選択信号に従って、第
1発生手段から出力された水平モードのランレングスコ
ードを無効とし、第2発生手段から発生されたパスモー
ド又は垂直モードの画像コードを出力せしめる出力制御
手段を有するので、モデイフアイド・リード符号化又は
モデイフアイド・モデイフアイド・リード符号化を高速
に、且つ、符号化すべき画像信号の入力に遅延すること
なく実行可能とすることができる。
【図面の簡単な説明】
第1図及び第2図は本発明を適用した符号化装置の構成
を示すブロツク図、第3図は符号化動作を示すタイミン
グチヤート図、第4図,第5図及び第6図はリフアレン
スラインとコーデングラインの関係を示す図、第7図は
仮想変化点発生回路の構成例を示す図、第8図は第7図
示回路の動作を示すタイミングチヤート図、第9図はセ
レクタの構成例を示す図、第10図は変化点検出回路の構
成例を示す図、第11図及び第12図は記号検出回路の一部
構成例を示す図、第13図はランレングスカウンタの構成
例を示す図、第14図はROMテーブルAの等価回路の構成
例を示す図、第15図はROMテーブルCの構成例を示す
図、第16図はROMテーブルCの内容例を示す図、第17図
はコード決定回路の構成例を示す図、第18図はメイクア
ツプコードの発生、記憶回路の構成例を示す図、第19図
は第18図示回路の動作を示すタイミングチヤート図、第
20図はリフアレンスラインとコーデイングラインの関係
を示す図、第21図はHモードコードを示す図、第22図は
仮想変化点の遅延回路の構成例を示す図、第23図は第22
図示回路の動作を示すタイミングチヤート図、第24図は
ライン区切りコードの発生を制御する回路の構成例を示
す図、第25図は符号化動作の休止制御動作を示すタイミ
ングチヤート図、第26図は画像信号のパラレル入力をシ
リアル出力する回路の構成例を示す図、第27図は第26図
示回路の出力状態を示すタイミングチヤート図であり、
101及び105は仮想変化点発生回路、106及び107は変化点
検出回路、108〜110はレジスタ、111はアドレスカウン
タ、201は記号検出回路、203はランレングスカウンタ、
207〜209はラツチである。
を示すブロツク図、第3図は符号化動作を示すタイミン
グチヤート図、第4図,第5図及び第6図はリフアレン
スラインとコーデングラインの関係を示す図、第7図は
仮想変化点発生回路の構成例を示す図、第8図は第7図
示回路の動作を示すタイミングチヤート図、第9図はセ
レクタの構成例を示す図、第10図は変化点検出回路の構
成例を示す図、第11図及び第12図は記号検出回路の一部
構成例を示す図、第13図はランレングスカウンタの構成
例を示す図、第14図はROMテーブルAの等価回路の構成
例を示す図、第15図はROMテーブルCの構成例を示す
図、第16図はROMテーブルCの内容例を示す図、第17図
はコード決定回路の構成例を示す図、第18図はメイクア
ツプコードの発生、記憶回路の構成例を示す図、第19図
は第18図示回路の動作を示すタイミングチヤート図、第
20図はリフアレンスラインとコーデイングラインの関係
を示す図、第21図はHモードコードを示す図、第22図は
仮想変化点の遅延回路の構成例を示す図、第23図は第22
図示回路の動作を示すタイミングチヤート図、第24図は
ライン区切りコードの発生を制御する回路の構成例を示
す図、第25図は符号化動作の休止制御動作を示すタイミ
ングチヤート図、第26図は画像信号のパラレル入力をシ
リアル出力する回路の構成例を示す図、第27図は第26図
示回路の出力状態を示すタイミングチヤート図であり、
101及び105は仮想変化点発生回路、106及び107は変化点
検出回路、108〜110はレジスタ、111はアドレスカウン
タ、201は記号検出回路、203はランレングスカウンタ、
207〜209はラツチである。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 櫻井 茂樹
東京都大田区下丸子3丁目30番2号 キ
ヤノン株式会社内
(72)発明者 村田 幸雄
東京都大田区下丸子3丁目30番2号 キ
ヤノン株式会社内
(72)発明者 岡野 達夫
東京都大田区下丸子3丁目30番2号 キ
ヤノン株式会社内
Claims (1)
- (57)【特許請求の範囲】 1.モデイフアイド・リード符号化又はモデルフアイド
・モデイフアイド・リード符号化により画像信号を符号
化する画像信号の二次元符号化装置において、 符号化ラインの画像信号を入力する入力手段と、 先の符号化動作により符号化済の画像信号を記憶し、参
照ラインの画像信号として出力するバツフア手段と、 前記入力手段より入力される符号化ラインの画像信号の
変化点を検出する検出手段と、 前記検出手段により検出された変化点間の画素数を計数
する計数手段と、 前記計数手段の計数結果に基づいて水平モードの画像コ
ードに含まれるランレングスコードを発生する第1発生
手段と、 前記入力手段により入力される符号化ラインの画像信号
と前記バツフア手段より出力される参照ラインの画像信
号との変化点に関する相関関係を監視する監視手段と、 前記監視手段の監視結果に基づいて、パスモード及び垂
直モードの画像モードを発生する第2発生手段と、 前記第1発生手段から発生された水平モードのランレン
グスコード又は第2発生手段から発生されたパスモード
又は垂直モードの画像コードを出力する出力手段とを有
し、 更に、前記第1発生手段からの水平モードのランレング
スコードの発生と同時点で前記第2発生手段からパスモ
ード又は垂直モードの画像コードが発生される場合、前
記第2発生手段からのパスモード又は垂直モードの画像
コードを選択する選択信号を出力する選択手段と、 前記検出手段により変化点が検出されたとき、前記第1
発生手段からの水平モードのランレングスコードの発生
と同時点で前記第2発生手段からパスモード又は垂直モ
ードの画像コードが発生される場合、前記選択手段から
の選択信号に従って、前記第1発生手段から出力された
水平モードのランレングスコードを無効とし、前記第2
発生手段から発生されたパスモード又は垂直モードの画
像コードを前記出力手段から出力せしめる出力制御手段
とを有することを特徴とする画像信号の二次元符号化装
置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17080485A JP2721335B2 (ja) | 1985-08-02 | 1985-08-02 | 画像信号の二次元符号化装置 |
US06/888,493 US4799110A (en) | 1985-08-02 | 1986-07-23 | Image signal coding apparatus |
CA000514467A CA1296798C (en) | 1985-08-02 | 1986-07-23 | Image signal coding apparatus |
EP86305854A EP0211611B1 (en) | 1985-08-02 | 1986-07-30 | Image signal coding apparatus |
DE8686305854T DE3684966D1 (de) | 1985-08-02 | 1986-07-30 | Bildsignalkodiergeraet. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17080485A JP2721335B2 (ja) | 1985-08-02 | 1985-08-02 | 画像信号の二次元符号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6231258A JPS6231258A (ja) | 1987-02-10 |
JP2721335B2 true JP2721335B2 (ja) | 1998-03-04 |
Family
ID=15911648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17080485A Expired - Lifetime JP2721335B2 (ja) | 1985-08-02 | 1985-08-02 | 画像信号の二次元符号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721335B2 (ja) |
-
1985
- 1985-08-02 JP JP17080485A patent/JP2721335B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6231258A (ja) | 1987-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0504903B1 (en) | Apparatus for and method of preprocessing binary picture data prior to run-length encoding | |
JPH04270568A (ja) | 画像処理装置におけるデータ圧縮方式 | |
US4654719A (en) | Coding circuit for facsimile apparatus | |
US5655032A (en) | Coding method and apparatus therefor | |
US4799110A (en) | Image signal coding apparatus | |
US4918540A (en) | System for encoding or decoding analog video signals | |
JP2721336B2 (ja) | 画像信号の二次元符号化装置 | |
JP2721335B2 (ja) | 画像信号の二次元符号化装置 | |
JP2721337B2 (ja) | 画像信号の符号化装置 | |
JP2774490B2 (ja) | 画像コードの復号装置 | |
JP2634793B2 (ja) | カラー画像信号の符号化装置 | |
JP2774488B2 (ja) | 画像コードの復号装置 | |
JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
JPS6231260A (ja) | 画像信号の二次元符号化装置 | |
JPS6231263A (ja) | 画像信号の二次元符号化装置 | |
JP2774489B2 (ja) | 画像コードの復号装置 | |
US5452092A (en) | Changing pixel detector for coding of image data | |
JPS6341271B2 (ja) | ||
JPS6231261A (ja) | 画像信号の符号化装置 | |
JP3134461B2 (ja) | 変化点検出回路 | |
JPS60256274A (ja) | 2次元圧縮符号化装置 | |
JP2556047B2 (ja) | 画像情報符号化装置 | |
JPH0351354B2 (ja) | ||
JPS6231262A (ja) | 画像信号の二次元符号化装置 | |
JPS63302669A (ja) | 画像符号化方式の変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |