JP2720441B2 - Pattern formation method for charge transfer device - Google Patents

Pattern formation method for charge transfer device

Info

Publication number
JP2720441B2
JP2720441B2 JP1164288A JP1164288A JP2720441B2 JP 2720441 B2 JP2720441 B2 JP 2720441B2 JP 1164288 A JP1164288 A JP 1164288A JP 1164288 A JP1164288 A JP 1164288A JP 2720441 B2 JP2720441 B2 JP 2720441B2
Authority
JP
Japan
Prior art keywords
pattern
charge transfer
transfer device
exposure
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1164288A
Other languages
Japanese (ja)
Other versions
JPH0284742A (en
Inventor
正秀 平間
幸男 木下
忠邦 奈良部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1164288A priority Critical patent/JP2720441B2/en
Publication of JPH0284742A publication Critical patent/JPH0284742A/en
Application granted granted Critical
Publication of JP2720441B2 publication Critical patent/JP2720441B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は分割露光しながら基板上に電荷電送装置のパ
ターンを合成して形成する電荷転送装置のパターン形成
法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a pattern of a charge transfer device by combining and forming a pattern of a charge transfer device on a substrate while performing divided exposure.

〔発明の概要〕[Summary of the Invention]

本発明は分割露光して、その各パターンを合成する電
荷転送装置のパターン形成法において、その分割露光さ
れるパターンの端部を、電荷転送装置の取り扱い電荷非
蓄積領域となる領域とすることにより、製造上のばらつ
きを防止すると共に大きい寸法の電荷転送装置を容易に
得ることを可能とする方法である。
According to the present invention, in a pattern forming method of a charge transfer device that performs divided exposure and synthesizes each pattern, an end of the pattern that is subjected to the divided exposure is set as a region to be a charge non-accumulation region of the charge transfer device. This is a method for preventing variation in manufacturing and easily obtaining a large-sized charge transfer device.

〔従来の技術〕[Conventional technology]

CCDラインセンサー等の電荷転送装置の製造は、微細
加工を施すために、露光装置を用いての加工が行われ
る。第5図は露光するための縮小投影光学系の模式図で
あり、レチクル100を透過した光がウェハ101の表面に5:
1に縮小されて投影される。
In manufacturing a charge transfer device such as a CCD line sensor, processing using an exposure device is performed in order to perform fine processing. FIG. 5 is a schematic view of a reduction projection optical system for exposing, and light transmitted through the reticle 100 is applied to the surface of the wafer 101 at 5:
Reduced to 1 and projected.

ところで、ラインセンサーのサイズの大きなもの,例
えば20mm以上のサイズのものを得ようとした場合、5:1
の縮小投影光学系ではレチクル100のサイズが100mm以上
必要になり、現状ではレチクル100の露光領域がそれ程
大きくないことから、大きなサイズのラインセンサーを
得ることが容易でない。
By the way, when trying to obtain a line sensor with a large size, for example, a size of 20 mm or more, 5: 1
Since the size of the reticle 100 is required to be 100 mm or more in the reduced projection optical system described above, it is not easy to obtain a large-sized line sensor because the exposure area of the reticle 100 is not so large at present.

そこで、等倍投影光学系の露光装置を使用して大きな
サイズのラインセンサーを形成することが行われてい
る。
Therefore, a line sensor having a large size is formed by using an exposure apparatus of a 1: 1 projection optical system.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、上述の等倍投影光学系では、マスクの合わせ
精度が劣化し、露光むらが生ずる等の問題が生じ、この
ため、設計上の制約が増加すると共にビット毎のばらつ
きが大きくなるといった問題につながっている。
However, in the above-mentioned 1 × projection optical system, problems such as deterioration of mask alignment accuracy and uneven exposure occur, and therefore, there is a problem that design constraints increase and variations between bits increase. linked.

これに対して、ウェハ上の各チップに対して行う露光
を複数に分割して行う分割露光技術が知られており、例
えば、このような技術は「日経マイクロデバイス」,198
6年5月号,132〜134頁(日経マグロウヒル社発行)にも
記載されている。
On the other hand, there is known a divided exposure technique in which exposure performed on each chip on a wafer is divided into a plurality of pieces. For example, such a technique is known as “Nikkei Microdevice”, 198
It is also described in the May, 1994 issue, pages 132-134 (published by Nikkei McGraw-Hill).

しかし、単に分割して露光するのみでは、その分割し
た端部における継ぎ目の問題が生ずる。すなわち、ステ
ップ・アンド・リピート方式では、その各パターンの位
置合わせのずれが生ずることもあり、位置ずれが生じた
場合の電荷転送装置の特性の変化を最小限にすることが
必要となる。
However, simply exposing in a divided manner causes a problem of a seam at the divided end. In other words, in the step-and-repeat method, there is a case where misalignment of the respective patterns occurs, and it is necessary to minimize a change in the characteristics of the charge transfer device when the misalignment occurs.

そこで、本発明は、電荷転送装置の製造工程におい
て、分割露光したパターンの継ぎ目における位置ずれに
強いパターンの形成法を提供することを目的とする。
Accordingly, it is an object of the present invention to provide a method for forming a pattern that is resistant to misalignment at a joint between divided exposure patterns in a manufacturing process of a charge transfer device.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するために、本発明の電荷転送装置の
パターン形成法は、電荷転送部を有する電荷転送装置の
パターンを、該電荷転送部で分割露光しながら基板上に
合成して形成するに際し、その分割露光されるパターン
の端部を、上記電荷転送装置の取り扱い電荷非蓄積領域
となる領域に設けることを特徴とする。
In order to achieve the above object, a method for forming a pattern of a charge transfer device according to the present invention includes forming a pattern of a charge transfer device having a charge transfer portion on a substrate while dividing and exposing the pattern on the charge transfer portion. The end of the pattern to be divided and exposed is provided in a region serving as a charge non-accumulation region of the charge transfer device.

ここで、電荷転送装置は、電荷結合素子(CCD)によ
る電荷転送部を有するデバイスであり、一次元,二次元
を問わず、光電変換部が併設されるものであっても良
い。また、その電荷転送装置は、少なくとも連続したパ
ターンの部分を有することが好ましい。上記パターンの
端部の形状は直線状に限定されず、端部同士を重ね合わ
せることができる形状であれば良い。また、取り扱い電
荷非蓄積領域となる領域は、電荷転送部の階段状のポテ
ンシャルの浅い側であるトランスファ部とすることがで
きる。
Here, the charge transfer device is a device having a charge transfer unit using a charge-coupled device (CCD), and may be provided with a photoelectric conversion unit regardless of whether it is one-dimensional or two-dimensional. Further, the charge transfer device preferably has at least a continuous pattern portion. The shape of the end of the pattern is not limited to a linear shape, and any shape may be used as long as the end can be overlapped. In addition, the region serving as the non-accumulated charge region can be a transfer portion on the shallow side of the step-like potential of the charge transfer portion.

また、上記分割露光されるパターンは、例えば電荷転
送部る複数並べられ形成される電荷転送装置用電極のパ
ターンとすることができる。そして、その場合に、その
端部の電荷転送用電極に対応するパターンを該電荷転送
用電極の1/2のサイズにすることもできる。
Further, the pattern to be divided and exposed may be, for example, a pattern of a plurality of charge transfer device electrodes arranged in a charge transfer portion. Then, in that case, the pattern corresponding to the charge transfer electrode at the end can be set to half the size of the charge transfer electrode.

〔作用〕[Action]

本発明に係る電荷転送装置のパターン形成法は、分割
露光されるパターンの端部を、上記電荷転送装置の取り
扱い電荷非蓄積領域となる領域に設けることにより、電
荷が蓄積される領域が取り扱い電荷非蓄積領域となる領
域と隣接するストレージ部となる。従って、取り扱い電
荷非蓄積領域の領域自体の大きさ等が変動した場合であ
っても、転送される電荷の量等には影響がなく、このた
め露光時の位置ずれが生じた場合であっても電荷の転送
特性が劣化することもない。
According to the pattern formation method of the charge transfer device according to the present invention, the end of the pattern to be divided and exposed is provided in a region serving as a handled charge non-storage region of the charge transfer device. The storage unit is adjacent to the non-storage area. Therefore, even when the size of the area of the handled charge non-accumulation area itself fluctuates, the amount of the transferred charge and the like are not affected, and therefore, the position shift at the time of exposure occurs. Also, the charge transfer characteristics do not deteriorate.

〔実施例〕〔Example〕

本発明の好適な実施例を図面を参照しながら説明す
る。
Preferred embodiments of the present invention will be described with reference to the drawings.

本実施例の電荷転送装置は、CCDラインセンサーであ
り、まず、そのパターン形成法に用いるレチクルについ
て説明すると、第1図に示すように、Aパターン部2,B
パターン部3,Cパターン部4とがレチクル1上のパター
ンとして設けられる。
The charge transfer device of this embodiment is a CCD line sensor. First, a reticle used for the pattern forming method will be described. As shown in FIG.
The pattern section 3 and the C pattern section 4 are provided as a pattern on the reticle 1.

Aパターン部2は、CCDラインセンサーの電荷転送部
に該当するパターンを有し、分割露光により大きい寸法
のラインセンサーが得られるように、その長手方向であ
る図中x方向で連続するように形成されている。すなわ
ち、Aパターン部2の一方の端部2eは、他方の端部2e′
と隣接して形成しても整合性を失わないものとされる。
後述するように、レチクル1が第1の電極層にかかる場
合には、電荷転送用電極の1/2が一方の端部2eに有り、
さらに電荷転送用電極の1/2が他方の端部2e′に有るよ
うにすることができる。
The A pattern portion 2 has a pattern corresponding to the charge transfer portion of the CCD line sensor, and is formed so as to be continuous in the x direction in the figure, which is the longitudinal direction thereof, so that a line sensor having a larger dimension can be obtained for the divided exposure. Have been. That is, one end 2e of the A pattern portion 2 is connected to the other end 2e '.
Is not lost even if it is formed adjacent to.
As will be described later, when the reticle 1 covers the first electrode layer, one half of the charge transfer electrode is at one end 2e,
Further, half of the charge transfer electrode can be provided at the other end 2e '.

Bパターン部3は、CCDラインセンサーの入力側に該
当するパターンを有し、図中x方向に垂直な一辺の一方
が、上記Aパターン部2の端部2e又は端部2e′と隣接す
る。
The B pattern portion 3 has a pattern corresponding to the input side of the CCD line sensor, and one side perpendicular to the x direction in the drawing is adjacent to the end 2e or 2e 'of the A pattern portion 2.

また、Cパターン部4は、CCDラインセンサーの出力
側に該当するパターンを有し、図中x方向に垂直な一辺
の一方が、上記Aパターン部2の端部2e′又は端部2eと
隣接する。
Further, the C pattern section 4 has a pattern corresponding to the output side of the CCD line sensor, and one of the sides perpendicular to the x direction in the drawing is adjacent to the end 2e 'or the end 2e of the A pattern section 2. I do.

なお、レチクルとしては、上記各パターン部2,3,4を
別個のレチクルとしたものであっても良い。
As the reticle, each of the pattern units 2, 3, and 4 may be a separate reticle.

次に、上記レチクル1は、ステップ式の露光装置にセ
ットされて、所要のウェハの露光に用いられる。露光装
置は、合わせ精度やビット毎のばらつき防止のために、
縮小投影光学系を有するもの(例えば5:1)が使用され
る。
Next, the reticle 1 is set in a step-type exposure apparatus and used for exposure of a required wafer. Exposure equipment is used for alignment accuracy and prevention of variation for each bit.
One having a reduction projection optical system (for example, 5: 1) is used.

そして、ステップ方式によって分割した露光が行わ
れ、例えば1つのCCDラインセンサー当たり5ショット
の分割露光が行われる。第2図は、その分割露光された
ウェハ5上のパターンを示しており、図中x方向を長手
方向とするCCDラインセンサーは、Bパターン部,Aパタ
ーン部×3回,Cパターン部の合計5回の分割露光が行わ
れて形成されている。一般に、CCDラインセンサーで
は、電荷転送部のサイズが大きな割合を占め、且つそれ
が連続したパターンであることから、本実施例では、A
パターン部を3回に露光して、必要な長さのラインセン
サーを縮小投影光学系ながら得ることができる。なお、
本発明にかかるパターン形成法が3回に限定されないこ
とは言うまでもない。
Then, divided exposure is performed by a step method, for example, five shots of divided exposure are performed for one CCD line sensor. FIG. 2 shows a pattern on the wafer 5 that has been subjected to the divisional exposure. In the figure, a CCD line sensor whose longitudinal direction is the x direction is a total of a B pattern portion, an A pattern portion × 3 times, and a C pattern portion. It is formed by performing five divided exposures. In general, in a CCD line sensor, the size of the charge transfer section occupies a large proportion and the pattern is a continuous pattern.
By exposing the pattern portion three times, a line sensor of a required length can be obtained using the reduced projection optical system. In addition,
It goes without saying that the pattern forming method according to the present invention is not limited to three times.

次に、第3図a〜第3図fおよび第4図a,第4図bを
参照しながら、上記Aパターン部同士の継ぎ目部分につ
いて具体的に説明する。
Next, referring to FIGS. 3A to 3F and FIGS. 4A and 4B, the seam portion between the A pattern portions will be specifically described.

まず、第3図aに示すように、P型のシリコン基板31
上に酸化膜32,窒化膜33,酸化膜34が順次積層され、その
酸化膜34の上部には第1の電極層35が形成される。窒化
膜33が酸化膜32,34の間に形成されるため、MONOS(金属
−酸化膜−窒化膜−酸化膜−半導体)構造となり、所謂
ピンホール現象等が防止される。上記P型のシリコン基
板31の酸化膜32と接する主面には、不純物が導入されて
N+型の高濃度不純物領域36が形成される。
First, as shown in FIG. 3A, a P-type silicon substrate 31 is formed.
An oxide film 32, a nitride film 33, and an oxide film 34 are sequentially stacked thereon, and a first electrode layer 35 is formed on the oxide film 34. Since the nitride film 33 is formed between the oxide films 32 and 34, it has a MONOS (metal-oxide film-nitride film-oxide film-semiconductor) structure, so that a so-called pinhole phenomenon or the like is prevented. The main surface of the P-type silicon substrate 31 which is in contact with the oxide film 32 is doped with impurities.
An N + -type high-concentration impurity region 36 is formed.

そして、上記第1の電極層35をパターニングするため
にポジ型のレジスト層37が形成される。レジスト層37を
形成したところで、ステップ・アンド・リピート方式の
露光装置に当該ウェハがセットされる。
Then, a positive resist layer 37 is formed to pattern the first electrode layer 35. After the formation of the resist layer 37, the wafer is set in a step-and-repeat type exposure apparatus.

ここで、分割露光が行われることになるが、その継ぎ
目部分について、初めに第3図a及び第4図aに示す露
光が行われる。すなわち、第3図a及び第4図a中、D
線を継ぎ目の線とすると、電荷転送部の電荷転送用電極
を窓明けするパターンに対応した所定幅w0のパターンで
光がレジスト層37に投影され、このとき、上記D線のと
ころでは、本来のパターン幅w0の半分の幅w0/2をパター
ン幅とする窓明けが行われる。なお、第3図a中、層38
の斜線部は光が当たらない領域を示し、レジスト層37が
点を付した領域は光が照射された領域を示している。
Here, the divided exposure is performed, and the exposure shown in FIGS. 3A and 4A is first performed on the joint portion. That is, in FIGS. 3a and 4a, D
If the linear and the line of the seam, the light is projected onto the resist layer 37 in a pattern of predetermined width w 0 corresponding to a pattern window drilling the charge transfer electrodes of the charge transfer section, this time, at the D line, the original half of the pattern width w 0 the width w 0/2 window Fitr to the pattern width is carried out. In addition, in FIG.
The shaded area indicates the area not irradiated with light, and the area dotted with the resist layer 37 indicates the area irradiated with light.

続いて、同じAパターン部のレチクルを用いた選択露
光が、上記継ぎ目D線で連続するように行われる。これ
は、第3図b及び第4図bに示すように、既に形成され
たパターン幅w0/2のパターン部分を本来のパターン幅w0
にするように、連続的に半分の幅w0/2のパターン部を補
って行われる。このために、継ぎ目部分で電荷転送部の
電極の間隔が拡がることもなく露光されることになり、
更に後述するように、半分の幅w0/2が2つ合わされた継
ぎ目のパターン部は、そのポテンシャルによって、取り
扱い電荷非蓄積領域とされるために、当該継ぎ目部分で
の位置合わせがずれた場合でも、その電荷転送の特性の
変動を最小限に抑えることができる。
Subsequently, selective exposure using the reticle of the same A pattern portion is performed so as to be continuous at the seam D line. This FIG. 3 b and 4 as shown in FIG. B, a pattern width w 0/2 of the pattern portion already formed the original pattern width w 0
So as to be done to compensate for the pattern portion of the width w 0/2 of successive half. For this reason, the exposure is performed without increasing the distance between the electrodes of the charge transfer section at the joint,
As further described below, the pattern portions of half the width w 0/2 are two combined seams by its potential to be a handling charge non-storage area, if the alignment at the seam portion is shifted However, the variation in the charge transfer characteristics can be minimized.

このような分割露光が行われた後、第3図cに示すよ
うに、上記レジスト層37の現像を行い。第1の電極層35
を選択的に除去するためのマスクを得る。
After such divided exposure is performed, the resist layer 37 is developed as shown in FIG. 3c. First electrode layer 35
Is obtained to selectively remove.

次に、そのマスクを用いて、例えばRIE法によって、
上記第1の電極層35を電荷転送部の電荷転送用電極へパ
ターニングする。そして、酸化を行い、上記N+型の高濃
度不純物領域36へ上記パターニングされた第1の電極層
35とセルフアラインでP型の不純物(例えばボロン等)
が打ち込まれる。このイオン注入によって、第1の電極
層35の間の領域のシリコン基板31は、N+型が打ち消され
てN-型に変化し、そのN-型の低濃度不純物領域39のポテ
ンシャルは浅いものとなる。
Next, using the mask, for example, by the RIE method,
The first electrode layer 35 is patterned into a charge transfer electrode of a charge transfer section. Then, by performing oxidation, the patterned first electrode layer is formed into the N + -type high-concentration impurity region 36.
P-type impurity (eg, boron etc.) with self-alignment with 35
Is driven. This ion implantation, the silicon substrate 31 in the region between the first electrode layer 35, N + -type is negated by N - changes in the mold, the N - potential types of low-concentration impurity regions 39 are shallower Becomes

続いて、第2の電極層40の形成が行われ、第3図d及
び第3図eに示すように、上記第2の電極層40の上部に
レジスト層41が形成されて、再び分割露光が行われる。
この第2の電極層40をパターニングするための分割露光
は、上記第1の電極層をパターニングする工程と同様
に、第3図dに示すように、継ぎ目D線の一方が始めに
露光され、続いて第3図eに示すように、継ぎ目D線の
他方が露光される。図中では、例えばパターン幅W1で露
光して行く場合について図示している。このとき第2の
電極層40の露光に際しては、継ぎ目D線上では既に第1
の電極層のパターンが存在するために、継ぎ目を跨ぐよ
うなパターンは形成されない。従って、継ぎ目部分ので
の位置合わせずれによるパターンの変動等は生じない。
Subsequently, a second electrode layer 40 is formed. As shown in FIGS. 3D and 3E, a resist layer 41 is formed on the second electrode layer 40, and divided exposure is performed again. Is performed.
In the divisional exposure for patterning the second electrode layer 40, one of the seam D lines is exposed first, as shown in FIG. 3d, as in the step of patterning the first electrode layer. Subsequently, as shown in FIG. 3e, the other of the seam D lines is exposed. In the figure illustrates the case go exposed for example in the pattern width W 1. At this time, when exposing the second electrode layer 40, the first
Since no electrode layer pattern exists, a pattern that straddles the seam is not formed. Therefore, there is no variation in the pattern due to misalignment at the joint.

これらレジスト層41に関する分割露光を行い、これを
現像して、第2の電極層40に対するマスクを得る。その
マスクを利用してエッチングを行い、第3図fに示すよ
うに第1及び第2の電極層35,40からなる電荷転送用電
極が配設された電荷転送部を得る。この電荷転送部で
は、第1の電極層35の下部がポテンシャルの深いストレ
ージ部となり、第2の電極層40の下部がポテンシャルの
浅いトランスファ部となる。以下、所要の配線,層間絶
縁層の形成等が行われて装置が完成する。
The resist layer 41 is subjected to divided exposure and developed to obtain a mask for the second electrode layer 40. Etching is performed using the mask to obtain a charge transfer section provided with charge transfer electrodes composed of the first and second electrode layers 35 and 40 as shown in FIG. 3f. In this charge transfer unit, the lower part of the first electrode layer 35 is a storage part with a deep potential, and the lower part of the second electrode layer 40 is a transfer part with a shallow potential. Hereinafter, necessary wiring, formation of an interlayer insulating layer, and the like are performed to complete the device.

以上のように、本実施例の電荷転送装置のパターン形
成法では、ポテンシャルの浅いトランスファ部であるN-
型の低濃度不純物領域39を分割露光する時の継ぎ目とし
ており、同時に、ポテンシャルの深いストレージ部であ
るN+型の高濃度不純物領域36は継ぎ目上にない。このた
め、仮に位置ずれが生じた場合であっても、取り扱い電
荷が蓄積されるN+型の高濃度不純物領域36では電極長が
変化せず、従って、取り扱い電荷量は変化せずに安定し
た転送が実現される。なお、位置ずれは、電荷の転送方
向の位置ずれのみならず他の方向をも含み、本実施例で
は安定した転送が実現され得る。また、本実施例の如
く、継ぎ目にかかる取り扱い電荷非蓄積領域であるパタ
ーンを、本来の半分の幅w0/2のパターン部を合成したも
のとすることができ、この場合には、継ぎ目以外の部分
のパターンと同様な連続した形状にパターニングできる
ことになる。
As described above, according to the pattern forming method of the charge transfer device of the present embodiment, the transfer portion having a shallow potential N
The low-concentration impurity region 39 of the mold is used as a joint at the time of divided exposure, and at the same time, the N + -type high-concentration impurity region 36, which is a storage portion having a deep potential, is not on the joint. Therefore, even if misalignment occurs, the electrode length does not change in the N + -type high-concentration impurity region 36 in which the handling charge is accumulated, and therefore, the handling charge amount is stable without change. Transfer is realized. The displacement includes not only the displacement in the charge transfer direction but also other directions, and in this embodiment, stable transfer can be realized. Also, as in the present embodiment, the pattern is such handling charge non-storage area in the seam, it can be obtained by combining the pattern portion of the width w 0/2 of the original half, in this case, except the seam Can be patterned into a continuous shape similar to the pattern of the portion.

なお、上述の実施例においては、電荷転送部の構造を
MONOS構造としたが、MOS構造でも良い。また、レジスト
層37,41はそれぞれポジ型で説明したがネガ型にするこ
とも可能である。また、Aパターン部同士の継ぎ目につ
いて説明したが、CCDラインセンサーにおいては、その
入力側のBパターン部とAパターン部の間の継ぎ目や、
その出力側のCパターン部とAパターン部の間の継ぎ目
についても、同様に、取り扱い電荷非蓄積領域を以て継
ぎ目とすることができる。
In the above embodiment, the structure of the charge transfer unit is
Although the MONOS structure is used, a MOS structure may be used. Although the resist layers 37 and 41 have been described as being of the positive type, they can be of the negative type. Also, the seam between the A pattern portions has been described. In the CCD line sensor, the seam between the B pattern portion and the A pattern portion on the input side,
Similarly, a joint between the C-pattern portion and the A-pattern portion on the output side can be formed as a joint with the non-accumulated charge handling region.

また、本発明は上述の実施例に限定されず、その要旨
を逸脱しない範囲での種々の変更が可能である。
Further, the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention.

〔発明の効果〕 本発明の電荷転送装置のパターン形成法では、取り扱
い電荷非蓄積領域となる領域が分割露光の継ぎ目とさ
れ、その取り扱い電荷が蓄積されて転送される領域に継
ぎ目は形成されない。このため、仮に分割露光時のマス
クの位置ずれが生じた場合であっても、その取り扱い電
荷量には変化がなく、安定した転送特性を得ることがで
きる。また、このような分割露光によって、縮小投影光
学系を採用することができ、等倍投影露光時の問題も同
時に解決されることになる。
[Effects of the Invention] In the pattern formation method of the charge transfer device of the present invention, a region serving as a non-storage charge storage region is set as a seam for divided exposure, and no seam is formed in a region where the handling charge is stored and transferred. Therefore, even if a mask misalignment occurs during the divisional exposure, the amount of charge handled does not change, and stable transfer characteristics can be obtained. Further, by such a divisional exposure, a reduction projection optical system can be adopted, and the problem at the same magnification projection exposure can be solved at the same time.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の電荷転送装置のパターン形成法に用い
られるレチクルの一例を示す模式図、第2図は本発明の
電荷転送装置のパターン形成法により露光されたウェハ
上のパターン例を示す模式図、第3図a〜第3図fは本
発明の電荷転送装置のパターン形成法の一例をその工程
順に説明するためのそれぞれ工程断面図、第4図a〜第
4図bは本発明の電荷転送装置のパターン形成法の上記
一例の一部を工程に従い説明するためのそれぞれ平面
図、第5図は一般的な縮小投影光学系の模式図である。 1……レチクル 2……Aパターン部 3……Bパターン部 4……Cパターン部 5……ウェハ 31……シリコン基板 35……第1の電極層 36……N+型の高濃度不純物領域 39……N-型の低濃度不純物領域 40……第2の電極層 37,41……レジスト層
FIG. 1 is a schematic view showing an example of a reticle used in the pattern forming method of the charge transfer device of the present invention, and FIG. 2 is a pattern example on a wafer exposed by the pattern forming method of the charge transfer device of the present invention. FIGS. 3A to 3F are process sectional views for explaining an example of the pattern forming method of the charge transfer device of the present invention in the order of the processes, and FIGS. 4A to 4B are the present invention. FIG. 5 is a plan view for explaining a part of the above-described example of the pattern forming method of the charge transfer device according to the steps, and FIG. 5 is a schematic view of a general reduction projection optical system. DESCRIPTION OF SYMBOLS 1 ... Reticle 2 ... A pattern part 3 ... B pattern part 4 ... C pattern part 5 ... Wafer 31 ... Silicon substrate 35 ... First electrode layer 36 ... N + type high concentration impurity region 39 N - type low concentration impurity region 40 Second electrode layer 37 41 Resist layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電荷転送部を有する電荷転送装置のパター
ンを、該電荷転送部で分割露光しながら基板上に合成し
て形成するに際し、その分割露光されるパターンの端部
を、上記電荷転送装置の取り扱い電荷非蓄積領域となる
領域に設けることを特徴とする電荷転送装置のパターン
形成法。
When a pattern of a charge transfer device having a charge transfer section is synthesized and formed on a substrate while being dividedly exposed by the charge transfer section, an end of the pattern to be divided and exposed is subjected to the charge transfer. A pattern forming method for a charge transfer device, wherein the pattern is provided in a region serving as a charge non-accumulation region of the device.
JP1164288A 1988-01-21 1988-01-21 Pattern formation method for charge transfer device Expired - Lifetime JP2720441B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1164288A JP2720441B2 (en) 1988-01-21 1988-01-21 Pattern formation method for charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1164288A JP2720441B2 (en) 1988-01-21 1988-01-21 Pattern formation method for charge transfer device

Publications (2)

Publication Number Publication Date
JPH0284742A JPH0284742A (en) 1990-03-26
JP2720441B2 true JP2720441B2 (en) 1998-03-04

Family

ID=11783607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1164288A Expired - Lifetime JP2720441B2 (en) 1988-01-21 1988-01-21 Pattern formation method for charge transfer device

Country Status (1)

Country Link
JP (1) JP2720441B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912505B2 (en) * 1992-10-13 1999-06-28 シャープ株式会社 Method for manufacturing semiconductor device
JP2004111867A (en) 2002-09-20 2004-04-08 Canon Inc Solid-state imaging device
JP4726176B2 (en) * 2002-09-20 2011-07-20 キヤノン株式会社 Solid-state imaging device
JP5214904B2 (en) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 Manufacturing method of solid-state imaging device
JP2009283978A (en) * 2009-08-24 2009-12-03 Canon Inc Solid-state image pickup device

Also Published As

Publication number Publication date
JPH0284742A (en) 1990-03-26

Similar Documents

Publication Publication Date Title
US5972741A (en) Method of manufacturing semiconductor device
TWI388005B (en) Eliminating poly uni-direction line-end shortening using second cut
US5428231A (en) Solid-state image device including charge-coupled devices having improved electrode structure
JP2003124339A (en) Semiconductor device and its manufacturing method
JP2720441B2 (en) Pattern formation method for charge transfer device
US7052986B2 (en) Method of manufacturing a semiconductor device
GB2171843A (en) Method of making a charge-coupled device imager
JP6991739B2 (en) Manufacturing method of semiconductor device
US5866447A (en) Modified zero layer align method of twin well MOS fabrication
US7060567B1 (en) Method for fabricating trench power MOSFET
JP3239911B2 (en) Method for manufacturing solid-state imaging device
US5139962A (en) MOS fabrication method with self-aligned gate
JP2842066B2 (en) Solid-state imaging device and manufacturing method thereof
JP2840775B2 (en) Exposure alignment method
US20230386843A1 (en) Method for forming semiconductor structure
US6218686B1 (en) Charge coupled devices
JP2697554B2 (en) Method for manufacturing solid-state imaging device
JPH1050857A (en) Method for manufacturing semiconductor device
KR100272564B1 (en) Method for fabricating charge coupled device
JPH06326183A (en) Manufacture of semiconductor device
JPH05182992A (en) Manufacture of solid-state image sensing element
JP2005191400A (en) Solid imaging device, and manufacturing method thereof
JPH0294568A (en) Manufacture of solid-state image sensing device
US20020177085A1 (en) Self-aligned photolithographic process for forming silicon-on-insulator devices
JPS62298163A (en) Manufacture of solid-state image sensor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081121