JP2719576B2 - Line switching method - Google Patents
Line switching methodInfo
- Publication number
- JP2719576B2 JP2719576B2 JP10752089A JP10752089A JP2719576B2 JP 2719576 B2 JP2719576 B2 JP 2719576B2 JP 10752089 A JP10752089 A JP 10752089A JP 10752089 A JP10752089 A JP 10752089A JP 2719576 B2 JP2719576 B2 JP 2719576B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- line
- signal
- switches
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は音声信号、データ信号、映像信号その他各
種の電気信号を伝送する通信回線や伝送線路において電
気信号等を伝送する回線の切替方法に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a communication line for transmitting an audio signal, a data signal, a video signal and other various electric signals, and a method for switching a line for transmitting an electric signal or the like in a transmission line. Things.
(従来の技術) 従来のこの種回線切替方式では、例えば回線の送端側
と受端側に現用回線と予備回線間を切替るためのスイッ
チと、各スイッチの駆動制御系で構成されたもの、ある
いは送端側で同一信号を現用回線と予備回線に送出する
機能とスイッチ、および受端側に現用回線と予備回線間
を切替るスイッチと、各スイッチの駆動制御系で構成さ
れたものなどがある。前者の方式は駆動制御系により送
受端のスイッチをほぼ同時にオンからオフ、およびオフ
からオンとすることによって回線切替を行なうものであ
る。この方式の信号断時間は制御信号の伝送遅延時間
(伝送信号の遅延時間にほぼ等しい)と制御系の内部遅
延とスイッチ素子の実動作時間の和となり、長距離回線
では特に伝送遅延に起因する信号断時間が長くなる欠点
があった。後者の方式では送端側のスイッチで現用予備
の2回線に同一信号を送出しておき、受端側のスイッチ
で切替を行なうため伝送遅延に起因する受端側信号断時
間は発生せずこの点は改善されているが、受端側スイッ
チ素子の実動作時間が受端側信号断時間となる欠点があ
った。(Prior art) In this type of conventional line switching system, for example, a switch for switching between a working line and a protection line on a transmitting end side and a receiving end side of a line and a drive control system for each switch are used. Or a function and switch that sends the same signal to the working and protection lines at the sending end, and a switch to switch between the working and protection lines at the receiving end, and a drive control system for each switch. There is. In the former system, line switching is performed by turning on and off the switches at the transmitting and receiving ends and from off to on almost simultaneously by a drive control system. The signal disconnection time of this system is the sum of the transmission delay time of the control signal (substantially equal to the delay time of the transmission signal), the internal delay of the control system, and the actual operation time of the switch element. There was a disadvantage that the signal interruption time was long. In the latter method, the same signal is transmitted to the two working spare lines by the switch on the transmitting end, and switching is performed by the switch on the receiving end, so that the signal interruption time on the receiving end due to transmission delay does not occur. Although this point has been improved, there is a disadvantage that the actual operation time of the receiving-end-side switch element is the receiving-end-side signal disconnection time.
(発明が解決しようとする課題) 本発明は従来のこの種回線切替装置で発生した伝送遅
延による信号断やスイッチの動作時間に伴なう信号断な
どの欠点を解決し、信号断が発生しない回線切替方式の
提供を目的とするものである。(Problems to be Solved by the Invention) The present invention solves the drawbacks such as a signal disconnection caused by a transmission delay and a signal disconnection accompanying the operation time of a switch, which occur in the conventional line switching device, and does not cause a signal disconnection. It is intended to provide a line switching system.
(課題を解決するための手段) 本発明の特徴は、送端側および受端側で、電気信号を
伝送している使用状態にある第一の回線を、電気信号を
伝送していない空き状態にある第二の回線に切替て、第
一の回線を空き状態に、第二の回線を使用状態にする回
線切替方式において、送端側は、電気信号を入力する入
力端子と、前記入力端子と前記第一の回線との間に挿入
される第一のスイッチと、前記入力端子と前記第二の回
線との間に挿入される第二及び第三のスイッチと、上記
各スイッチを制御する第一のスイッチ駆動制御回路とを
有し、受端側は、電気信号を出力する出力端子と、前記
第一の回線と前記出力端子との間に挿入された第四のス
イッチと、前記第二の回線と前記出力端子との間に挿入
された第五のスイッチと、第四及び第五のスイッチを制
御する第二のスイッチ駆動制御回路とを具備する回線切
替方式にある。(Means for Solving the Problems) A feature of the present invention is that the first line in use in which an electric signal is transmitted on the transmitting end side and the receiving end side is set in an idle state in which no electric signal is transmitted. In the line switching method for switching to the second line in the first line to make the first line idle and the second line to be in use, the transmitting end has an input terminal for inputting an electric signal, and the input terminal And a first switch inserted between the input line and the first line, second and third switches inserted between the input terminal and the second line, and controlling the switches. A first switch drive control circuit, the receiving end side, an output terminal for outputting an electric signal, a fourth switch inserted between the first line and the output terminal, A fifth switch inserted between the second line and the output terminal, and fourth and fifth switches. And a second switch drive control circuit for controlling the switch.
(作用) 使用状態にある前記第一の回線から、空き状態にある
前記第二の回線に切り替える際に、受端側では前記第二
のスイッチ駆動制御回路により、受端側の第五のスイッ
チをオンにすると共に、第五のスイッチのオン動作時間
と第四のスイッチのオフ動作時間との差だけ遅延した時
間に第四のスイッチをオフにし、送端側では、前記第一
のスイッチ駆動制御回路により、送端側の第三のスイッ
チをオンにすると共に、第三のスイッチのオン動作時間
と第一及び第二のスイッチのオフ動作時間との差だけ遅
延した時間に第一及び第二のスイッチをオフにする。従
って、切替にともなう瞬断が発生せず発明の目的が達成
される。(Operation) When switching from the first line in use to the second line in idle state, the second switch drive control circuit on the receiving end causes the fifth switch on the receiving end to be switched. And turning on the fourth switch at a time delayed by the difference between the on-operation time of the fifth switch and the off-operation time of the fourth switch. The control circuit turns on the third switch on the sending end side, and sets the first and second times to a time delayed by the difference between the ON operation time of the third switch and the OFF operation time of the first and second switches. Turn off the second switch. Accordingly, the object of the invention is achieved without occurrence of instantaneous interruption due to switching.
(実施例) 第1図は本発明の第1の実施例による回路構成を示
す。図において1,2,3,4,5はスイッチ、6はスイッチの
オフ動作開始時間を遅延させ、オン動作開始時間は遅延
させないスイッチの駆動制御回路、7は信号送信入力端
子、8は信号受信出力端子、9はバッファで高入力イン
ピーダンスと回線A,Bに整合する出力インピーダンスを
有している。10,11は電気信号を伝送する回線AとB、1
2,13,14は接続点、15はスイッチ1,2と3のオン・オフ制
御入力端子、16はスイッチ4と5のオン・オフ制御入力
端子である。Embodiment FIG. 1 shows a circuit configuration according to a first embodiment of the present invention. In the figure, 1, 2, 3, 4, and 5 are switches, 6 is a switch drive control circuit that delays the off-operation start time of the switch and does not delay the on-operation start time, 7 is a signal transmission input terminal, and 8 is a signal reception terminal. The output terminal 9 is a buffer having a high input impedance and an output impedance matching the lines A and B. 10 and 11 are lines A and B for transmitting electric signals, 1
2, 13 and 14 are connection points, 15 is an on / off control input terminal of switches 1, 2 and 3, and 16 is an on / off control input terminal of switches 4 and 5.
次に動作について述べる。 Next, the operation will be described.
スイッチ制御入力端子15,16はスイッチ1,2,4がオン、
スイッチ3,5をオフとなる制御入力(TTL:Hレベル)とす
る。信号入力端子7に印加された信号はスイッチ1、回
線A10、スイッチ4を経由して信号受信出力端子8に出
力される。また接続点12、バッファ9、スイッチ2、回
線B11を経由した同一信号はスイッチ5で切断されてい
る。Switches 1, 2, and 4 are on for switch control input terminals 15 and 16,
Switches 3 and 5 are set to the control input (TTL: H level) for turning off. The signal applied to the signal input terminal 7 is output to the signal reception output terminal 8 via the switch 1, the line A10, and the switch 4. The same signal via the connection point 12, the buffer 9, the switch 2, and the line B11 is disconnected by the switch 5.
回線A10から回線B11への信号の切替はまず、受端側ス
イッチ制御入力端子16をスイツチ4がオフ、5がオンと
なる制御入力(TTL:Lレベル)により受端側を切替え
る。このときスイッチの駆動制御回路からのスイッチ4
へのオフ駆動はスイッチ5のオン動作時間とスイッチ4
のオフ動作時間の差の時間だけ遅延させた信号により動
作させ、スイッチ5のオン動作は上記駆動制御回路で遅
延の無い信号で動作させる結果、スイッチ5が接、スイ
ッチ4が断となるタイミングの一致が計られるため回線
AからBへ信号断を生じない受端切替が行なわれる。For switching the signal from the line A10 to the line B11, first, the receiving end side switch control input terminal 16 is switched on the receiving end side by a control input (TTL: L level) where the switch 4 is turned off and the switch 5 is turned on. At this time, the switch 4 from the switch drive control circuit
The OFF drive to the switch is based on the ON operation time of switch 5 and switch 4
And the switch 5 is turned on by a signal having no delay by the drive control circuit. As a result, the switch 5 is turned on and the switch 4 is turned off. Since the coincidence is measured, the receiving end is switched from the line A to the line B without causing a signal interruption.
次に送端側のスイッチ制御入力端子15をスイッチ1,2
がオフ、スイッチ3がオンとなる制御信号入力(TTL:L
レベル)により送端側を切替える。この切替動作は上記
スイッチ4オフ、5オンと同様の動作で、スイッチ1,2
が遅延信号でオフし、スイッチ3は遅延の無い信号でオ
ンとなり、スイッチ3の接とスイッチ1,2の断が一致し
たタイミングで行なわれるため回線AからBへ信号断の
無い送端切替が行なわれる。Next, switch control input terminal 15 on the sending end is
Is off and switch 3 is on. Control signal input (TTL: L
Level) to switch the sending end side. This switching operation is similar to the operation of switches 4 off and 5 on.
Is turned off by a delay signal, switch 3 is turned on by a signal without delay, and the connection of switch 3 and the disconnection of switches 1 and 2 are performed at the same timing. Done.
回線BからAへの切戻しは、まず送端側のスイッチ制
御入力端子15をスイッチ1,2がオン、スイッチ3がオフ
となる制御信号入力(TTL:Hレベル)により、信号断の
無い切戻しを行なう。このとき信号入力端子7に印加さ
れた信号は接続点12,バッファ9,スイッチ2,接続点13,回
線B11,スイッチ5,接続点14を経由して信号受信出力端子
8に出力される。次に受端側のスイッチ制御入力端子16
をスイッチ4がオン,スイッチ5がオフとなる制御信号
入力(TTL:Hレベル)により、受端側で信号断の無い切
戻しを行なうと、信号入力端子7に印加された信号はス
イッチ1,回線A10,スイッチ4を経由して信号受信出力端
子8に出力され、回線AからBへの切戻しが完了する。Switching back from line B to A is performed by first turning off the switch control input terminal 15 on the sending end by a control signal input (TTL: H level) that switches 1 and 2 are turned on and switch 3 is turned off. Make a return. At this time, the signal applied to the signal input terminal 7 is output to the signal reception output terminal 8 via the connection point 12, the buffer 9, the switch 2, the connection point 13, the line B11, the switch 5, and the connection point 14. Next, switch control input terminal 16 on the receiving end
When switching back without signal interruption is performed at the receiving end by a control signal input (TTL: H level) in which the switch 4 is turned on and the switch 5 is turned off, the signal applied to the signal input terminal 7 is switched to the switch 1, The signal is output to the signal reception output terminal 8 via the line A10 and the switch 4, and the return from the line A to the line B is completed.
第2図は第1図に示すスイッチの駆動制御回路6の構
成図である。図において17はインバータ、18,19は遅延
回路、20,21はORゲート、22,23はORゲートの出力端子、
24はスイッチ4の入力端子、25はスイッチ5の入力端
子、26は第2図のスイッチ動作の真理値表、27は第2図
のスイッチの駆動制御回路とスイッチの動作チャートで
ある。FIG. 2 is a configuration diagram of the switch drive control circuit 6 shown in FIG. In the figure, 17 is an inverter, 18 and 19 are delay circuits, 20 and 21 are OR gates, 22 and 23 are output terminals of OR gates,
24 is an input terminal of the switch 4, 25 is an input terminal of the switch 5, 26 is a truth table of the switch operation of FIG. 2, and 27 is an operation chart of the switch drive control circuit and the switch of FIG.
次に動作について述べる。 Next, the operation will be described.
いまスイッチの駆動制御回路6の制御入力端子16がTT
L:Hレベルとすると、ORゲート20の出力端子22もHレベ
ル、スイッチ4はオン状態となっている。またインバー
タ17の出力はLレベルとなっているため、ORゲート21の
出力端子23はLレベル、スイッチ5はオフ状態である。Now, the control input terminal 16 of the switch drive control circuit 6 is TT
When L: H level, the output terminal 22 of the OR gate 20 is also at H level, and the switch 4 is on. Since the output of the inverter 17 is at the L level, the output terminal 23 of the OR gate 21 is at the L level and the switch 5 is off.
次に制御入力端子16をLレベルにするとORゲート20の
出力端子22は遅延回路18で一定時間遅延された信号によ
り遅延時間経過後Lレベルになり、スイッチ4はオフ状
態に移行する。またインバータ17の出力はHとなり、OR
ゲート21の出力端子23は遅延回路の遅延を無視して直ち
にHレベルとなりスイッチ5はオン状態に移行する。そ
こで遅延回路の遅延時間をスイッチ5のターンオン時間
とスイッチ4のターンオフ時間の差の時間に設定する
と、スイッチ4の断とスイッチ5の接のタイミングが一
致し接続点14には信号断が生じない切替が行なわれる。Next, when the control input terminal 16 is set to the L level, the output terminal 22 of the OR gate 20 is set to the L level after the elapse of the delay time due to the signal delayed by the delay circuit 18, and the switch 4 is turned off. Also, the output of the inverter 17 becomes H, and OR
The output terminal 23 of the gate 21 immediately goes to the H level ignoring the delay of the delay circuit, and the switch 5 shifts to the ON state. Therefore, if the delay time of the delay circuit is set to the difference between the turn-on time of the switch 5 and the turn-off time of the switch 4, the disconnection of the switch 4 and the contact timing of the switch 5 coincide, and no signal disconnection occurs at the connection point 14. Switching is performed.
制御入力端子16のLレベルをHレベルにすると、ORゲ
ート20の出力端子22は遅延回路18の影響を受けず、直ち
にHとなり、スイッチ4はオン状態に移行する。またイ
ンバータ17の出力はLレベルになり、ORゲート21の出力
端子23は遅延回路19で一定時間遅延された信号によって
遅延時間経過後Lレベルとなってスイッチ5はオフ状態
に移行する。この動作は上記と同様の考え方により遅延
回路19の遅延時間を設定することによって、接続点14に
信号断が生じない切替が行なわれる。When the L level of the control input terminal 16 is changed to the H level, the output terminal 22 of the OR gate 20 becomes H immediately without being affected by the delay circuit 18, and the switch 4 is turned on. Further, the output of the inverter 17 becomes L level, the output terminal 23 of the OR gate 21 becomes L level after the elapse of the delay time due to the signal delayed by the delay circuit 19 for a predetermined time, and the switch 5 is turned off. In this operation, by setting the delay time of the delay circuit 19 in the same manner as described above, switching is performed so that no signal interruption occurs at the connection point 14.
第3図は本発明の第2の実施例による回路構成図であ
る。図において28は線路A、29は線路B、30は接続点、
31はスイッチ、32は終端抵抗器である。この実施例は伝
送路が線路の場合であって、切替に伴なう線路Aのイン
ピーダンスを安定化し、接続点12の信号レベル変動を発
生させないようにスイッチ31で終端抵抗のオン・オフを
行なっている。FIG. 3 is a circuit configuration diagram according to a second embodiment of the present invention. In the figure, 28 is a line A, 29 is a line B, 30 is a connection point,
31 is a switch and 32 is a terminating resistor. In this embodiment, the transmission line is a line, and the terminal 31 is turned on / off by a switch 31 so as to stabilize the impedance of the line A accompanying the switching and prevent the signal level fluctuation at the connection point 12 from occurring. ing.
次に動作について述べる。線路AからBへの切替は第
1図と同様送端側で線路A,Bに同一信号を送出し、受端
側でスイッチをオフ、スイッチ5と31をオンにして受端
側の切替を行なう。このとき線路Aは接続点30、スイッ
チ31を経由して終端抵抗32で終端されるのでインピーダ
ンスが変動せず、接続点12の信号のレベル変動を補償す
る。Next, the operation will be described. The switching from the line A to the line B is performed in the same manner as in FIG. 1 by sending the same signal to the lines A and B on the transmitting end, turning off the switches on the receiving end, turning on the switches 5 and 31, and switching the receiving end. Do. At this time, since the line A is terminated at the terminating resistor 32 via the connection point 30 and the switch 31, the impedance does not change, and the level change of the signal at the connection point 12 is compensated.
送端側では第1図の実施例と同様にスイッチ1,2をオ
フ、スイッチ3をオンとして回線切替が完了する。この
実施例においても第1図の実施例と同様に回線切替に伴
なう信号断は発生しない。At the transmitting end, the switches 1 and 2 are turned off and the switch 3 is turned on as in the embodiment of FIG. In this embodiment as well, no signal interruption accompanying line switching occurs as in the embodiment of FIG.
回線BからAへの切戻しは第1図の実施例と同様にま
ず送短側スイッチ1,2をオン、3をオフとする。このと
き信号入力端子7に印加された信号は接続点12、バッフ
ァ9、スイッチ2、接続点13、線路B29、スイッチ5、
接続点14を経由して信号受信出力端子8に出力され、別
にスイッチ1、線路A28、接続点30、スイッチ31を経由
して終端抵抗32で線路は終端されているので接続点12の
信号レベルは変動しない。次に受端側において、スイッ
チ4をオン、スイッチ5,31をオフにすると回線の切戻し
が完了する。この動作においても第1図の実施例と同様
に信号断の無い切戻しが行なわれる。When switching back from the line B to the line A, first, the transmission side switches 1 and 2 are turned on and 3 are turned off as in the embodiment of FIG. At this time, the signal applied to the signal input terminal 7 is the connection point 12, the buffer 9, the switch 2, the connection point 13, the line B29, the switch 5,
The signal is output to the signal reception output terminal 8 via the connection point 14, and the line is terminated by the terminating resistor 32 via the switch 1, the line A 28, the connection point 30, and the switch 31. Does not fluctuate. Next, on the receiving end side, when the switch 4 is turned on and the switches 5, 31 are turned off, the switching back of the line is completed. Also in this operation, switching back without signal interruption is performed similarly to the embodiment of FIG.
第4図は本発明の第3の実施例であって回線切替とジ
ャンパ配線の変更を同時に行なう場合の応用例である。
図において、33,34,35,36,37,38は端子、39,40,41,42は
ジャンパ配線、43はスイッチ1,2,3,4,5のオフ制御入力
端子である。FIG. 4 shows a third embodiment of the present invention, which is an application example in which line switching and jumper wiring change are simultaneously performed.
In the figure, 33, 34, 35, 36, 37, and 38 are terminals, 39, 40, 41, and 42 are jumper wirings, and 43 is an off control input terminal of the switches 1, 2, 3, 4, and 5.
次に動作について述べる。回線切替は回線AからBへ
切替る場合、ジャンパ配線40,42は布設されていない状
態で、スイッチ1〜5のオフ制御入力端子43へオフ制御
信号を印加しておき、端子33,34,35,36,37,38と各スイ
ッチの入出力等を接続する。送端側ではスイッチ1,2を
オン、スイッチ3をオフとし、受端側においてスイッチ
4をオン、スイッチ5をオフにして、ジャンパ配線39,4
1を撤去する。以下第1図の実施例と同様に受端側のス
イッチ4をオフ、5をオンにし、続いて送端側のスイッ
チ1,2をオフ、3をオンにすることで回線切替を行な
う。この状態でジャンパ配線40,42を接続して、再度ス
イッチ1〜5のオフ制御入力端子へオフ制御信号を加え
ておき、端子33〜38と各スイッチの入出力等の接続を取
り外す。回線BからAへの切戻しは上記および第1図の
実施例の切戻し手順により実施する。この実施例におい
ても前述と同様に信号断の無い回線切替が行なわれるほ
か、スイッチ1,4オン状態でジャンパ配線39,41を撤去
し、スイッチ3,5オンでジャンパ配線40,42の接続を行な
うためジャンパ配線の撤去や接続作業で電気信号に影響
を与えることが無い。Next, the operation will be described. When the line is switched from the line A to the line B, an off control signal is applied to the off control input terminal 43 of the switches 1 to 5 in a state where the jumper wirings 40 and 42 are not laid, and the terminals 33, 34, Connect 35, 36, 37, 38 to the input / output of each switch. On the transmitting end, switches 1 and 2 are turned on and switch 3 is turned off, and on the receiving end, switch 4 is turned on and switch 5 is turned off, and jumper wirings 39 and 4 are turned off.
Remove one. In the same manner as in the embodiment of FIG. 1, the line switch is performed by turning off the switch 4 on the receiving end and turning on 5 and then turning off the switches 1 and 2 on the sending end and turning on 3. In this state, the jumper wires 40 and 42 are connected, an off-control signal is again applied to the off-control input terminals of the switches 1 to 5, and the connections of the terminals 33 to 38 and the input / output of each switch are removed. The switching back from the line B to the line A is performed according to the switching back procedure of the embodiment described above and in FIG. In this embodiment as well, line switching without signal interruption is performed in the same manner as described above, and jumper wirings 39 and 41 are removed with switches 1 and 4 turned on, and connection of jumper wirings 40 and 42 is turned on with switches 3 and 5 turned on. Therefore, the removal of the jumper wiring and the connection work do not affect the electric signal.
(発明の効果) 以上説明したように本発明の構成によれば、回線切替
に伴なう電気信号の断が発生しない回線切替系が得られ
る利点がある。また、回線切替によって生じた空き回線
は、送信端,受信端から切り離されるため、切替によっ
て使用状態になった回線と独立に使用できる効果があ
る。(Effect of the Invention) As described above, according to the configuration of the present invention, there is an advantage that a line switching system that does not cause interruption of an electric signal due to line switching can be obtained. In addition, since the idle line generated by the line switching is separated from the transmitting end and the receiving end, there is an effect that the idle line can be used independently of the line that has been used by the switching.
また応用分野として第3の実施例に示すように、ジャ
ンパ配線等による回線切替の実例として、ケーブルの切
替や伝送装置の通話路の切替を信号断を発生させず、ジ
ャンパの撤去・接続を行なうことができる利点がある。Also, as shown in the third embodiment as an application field, as an example of line switching by jumper wiring or the like, removal and connection of a jumper are performed without causing a signal interruption in switching of a cable or switching of a communication path of a transmission device. There are advantages that can be.
第1図は本発明の第1の実施例の構成図、 第2図(A),第2図(B),第2図(C)は本発明の
各実施例に共通するスイッチの駆動制御回路6の構成
図、スイッチ動作の真理値を示す図およびスイッチの駆
動制御回路とスイッチの動作チャート、 第3図は本発明の第2の実施例の構成図、 第4図は本発明の応用例の構成図である。 1,2,3,4,5,31……スイッチ、 6……スイッチの駆動制御回路、 7……信号送信入力端子、 8……信号受信出力端子、 9……バッファ、10……回線A、 11……回線B、12,13,14,30……接続点、 15……スイッチ1,2と3のオン・オフ制御入力端子、 16……スイッチ4と5のオン・オフ制御入力端子、 17……インバータ、18,19……遅延回路、 20,21……ORゲート、 22,23……ORゲート出力端子、 24……スイッチ4の入力端子、 25……スイッチ5の入力端子、 26……スイッチ動作の真理値表、 27……スイッチ駆動制御回路とスイッチの動作チャー
ト、 28……線路A、29……線路B、 32……終端抵抗、 33,34,35,36,37,38……端子、 39,40,41,42……ジャンパ配線、 43……スイッチ1,2,3,4,5のオフ制御入力端子。FIG. 1 is a block diagram of a first embodiment of the present invention, and FIGS. 2 (A), 2 (B), and 2 (C) show switch drive control common to each embodiment of the present invention. FIG. 3 is a configuration diagram of the circuit 6, a diagram showing truth values of the switch operation, and an operation chart of the switch drive control circuit and the switch. FIG. 3 is a configuration diagram of the second embodiment of the present invention. FIG. 4 is an application of the present invention. It is a block diagram of an example. 1,2,3,4,5,31 ... switch, 6 ... switch drive control circuit, 7 ... signal transmission input terminal, 8 ... signal reception output terminal, 9 ... buffer, 10 ... line A , 11 ... circuit B, 12, 13, 14, 30 ... connection point, 15 ... on / off control input terminals of switches 1, 2 and 3, 16 ... on / off control input terminals of switches 4 and 5 , 17 ... inverter, 18, 19 ... delay circuit, 20, 21 ... OR gate, 22, 23 ... OR gate output terminal, 24 ... input terminal of switch 4, 25 ... input terminal of switch 5, 26: Truth table of switch operation, 27: Switch operation control circuit and switch operation chart, 28: Line A, 29 ... Line B, 32 ... Terminating resistor, 33, 34, 35, 36, 37 , 38… terminal, 39, 40, 41, 42… jumper wiring, 43… Off control input terminals for switches 1, 2, 3, 4, 5.
Claims (1)
ている使用状態にある第一の回線を、電気信号を伝送し
ていない空き状態にある第二の回線に切替て、第一の回
線を空き状態に、第二の回線を使用状態にする回線切替
方式において、 送端側は、 電気信号を入力する入力端子と、 前記入力端子と前記第一の回線との間に挿入される第一
のスイッチと、 前記入力端子と前記第二の回線との間に挿入される第二
及び第三のスイッチと、 上記各スイッチを制御する第一のスイッチ駆動制御回路
とを有し、 受端側は、 電気信号を出力する出力端子と、 前記第一の回線と前記出力端子との間に挿入された第四
のスイッチと、 前記第二の回線と前記出力端子との間に挿入された第五
のスイッチと、 第四及び第五のスイッチを制御する第二のスイッチ駆動
制御回路とを具備し、 使用状態にある前記第一の回線から、空き状態にある前
記第二の回線に切り替える際に、 受端側では前記第二のスイッチ駆動制御回路により、受
端側の第五のスイッチをオンにすると共に、第五のスイ
ッチのオン動作時間と第四のスイッチのオフ動作時間と
の差だけ遅延した時間に第四のスイッチをオフにし、 送端側では、前記第一のスイッチ駆動制御回路により、
送端側の第三のスイッチをオンにすると共に、第三のス
イッチのオン動作時間と第一及び第二のスイッチのオフ
動作時間との差だけ遅延した時間に第一及び第二のスイ
ッチをオフにすることを特徴とする回線切替方式。At the transmitting end and the receiving end, a first line in use for transmitting an electric signal is switched to a second line in an idle state for transmitting no electric signal, In the line switching method of setting the first line to an idle state and setting the second line to a use state, the transmitting end includes: an input terminal for inputting an electric signal; and an input terminal between the input terminal and the first line. A first switch that is inserted; second and third switches that are inserted between the input terminal and the second line; and a first switch drive control circuit that controls the switches. An output terminal for outputting an electric signal, a fourth switch inserted between the first line and the output terminal, and a receiving end between the second line and the output terminal And a second switch for controlling the fourth and fifth switches. A switch drive control circuit, and when switching from the first line in use to the second line in an idle state, the receiving end side receives the signal by the second switch drive control circuit. The fifth switch on the end side is turned on, and the fourth switch is turned off at a time delayed by the difference between the ON operation time of the fifth switch and the OFF operation time of the fourth switch. By the first switch drive control circuit,
While turning on the third switch on the sending end, the first and second switches are turned on at a time delayed by the difference between the ON operation time of the third switch and the OFF operation time of the first and second switches. A line switching method characterized by being turned off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10752089A JP2719576B2 (en) | 1989-04-28 | 1989-04-28 | Line switching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10752089A JP2719576B2 (en) | 1989-04-28 | 1989-04-28 | Line switching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02288514A JPH02288514A (en) | 1990-11-28 |
JP2719576B2 true JP2719576B2 (en) | 1998-02-25 |
Family
ID=14461281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10752089A Expired - Fee Related JP2719576B2 (en) | 1989-04-28 | 1989-04-28 | Line switching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2719576B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3804824B2 (en) | 2001-09-19 | 2006-08-02 | ヤマハ株式会社 | Digital mixer |
-
1989
- 1989-04-28 JP JP10752089A patent/JP2719576B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02288514A (en) | 1990-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0535668A (en) | Signal processor | |
JP2719576B2 (en) | Line switching method | |
JPH0651881A (en) | Communication unit | |
US5995689A (en) | Optical divider | |
CN216391065U (en) | RS485 communication-based multi-path-to-one-path data routing device | |
JPS6376653A (en) | Automatic switching system for terminal of partially matched terminal transmission line | |
KR200214405Y1 (en) | Apparatus for input signal bypassing in relay system | |
JPS5826704B2 (en) | Souhou Koden Sou Souchi | |
JPH07212408A (en) | Signal transmitter | |
JPH01231539A (en) | Multi-point terminal system | |
JPS63223814A (en) | Bus | |
JP2663487B2 (en) | Digital communication equipment | |
JPS61164427A (en) | Power supply controller | |
JPH04243328A (en) | Transmission line changeover circuit | |
JPS62256066A (en) | Terminal equipment | |
JPS60185449A (en) | Information transmitter | |
JP2680200B2 (en) | Communication control device | |
JPH02131645A (en) | Bus structure | |
JPH05316084A (en) | Duplicate system | |
JPH04299636A (en) | Transmission timing automatic changeover circuit | |
JPH0310432A (en) | Transmission system | |
JP2004200953A (en) | Attenuation apparatus | |
JPH07107020A (en) | Transmitter-receiver | |
JPS6297446A (en) | Serial interface circuit | |
JPH039647A (en) | Facsimile equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081121 |
|
LAPS | Cancellation because of no payment of annual fees |