JP2716219B2 - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JP2716219B2 JP2716219B2 JP1254161A JP25416189A JP2716219B2 JP 2716219 B2 JP2716219 B2 JP 2716219B2 JP 1254161 A JP1254161 A JP 1254161A JP 25416189 A JP25416189 A JP 25416189A JP 2716219 B2 JP2716219 B2 JP 2716219B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- mirror circuit
- collector
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流ミラー回路に係り、特にトランジスタの
対称性を利用した基本回路として用いられているバイポ
ーラ集積回路の電流ミラー回路においてトランジスタの
hFEとアーリー効果の影響に対しても高精度が得られ、
かつ入出力の電流比の設定範囲を広げた回路構成に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit of a bipolar integrated circuit used as a basic circuit utilizing the symmetry of a transistor.
High accuracy is obtained for the effects of hFE and Early effect,
The present invention also relates to a circuit configuration in which a setting range of an input / output current ratio is widened.
従来から用いられている電流ミラー回路の一例を第６
図に示す。第６図において、従来の電流ミラー回路は、
PNPトランジスタQ1,Q2,Q3と、電流入力端子１と、電流
出力端子２と、共通端子３と、電流供給源４とを備えて
いる。An example of a conventionally used current mirror circuit is shown in FIG.
Shown in the figure. In FIG. 6, the conventional current mirror circuit is
It includes PNP transistors Q 1 , Q 2 , Q 3 , a current input terminal 1, a current output terminal 2, a common terminal 3, and a current supply source 4.
ベースをトランジスタQ1と共通接続し、コレクタ・ベ
ース間を短絡したトランジスタQ2のコレクタ側に、トラ
ンジスタQ3のエミッタを接続し、トランジスタQ3のベー
スをトランジスタQ1のコレクタへ接続して電流入力端子
１とし、トランジスタQ3のコレクタを電流出力端子２と
する構成である。トランジスタQ1,Q2のエミッタは短絡
するか、各々抵抗を介して共通端子３へ接続され、これ
は電流供給源４へ結合される。今、電流入力端子１に印
加する電流をI1とし、電流出力端子２に流出する電流を
I2とすると、それらの関係は以下のように表わされる。
但し、トランジスタQ1,Q2の特性は同一であるとし、エ
ミッタ接地電流増幅率をβ、各々のコレクタ電流をIC1,
IC2とする。The base commonly connected to the transistor Q 1, the collector of the transistor Q 2 to which are short-circuited between the collector and the base, connecting the emitter of the transistor Q 3, and connect the base of the transistor Q 3 to the collector of the transistor Q 1 current an input terminal 1 is configured such that the current output terminal 2 to the collector of the transistor Q 3. The emitters of the transistors Q 1 , Q 2 are short-circuited or each connected via a resistor to a common terminal 3, which is coupled to a current supply 4. Now, the current applied to the current input terminal 1 and I 1, the current flowing to the current output terminal 2
Assuming I 2 , their relationship is expressed as follows:
However, the characteristics of the transistors Q 1 and Q 2 are assumed to be the same, the common emitter current amplification factor is β, and the respective collector currents are I C1 and
I C2 .
これらの式から、次式が得られる。 From these equations, the following equation is obtained.
これを解いて、次式が得られる。 Solving this yields the following equation:
前記（１）式より、電流増幅率βが十分大きければ、
出力電流I2は入力電流I1にほぼ等しくなり、β＝100で
は0.02％の誤差である。また、電流比を決定するトラン
ジスタQ1とトランジスタQ2のコレクタ・エミッタ間電圧
VCEは、電流出力端子２の電位に関係なく、ベース・エ
ミッタ順方向電圧VBEによる定電圧が与えられるので、
トランジスタのアーリー効果による電流比の変動が抑え
られ、高精度の電流ミラー回路が得られる。 From the above equation (1), if the current amplification factor β is sufficiently large,
Output current I 2 is substantially equal to the input current I 1, which is an error of beta = 100 at 0.02%. The collector-emitter voltage of the transistor Q 1, the transistor Q 2 to which determines the current ratio
Since V CE is given a constant voltage by the base-emitter forward voltage V BE irrespective of the potential of the current output terminal 2,
The fluctuation of the current ratio due to the Early effect of the transistor is suppressed, and a highly accurate current mirror circuit can be obtained.
〔発明が解決しようとする課題〕 しかしながら、第６図の電流ミラー回路は、電流比１
対１の場合に限り前述の効果が得られ、電流比を自由に
設定することができないという欠点があり、使用範囲が
限定されてしまう。[Problems to be Solved by the Invention] However, the current mirror circuit of FIG.
The above-described effect can be obtained only in the case of one-to-one, and there is a drawback that the current ratio cannot be set freely, and the range of use is limited.
第６図において、もしトランジスタQ1をトランジスタ
Q2のＮ倍のエミッタ面積比とし、トランジスタQ2のエミ
ッタ電流に対し、Ｎ倍のエミッタ電流が流れる構成とし
た場合には、前記（１）式は、次式となる。In Figure 6, if the transistor Q 1 transistor
And N times the emitter area ratio of Q 2, to the emitter current of the transistor Q 2, the case of the configuration in which N times the emitter current flows through the (1) equation, the following equation.
ここで、Ｎの値が１以外ではベース電流の補償効果が
なくなり、（１−N2）/Nのβ倍された成分が電流比の誤
差として現れてくる。例えば、β＝100でもＮ＝２では
1.46％,N＝３では2.6％もの誤差が生じてしまうことに
なる。 Here, if the value of N is other than 1, the effect of compensating the base current is lost, and a component obtained by multiplying (1−N 2 ) / N by β appears as an error in the current ratio. For example, if β = 100 and N = 2,
At 1.46%, N = 3, an error of 2.6% occurs.
本発明の電流ミラー回路は、第１のトランジスタ及び
第２のトランジスタのベース同士及びエミッタ同士を互
いに接続して、その共通エミッタを電流供給源に接続
し、前記第１、第２のトランジスタの電流比をＮ対１
（但しＮ＞１）に設定し、前記第１のトランジスタのコ
レクタにベースを、前記第２のトランジスタのコレクタ
にエミッタを接続した第３のトランジスタを設け、前記
第１のトランジスタのコレクタを電流入力端子とし、前
記第３のトランジスタのコレクタを電流出力端子とする
入出力電流比Ｎ対１の電流ミラー回路において、前記第
１のトランジスタと前記第２のトランジスタの共通ベー
スと前記第１及び第２のトランジスタのコレクタとに接
続された分配回路とを備え、前記分配回路は前記共通ベ
ースに流れる電流のうち2/（Ｎ＋１）を前記第２のトラ
ンジスタのコレクタに分配供給し（Ｎ−１）／（Ｎ＋
１）を前記第１のトランジスタのコレクタに分配供給す
ることを特徴とする。In the current mirror circuit of the present invention, the bases and the emitters of the first transistor and the second transistor are connected to each other, the common emitter is connected to a current supply source, and the currents of the first and second transistors are connected. Ratio N to 1
(Where N> 1), a third transistor having a base connected to the collector of the first transistor and an emitter connected to the collector of the second transistor is provided, and the collector of the first transistor is connected to a current input. A current mirror circuit having an input / output current ratio of N: 1 with a collector as a current output terminal and a common base of the first and second transistors and the first and second transistors. And a distribution circuit connected to the collectors of the transistors. The distribution circuit distributes 2 / (N + 1) of the current flowing through the common base to the collector of the second transistor, and supplies (N−1) / (N +
1) is distributed and supplied to the collector of the first transistor.
次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例の電流ミラー回路を示す基
本回路図である。FIG. 1 is a basic circuit diagram showing a current mirror circuit according to one embodiment of the present invention.
第１図において、本実施例の電流ミラー回路は、PNP
トランジスタQ1,Q2,Q3と、電流ミラー回路本体10と、電
流入力端子１と、電流出力端子２と、共通端子３とを含
み、構成される。In FIG. 1, the current mirror circuit of this embodiment is a PNP
It comprises transistors Q 1 , Q 2 , Q 3 , a current mirror circuit main body 10, a current input terminal 1, a current output terminal 2, and a common terminal 3.
今、入力電流I1に対して、1/N倍の出力電流I2を得よ
うとするもので、共通端子３にトランジスタQ2とエミッ
タ面積Ｎ倍のトランジスタQ1のエミッタが接続され、ベ
ースは共通接続されている。共通ベースには、ベース電
流を２対（Ｎ−１）に分配するため、電流ミラー回路本
体10の共通端子13が接続され、電流ミラー回路本体10の
入力端子11はトランジスタQ2のコレクタに、出力端子12
はトランジスタQ1のコレクタに接続されている。Now, an attempt is made to obtain an output current I 2 which is 1 / N times the input current I 1. The common terminal 3 is connected to the transistor Q 2 and the emitter of the transistor Q 1 having an emitter area N times larger. Are commonly connected. The common base, to distribute a base current to the two pairs (N-1), the common terminal 13 of the current mirror circuit body 10 is connected, the input terminal 11 of the current mirror circuit body 10 to the collector of the transistor Q 2, Output terminal 12
It is connected to the collector of the transistor Q 1.
第１図において、トランジスタのエミッタ接地電流増
幅率をβ、トランジスタQ1,Q2の各々のコレクタ電流をI
C1,IC2として、入力電流I1と出力電流I2の関係を求め
る。電流ミラー回路本体10の共通端子13に流れる電流
は、（Ｎ＋１）IC2/βとなるが、その入力端子11に流れ
る電流をI11,出力端子12に流れる電流をI12とすると、
次式が得られる。In FIG. 1, the common emitter current amplification factor of the transistor is β, and the collector current of each of the transistors Q 1 and Q 2 is I
C1, as I C2, determining the relationship between the input current I 1 and the output current I 2. The current flowing through the common terminal 13 of the current mirror circuit main body 10 is (N + 1) IC2 / β. If the current flowing through the input terminal 11 is I 11 and the current flowing through the output terminal 12 is I 12 ,
The following equation is obtained.
前記（４）式を前記（３）式へ代入して、次式が得ら
れる。 By substituting equation (4) into equation (3), the following equation is obtained.
以上のように、トランジスタQ1,トランジスタQ2の電
流比Ｎと、電流ミラー回路本体10の係数Ｎが等しい場合
には、前記（５）式が成立し、Ｎの値にほとんど関係な
く、第６図の回路と同じ補償効果をもった高精度電流ミ
ラー回路を得ることができる。 As described above, when the current ratio N of the transistor Q 1 and the transistor Q 2 is equal to the coefficient N of the current mirror circuit main body 10, the above equation (5) is satisfied, and the equation (5) is almost independent of the value of N. A high-precision current mirror circuit having the same compensation effect as the circuit of FIG. 6 can be obtained.
誤差成分は（５）式の で与えられ、前記（１）式の2/（β２＋２β＋２）とほ
ぼ同一である。The error component is Which is almost the same as 2 / (β 2 + 2β + 2) in the above equation (1).
ここで、前述の電流ミラー回路本体10の具体例につき
第２図により説明する。第２図は従来から用いられてい
る最も基本的な電流ミラー回路本体の回路であり、エミ
ッタとベースを各々共通接続したトランジスタQ11とト
ランジスタQ12のうち、トランジスタQ11のコレクタと共
通ベースの接続点を入力端子11、トランジスタQ12のコ
レクタを出力端子12としている。ここで、トランジスタ
Q11のエミッタ面積を、Q12の2/（Ｎ−１）倍に設定する
ことで、入力端子11と出力端子12との電流比は、２対
（Ｎ−１）の関係になる。電流増幅率βを考慮して電流
比を算出すると、２対 の誤差が生じる。このように、第１図の回路構成を具体
化する際には、トランジスタQ1、トランジスタQ2の電流
比Ｎと電流ミラー回路10の係数Ｎは厳密に一致させるこ
とは難しい。そこで、第３図に示すように電流ミラー回
路本体10の係数をｎとして、入力電流I1と出力電流I2と
の関係を求めると、次式となる。Here, a specific example of the current mirror circuit body 10 will be described with reference to FIG. Figure 2 is a circuit of the most basic current mirror circuit body which has been conventionally used, the transistors Q 11 and the transistor Q 12 that the emitter and base respectively connected in common, of the transistors Q 11 collector and common base input connection point terminal 11, and an output terminal 12 to the collector of the transistor Q 12. Where the transistor
The emitter area of Q 11, by setting the 2 / (N-1) times Q 12, current ratio between the input terminal 11 and output terminal 12, a relation of the two pairs of (N-1). When the current ratio is calculated in consideration of the current amplification factor β, Error occurs. Thus, when embodying the circuit configuration of FIG. 1 , it is difficult to exactly match the current ratio N of the transistors Q 1 and Q 2 with the coefficient N of the current mirror circuit 10. Accordingly, the coefficient of the current mirror circuit body 10 as shown in FIG. 3 as n, when determining the relationship between the input current I 1 and the output current I 2, the following equation.
係数ｎは前述のように第２図のような簡単な回路を用
いた場合でも、数パーセントの値（例えばＮ＝２でβ＝
100のとき1.5％）に収まるので、前記（６）式は前記
（５）式とほとんど同等となると考えてよい。従って、
設定すべき係数Ｎに対して第２図において通常発生する
誤差を含む程度の係数ｎを実現することで、第１図で説
明した本実施例の効果を得ることができる。 As described above, the coefficient n is a value of a few percent (for example, β = N = 2 when a simple circuit as shown in FIG. 2 is used).
(1.5% when 100), it can be considered that the expression (6) is almost equivalent to the expression (5). Therefore,
By realizing a coefficient n that includes an error normally occurring in FIG. 2 with respect to the coefficient N to be set, the effect of the present embodiment described with reference to FIG. 1 can be obtained.
第４図は第１図の実施例のより具体的な一例を示した
回路図であり、本例は、第１図の電流ミラー回路本体10
を、第２図の回路で構成した複合電流ミラー回路であ
る。FIG. 4 is a circuit diagram showing a more specific example of the embodiment of FIG. 1, and this embodiment is a circuit diagram of the current mirror circuit body 10 of FIG.
Is a composite current mirror circuit composed of the circuit of FIG.
第５図は本発明の他の実施例の電流ミラー回路を示す
回路図で、本実施例はＮ＝２の場合を示したものであ
り、電流ミラー回路本体10を、マルチコレクタPNPトラ
ンジスタQ13で構成したものを用いている。またトラン
ジスタQ1のコレクタとトランジスタQ3のベースとの間に
は、コレクタ・ベースを短絡したトランジスタQ4を挿入
して、トランジスタQ1とトランジスタQ2のコレクタ・エ
ミッタ間電圧、およびトランジスタQ3の２つのコレクタ
の電位を一致させ、素子特性の対称性を改善している。FIG. 5 is a circuit diagram showing a current mirror circuit according to another embodiment of the present invention. This embodiment shows a case where N = 2. The current mirror circuit main body 10 includes a multi-collector PNP transistor Q 13. Is used. Also between the base of the collector of the transistor Q 3 of the transistor Q 1 is, by inserting the transistors Q 4, which are short-circuited collector-base, the transistor Q 1, the collector-emitter voltage of the transistor Q 2 and the transistor Q 3, And the potentials of the two collectors are matched to improve the symmetry of the device characteristics.
以上本実施例は前記従来回路のベース電流補償効果
を、電流比１対１ではなく、入力電流に対して出力電流
を1/N倍（但し、Ｎは１より大きい任意の実数）に設定
できる高精度電流ミラー回路であり、第６図のトランジ
スタQ2のベース・コレクタ間に入出力電流比２対（Ｎ−
１）の電流ミラー回路の入力側を接続し、トランジスタ
Q1のベース・コレクタ間にその出力側を接続した構成と
なっている。As described above, in this embodiment, the base current compensation effect of the conventional circuit can be set to 1 / N times the output current with respect to the input current (where N is any real number larger than 1), instead of the current ratio of 1: 1. a precision current mirror circuit, output current ratio of 2 between the base and the collector of the transistor Q 2 of FIG. 6 (N-
Connect the input side of the current mirror circuit of 1), and connect the transistor
Between the base and collector for Q 1 has a configuration of connecting the output side thereof.
以上説明したように、本発明は、電流ミラー回路を構
成するトランジスタのベース電流経路に電流を分配する
手段を挿入することにより、ベース電流による電流比の
誤差を補償し、高精度の電流ミラー回路を得ることがで
き、また従来の高精度電流ミラー回路の電流比は１対１
に限られていたが、本発明は、入力に対して出力電流を
減少させる方向に任意の比率で設定することができると
いう効果がある。As described above, the present invention compensates for a current ratio error caused by a base current by inserting means for distributing a current to a base current path of a transistor constituting a current mirror circuit, and provides a highly accurate current mirror circuit. And the current ratio of the conventional high-precision current mirror circuit is 1: 1.
However, the present invention has an effect that it can be set at an arbitrary ratio in the direction of decreasing the output current with respect to the input.
尚、前述した実施例では、PNPトランジスタによる回
路例を示したが、これをNPNトランジスタに置き換えて
も同様の効果が得られることは明白である。Note that, in the above-described embodiment, an example of a circuit using a PNP transistor has been described. However, it is apparent that the same effect can be obtained by replacing the circuit with an NPN transistor.
第１図は本発明の一実施例の基本回路を示す回路図、第
２図は第１図の電流ミラー回路本体の具体例を示す回路
図、第３図は第１図の電流ミラー係数の影響を示すため
の基本回路を示す回路図、第４図は第１図の実施例のよ
り具体的な一例の回路図、第５図は本発明の他の実施例
の電流ミラー回路を示す回路図、第６図は従来から用い
られている高精度電流ミラー回路の基本回路図である。 Q1,Q2,Q3,Q4,Q11,Q12,Q13……PNPトランジスタ、10……
電流ミラー回路本体、１……電流入力端子、２……電流
出力端子、３……共通端子、４……電流供給源。FIG. 1 is a circuit diagram showing a basic circuit of one embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of a current mirror circuit body of FIG. 1, and FIG. FIG. 4 is a circuit diagram showing a more specific example of the embodiment of FIG. 1, and FIG. 5 is a circuit diagram showing a current mirror circuit of another embodiment of the present invention. FIG. 6 is a basic circuit diagram of a conventional high-precision current mirror circuit. Q 1 , Q 2 , Q 3 , Q 4 , Q 11 , Q 12 , Q 13 …… PNP transistor, 10 ……
Current mirror circuit main body, 1 current input terminal, 2 current output terminal, 3 common terminal, 4 current supply source.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−202609（ＪＰ，Ａ) 実開 昭57−113518（ＪＰ，Ｕ) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-58-202609 (JP, A)
Claims (1)
タのベース同士及びエミッタ同士を互いに接続して、そ
の共通エミッタを電流供給源に接続し、前記第１、第２
のトランジスタの電流比をＮ対１（但しＮ＞１）に設定
し、前記第１のトランジスタのコレクタにベースを、前
記第２のトランジスタのコレクタにエミッタを接続した
第３のトランジスタを設け、前記第１のトランジスタの
コレクタを電流入力端子とし、前記第３のトランジスタ
のコレクタを電流出力端子とする入出力電流比Ｎ対１の
電流ミラー回路において、前記第１のトランジスタと前
記第２のトランジスタの共通ベースと前記第１及び第２
のトランジスタのコレクタとに接続された分配回路とを
備え、前記分配回路は前記共通ベースに流れる電流のう
ち2/（Ｎ＋１）を前記第２のトランジスタのコレクタに
分配供給し（Ｎ−１）／（Ｎ＋１）を前記第１のトラン
ジスタのコレクタに分配供給することを特徴とする電流
ミラー回路。A first transistor and a second transistor having a base connected to each other and an emitter connected to each other, a common emitter connected to a current supply source, and the first and second transistors connected to each other;
A current ratio of N to 1 (where N> 1), a third transistor having a base connected to the collector of the first transistor and an emitter connected to the collector of the second transistor, In a current mirror circuit having an input / output current ratio of N to 1 using a collector of a first transistor as a current input terminal and a collector of the third transistor as a current output terminal, a current mirror circuit of the first transistor and the second transistor is used. Common base and the first and second
And a distribution circuit connected to the collectors of the transistors. A current mirror circuit, wherein (N + 1) is distributed and supplied to a collector of the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254161A JP2716219B2 (en) | 1989-09-28 | 1989-09-28 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254161A JP2716219B2 (en) | 1989-09-28 | 1989-09-28 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117010A JPH03117010A (en) | 1991-05-17 |
| JP2716219B2 true JP2716219B2 (en) | 1998-02-18 |
Family
ID=17261081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254161A Expired - Lifetime JP2716219B2 (en) | 1989-09-28 | 1989-09-28 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716219B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282454A (en) | 2000-03-31 | 2001-10-12 | Nissha Printing Co Ltd | Touch panel with light shielding effect on its peripheral part |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113518U (en) * | 1980-12-29 | 1982-07-14 | ||
| JPS58202609A (en) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | Current mirror circuit |
-
1989
- 1989-09-28 JP JP1254161A patent/JP2716219B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117010A (en) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544845B2 (en) | ||
| JPH01137709A (en) | Differential amplifier | |
| JPH0621969B2 (en) | Current generator | |
| JP2542605B2 (en) | Current mirror circuit layout | |
| JP2716219B2 (en) | Current mirror circuit | |
| JP2613944B2 (en) | Current mirror circuit | |
| JP2778781B2 (en) | Threshold voltage generation circuit | |
| US4573019A (en) | Current mirror circuit | |
| JPS6252486B2 (en) | ||
| JPS6029229Y2 (en) | differential amplifier | |
| JPH04127703A (en) | Operational amplifier | |
| JPH03744Y2 (en) | ||
| JP2567135B2 (en) | Compound current mirror circuit | |
| JPH079615B2 (en) | Absolute voltage-current conversion circuit | |
| JP2567145B2 (en) | Compound current mirror circuit | |
| JP2609749B2 (en) | Current supply circuit | |
| JP2630014B2 (en) | Transistor breakdown voltage compensation circuit | |
| JPS6112110A (en) | Differential amplifier | |
| JPH0332096Y2 (en) | ||
| JPH0477329B2 (en) | ||
| JP2966428B2 (en) | Micro current source | |
| JP2859461B2 (en) | Temperature compensation circuit | |
| JPH05343933A (en) | Voltage-current conversion circuit | |
| JPS6112109A (en) | Current mirror circuit | |
| JPH02224411A (en) | Differential amplifier |