JP2709474B2 - 文字・パターン情報表示装置 - Google Patents
文字・パターン情報表示装置Info
- Publication number
- JP2709474B2 JP2709474B2 JP63119383A JP11938388A JP2709474B2 JP 2709474 B2 JP2709474 B2 JP 2709474B2 JP 63119383 A JP63119383 A JP 63119383A JP 11938388 A JP11938388 A JP 11938388A JP 2709474 B2 JP2709474 B2 JP 2709474B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pattern information
- attribute
- character
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は文字放送やキャプテインなどの文字・パター
ン情報をディスプレイなどに表示する文字・パターン情
報表示装置に関する。
ン情報をディスプレイなどに表示する文字・パターン情
報表示装置に関する。
（従来の技術） 近年、文字放送等の文字・パターン情報装置にテレビ
放送画面と文字・パターン情報画面を同時に表示した
り、一画面の中に多くの文字・パターン情報を表示する
多画面表示を実現するために文字・パターン情報の縮小
表示が必要になってきている。
放送画面と文字・パターン情報画面を同時に表示した
り、一画面の中に多くの文字・パターン情報を表示する
多画面表示を実現するために文字・パターン情報の縮小
表示が必要になってきている。
第３図は従来の文字・パターン情報表示装置のブロッ
ク構成図、第４図は従来の４ドット・４ラインのブロッ
ク着色例である。第３図において、１はパターン情報を
格納するＹメモリ、２はアトリビュート情報を格納する
アトリビュートメモリ（以下、ATRメモリという）、３
はＹメモリ１の４ドット・４ライン毎の情報を処理する
４ドット・４ライン処理部、４は表示制御部、５は表示
信号である。
ク構成図、第４図は従来の４ドット・４ラインのブロッ
ク着色例である。第３図において、１はパターン情報を
格納するＹメモリ、２はアトリビュート情報を格納する
アトリビュートメモリ（以下、ATRメモリという）、３
はＹメモリ１の４ドット・４ライン毎の情報を処理する
４ドット・４ライン処理部、４は表示制御部、５は表示
信号である。
次に上記従来例の動作について、８色２階調表示の文
字放送レベルＡを例にとり前景色（以下、FGという）に
関して第３図及び第４図を参照して説明する。第４図の
a0〜a7はＹメモリ１の内容であり、b0〜b7はATRメモリ
２内のFG情報の内容を示している。ここでa0〜a7が全て
“1"とすると、a0〜a3はb3,b2,b1,b0の値で与えられる
色となる。またa4〜a7はb7,b6,b5,b4の値で与えられる
色となる。すなわち、a0〜a7の８ドット表示するのにb0
〜b7の８ビットのFG情報が必要となる。そこでＹメモリ
１バイト（８ビット）とFG情報１バイト（８ビット）を
１サイクルとして処理する。FG情報は垂直方向４ライン
毎に更新される。
字放送レベルＡを例にとり前景色（以下、FGという）に
関して第３図及び第４図を参照して説明する。第４図の
a0〜a7はＹメモリ１の内容であり、b0〜b7はATRメモリ
２内のFG情報の内容を示している。ここでa0〜a7が全て
“1"とすると、a0〜a3はb3,b2,b1,b0の値で与えられる
色となる。またa4〜a7はb7,b6,b5,b4の値で与えられる
色となる。すなわち、a0〜a7の８ドット表示するのにb0
〜b7の８ビットのFG情報が必要となる。そこでＹメモリ
１バイト（８ビット）とFG情報１バイト（８ビット）を
１サイクルとして処理する。FG情報は垂直方向４ライン
毎に更新される。
（発明が解決しようとする課題） しかしながら、上記従来の文字・パターン情報表示装
置では、２ドット・２ライン毎の着色指定ができないの
で、縮小表示を行った場合、例えば、Ｙメモリを水平方
向に１ドット毎、垂直方向に１ライン毎に間引いて、書
込み画像を1/4に縮小すると、８ビットのパターン情報
に８ビットのFG情報しか読み出せないので、本来４色必
要なところが２色となって、パターンとアトリビュート
が一致しないという問題があった。
置では、２ドット・２ライン毎の着色指定ができないの
で、縮小表示を行った場合、例えば、Ｙメモリを水平方
向に１ドット毎、垂直方向に１ライン毎に間引いて、書
込み画像を1/4に縮小すると、８ビットのパターン情報
に８ビットのFG情報しか読み出せないので、本来４色必
要なところが２色となって、パターンとアトリビュート
が一致しないという問題があった。
本発明はこのような従来の問題を解決するものであ
り、縮小表示を行なった場合でもパターンとアトリビュ
ートが一致する文字・パターン情報表示装置を提供する
ことを目的するものである。
り、縮小表示を行なった場合でもパターンとアトリビュ
ートが一致する文字・パターン情報表示装置を提供する
ことを目的するものである。
（課題を解決するための手段） 本発明は上記目的を達成するために、アトリビュート
増設メモリと２ドット・２ライン処理部とを備えたもの
である。
増設メモリと２ドット・２ライン処理部とを備えたもの
である。
（作 用） 本発明は上記のような構成により、８ビットのパター
ン情報に16ビットのFG情報を対応させることで２ドット
・２ライン毎にアトリビュート制御が可能となり、パタ
ーンとアトリビュートがずれない縮小表示時のアトリビ
ュート制御ができることとなる。
ン情報に16ビットのFG情報を対応させることで２ドット
・２ライン毎にアトリビュート制御が可能となり、パタ
ーンとアトリビュートがずれない縮小表示時のアトリビ
ュート制御ができることとなる。
（実施例） 第１図は本発明の一実施例における文字・パターン情
報表示装置のブロック構成図、第２図は本発明の２ドッ
ト・２ラインのブロック着色例である。第１図におい
て、１はＹメモリ、２はATRメモリ、４は表示制御部、
５は表示信号であり、1,2,4,5は第３図の従来例と同で
ある。６は着色単位を小さくしたために増加するATR増
設メモリ、７はＹメモリ１から１回のアクセスで読み出
した８ビットのパターン情報と、このパターン情報に対
応させてATRメモリ２及びATR増設メモリ６から読み出し
た16ビット単位のアトリビュート情報とを２ドット・２
ライン毎に処理する２ドット・２ライン処理部である。
報表示装置のブロック構成図、第２図は本発明の２ドッ
ト・２ラインのブロック着色例である。第１図におい
て、１はＹメモリ、２はATRメモリ、４は表示制御部、
５は表示信号であり、1,2,4,5は第３図の従来例と同で
ある。６は着色単位を小さくしたために増加するATR増
設メモリ、７はＹメモリ１から１回のアクセスで読み出
した８ビットのパターン情報と、このパターン情報に対
応させてATRメモリ２及びATR増設メモリ６から読み出し
た16ビット単位のアトリビュート情報とを２ドット・２
ライン毎に処理する２ドット・２ライン処理部である。
次に上記実施例の動作を８色２階調表示の文字放送レ
ベルＡを例にとり説明する。第２図において、a0〜a7は
Ｙメモリの内容であり、ここでa0〜a7は本来の情報であ
るa0〜a15を間引いたものである。b0〜b15はATRメモリ
の中のFG情報の内容を示している。ここでa0〜a7が全て
“1"とするとa0,a1はb3,b2,b1,b0、a2,a3はb7,b6,b5,
b4、a4,a5はb11,b10,b3,b8、a6,a7はb15,b14,b13,b12で
各々与えられる色となる。すなわち、a0〜a7の８ドット
を表示するのにb0〜b15の16ビットのFG情報が必要な
る。そこでＹメモリ１バイト（８ビット）とFG情報１ワ
ード（16ビット）を１サイクルとして処理する。FG情報
は垂直方向２ライン毎に更新される。またFG以外のアト
リビュートに関しても同様である。
ベルＡを例にとり説明する。第２図において、a0〜a7は
Ｙメモリの内容であり、ここでa0〜a7は本来の情報であ
るa0〜a15を間引いたものである。b0〜b15はATRメモリ
の中のFG情報の内容を示している。ここでa0〜a7が全て
“1"とするとa0,a1はb3,b2,b1,b0、a2,a3はb7,b6,b5,
b4、a4,a5はb11,b10,b3,b8、a6,a7はb15,b14,b13,b12で
各々与えられる色となる。すなわち、a0〜a7の８ドット
を表示するのにb0〜b15の16ビットのFG情報が必要な
る。そこでＹメモリ１バイト（８ビット）とFG情報１ワ
ード（16ビット）を１サイクルとして処理する。FG情報
は垂直方向２ライン毎に更新される。またFG以外のアト
リビュートに関しても同様である。
このように上記実施例によれば、アトリビュート増設
メモリとアトリビュートデータをワード処理する２ドッ
ト・２ライン処理部を設けることにより、使用メモリの
アクセスタイムを変更することなく、２ドット毎にアト
リビュート処理できる。
メモリとアトリビュートデータをワード処理する２ドッ
ト・２ライン処理部を設けることにより、使用メモリの
アクセスタイムを変更することなく、２ドット毎にアト
リビュート処理できる。
（発明の効果） 本発明は上記実施例より明らかなように、ATR増設メ
モリと２ドット・２ライン処理部を設けることにより、
パターンとアトリビュートの位置が一致した縮小表示時
のアトリビュート制御が実現できるという効果を有す
る。
モリと２ドット・２ライン処理部を設けることにより、
パターンとアトリビュートの位置が一致した縮小表示時
のアトリビュート制御が実現できるという効果を有す
る。
第１図は本発明の一実施例における文字・パターン情報
表示装置のブロック構成図、第２図は２ドット・２ライ
ンの着色例、第３図は従来の文字・パターン情報表示装
置のブロック構成図、第４図は４ドット・４ラインのブ
ロック着色例である。 １……Ｙメモリ、２……ATRメモリ、 ３……４ドット・４ライン処理部、 ４……表示制御部、５……表示信号、 ６……ATR増設メモリ、７……２ドット・２ライン処理
部。
表示装置のブロック構成図、第２図は２ドット・２ライ
ンの着色例、第３図は従来の文字・パターン情報表示装
置のブロック構成図、第４図は４ドット・４ラインのブ
ロック着色例である。 １……Ｙメモリ、２……ATRメモリ、 ３……４ドット・４ライン処理部、 ４……表示制御部、５……表示信号、 ６……ATR増設メモリ、７……２ドット・２ライン処理
部。
Claims (1)
- 【請求項１】パターン情報を格納するＹメモリと、 アトリビュート情報を格納するアトリビュートメモリ
と、 文字・パターン情報の縮小表示時或いは多画面表示時の
アトリビュート制御における前景色，背景色，フラッシ
ング制御，コンシール制御用のアトリビュート増設メモ
リと、 前記Ｙメモリから１回のアクセスで読み出した８ビット
の前記パターン情報と、該パターン情報に対応させて前
記アトリビュートメモリ及び前記アトリビュート増設メ
モリから読み出した16ビット単位の前記アトリビュート
情報とを２ドット・２ライン毎に処理する２ドット・２
ライン処理部と を備えた文字・パターン情報表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119383A JP2709474B2 (ja) | 1988-05-18 | 1988-05-18 | 文字・パターン情報表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119383A JP2709474B2 (ja) | 1988-05-18 | 1988-05-18 | 文字・パターン情報表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01290390A JPH01290390A (ja) | 1989-11-22 |
| JP2709474B2 true JP2709474B2 (ja) | 1998-02-04 |
Family
ID=14760150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119383A Expired - Lifetime JP2709474B2 (ja) | 1988-05-18 | 1988-05-18 | 文字・パターン情報表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709474B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62231577A (ja) * | 1986-03-31 | 1987-10-12 | Victor Co Of Japan Ltd | 文字放送受信装置 |
-
1988
- 1988-05-18 JP JP63119383A patent/JP2709474B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01290390A (ja) | 1989-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071744B1 (en) | Method for operating a computing system to write text characters onto a graphics display | |
| KR100295712B1 (ko) | 컴퓨터디스플레이시스템컨트롤러 | |
| US5345554A (en) | Visual frame buffer architecture | |
| EP0071725A2 (en) | Method for scrolling text and graphic data in selected windows of a graphic display | |
| US4262302A (en) | Video display processor having an integral composite video generator | |
| EP0673012A2 (en) | Controller for a display with multiple common lines for each pixel | |
| JPS5830792A (ja) | カラー表示システム | |
| EP0349145B1 (en) | Flat panel display attribute generator | |
| JP2709474B2 (ja) | 文字・パターン情報表示装置 | |
| US4849748A (en) | Display control apparatus with improved attribute function | |
| EP0400990B2 (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JPH0782315B2 (ja) | 画像処理装置 | |
| AU679320B2 (en) | Computer display system controller | |
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JP2800247B2 (ja) | 画像表示装置 | |
| JP2956774B2 (ja) | 文字表示装置 | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JPH10149358A (ja) | 文字表示装置および記録媒体 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH08328811A (ja) | グラフィック表示回路のｖｒａｍ制御装置及び方法 | |
| JPH07274086A (ja) | 表示制御装置 | |
| EP0272006A2 (en) | Display controller for data processing apparatuses | |
| EP0508696A2 (en) | Method and apparatus for displaying a screen separator line | |
| JPH05290176A (ja) | カラー画像処理方法 | |
| JPH0126071B2 (ja) |