JP2708822B2 - Imaging device - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、CCD固体撮像素子を備えたテレビカメラの
如き撮像装置に関する。The present invention relates to an imaging device such as a television camera provided with a CCD solid-state imaging device.

（ロ）従来の技術 一般のテレビの再生画面はNTSC方式の場合で１フィー
ルド当り縦240画素、横324画素からなり、この画面を得
るためには少なくともその画素数に対応する撮像素子が
必要となる。しかし、画素数の多い固体撮像素子は、高
集積化が要求されるため、製造歩留を向上できずコスト
高となり、その結果テレビカメラの高価格化を招く問題
がある。(B) Conventional technology In the case of the NTSC system, the playback screen of a general television is composed of 240 pixels vertically and 324 pixels horizontally, and an image sensor corresponding to at least the number of pixels is required to obtain this screen. Become. However, since a solid-state imaging device having a large number of pixels requires high integration, the manufacturing yield cannot be improved and the cost increases, resulting in a problem that the price of the television camera is increased.

そこで本願出願人は、画素数の少ない低解像度の固体
撮像素子の使用を可能とするための撮像装置を実願昭63
−20458号に提案している。第６図は、その撮像装置の
構成を示すブロック図であり、第７図は動作を示すタイ
ミング図である。Accordingly, the applicant of the present application has proposed an imaging apparatus for enabling the use of a low-resolution solid-state imaging device having a small number of pixels.
-20458. FIG. 6 is a block diagram showing the configuration of the imaging apparatus, and FIG. 7 is a timing chart showing the operation.

フレームトランスファ方式のCCD固体撮像素子（１）
は、撮像部（Ｉ）、蓄積部（Ｓ）及び水平レジスタ
（Ｈ）からなるもので、撮像部（Ｉ）の縦方向及び横方
向の画素数が夫々通常素子の1/2に省略されている。例
えば、NTSC方式対応の場合には、１フィールド当りで縦
120画素、横162画素に形成されている。このCCD（１）
は、駆動パルス発生回路（２）でパルス駆動されるもの
で、撮像部（Ｉ）、蓄積部（Ｓ）及び水平レジスタ
（Ｈ）には夫々読出転送パルスφ_Ｆ、蓄積転送パルスφ
_Ｓ及び水平転送パルスφ_Ｈが供給される。尚、駆動パル
ス発生回路（２）は、タイミング制御回路（３）が垂直
ブランキングパルスVD及び水平ブランキングパルスHDに
基づいて作成したタイミングパルスに従ってCCD（１）
の各部に転送パルスφ_Ｆ，φ_Ｓ及びφ_Ｈを供給する。Frame transfer type CCD solid-state image sensor (1)
Is composed of an imaging unit (I), a storage unit (S), and a horizontal register (H). The number of pixels in the vertical direction and the horizontal direction of the imaging unit (I) is omitted to half of that of a normal element, respectively. I have. For example, in the case of NTSC system, vertical
It is formed of 120 pixels and 162 pixels horizontally. This CCD (1)
Are pulse-driven by the drive pulse generation circuit (2), and the readout transfer pulse φ _F and the storage transfer pulse φ are respectively supplied to the imaging unit (I), the storage unit (S), and the horizontal register (H).
_S and horizontal transfer pulse phi _H is supplied. The drive pulse generation circuit (2) performs the CCD (1) according to the timing pulse generated by the timing control circuit (3) based on the vertical blanking pulse VD and the horizontal blanking pulse HD.
Are supplied with transfer pulses φ _F , φ _S and φ _H.

上述のCCD（１）は、縦方向及び横方向の画素数が通
常の1/2であるため、水平ブランキングパルスと同一周
期を有する転送パルスで蓄積部（Ｓ）から画像電荷を読
出駆動すると、水平走査線の数が1/2しか得られず、テ
レビ画面を構成できない。従って、蓄積転送パルスφ_Ｓ
と水平転送パルスφ_Ｈとの周期を水平ブランキングパル
スHDの２倍の周期にしている。即ち、蓄積部（Ｓ）から
水平レジスタ（Ｈ）への画像電荷の転送は2H周期毎に行
われることになる。従って、CCD（１）から得られる画
像信号Ｘ（ｔ）は、2H期間毎に1H時間だけ信号が存在す
ることになる。In the above-described CCD (1), since the number of pixels in the vertical direction and the horizontal direction is 1/2 of the normal number, when the image charge is read out from the storage unit (S) by the transfer pulse having the same cycle as the horizontal blanking pulse, the driving is performed. , The number of horizontal scanning lines can be reduced to only 1/2, and a television screen cannot be constructed. Therefore, the accumulation transfer pulse φ _S
The period between the horizontal transfer pulse phi _H is twice the period of the horizontal blanking pulse HD. That is, the transfer of the image charge from the storage section (S) to the horizontal register (H) is performed every 2H cycle. Therefore, in the image signal X (t) obtained from the CCD (1), a signal exists for 1H time every 2H period.

このような画像信号Ｘ（ｔ）は、信号処理回路（４）
でサンプルホールド、増幅等の処理が施されて、第７図
に示す画像信号Y₀（ｔ）となる。この画像信号Y₀（ｔ）
は、2H期間毎に1H期間だけ信号が存在する間欠的な信号
であり、これを連続的な信号にするために補間回路
（５）に入力される。補間回路（５）は、画像信号Y
₀（ｔ）を1H期間だけ遅延（51）させて画像信号Y₀′
（ｔ）とし、この画像信号Y₀′（ｔ）と画像信号Y
₀（ｔ）とを加算（52）することで1H期間毎に連続した
画像信号Y₁（ｔ）を出力する。Such an image signal X (t) is output to a signal processing circuit (4).
Then, processing such as sample hold and amplification is performed to obtain an image signal Y ₀ (t) shown in FIG. This image signal Y ₀ (t)
Is an intermittent signal in which a signal exists for only 1H period every 2H period, and is input to the interpolation circuit (5) in order to make it a continuous signal. The interpolation circuit (5) calculates the image signal Y
₀ (t) is delayed (51) by 1H period, and the image signal Y ₀ ′
(T), the image signal Y ₀ ′ (t) and the image signal Y
By adding (52) to ₀ (t), a continuous image signal Y ₁ (t) is output every 1H period.

以上のような構成に依ると、再生画面の水平走査線
が、２本毎に同一信号で得られ、少ない画素数のCCDを
テレビカメラに採用できる。According to the above configuration, a horizontal scanning line of a reproduction screen can be obtained by the same signal for every two lines, and a CCD having a small number of pixels can be used in a television camera.

（ハ）発明が解決しようとする課題 上述のような撮像装置に於いても、CCD（１）をイン
ターレース駆動することで水平解像度の向上を図ること
が可能であるが、上述の如き補間回路（５）を備えた撮
像装置では、以下のような不都合が生じる。(C) Problems to be Solved by the Invention Even in the above-described imaging apparatus, it is possible to improve the horizontal resolution by interlacing the CCD (1), but the interpolation circuit ( The imaging device provided with 5) has the following disadvantages.

即ち、第８図（ａ）のような被写体を撮像する場合、
先ず奇数フィールドODDで、O1〜O3の領域が撮像されて
同図（ｂ）に示すO1,O1〜O3,O3（実線）が描かれ、次の
偶数フィールドEVEN同図（ａ）に示すE1〜E3の領域が撮
像されて同図（ｂ）に示すE1,E1〜E3,E3が描かれる。従
って、図から明らかな如く被写体と再生画面とでは、各
領域の位置が反転する場合がある。例えば、被写体では
O2がE2の上に位置しているのに対して、再生画面ではO2
がE2の下に位置する領域が発生することになる。従っ
て、CCD（１）をインターレース駆動しているにも拘わ
らず、再生画面の画質向上が望めない。That is, when an image of a subject as shown in FIG.
First, in the odd field ODD, the areas O1 to O3 are imaged, and O1, O1 to O3, O3 (solid lines) shown in FIG. 4B are drawn, and the next even field EVEN shown in FIG. The area E3 is imaged, and E1, E1 to E3, and E3 shown in FIG. Therefore, as is apparent from the figure, the position of each area may be reversed between the subject and the reproduction screen. For example, in the subject
O2 is located above E2, whereas O2 is
Is generated below E2. Therefore, although the CCD (1) is interlaced, it is not possible to improve the image quality of the reproduction screen.

そこで本発明は、画素数の少ないCCD固体撮像素子を
用いた撮像装置に於いて、CCDをインターレース駆動し
た場合の不都合を解決することを目的とする。Therefore, an object of the present invention is to solve the inconvenience of interlaced driving of a CCD in an imaging device using a CCD solid-state imaging device having a small number of pixels.

（ニ）課題を解決するための手段 本発明は上述の課題を解決するためになされたもの
で、第１の手段の特徴とするところは、複数の受光画素
が行列配置されると共に、垂直方向の配列画素数が再生
画面の水平走査線数に対して1/2に設定され、受光した
画像を光電変換することで各受光画素に画像パターンに
対応した情報電荷を蓄積する固体撮像素子、この固体撮
像素子の各受光画素に蓄積された情報電荷を１水平走査
期間おきに読み出し駆動して間欠的な画像信号を得る駆
動回路、上記固体撮像素子から得られる画像信号を偶数
フィールド毎に記憶する第１のメモリ回路、上記固体撮
像素子から得られる画像信号を奇数フィールド毎に記憶
する第２のメモリ回路、上記駆動回路の読み出し駆動タ
イミングと上記第１及び第２のメモリ回路の書き込み、
読み出しとを制御するタイミング制御回路、上記第１及
び第２のメモリ回路から読み出される信号を足し合わせ
る加算回路、を備え、上記第１及び第２のメモリ回路に
上記画像信号が各フィールド毎に交互に書き込まれると
共に、上記第１及び第２のメモリ回路から画像信号が各
水平走査期間毎に交互に読み出されることにある。(D) Means for Solving the Problems The present invention has been made to solve the above problems, and the first means is characterized in that a plurality of light receiving pixels are arranged in rows and columns and a vertical direction. The number of pixels of the array is set to に 対 し て of the number of horizontal scanning lines of the reproduction screen, and a solid-state imaging device that accumulates information charges corresponding to an image pattern in each light receiving pixel by photoelectrically converting a received image. A driving circuit that reads out and drives information charges accumulated in each light receiving pixel of the solid-state imaging device every other horizontal scanning period to obtain an intermittent image signal, and stores an image signal obtained from the solid-state imaging device for each even field. A first memory circuit, a second memory circuit for storing an image signal obtained from the solid-state imaging device for each odd field, a read drive timing of the drive circuit, and writing of the first and second memory circuits. In,
A timing control circuit for controlling read and read operations; and an adder circuit for adding signals read from the first and second memory circuits. The image signal is alternately stored in the first and second memory circuits for each field. And an image signal is alternately read from the first and second memory circuits in each horizontal scanning period.

そして、第２の手段の特徴とするところは、複数の受
光画素が行列配置されると共に、垂直方向の配列画素数
が再生画面の水平走査線数に対して1/2に設定され、受
光した画像を光電変換することで各受光画素に画像パタ
ーンに対応した情報電荷を蓄積する固体撮像素子、この
固体撮像素子の各受光画素に蓄積された情報電荷を１水
平走査期間おきに読み出し駆動して間欠的な画像信号を
得る駆動回路、上記固体撮像素子から得られる画像信号
を記憶するメモリ回路、上記駆動回路の読み出し駆動タ
イミングと上記メモリ回路の書き込み、読み出しとを制
御するタイミング制御回路、上記固体撮像素子から得ら
れる画像信号と上記メモリ回路から読み出される信号を
足し合わせる加算回路、を備え、上記画像信号が各フィ
ールド毎に上記メモリ回路に記憶されると共に、次のフ
ィールドの画像信号が上記メモリ回路から読み出される
画像信号に依って水平走査期間単位で補間されることに
ある。The second means is characterized in that a plurality of light receiving pixels are arranged in a matrix, and the number of pixels arranged in the vertical direction is set to 1/2 of the number of horizontal scanning lines on the reproduction screen, and light is received. A solid-state imaging device that stores information charges corresponding to an image pattern in each light-receiving pixel by photoelectrically converting an image, and reads and drives the information charges stored in each light-receiving pixel of the solid-state imaging device every other horizontal scanning period. A drive circuit for obtaining an intermittent image signal, a memory circuit for storing an image signal obtained from the solid-state imaging device, a timing control circuit for controlling read drive timing of the drive circuit and writing and reading of the memory circuit, An addition circuit for adding an image signal obtained from an image sensor and a signal read from the memory circuit, wherein the image signal is stored in the memory for each field. Together are stored in the road, the image signal of the next field is to be interpolated in the horizontal scanning period unit depending on the image signal read from said memory circuit.

（ホ）作用 本発明に依れば、垂直画素数が再生画面の水平走査線
数の1/nの固体撮像素子をインターレース駆動する場合
に、１フレームを構成する偶数フィールドと奇数フィー
ルドとの画像信号をメモリ回路に記憶させ、これを水平
走査期間毎に読出駆動して再生画面を構成することで、
再生画面の水平走査線の配列を固体撮像素子が受光した
画像に従うように変更でき、インターレース駆動した場
合に再生画面の水平走査線の配列順序の反転が生ずるこ
とがなくなる。(E) Function According to the present invention, when a solid-state imaging device having a vertical pixel number of 1 / n of the number of horizontal scanning lines of a playback screen is interlaced, an image of an even field and an odd field constituting one frame is formed. By storing a signal in a memory circuit and reading and driving the signal every horizontal scanning period to form a reproduced screen,
The arrangement of the horizontal scanning lines on the reproduction screen can be changed so as to follow the image received by the solid-state imaging device, and the inversion of the arrangement order of the horizontal scanning lines on the reproduction screen does not occur when interlaced driving is performed.

（ヘ）実施例 本発明の一実施例を図面に従って説明する。(F) Embodiment One embodiment of the present invention will be described with reference to the drawings.

第１図は本発明撮像装置の構成を示すブロック図であ
る。この図に於いて、CCD（１）は撮像部（Ｉ）の縦方
向及び横方向の画素数が通常素子の1/2に省略されてお
り、このCCD（１）が駆動パルス発生回路（２）に依り
第７図に示すタイミングでパルス駆動される。CCD
（１）から得られる画像信号Ｘ（ｔ）は、信号処理回路
（４）でサンプルホールド、増幅等の処理が施され、画
像信号Y₀（ｔ）として出力される。この信号処理回路
（４）までの構成は、第６図と同一であり、従って、画
像信号Y₀（ｔ）は第７図と同一である。FIG. 1 is a block diagram showing the configuration of the imaging apparatus of the present invention. In this figure, the CCD (1) has the number of pixels in the vertical direction and the horizontal direction of the imaging unit (I) omitted to half of that of a normal element, and this CCD (1) is a driving pulse generating circuit (2). ), The pulse is driven at the timing shown in FIG. CCD
The image signal X (t) obtained from (1) is subjected to processing such as sample hold and amplification in the signal processing circuit (4), and is output as an image signal Y ₀ (t). The configuration up to the signal processing circuit (4) is the same as in FIG. 6, and therefore, the image signal Y ₀ (t) is the same as in FIG.

画像信号Y₀（ｔ）は、A/D変換回路（10）を介してODD
メモリ（11）及びEVENメモリ（12）に入力される。ODD
メモリ（11）は、奇数フィールドの画像信号Y₀（ｔ）の
みを１フィールド毎に記憶し、EVENメモリ（12）は偶数
フィールドの画像信号Y₀（ｔ）のみを１フィールド毎に
記憶する。両メモリ（11）（12）への信号の書き込み
は、タイミング制御回路（３′）から供給される書き込
み制御信号WE_O，WE_Eに依って制御されるもので、垂直ブ
ランキングパルスVDに同期して行われる。そして、両メ
モリ（11）（12）から読み出される画像信号が加算回路
（13）で足し合わされ、D/A変換回路（14）を介して画
像信号Y₁（ｔ）が得られる。両メモリ（11）（12）から
の信号の読み出しはタイミング制御回路（３′）から供
給される読み出し制御信号RE_O，RE_Eに依って制御され、
水平走査期間毎に交互に行われる。The image signal Y ₀ (t) is supplied to the ODD via the A / D conversion circuit (10).
Input to the memory (11) and the EVEN memory (12). ODD
Memory (11), the image signal Y ₀ of the odd field only (t) stored in each field, EVEN memory (12) stores the image signal Y ₀ alone (t) for each one field of an even field. Writing of signals to the memories (11) (12), the write control signal WE _O supplied from the timing control circuit (3 '), intended to be controlled by the WE _E, in synchronization with a vertical blanking pulse VD It is done. Then, the image signals read from both memories (11) and (12) are added by an addition circuit (13), and an image signal Y ₁ (t) is obtained via a D / A conversion circuit (14). Reading of signals from both memories (11) and (12) is controlled by read control signals RE _O and RE _E supplied from a timing control circuit (3 ′).
It is performed alternately every horizontal scanning period.

即ち、読み出し制御信号RE_O，RE_Eは、第２図に示す如
く、2H期間毎に1H期間にのみ信号の読み出しを行うよう
に設定されると共に、読み出しのタイミングが互いに1H
期間ずれて設定される。このため、垂直ブランキングパ
ルスVDのブランキング期間が終わると、ODDメモリ（1
1）、EVENメモリ（12）と交互に1H期間毎に信号が読み
出される。そこで、ODDメモリ（11）に記憶されている
画像信号を水平走査線単位でO1,O2,O3…とし、EVENメモ
リ（12）に記憶されている画像信号を水平走査線単位で
E1,E2,E3,…とすると、加算回路で足し合わされて得ら
れる画像信号Y₁（ｔ）は、第２図の如く、O1,E1,O2,E2,
…の順序で出力される。この順序は、読み出し制御信号
RE_O，RE_Eに依って決められるもので、常に一定に保たれ
る。That is, as shown in FIG. 2, the read control signals RE _O and RE _E are set so that the signal is read only during the 1H period every 2H period, and the read timing is set to 1H between each other.
It is set out of time. Therefore, when the blanking period of the vertical blanking pulse VD ends, the ODD memory (1
1) The signal is read alternately with the EVEN memory (12) every 1H period. Therefore, the image signals stored in the ODD memory (11) are defined as O1, O2, O3,... In units of horizontal scanning lines, and the image signals stored in the EVEN memory (12) are defined in units of horizontal scanning lines.
Assuming that E1, E2, E3,..., The image signal Y ₁ (t) obtained by adding in the adder circuit is O1, E1, O2, E2,
Are output in the order of ... This order is determined by the read control signal
It is determined by RE _O and RE _E , and is always kept constant.

従って、第３図（ａ）に示す被写体を撮像した場合、
再生画面は同図（ｂ）に示すように奇数フィールドでO
1,E1,O2,E2,O3,E3（実線）の順序で水平走査線が描か
れ、偶数フィールドでO1,E1,O2,E2,O3,E3（破線）の順
序で水平走査線が描かれることになり、被写体に忠実な
再生画面が構成される。Therefore, when an image of the subject shown in FIG.
The playback screen is O in an odd field as shown in FIG.
Horizontal scanning lines are drawn in the order of 1, E1, O2, E2, O3, E3 (solid line), and horizontal scanning lines are drawn in the order of O1, E1, O2, E2, O3, E3 (dashed line) in even fields. In other words, a reproduction screen faithful to the subject is formed.

第４図は、本発明の他の実施例の構成を示すブロック
図である。この構成は、ODDメモリ（11）及びEVENメモ
リ（12）に換えて１つのフィールドメモリ（15）が用い
られ、このフィールドメモリ（15）から読み出される信
号と、信号処理回路（４）から得られる画像信号Y
₀（ｔ）とを加算回路（13）で足し合わせることで画像
信号Y₁（ｔ）を得ている。即ち、信号処理回路（４）か
ら得られる画像信号Y₀（ｔ）は、フィールドメモリ（1
5）に１フィールド毎に記憶されると共に、加算回路（1
3）に入力され、フィールドメモリ（15）に記憶された
１フィールド前の画像信号Y₀（ｔ）と加算回路（13）で
足し合わされる。フィールドメモリ（13）の信号の書き
込み、読み出しは、タイミング制御回路（３″）から供
給される書き込み制御信号WE、読み出し制御信号REに依
って制御され、垂直ブランキングパルスVD及び水平ブラ
ンキングパルスHDに同期せしめられる。この書き込み制
御信号WE、読み出し制御信号REは、第５図に示すように
2H期間毎に1H期間で書き込み、読み出しを行うように設
定されている。従って、偶数フィールドEVENでは、フィ
ールドメモリ（15）に１フィールド前の奇数フィールド
ODDの画像信号Y₀（ｔ）（水平走査線単位でO1,O2,O3,…
とする）が記憶されており、これが2H期間毎にO1,O2,O
3,…と順次読み出される。そして、信号処理回路（４）
からの画像信号Y₀（ｔ）（水平走査線単位でE1,E2,E3,
…とする）を足し合わせることで、O1,E1,O2,E2,…と連
続する画像信号Y₁（ｔ）となる。ここで、フィールドメ
モリ（15）にはO1,O2,O3,…が読み出された後に、E1,E
2,E3,…が記憶される。FIG. 4 is a block diagram showing the configuration of another embodiment of the present invention. In this configuration, one field memory (15) is used instead of the ODD memory (11) and the EVEN memory (12), and a signal read from the field memory (15) and a signal obtained from the signal processing circuit (4) are obtained. Image signal Y
_The image signal Y ₁ (t) is obtained by adding ₀ (t) to the addition circuit (13). That is, the image signal Y ₀ (t) obtained from the signal processing circuit (4) is stored in the field memory (1).
5) is stored for each field and the addition circuit (1
The image signal Y ₀ (t) one field before, which is input to 3) and stored in the field memory (15), is added by the adding circuit (13). The writing and reading of the signal of the field memory (13) are controlled by a write control signal WE and a read control signal RE supplied from the timing control circuit (3 ″), and the vertical blanking pulse VD and the horizontal blanking pulse HD are controlled. The write control signal WE and the read control signal RE are synchronized as shown in FIG.
It is set so that writing and reading are performed in 1H period every 2H period. Therefore, in the even field EVEN, the field memory (15) stores the odd field one field before.
ODD image signal Y ₀ (t) (O1, O2, O3,.
) Is stored, and this is O1, O2, O every 2H period.
3,... Are sequentially read. And a signal processing circuit (4)
Image signal Y ₀ (t) (E1, E2, E3,
.. Are added to form an image signal Y ₁ (t) that is continuous with O1, E1, O2, E2,. Here, after O1, O2, O3, ... are read out to the field memory (15), E1, E
2, E3, ... are stored.

一方、奇数フィールドODDでは、フィールドメモリ（1
5）に１フィールド前の偶数フィールドEVENの信号E1,E
2,E3,…が記憶されており、2H期間毎にE1,E2,E3,…と順
次読み出され、信号処理回路（４）からの信号O1,O2,O
3,…と足し合わされることで、O1,E1,O2,E2,…と連続す
る画像信号Y₁（ｔ）が得られる。この奇数フィールドOD
Dでも、偶数フィールドEVENと同様にフィールドメモリ
（15）にはE1,E2,E3,…が読み出された後に、O1,O2,O3,
…が記憶される。ただし、奇数フィールドODDに於いて
は、O1がE1より先に出力されるようにするため、偶数フ
ィールドEVENに比べて読み出し制御信号REの読み出しタ
イミングが2H期間遅れて設定される。On the other hand, in the odd field ODD, the field memory (1
5) Signals E1 and E of even field EVEN one field before
... are stored, and are sequentially read out as E1, E2, E3, ... every 2H period, and the signals O1, O2, O from the signal processing circuit (4) are stored.
Are added to obtain an image signal Y ₁ (t) continuous with O1, E1, O2, E2,. This odd field OD
In the case of D, similarly to the even field EVEN, after E1, E2, E3,... Are read out to the field memory (15), O1, O2, O3,
... is stored. However, in the odd field ODD, the read timing of the read control signal RE is set to be delayed by 2H period compared to the even field EVEN in order to output O1 before E1.

以上の構成に依れば、偶数フィールドEVEN、奇数フィ
ールドODDに拘わらず、一定の順序で水平走査線が配列
されることとなるため、両フィールドで再生画面が構成
される場合に、水平走査線の配列順序が反転することが
なくなる。According to the above configuration, the horizontal scanning lines are arranged in a fixed order regardless of the even-numbered field EVEN and the odd-numbered field ODD. Is not reversed.

（ト）発明の効果 本発明に依れば、垂直画素数が再生画面の水平走査線
数の1/nの固体撮像素子をインターレース駆動する場合
に、再生画面の水平走査線の配列順序が、反転すること
がなくなるため、インターレース駆動を十分に活用する
ことが可能となり、解像度の向上と共に再生画面の画質
の向上が図れる。(G) Effects of the Invention According to the present invention, when a solid-state imaging device whose number of vertical pixels is 1 / n of the number of horizontal scanning lines of the reproduction screen is interlaced, the arrangement order of the horizontal scanning lines on the reproduction screen is Since the reversal does not occur, the interlaced drive can be fully utilized, and the resolution can be improved and the image quality of the reproduced screen can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第１図乃至第５図は本発明に係り、第１図は一実施例の
構成を示すブロック図、第２図は第１図の動作を示すタ
イミング図、第３図は被写体と再生画面との関係を示す
模式図、第４図は他の実施例の構成を示すブロック図、
第５図は第４図の動作を示すタイミング図である。第６
図は従来の撮像装置の構成を示すブロック図、第７図は
第６図の動作を示すタイミング図、第８図は被写体と再
生画面との関係を示す模式図である。 （１）……CCD固体撮像素子、（２）……駆動パルス発
生回路、（３）（３′）（３″）……タイミング制御回
路、（４）……信号処理回路、（11）……ODDメモリ、
（12）……EVENメモリ、（13）……加算回路、（15）…
…フィールドメモリ。1 to 5 relate to the present invention, FIG. 1 is a block diagram showing the configuration of one embodiment, FIG. 2 is a timing chart showing the operation of FIG. 1, and FIG. FIG. 4 is a block diagram showing a configuration of another embodiment,
FIG. 5 is a timing chart showing the operation of FIG. Sixth
FIG. 7 is a block diagram showing the configuration of a conventional image pickup apparatus, FIG. 7 is a timing chart showing the operation of FIG. 6, and FIG. 8 is a schematic diagram showing the relationship between a subject and a playback screen. (1) CCD solid-state imaging device, (2) drive pulse generation circuit, (3) (3 ′) (3 ″) timing control circuit, (4) signal processing circuit, (11) … ODD memory,
(12) EVEN memory (13) Adder circuit (15)
... field memory.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】複数の受光画素が行列配置されると共に、
垂直方向の配列画素数が再生画面の水平走査線数に対し
て1/2に設定され、受光した画像を光電変換することで
各受光画素に画像パターンに対応した情報電荷を蓄積す
る固体撮像素子、この固体撮像素子の各受光画素に蓄積
された情報電荷を１水平走査期間おきに読み出し駆動し
て間欠的な画像信号を得る駆動回路、上記固体撮像素子
から得られる画像信号を偶数フィールド毎に記憶する第
１のメモリ回路、上記固体撮像素子から得られる画像信
号を奇数フィールド毎に記憶する第２のメモリ回路、上
記駆動回路の読み出し駆動タイミングと上記第１及び第
２のメモリ回路の書き込み、読み出しとを制御するタイ
ミング制御回路、上記第１及び第２のメモリ回路から読
み出される信号を足し合わせる加算回路、を備え、 上記第１及び第２のメモリ回路に上記画像信号が各フィ
ールド毎に交互に書き込まれると共に、上記第１及び第
２のメモリ回路から画像信号が各水平走査期間毎に交互
に読み出されることを特徴とする撮像装置。A plurality of light receiving pixels are arranged in a matrix.
The number of pixels arranged in the vertical direction is set to half the number of horizontal scanning lines on the playback screen, and a solid-state image sensor that stores information charges corresponding to the image pattern in each light receiving pixel by photoelectrically converting the received image A drive circuit for reading out information charges accumulated in each light receiving pixel of the solid-state imaging device every other horizontal scanning period to obtain an intermittent image signal, and for outputting an image signal obtained from the solid-state imaging device for each even field. A first memory circuit for storing, a second memory circuit for storing an image signal obtained from the solid-state imaging device for each odd field, a read drive timing of the drive circuit and a write of the first and second memory circuits, A timing control circuit for controlling read and read operations; and an adder circuit for adding signals read from the first and second memory circuits. An image pickup apparatus, wherein the image signal is alternately written to the re-circuit for each field, and the image signal is alternately read from the first and second memory circuits for each horizontal scanning period. 【請求項２】複数の受光画素が行列配置されると共に、
垂直方向の配列画素数が再生画面の水平走査線数に対し
て1/2に設定され、受光した画像を光電変換することで
各受光画素に画像パターンに対応した情報電荷を蓄積す
る固体撮像素子、この固体撮像素子の各受光画素に蓄積
された情報電荷を１水平走査期間おきに読み出し駆動し
て間欠的な画像信号を得る駆動回路、上記固体撮像素子
から得られる画像信号を記憶するメモリ回路、上記駆動
回路の読み出し駆動タイミングと上記メモリ回路の書き
込み、読み出しとを制御するタイミング制御回路、上記
固体撮像素子から得られる画像信号と上記メモリ回路か
ら読み出される信号を足し合わせる加算回路、を備え、 上記画像信号が各フィールド毎に上記メモリ回路に記憶
されると共に、次のフィールドの画像信号が上記メモリ
回路から読み出される画像信号に依って水平走査期間単
位で補間されることを特徴とする撮像装置。2. A plurality of light receiving pixels are arranged in a matrix.
The number of pixels arranged in the vertical direction is set to half the number of horizontal scanning lines on the playback screen, and a solid-state image sensor that stores information charges corresponding to the image pattern in each light receiving pixel by photoelectrically converting the received image A drive circuit for reading out information charges accumulated in each light receiving pixel of the solid-state imaging element every other horizontal scanning period to obtain an intermittent image signal, and a memory circuit for storing an image signal obtained from the solid-state imaging element A timing control circuit that controls the read drive timing of the drive circuit and the writing and reading of the memory circuit, an addition circuit that adds an image signal obtained from the solid-state imaging device and a signal read from the memory circuit, The image signal is stored in the memory circuit for each field, and the image signal of the next field is read from the memory circuit. An image pickup apparatus wherein interpolation is performed in units of a horizontal scanning period according to an image signal.