【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路測定用探針基板、特に電流ノ
イズによる半導体集積回路の機能試験時の誤動作の防止
を図る半導体集積回路測定用探針基板に関するものであ
る。
〔従来の技術〕
従来、この種の半導体集積回路測定用探針基板は第３
図に示すように絶縁板１に開口した開口６の縁に沿って
多数の探針３が配置され、各探針３と集積回路測定機の
接続は絶縁板１上の銅箔プリントパターン２或いは同軸
ケーブル等による結線にて接続したものであった。
〔発明が解決しようとする問題点〕
上述した従来の半導体集積回路測定用探針基板を使用
した半導体集積回路の測定系においては探針基板から半
導体集積回路測定機までを含めると半導体集積回路の実
使用状態に比べ過大な寄生容量が付加されてしまう場合
が多い。この結果半導体集積回路の測定中に前記寄生容
量の充放電により電源ラインにノイズが発生し、このノ
イズにより半導体集積回路が誤動作を起こすという欠点
があった。
本発明の目的は前記問題点を解消した半導体集積回路
測定用探針基板を提供することにある。
〔発明の従来技術に対する相違点〕
上述した従来の半導体集積回路測定用探針基板に対
し、本発明はインピーダンス素子を各探針に接続して測
定系の寄生容量と被測定半導体集積回路との充放電時定
数を大きくしてノイズの発生を抑えるという相違点を有
する。
〔問題点を解決するための手段〕
本発明の半導体集積回路測定用探針基板は、絶縁板に
複数の探針が配置された半導体集積回路測定用探針基板
において、被測定半導体集積回路の出力端子に相当する
探針に直列にインピーダンス素子を挿入したことを特徴
とする。
〔実施例〕
次に本発明の実施例を図面を参照して説明する。
（実施例１）
第１図において、第３図と同一構成部分には同一番号
を付して説明を省略する。絶縁板１に備えた被測定半導
体集積回路の出力端子に相当する探針３に直列にインピ
ーダンス素子（この実施例の場合は抵抗４）を挿入して
いる。この場合被測定半導体集積回路の出力インピーダ
ンスをR0とすると、出力信号が反転するときの測定系寄
生容量CPの充放電時定数Ｔは従来の例の場合Ｔ＝CPR0だ
ったものが本実施例の場合Ｔ＝CP（R0＋Ｒ）と大きくな
る。これにより出力信号が反転するときの過渡電流のピ
ーク値が小さくなり被測定半導体集積回路の電源ライン
のノイズがその分改善され機能試験時の誤動作を防止す
ることができる。
（実施例２）
第２図（ａ）において、本実施例の場合には前記実施
例と異なり、探針３に直列に接続するインピーダンス素
子としてフェライトビースインダクタ５を使用してい
る。フェライトビーズインダクタ５のインピーダンス特
性の例を第２図（ｂ）に示すが、周波数が高くなるにつ
れインピーダンスが増加しており、またこのインピーダ
ンスの増加はフェライトビーズインダクタ５でのロスに
伴う抵抗性のものが大部分であるため、デバイス出力の
急激な変化を抑えて誤動作を防止することができる。こ
の場合前記実施例とは異なり直流的インピーダンスはほ
ぼ零であるため、直流特性の測定に影響を与えることが
ないという利点がある。
〔発明の効果〕
以上説明したように本発明によれば半導体集積回路測
定用探針基板において、探針に直列にインピーダンス素
子を挿入することにより、半導体集積回路の機能試験時
の測定系寄生容量の充放電による誤動作を防止できる効
果を有する。Description: TECHNICAL FIELD The present invention relates to a probe substrate for measuring a semiconductor integrated circuit, and more particularly to a probe for measuring a semiconductor integrated circuit for preventing a malfunction in a function test of a semiconductor integrated circuit due to current noise. It relates to a substrate. [Prior Art] Conventionally, this kind of probe substrate for measuring a semiconductor integrated circuit is a third type.
As shown in the figure, a large number of probes 3 are arranged along the edge of the opening 6 opened in the insulating plate 1, and the connection between each probe 3 and the integrated circuit measuring device is made by the copper foil printed pattern 2 on the insulating plate 1 or The connection was made by connection using a coaxial cable or the like. [Problems to be Solved by the Invention] In the measurement system of a semiconductor integrated circuit using the conventional probe substrate for measuring a semiconductor integrated circuit described above, if the range from the probe substrate to the semiconductor integrated circuit measuring device is included, In many cases, an excessive parasitic capacitance is added as compared with the actual use state. As a result, during the measurement of the semiconductor integrated circuit, noise is generated in the power supply line due to the charging and discharging of the parasitic capacitance, and this noise causes a malfunction of the semiconductor integrated circuit. An object of the present invention is to provide a probe substrate for measuring a semiconductor integrated circuit which has solved the above-mentioned problems. [Differences from the Prior Art of the Invention] In contrast to the above-described conventional probe substrate for measuring a semiconductor integrated circuit, the present invention connects an impedance element to each probe to measure the parasitic capacitance of the measurement system and the semiconductor integrated circuit to be measured. There is a difference in that generation of noise is suppressed by increasing the charge / discharge time constant. [Means for Solving the Problems] The semiconductor integrated circuit measuring probe substrate of the present invention is a semiconductor integrated circuit measuring probe substrate in which a plurality of probes are arranged on an insulating plate. An impedance element is inserted in series with a probe corresponding to an output terminal. Embodiment Next, an embodiment of the present invention will be described with reference to the drawings. Embodiment 1 In FIG. 1, the same components as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted. An impedance element (a resistor 4 in this embodiment) is inserted in series with a probe 3 corresponding to an output terminal of a semiconductor integrated circuit to be measured provided on an insulating plate 1. In this case, assuming that the output impedance of the semiconductor integrated circuit to be measured is R 0 , the charge / discharge time constant T of the measurement system parasitic capacitance C P when the output signal is inverted is T = C P R 0 in the conventional example. In the case of this embodiment, T = C P (R 0 + R). As a result, the peak value of the transient current when the output signal is inverted is reduced, the noise of the power supply line of the semiconductor integrated circuit to be measured is improved correspondingly, and a malfunction during the function test can be prevented. (Example 2) In FIG. 2 (a), in the case of the present example, unlike the aforementioned example, a ferrite beads inductor 5 is used as an impedance element connected in series to the probe 3. FIG. 2 (b) shows an example of the impedance characteristic of the ferrite bead inductor 5. The impedance increases as the frequency increases, and the increase in the impedance is caused by the resistance of the ferrite bead inductor 5 caused by the loss. Since most of the components are used, abrupt changes in device output can be suppressed to prevent malfunction. In this case, unlike the above embodiment, the DC impedance is almost zero, so that there is an advantage that the measurement of the DC characteristics is not affected. [Effects of the Invention] As described above, according to the present invention, in a probe substrate for measuring a semiconductor integrated circuit, by inserting an impedance element in series with a probe, a parasitic capacitance of a measurement system during a functional test of the semiconductor integrated circuit is measured. This has the effect of preventing malfunction due to charging and discharging of.
【図面の簡単な説明】
第１図は本発明の実施例１の平面図、第２図（ａ）は本
発明の実施例２の平面図、第２図（ｂ）はフェライトビ
ーズインダクタのインピーダンス特性例を示す図、第３
図は従来例を示す平面図である。
１……絶縁板、２……銅箔プリントパターン
３……探針、４……抵抗
５……フェライトビーズインダクタ、６……開口BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view of a first embodiment of the present invention, FIG. 2 (a) is a plan view of a second embodiment of the present invention, and FIG. 2 (b) is an impedance of a ferrite bead inductor. FIG. 3 shows an example of characteristics,
The figure is a plan view showing a conventional example. DESCRIPTION OF SYMBOLS 1 ... Insulating board, 2 ... Copper foil printed pattern 3 ... Probe, 4 ... Resistance 5 ... Ferrite bead inductor, 6 ... Opening