JP2703367B2 - インバータの並列制御装置 - Google Patents
インバータの並列制御装置Info
- Publication number
- JP2703367B2 JP2703367B2 JP1254910A JP25491089A JP2703367B2 JP 2703367 B2 JP2703367 B2 JP 2703367B2 JP 1254910 A JP1254910 A JP 1254910A JP 25491089 A JP25491089 A JP 25491089A JP 2703367 B2 JP2703367 B2 JP 2703367B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- active power
- inverter
- circuit
- power deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は高周波電源等の周波数基準信号に同期し、且
つ複数台並列運転を行なうインバータの並列制御装置に
関する。
つ複数台並列運転を行なうインバータの並列制御装置に
関する。
（従来の技術） インバータを用いる無停電電源では、システムとして
の信頼性を向上させる目的で、複数台のインバータの並
列運転システムとすることが多い。また、このような並
列運転インバータの出力と直送商用電源とを切換スイッ
チで結合し、万一この並列運転インバータにシステムダ
ウンが生じた場合あるいはインバータシステムを全体を
保守点検する場合に、この切換スイッチを無瞬断で直送
商用電源に切換えて負荷へ連続給電するようにして電源
システムとしての信頼性を更に向上させる方式も広く用
いられている。このようなシステムにおいては、各イン
バータの出力位相が互いに一致しているとともに、イン
バータの出力位相は直送商用電源位相にも一致している
ことが必要である。
の信頼性を向上させる目的で、複数台のインバータの並
列運転システムとすることが多い。また、このような並
列運転インバータの出力と直送商用電源とを切換スイッ
チで結合し、万一この並列運転インバータにシステムダ
ウンが生じた場合あるいはインバータシステムを全体を
保守点検する場合に、この切換スイッチを無瞬断で直送
商用電源に切換えて負荷へ連続給電するようにして電源
システムとしての信頼性を更に向上させる方式も広く用
いられている。このようなシステムにおいては、各イン
バータの出力位相が互いに一致しているとともに、イン
バータの出力位相は直送商用電源位相にも一致している
ことが必要である。
第３図は従来のもの種の並列運転インバータの制御装
置を示すブロック図である。同図においては、２台のイ
ンバータを１号機と２号機として並列運転する場合を示
し、１号機には添字ａ、２号機には添字ｂを付して区別
している。1a,1bは直流母線であり、これらの母線1a,1b
には図示していない交流を直流に変換する整流器または
蓄電池あるいはこれら両者を併用して得られる直流電圧
が供給されている。2a,2bは直流母線1a,1bを通して供給
される電圧を交流に変換するインバータ、3a,3bはイン
バータ出力を正弦波に波形改善する交流フィルタ、4a,4
bは各インバータ2a,2bの並列投入あるいは解列を行なう
ためのしゃ断器、５は直送商用電源、6,7はインバータ2
a,2bと直送商用電源５との切換を無瞬断で行なうための
静止形の切換スイッチ（半導体スイッチ）、８は負荷で
ある。
置を示すブロック図である。同図においては、２台のイ
ンバータを１号機と２号機として並列運転する場合を示
し、１号機には添字ａ、２号機には添字ｂを付して区別
している。1a,1bは直流母線であり、これらの母線1a,1b
には図示していない交流を直流に変換する整流器または
蓄電池あるいはこれら両者を併用して得られる直流電圧
が供給されている。2a,2bは直流母線1a,1bを通して供給
される電圧を交流に変換するインバータ、3a,3bはイン
バータ出力を正弦波に波形改善する交流フィルタ、4a,4
bは各インバータ2a,2bの並列投入あるいは解列を行なう
ためのしゃ断器、５は直送商用電源、6,7はインバータ2
a,2bと直送商用電源５との切換を無瞬断で行なうための
静止形の切換スイッチ（半導体スイッチ）、８は負荷で
ある。
一方、制御回路は位相差検出器（PHD）111a,111b、ロ
ーパスフィルタ（LPF）112a,112b、電圧制御発振器（VC
O）113a,113bからなるフェーズロックループ（PLL）回
路11a,11bと、このPLL回路11a,11bの出力を分周して各
インバータ2a,2bのゲートパルスを発生するリングカウ
ンタ12a,12bと、各インバータ2a,2bが供給する有効電力
の偏差を補正するための信号をPLL回路11a,11bのローパ
スフィルタ112a,112bに与える有効電力偏差（ΔＰ）検
出回路13a,13bおよび位相補正回路14a,14bとで構成され
る。
ーパスフィルタ（LPF）112a,112b、電圧制御発振器（VC
O）113a,113bからなるフェーズロックループ（PLL）回
路11a,11bと、このPLL回路11a,11bの出力を分周して各
インバータ2a,2bのゲートパルスを発生するリングカウ
ンタ12a,12bと、各インバータ2a,2bが供給する有効電力
の偏差を補正するための信号をPLL回路11a,11bのローパ
スフィルタ112a,112bに与える有効電力偏差（ΔＰ）検
出回路13a,13bおよび位相補正回路14a,14bとで構成され
る。
なお、実際にはインバータを並列運転するための制御
としては、無効電力を補正するための電圧制御も必要で
あるが、ここではその説明を省略する。
としては、無効電力を補正するための電圧制御も必要で
あるが、ここではその説明を省略する。
PLL回路は公知の技術であり、また上述のごとき各イ
ンバータの出力の有効電力偏差をPLL回路に帰還して偏
差を補正する構成の詳細動作については特許第1215332
号「インバータの並列運転装置」に示されている。すな
わち、各インバータの制御回路動作の不揃い、主回路イ
ンピーダンスの不揃い等によて生ずる有効電力の分担の
偏差が零となるように電圧制御発振器113a,113bの出力
周波数、つまり位相を自動制御するものである。
ンバータの出力の有効電力偏差をPLL回路に帰還して偏
差を補正する構成の詳細動作については特許第1215332
号「インバータの並列運転装置」に示されている。すな
わち、各インバータの制御回路動作の不揃い、主回路イ
ンピーダンスの不揃い等によて生ずる有効電力の分担の
偏差が零となるように電圧制御発振器113a,113bの出力
周波数、つまり位相を自動制御するものである。
ところで、このようなインバータの並列制御装置にお
いて、通常用いられている位相差検出器（PHD）111a,11
1bは第４図に示すタイムチャートの一例からも分かるよ
うに、位相差を連続的に検出するものではなく１周期に
１回程度を割合で検出するものであり、またPLL回路自
体はもともとPHDの出力に応じて電圧制御発振器（VCO）
113a,113bの出力周波数を変化させた状態を維持しなが
ら位相を制御する、いわゆる積分制御（Θ＝∫fdt、
Θ；位相,f;周波数）を行なっている。
いて、通常用いられている位相差検出器（PHD）111a,11
1bは第４図に示すタイムチャートの一例からも分かるよ
うに、位相差を連続的に検出するものではなく１周期に
１回程度を割合で検出するものであり、またPLL回路自
体はもともとPHDの出力に応じて電圧制御発振器（VCO）
113a,113bの出力周波数を変化させた状態を維持しなが
ら位相を制御する、いわゆる積分制御（Θ＝∫fdt、
Θ；位相,f;周波数）を行なっている。
従って、PLL回路11a,11bの応答時間は通常電圧制御系
等に比べ遅く設定されている。この場合、PLL回路11a,1
1bの応答は主にローパスフィルタ（LPF）112a,112bの特
性によって決定される。
等に比べ遅く設定されている。この場合、PLL回路11a,1
1bの応答は主にローパスフィルタ（LPF）112a,112bの特
性によって決定される。
（発明が解決しようとする課題） しかし、前述したようにこのPLL回路11a,11bのローパ
スフィルタ112a,112bに位相補正回路14a,14bを通して有
効電力偏差（ΔＰ）を与えて位相補正制御を行なう場
合、ローパスフィルタ112a,112bの特性およびPLL回路が
積分制御であることにより、十分に高い位相補正制御の
応答を得ることができない。このため、並列投入時等の
位相偏差に起因してインバータ各号機間に発生する過渡
的な横流に対しては、この横流を急速に抑制するための
位相補正制御が十分行われず、また最悪の場合には横流
過大でインバータがトリップ停止してしまうという問題
があった。
スフィルタ112a,112bに位相補正回路14a,14bを通して有
効電力偏差（ΔＰ）を与えて位相補正制御を行なう場
合、ローパスフィルタ112a,112bの特性およびPLL回路が
積分制御であることにより、十分に高い位相補正制御の
応答を得ることができない。このため、並列投入時等の
位相偏差に起因してインバータ各号機間に発生する過渡
的な横流に対しては、この横流を急速に抑制するための
位相補正制御が十分行われず、また最悪の場合には横流
過大でインバータがトリップ停止してしまうという問題
があった。
本発明は並列投入時等の位相偏差に起因する過渡的な
横流に対し、十分に高い位相補正制御の応答をもって横
流を抑制することができるインバータの並列制御装置を
提供することを目的とする。
横流に対し、十分に高い位相補正制御の応答をもって横
流を抑制することができるインバータの並列制御装置を
提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は上記の目的を達成するため、所定の周波数基
準信号に同期し、且つ複数台並列運転するインバータの
並列制御装置において、前記各インバータの出力周波数
および位相を前記周波数基準信号の周波数および位相に
定常的に同期させるように制御するフェーズロックルー
プ回路と、前記インバータの各号機間の有効電力偏差を
検出する有効電力偏差検出回路と、この有効電力偏差検
出回路により有効電力偏差が検出されると前記フェーズ
ロックループ回路に位相補正信号を与えて定常的な位相
を補正する定常位相補正回路と、前記フェーズロックル
ープ回路より出力される前記周波数基準信号の位相を変
化させる位相器と、前記有効電力偏差検出回路により検
出された前記インバータの各号機間の有効電力偏差検出
信号に対する位相変化の傾きを調整して前記移相器に与
えることにより前記周波数基準信号の位相を過渡的に変
化させる過渡位相補正回路とを備えた構成とするもので
ある。
準信号に同期し、且つ複数台並列運転するインバータの
並列制御装置において、前記各インバータの出力周波数
および位相を前記周波数基準信号の周波数および位相に
定常的に同期させるように制御するフェーズロックルー
プ回路と、前記インバータの各号機間の有効電力偏差を
検出する有効電力偏差検出回路と、この有効電力偏差検
出回路により有効電力偏差が検出されると前記フェーズ
ロックループ回路に位相補正信号を与えて定常的な位相
を補正する定常位相補正回路と、前記フェーズロックル
ープ回路より出力される前記周波数基準信号の位相を変
化させる位相器と、前記有効電力偏差検出回路により検
出された前記インバータの各号機間の有効電力偏差検出
信号に対する位相変化の傾きを調整して前記移相器に与
えることにより前記周波数基準信号の位相を過渡的に変
化させる過渡位相補正回路とを備えた構成とするもので
ある。
（作 用） 従って、このような構成のインバータの並列制御装置
にあっては、インバータ間の横流発生により有効電力偏
差ΔＰが検出されると、このΔＰに対する定常的な位相
補正はフェーズロックループ回路により行われ、過渡的
な位相補正はフェーズロックループ回路より出力される
前記周波数基準信号の位相をインバータの各号機間の有
効電力偏差検出信号に対する位相変化の傾きを過渡位相
補正回路により調整して入力される移相器により行われ
るので、位相補正制御の応答を高速化することが可能と
なり、過渡的な横流を急速に抑制することができる。
にあっては、インバータ間の横流発生により有効電力偏
差ΔＰが検出されると、このΔＰに対する定常的な位相
補正はフェーズロックループ回路により行われ、過渡的
な位相補正はフェーズロックループ回路より出力される
前記周波数基準信号の位相をインバータの各号機間の有
効電力偏差検出信号に対する位相変化の傾きを過渡位相
補正回路により調整して入力される移相器により行われ
るので、位相補正制御の応答を高速化することが可能と
なり、過渡的な横流を急速に抑制することができる。
（実施例） 以下本発明の一実施例を図面の参照して説明する。
第１図は本発明によるインバータの並列制御装置の構
成例を示すブロック図で、第３図と同一部分には同一記
号を付してその説明を省略し、ここでは異なる点につい
てのみ述べる。本実施例では第１図に示すようにPLL回
路11a,11bより出力される周波数基準信号に対し、有効
電力偏差（ΔＰ）検出回路13a,13bより出力されるΔＰ
検出信号の大きさに応じて位相を変化させた信号をリン
グカウンタ12a,12bへ与える移相器21a,21bを設けるよう
にしたものである。この場合、有効電力偏差（ΔＰ）検
出回路13a,13bより出力されるΔＰ検出信号を過渡位相
補正回路22a,22bに与えて移相器21a,21bへ入力されるΔ
Ｐ検出信号に対する位相変化の傾き（ゲイン）を調整す
るようにしている。
成例を示すブロック図で、第３図と同一部分には同一記
号を付してその説明を省略し、ここでは異なる点につい
てのみ述べる。本実施例では第１図に示すようにPLL回
路11a,11bより出力される周波数基準信号に対し、有効
電力偏差（ΔＰ）検出回路13a,13bより出力されるΔＰ
検出信号の大きさに応じて位相を変化させた信号をリン
グカウンタ12a,12bへ与える移相器21a,21bを設けるよう
にしたものである。この場合、有効電力偏差（ΔＰ）検
出回路13a,13bより出力されるΔＰ検出信号を過渡位相
補正回路22a,22bに与えて移相器21a,21bへ入力されるΔ
Ｐ検出信号に対する位相変化の傾き（ゲイン）を調整す
るようにしている。
なお、上記過渡位相補正回路22a,22bに対して位相補
正回路14a,14bを、ここでは定常位相補正回路と呼ぶ。
正回路14a,14bを、ここでは定常位相補正回路と呼ぶ。
次にこのように構成されたインバータの並列制御装置
の作用を第２図に示すタイムチャートを用いて説明す
る。
の作用を第２図に示すタイムチャートを用いて説明す
る。
いま、過渡位相補正回路22a,22bのゲインＧと定常位
相補正回路14a,14bのゲインＫを調整して移相器21a,21b
による過渡的な位相補正動作がPLL回路11a,11bの閉ルー
プ制御としての安定性に影響を与えないようにしてある
ものとする。
相補正回路14a,14bのゲインＫを調整して移相器21a,21b
による過渡的な位相補正動作がPLL回路11a,11bの閉ルー
プ制御としての安定性に影響を与えないようにしてある
ものとする。
まず、インバータ2a,2bの有効電力分担が等しく、有
効電力偏差ΔＰが零の場合には第２図に示すように移相
器21a,21bの出力パルスは電圧制御発振器（VCO）113a,1
13bの出力パルスに対し、ΔΘ０だけ遅れるように動作
している。
効電力偏差ΔＰが零の場合には第２図に示すように移相
器21a,21bの出力パルスは電圧制御発振器（VCO）113a,1
13bの出力パルスに対し、ΔΘ０だけ遅れるように動作
している。
このような状態にあるとき、例えば並列投入時等のよ
うに過渡的にインバータ間に横流が発生し、１号機の有
効電力偏差検出回路13aで検出される有効電力偏差ΔＰ
が負のレベルとなると、VCO113aの出力パルスに対する
移相器21aの出力パルスの位相遅れはΔΘ１（ΔΘ１＜
ΔΘ０）となり、ΔＰが零の場合に比べ進み方向に急速
に変化し、リングカウンタ12aに与えられるパルスの位
相は横流を抑制する方向に補正される。逆に２号機の有
効電力偏差ΔＰは正のレベルとなり、VCO113bの出力パ
ルスに対する移相器21bの出力パルスの位相遅れはΔＰ
が零の場合に比べ遅れ方向に変化する。
うに過渡的にインバータ間に横流が発生し、１号機の有
効電力偏差検出回路13aで検出される有効電力偏差ΔＰ
が負のレベルとなると、VCO113aの出力パルスに対する
移相器21aの出力パルスの位相遅れはΔΘ１（ΔΘ１＜
ΔΘ０）となり、ΔＰが零の場合に比べ進み方向に急速
に変化し、リングカウンタ12aに与えられるパルスの位
相は横流を抑制する方向に補正される。逆に２号機の有
効電力偏差ΔＰは正のレベルとなり、VCO113bの出力パ
ルスに対する移相器21bの出力パルスの位相遅れはΔＰ
が零の場合に比べ遅れ方向に変化する。
また、有効電力偏差ΔＰが正のレベルとなった場合に
はVCO113aの出力パルスに対する移相器21aの出力パルス
の位相遅れはΔΘ２（ΔΘ２＞ΔΘ０）となり、ΔＰが
零の場合に比べ、遅れ方向に急速に変化し、リングカウ
ンタ12aに与えられるパルスの位相は横流を抑制する方
向に補正される。逆に２号機の有効電力偏差ΔＰは負の
レベルとなり、VCO113bの出力パルスに対する移相器21b
の出力パルスの位相遅れはΔＰが零の場合に比べ進み方
向に変化する。
はVCO113aの出力パルスに対する移相器21aの出力パルス
の位相遅れはΔΘ２（ΔΘ２＞ΔΘ０）となり、ΔＰが
零の場合に比べ、遅れ方向に急速に変化し、リングカウ
ンタ12aに与えられるパルスの位相は横流を抑制する方
向に補正される。逆に２号機の有効電力偏差ΔＰは負の
レベルとなり、VCO113bの出力パルスに対する移相器21b
の出力パルスの位相遅れはΔＰが零の場合に比べ進み方
向に変化する。
なお、有効電力偏差ΔＰに対する定常的な位相補正は
PLL回路11a,11bで行なわれ、また定常的な安定性はPLL
回路の特性およびゲインＫで決定される。
PLL回路11a,11bで行なわれ、また定常的な安定性はPLL
回路の特性およびゲインＫで決定される。
このように本実施例ではPLL回路11a,11bの出力側に設
けられた移相器21a,21bにより有効電力偏差ΔＰに応じ
てPLL回路11a,11bの出力パルス位相に対する位相遅れを
急速に変化させて過渡的な位相補正を行なうようにした
ので、並列投入時等に発生する過渡的なインバータ間の
横流を速やかに抑制することができる。また、過大横流
でインバータがトリップ停止することもないので、精密
な位相調整を行なう必要もない。
けられた移相器21a,21bにより有効電力偏差ΔＰに応じ
てPLL回路11a,11bの出力パルス位相に対する位相遅れを
急速に変化させて過渡的な位相補正を行なうようにした
ので、並列投入時等に発生する過渡的なインバータ間の
横流を速やかに抑制することができる。また、過大横流
でインバータがトリップ停止することもないので、精密
な位相調整を行なう必要もない。
なお、上記実施例では移相器21a,21bの特性をΔＰに
応じて遅れ時間を変化させるようにしたが、ΔＰが零で
遅れ零とし、ΔＰの極性に応じて進み、遅れ方向に変化
させるようにした移相器を用いても前述と同様な効果を
得ることができる。
応じて遅れ時間を変化させるようにしたが、ΔＰが零で
遅れ零とし、ΔＰの極性に応じて進み、遅れ方向に変化
させるようにした移相器を用いても前述と同様な効果を
得ることができる。
また、第１図では２台のインバータを並列運転する場
合について述べたが、並列運転台数としては３台以上の
場合でも前述同様に実施することができるものである。
合について述べたが、並列運転台数としては３台以上の
場合でも前述同様に実施することができるものである。
［発明の効果］ 以上述べたように本発明によれば、商用電源等の周波
数基準信号に同期し、且つ複数台並列運転を行なうイン
バータの並列制御装置において、並列投入時等の位相偏
差に起因する過渡的な横流に対し十分に高い位相補正制
御応答を有し、定常的にも安定に位相制御を行なうこと
ができるインバータの並列制御装置を提供できる。
数基準信号に同期し、且つ複数台並列運転を行なうイン
バータの並列制御装置において、並列投入時等の位相偏
差に起因する過渡的な横流に対し十分に高い位相補正制
御応答を有し、定常的にも安定に位相制御を行なうこと
ができるインバータの並列制御装置を提供できる。
第１図は本発明によるインバータの並列制御装置の一実
施例を示すブロック回路図、第２図は同実施例の作用を
説明するためのタイムチャートを示す図、第３図は従来
のインバータの並列制御装置の一例を示すブロック回路
図、第４図は従来装置の作用を説明するためのタイムチ
ャートを示す図である。 1a,1b……直流母線、2a,2b……インバータ、3a,3b交流
フィルタ、4a,4b……しゃ断器、５……直送商用電源、
6,7……切換スイッチ、11a,11b……PLL回路、111a,111b
……位相差検出回路、112a,112b……ローパスフィル
タ、113a,113b……電圧制御発振器、12a,12b……リング
カウンタ、13a,13b……有効電力偏差検出回路、14a,14b
……定常位相補正回路、21a,21b……移相器、22a,22b…
…過渡位相補正回路。
施例を示すブロック回路図、第２図は同実施例の作用を
説明するためのタイムチャートを示す図、第３図は従来
のインバータの並列制御装置の一例を示すブロック回路
図、第４図は従来装置の作用を説明するためのタイムチ
ャートを示す図である。 1a,1b……直流母線、2a,2b……インバータ、3a,3b交流
フィルタ、4a,4b……しゃ断器、５……直送商用電源、
6,7……切換スイッチ、11a,11b……PLL回路、111a,111b
……位相差検出回路、112a,112b……ローパスフィル
タ、113a,113b……電圧制御発振器、12a,12b……リング
カウンタ、13a,13b……有効電力偏差検出回路、14a,14b
……定常位相補正回路、21a,21b……移相器、22a,22b…
…過渡位相補正回路。
Claims (1)
- 【請求項１】所定の周波数基準信号に同期し、且つ複数
台並列運転するインバータの並列制御装置において、前
記各インバータの出力周波数および位相を前記周波数基
準信号の周波数および位相に定常的に同期させるように
制御するフェーズロックループ回路と、前記インバータ
の各号機間の有効電力偏差を検出する有効電力偏差検出
回路と、この有効電力偏差検出回路により有効電力偏差
が検出されると前記フェーズロックループ回路に位相補
正信号を与えて定常的な位相に補正する定常位相補正回
路と、前記フェーズロックループ回路より出力される前
記周波数基準信号の位相を変化させる移相器と、前記有
効電力偏差検出回路により検出された前記インバータの
各号機間の有効電力偏差検出信号に対する位相変化の傾
きを調整して前記移相器に与えることにより前記周波数
基準信号の位相を過渡的に変化させる過渡位相補正回路
とを備えたことを特徴とするインバータの並列制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254910A JP2703367B2 (ja) | 1989-09-29 | 1989-09-29 | インバータの並列制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254910A JP2703367B2 (ja) | 1989-09-29 | 1989-09-29 | インバータの並列制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03118726A JPH03118726A (ja) | 1991-05-21 |
| JP2703367B2 true JP2703367B2 (ja) | 1998-01-26 |
Family
ID=17271548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254910A Expired - Lifetime JP2703367B2 (ja) | 1989-09-29 | 1989-09-29 | インバータの並列制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703367B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1183771B1 (en) * | 1999-05-28 | 2003-05-02 | Peco II, Inc. | Methods and apparatus for load sharing between parallel inverters in an ac power supply |
| DE10140783A1 (de) * | 2001-08-21 | 2003-04-03 | Inst Solare Energieversorgungstechnik Iset | Vorrichtung zum gleichberechtigten Parallelbetrieb von ein- oder dreiphasigen Spannungsquellen |
| JP5169396B2 (ja) * | 2008-04-07 | 2013-03-27 | 富士電機株式会社 | 電力変換装置の制御回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336137B2 (ja) * | 1974-10-03 | 1978-09-30 | ||
| JPS5846955B2 (ja) * | 1976-02-27 | 1983-10-19 | 株式会社東芝 | インバ−タの並列運転装置 |
-
1989
- 1989-09-29 JP JP1254910A patent/JP2703367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03118726A (ja) | 1991-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733341A (en) | Plural inverter synchronizer and control apparatus | |
| US7378758B2 (en) | Parallel inverter system | |
| US6891413B2 (en) | Periodic signal controller | |
| US6590949B1 (en) | Circuit and method for compensating a phase detector | |
| US6373912B1 (en) | Phase-locked loop arrangement with fast lock mode | |
| JP2703367B2 (ja) | インバータの並列制御装置 | |
| JP3437661B2 (ja) | 電力変換装置の同期制御方式 | |
| JP2703976B2 (ja) | インバータの並列運転制御装置 | |
| US11329656B2 (en) | Frequency synthesiser circuits | |
| JP2710969B2 (ja) | 位相同期ループ装置 | |
| JPH10145977A (ja) | インバータ装置 | |
| JPH0652975B2 (ja) | 無停電電源装置 | |
| JP2000014041A (ja) | 電力変換装置 | |
| JPH089649A (ja) | 無停電電源装置 | |
| JPH06189556A (ja) | インバータの並列制御装置 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JPH0357116Y2 (ja) | ||
| JP2001197683A (ja) | 無停電電源装置 | |
| JPH0346413A (ja) | 位相同期回路 | |
| JPH0823677A (ja) | 電力変換装置及び制御方法 | |
| JP2785996B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| RU2016462C1 (ru) | Способ синхронизации статического преобразователя частоты и источника переменного тока | |
| JPH02228260A (ja) | インバータの位相同期制御装置 | |
| JPH01255475A (ja) | 定電圧定周波電源装置の並列運転制御装置 | |
| JPS6229217A (ja) | クロツク分配回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |