JP2702950B2 - PCM signal recording / reproducing device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、PCM信号処理記録再生装置に係り、特にPCM
オーディオ信号及びデータ信号の記録再生に好適なデー
タ処理回路に関する。 再生に好適なデータ処理回路に関する。 〔従来の技術〕 オーディオ信号をディジタル化し記録再生することに
より音声信号の品質向上がなされている。民生用オーデ
ィオ機器においても、CDプレーヤ、ディジタルオーディ
オテープレコーダ（以下、DATと略す）が製品化されて
いる。また映像に付随した音声信号も、8mmビデオや、
衛星放送によりPCM化がなされている。 このPCM音声信号の記録再生方式の従来技術として
は、CDプレーヤに代表される、各データを完結させるこ
となしに逐次データを遅延させてインターリーブする斜
交非完結インターリーブ方式と、DATに代表される、各
データをフィールド等の単位においてインターリーブを
完結させる直交完結インターリーブ方式が挙げられる。
なお、この種の装置としては、特開昭57−4629号公報、
特開昭60−209973号公報等が挙げられる。 以下説明を行なう単位として、１標本化データを16ビ
ットとし、これを８ビットを１シンボルとする２シンボ
ルに分割する。また、このシンボルを複数個集めて、ブ
ロックとなし、例えば、DATの１トラック上に記録する
複数のブロックを１フィールドとして取り扱う。 〔発明が解決しようとする問題点〕 映像信号と音声PCM信号を同時に多重記録する際に上
記従来技術のCDプレーヤに代表される斜交非完結インタ
ーリーブ方式においては、データのシンボルはブロック
単位で逐次遅延され、最大遅延量を１フィールドとすれ
ば、音声信号のA/D変換された時点から１フィールドの
遅延で音声信号を再生することができる。しかし、コン
ピュータ等のデータの記録再生を行なうことが考慮され
ておらず、インターリーブ等の信号処理はフィールド単
位で完結しない。従って、フィールド単位のデータの記
録再生を行なうことが不可能であった。 一方、DATに代表される直交完結インターリーブ方式
においては、インターリーブ等のデータ処理が１フィー
ルドで完結するため、コンピュータ等のデータの記録再
生を行なう際には、フィールド単位でのデータの記録再
生を行なうことが可能である。しかし映像に対する音声
信号の遅延について考慮されておらず、インターリーブ
を行なうには１フィールド分のデータをすべて読み込む
必要があるため、音声信号がA/D変換された時点から、
音声信号が再生されるまで２フィールド分の遅延を要す
る。従って直交完結は、映像に対する音声の遅延が斜交
非完結方式に対して２倍になるという問題点があった。 また、音声PCM信号を記録するか、情報データを記録
するかによって両方式を切り換えるためには、両システ
ムは共通性に欠けるため、２つのシステムを構成する必
要あり、回路規模の著しい増大を招く。 本発明は、映像信号に対する音声PCM信号の遅延が少
なく、かつフィールド単位での記録再生が可能であるシ
ステムを構成することにある。 〔問題点を解決するための手段〕 上記目的は、斜交非完結インターリーブ方式と斜交完
結インターリーブ方式を切換手段を設け、音声PCM時
と、データ利用時に対応させることにより達成される。 また、上記切換手段は、斜交非完結インターリーブ方
式のシステムにおいて、コンピュータ等のデータの記録
再生を行なう際に、まとめて取り扱うデータのフィール
ドのうち最終１フィールド分をあらかじめ読み込むプリ
リピートを行ない、プリリピートされたデータを斜交非
完結インターリーブ方式では、前フィールドのデータが
書き込まれる所に換わりに書き込むことによりフィール
ド単位で完結する斜交インターリーブ方式、即ち斜交完
結インターリーブ方式をとり、音声PCM信号の記録再生
を行なう際には、斜交非完結インターリーブ方式をとる
ことにより達成される。また斜交完結インターリーブ方
式は、A/D変換回路入力に加えて、データ入力インター
フェイスを付加することにより、プリリピートを行ない
達成される。 〔作用〕 データ入力インターフェイスは、記録しようとする時
に一単位として取り扱う１フィールドに対し、記録しよ
うとするデータの最終１フィールドのデータを前もって
信号処理回路に送り出す。それによって、斜交非完結イ
ンターリーブ方式において、前フィールドのデータが書
き込まれる所に、記録しようとしているフィールドのデ
ータが書き込まれる。従って記録パターン上に一単位と
して取り扱うフィールドごとに完結したインターリーブ
を行なえ、フィールド単位での記録再生を可能とする。
また、音声PCM信号は、インターフェイスを通さず直接
信号処理回路に送り出す。それによって斜交非完結イン
ターリーブ方式を採り、映像信号からの音声PCM信号の
遅延を少なく再生することが可能である。 ［実施例］ 以下、本発明の一実施例を第１図により説明する。第
１図は、本発明が適用されたPCM信号記録再生装置を示
すブロック図であり、11はA/D変換器、31はD/A変換器、
46はディジタルデータ入力端子、48は音声入力端子、49
は音声出力端子、51はディジタルデータ出力端子、100
は訂正回路、101〜102はインターリーブ回路、103は訂
正回路、104〜106はスイッチ回路であり、100〜105は記
録系信号処理回路107を構成する。また108は訂正回路、
109〜110はインターリーブ回路、111は訂正回路、112〜
114はスイッチ回路であり、108〜113は再生系信号処理
回路115を構成する。 第１図に示されるPCM信号記録再生装置にディジタル
データが入力される場合、スイッチ回路104〜106は連動
しており、スイッチ回路106はディジタルデータ入力端
子46を選択し、スイッチ回路104〜105はインターリーブ
回路102を選択する。ディジタルデータ入力端子46より
入力されたデータは、訂正回路100でパリティ付加等の
信号処理を施された後、インターリーブ回路102で斜交
完結インターリーブされ、さらに訂正回路103でパリテ
ィ付加等の信号処理を施され、記録再生回路14で記録媒
体に記録される。スイッチ回路112〜114は連動してお
り、ディジタルデータ再生時は、スイッチ回路112〜113
はデインターリーブ回路110を選択し、スイッチ回路114
はディジタルデータ出力端子51を選択する。媒体に記録
されたディジタルデータは、記録再生回路14から訂正回
路111に送られ訂正処理が行なわれた後、斜交完結イン
ターリーブ方式でデインターリーブがなされ、さらに訂
正回路108で訂正処理された後、ディジタルデータ出力
端子51より出力される。また音声PCM信号が入力された
場合は、スイッチ回路106はA/D変換器11を選択し、スイ
ッチ回路104〜105はインターリーブ回路101を選択す
る。音声信号入力端子より入力された信号は、A/D変換
器11でA/D変換された後、訂正回路100で信号処理され、
インターリーブ回路101で斜交非完結インターリーブが
なされる。さらに訂正回路103で信号処理され記録再生
回路14で媒体に記録される。音声PCM信号の再生時は、
スイッチ回路112〜113はデインターリーブ回路109を選
択し、スイッチ回路114はD/A変換器31を選択する。記録
再生回路14により再生された音声PCM信号は、訂正回路1
11で訂正処理された後、デインターリーブ回路110で斜
交非完結方式でデインターリーブがなされ、訂正回路10
8でさらに訂正処理された後、D/A変換器31でD/A変換さ
れ、再生された音声信号は、音声信号出力端子49より出
力される。 以上、本実施例によれば、斜交非完結インターリーブ
方式と、斜交完結インターリーブ方式を切換えることが
できるので、音声PCM信号と映像信号を同時に多重記録
した場合は、再生された音声信号の映像信号からの遅延
が少なく、ディジタルデータを記録するときは、フィー
ルド単位での記録再生をおこなうことができる効果があ
る。 次に本発明に適するデータ構成例を第２図を用いて説
明する。第２図は１ブロックのデータ構成を示したもの
で、１ブロックは、同期信号（SYNC）、付加データ（I
D）、ブロックアドレス信号（BLOCK ADDRESS）、パリ
ティ信号（PARITY）の４シンボルと、C₁パリティ、C₂パ
リティを含んだ34シンボルの合計38シンボルからなる。
本構成によれば、付加データとしてインターリーブ方式
の選択信号を用いることにより、再生時に記録データに
適するインターリーブ方式を選択することができる。 本発明の別の実施例を第３図により説明する。第３図
は、本発明が適用されたPCM信号記録再生装置を示すブ
ロック図であり、１〜２はRAM、３は切換器、４〜６は
スイッチ回路、７〜８はアドレスカウンタ、９は書き込
み制御回路、54は書き込み制御信号、55はアドレス制御
信号、44はA/D変換器サンプル同期信号、45はフィール
ド同期信号であり、１〜９はインターフェイス回路10を
構成する。11はA/D変換器、13は記録系信号処理回路、1
4は記録再生回路、15〜16はRAM、17は切換器、18〜20は
スイッチ回路、21〜22はアドレスカウンタであり、15〜
22はインターフェイス回路23を構成する。31はD/A変換
器、32は再生系信号処理回路、46はディジタルデータ入
力端子、47はディジタルデータ同期信号入力端子、48は
音声入力端子、49は音声出力端子、50はディジタルデー
タ同期信号入力端子、51はディジタルデータ出力端子で
ある。ディジタルデータ入力端子46から入力されたデー
タは、スイッチ回路４により選択されたRAM1もしくはRA
M2に書き込まれる。スイッチ回路５はスイッチ回路４が
RAM1を選択したときは、RAM2が選択され、スイッチ回路
４がRAM2を選択したときは、RAM1が選択される。従って
RAM1に入力データが書き込まれているときは、RAM2のデ
ータがスイッチ回路５によりスイッチ回路６に出力さ
れ、RAM2に入力データが書き込まれているときは、RAM1
のデータがスイッチ回路５によりスイッチ回路６に出力
される。スイッチ回路６は、音声PCM信号記録時は、音
声入力端子48より入力されてA/D変換器11で変換された
音声PCM信号を選択し、ディジタルデータ記録時は、ス
イッチ回路５の出力を選択し、選択された信号は記録系
信号処理回路13に出力される。アドレスカウンタ７はデ
ータを送り出すコンピュータ側からの同期信号をディジ
タルデータ同期信号入力端子47から受け取り、この同期
信号に従ってRAM1もしくはRAM2の書き込みアドレスを順
次変更する。ディジタルデータの記録再生は、１〜数個
のフィールド単位で行なわれる。各フィールドは、通
常、複数個のブロックから成る。アドレスカウンタ８
は、記録再生を行なう際まとめて取り扱うフィールドの
うち最後の１フィールドの先頭のブロックアドレスを書
き込み制御信号54に同期して、RAM1もしくはRAM2へ出力
し、A/D変換器サンプル同期信号44に同期して読みだし
アドレスを変更していく。また、最後の１フィールドの
データの、RAM1もしくはRAM2からの読みだしが終了する
とともに、フィールド同期信号45に同期して記録しよう
とするフィールドの先頭のアドレスをRAM1もしくはRAM2
に出力し、低下、A/D変換器サンプル同期信号44に同期
して読みだしアドレスを順次変更していく。切換器３は
RAM1へ入力データが書き込まれるときは、RAM1にはアド
レスカウンタ７の出力を選択し、RAM2にはアドレスカウ
ンタ８の出力を選択し、RAM2へ入力データが書き込まれ
るときは、RAM2にはアドレスカウンタ７の出力を選択
し、RAM1にはアドレスカウンタ８の出力を選択する。書
き込み制御回路９は、フィールド同期信号45に従って、
記録再生回路14の記録の制御及び、アドレスカウンタ８
の制御を行なう。スイッチ回路６でディジタルデータも
しくは音声PCM信号が選択され、記録系信号処理回路13
で斜交非完結インターリーブ等の、信号処理が行なわ
れ、記録再生回路14へ送られ記録される。記録再生回路
14は、音声PCM信号再生時は通常の再生を行ない、ディ
ジタルデータ再生時は繰返し再生を行なう。記録再生回
路14により再生されたデータは、再生系信号処理回路32
で信号処理され、スイッチ回路20へ出力される。スイッ
チ回路20に入力されたデータは、入力されたデータが音
声PCM信号ならばD/A変換器31へ出力され、D/A変換され
た後、音声出力端子49より出力される。また入力された
データがディジタルデータならば、スイッチ回路19へ出
力される。スイッチ回路19は、RAM15もしくはRAM16を選
択し、入力されたデータをRAM15もしくはRAM16に書き込
む。スイッチ回路18は、スイッチ回路19でRAM15を選択
したときはRAM16が選択され、スイッチ回路19でRAM16を
選択したときはRAM15が選択される。従ってRAM15にデー
タが書き込まれているときは、RAM16のデータがディジ
タルデータ出力端子51に出力され、RAM16にデータが書
き込まれているときは、RAM15のデータがディジタルデ
ータ出力端子51に出力される。アドレスカウンタ22は、
再生系信号処理回路32からのA/D変換サンプル同期信号4
4と、記録再生回路14からのフィールド同期信号45に従
って、RAM15もしくはRAM16の書き込みアドレスを順次変
更する。アドレスカウンタ21は、データを受け取るコン
ピュータ側からの同期信号をディジタルデータ同期信号
入力端子50から受け取り、この同期信号に従ってRAM15
もしくはRAM16の読みだしアドレスを順次変更してい
く。切換器17はRAM15に再生データが書き込まれている
ときは、RAM15にはアドレスカウンタ22の出力を選択
し、RAM16にはアドレスカウンタ21の出力を選択し、RAM
16に再生データが書き込まれているときは、RAM16には
アドレスカウンタ22の出力を選択し、RAM15にはアドレ
スカウンタ21の出力を選択する。 以上、本実施例によれば、斜交非完結インターリーブ
を行なう記録再生系において、インターフェイス回路10
及びインターフェイス回路23を付加することにより、フ
ィールド単位で信号処理を完結させることができ、映像
信号にたいして遅延の少ない音声PCM信号の再生と、フ
ィールド単位での記録再生を可能とする効果がある。 第４図は、第３図記載の実施例のタイムチャートの一
例を示したものである。本タイムチャートにおいては、
２フィールド単位で記録再生をおこない、２フィールド
をB0〜B269の270ブロックに分割している。このフィー
ルド数及びブロック数は、一例でありこの数に限定され
るものではなく、もちろん１フィールド単位での記録再
生も可能である。インターフェイス回路10は、RAM1ない
しRAM2に、２フィールド分のデータが書き込まれた後、
後半１フィールド分のデータ、即ち、B135〜B269を再生
系信号処理回路13に出力する。これをプリリピートと称
する。それに引き続き、２フィールド分のデータ、即
ち、B0〜B269が記録系信号処理回路13に出力される。記
録系信号処理回路13に入力された上記データは、斜交イ
ンターリーブされると２フィールドで完結した記録信号
パターンを成す。記録された信号は、繰返し再生を行な
うことにより、斜交非完結インターリーブされた記録パ
ターンを再生する。再生信号は、インターフェイス回路
23を通して外部装置とのタイミングが取られ出力され
る。従って２フィールド単位でのデータの記録再生が可
能となる。 次に、第５図に、第３図記載の実施例におけるアドレ
スカウンタ８の実際の構成例を示す。第５図において、
43はフィールドカウンタ、42はデコーダ、41はブロック
カウンタ、45はフィールド同期信号、44はA/D変換器サ
ンプル同期信号、54は書き込み制御信号、55はアドレス
信号である。フィールドカウンタ43は、フィールド同期
信号45をカウントし、フィールドカウンタ43の出力が、
デコーダ42によりデコードされリセット信号が作成され
ブッロックカウンタ41に入力される。ブロックカウンタ
41は、書き込み制御信号54によりプリセットされ、A/D
変換器サンプル同期信号44をカウントし、アドレス信号
55をプリリピート開始のブロックのアドレスより順次変
更し、プリリピートを制御する。引き続きデコーダ42か
らのリセット信号を受けた時点より再度A/D変換器サン
プル同期信号44をカウントし、メモリ１もしくはメモリ
２が先頭のブロックから順次データを出力するように、
アドレス信号55を順次変更する。以上、アドレスカウン
タ８は簡易な構成で実現されることを示した。 次に、本発明において、信号処理において斜交非完結
インターリーブ方式を取るエンコーダを用いた実施例を
示す。第６図は、本発明が適用されたPCM信号記録再生
装置のエンコーダの一例を示すブロック図である。 音声PCM信号が記録される際には、16ビット量子化さ
れた２チャンネルのオーディオ信号、L_m、R_m、L_m+1、R
_m+1は、８ビット１シンボルに２分割される。L_mに対
し、上位８ビットＬ_m,u、下位８ビットＬ_m,lで示され
る。L_m〜L_m+5、R_m〜R_m+5の12個のデータ即ち24個のシン
ボル（Ｌ_m,u、Ｌ_m,l〜Ｒ_ｍ＋5,u、Ｒ_ｍ＋5,l）のデータ
はブロックを構成し、以下に示す、ブロックを単位とす
る処理が行なわれる。よって、ｍは、0,6,18,…と、６
の倍数の値をとる。また、ディジタルデータを記録する
際には、24個のデータＢ_n,0〜Ｂ_n,23のデータは、ブロ
ックを構成し、以下に示すブロックを単位とする処理が
行なわれる。ｎはブロックの番号であり0,1,2…と整数
値を取る。第６図中の各構成は、指定の無いかぎり、遅
延回路を示し、その中の数字は、遅延量を示すものであ
る。例えば3Dで示してあるものは、Ｄ＝４から12ブロッ
クの遅延時間を与える遅延回路を意味する。 16ビット、２チャンネルのオーディオデータは、はじ
めに、音声PCM信号では、偶数番目のデータL_m、R_m、L
_m+2、R_m+2、L_m+4、R_m+4と奇数番目のデータL_m+1、
R_m+1、L_m+3、R_m+3、L_m+5、R_m+5をまとめ、ディジタルデ
ータでは、Ｂ_n,0〜Ｂ_n,3、Ｂ_n,8〜Ｂ_n,11、Ｂ_n,16〜Ｂ
_n,19とＢ_n,4〜Ｂ_n,7Ｂ_n,12〜Ｂ_n,15Ｂ_n,20〜Ｂ_n,23をま
とめる配置変換がシンボル配置変換回路40で行なわれ遅
延回路33に加わる。遅延回路33では、音声PCM信号では
２分割された16ビットデータの上位８ビットのシンボル
にのみ、ディジタルデータでは、偶数番目のデータにの
み、Ｄ＝４ブロックなる遅延を行なう。また、音声PCM
信号では、奇数番目のデータL_m+1、R_m+1、L_m+3、R_m+3、
L_m+5、R_m+5に関して、ディジタルデータでは、Ｂ_n,4〜
Ｂ_n,7Ｂ_n,12〜Ｂ_n,15Ｂ_n,20〜Ｂ_n,23に関して、遅延回
路35により、各シンボル12ブロックの遅延を行なう。 遅延回路33、遅延回路35によりの出力は、外符号化回
路34により、誤り検出訂正符号Ｑ_m,0〜Ｑ_m,5を生成す
る。 外符号化回路34の出力Ｑ_m,0〜Ｑ_m,5の６シンボルを含
む30シンボルのデータは、インターリーブ回路36によ
り、分散が行なわれる。 インターリーブ回路36の出力は、シンボル配置変換回
路37により、６ヵ所でシンボル配置を変換する。 この後、スクランブル回路38により、隣接したシンボ
ルを１ブロックの遅延処理前後で、内符号化回路39によ
り誤り検出訂正符号Ｐ_m,0〜Ｐ_m,3を付加された記録デー
タは、ブロック同期信号、IDワード、ブロックアドレス
信号、IDワードのためのパリティなどのヘッダー部分が
付加され記録媒体に記録される。 以上本実施例によれば、音声PCM信号が映像信号から
の短い遅延での再生を実現する。従って、視聴者に違和
感を与えないという効果を持つ。 次に第６図記載の実施例において、２フィールド＝27
0ブロック単位で情報データの記録再生を行なう場合に
ついて第７図を用いて説明する。第５図は、インターフ
ェイス回路により（１フィールド＝135ブロック）のデ
ータがプリリピートされた後、２フィールド＝ブロック
のデータが第６図に示すエンコーダにより処理された場
合のデータの記録パターンを示す。第７図において、B
m,nは一つのデータを示しｍは単位として取り扱う２フ
ィールド分のデータのすべてのブロックごとに割り当て
られた番号で０〜269となり、ｎはブロック内の各デー
タ個とに割り当てられた番号であり、１ブロック24デー
タからなるため０〜23となる。各ブロックのデータは、
斜め方向に分散されるが、エンコーダの最大遅延量が12
9ブロックであるのに対し135ブロックのデータをプリリ
ピートするため、プリリピートを行なわなければ、前フ
ィールドのデータが記録される所に、プリリピートしな
ければ次のフィールドに記録されるデータが記録され
る。一例を挙げると、Ｂ_141,23はプリリピートがなされ
ない場合は次のフィールドに記録されるが、プリリピー
トがなされなければ前フィールドのデータが記録される
位置（ブロックアドレス，記録方向）＝（0,29）に記録
されることになる。こうして、第５図に示す記録パター
ンは記録しようとする２フィールドのデータのみとな
り、２フィールドごとに完結した記録パターンが作られ
る。従って２フィールド単位でデータの記録再生を行な
うことが可能となる。 第８図は磁気テープ上の記録パターンである。52は磁
気テープであり、53は記録トラックである。磁気テープ
52上の記録トラック53はそれぞれ１フィールドを示し、
音声信号時は斜交非完結インターリーブされた記録パタ
ーンが、また情報データを記録するときは、単位として
取り扱うフィールドごとに完結された記録パターンがそ
れぞれ記録される。 〔発明の効果〕 以上、本発明によれば映像信号に対する音声PCM信号
の再生信号の遅延の少ない斜交非完結インターリーブ方
式と、単位として扱うフィールドごとに記録再生可能な
斜交完結インターリーブ方式を一つのシステムで可能と
する。従って映像信号に対する音声PCM信号の再生信号
の遅延が直交完結インターリーブ方式に対して1/2以下
にできかつ、フィールド単位での記録再生を可能とする
システムを小規模の回路の増加で達成できるという効果
がある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PCM signal processing recording / reproducing apparatus, and more particularly to a PCM signal processing / reproducing apparatus.
The present invention relates to a data processing circuit suitable for recording and reproducing audio signals and data signals. The present invention relates to a data processing circuit suitable for reproduction. 2. Description of the Related Art The quality of audio signals has been improved by digitizing and recording and reproducing audio signals. Also in consumer audio equipment, CD players and digital audio tape recorders (hereinafter abbreviated as DATs) have been commercialized. Also, the audio signal attached to the video, 8mm video,
PCM is being made by satellite broadcasting. Conventional techniques for recording and reproducing the PCM audio signal are represented by a CD player, an oblique non-complete interleave method of sequentially delaying and interleaving data without completing each data, and a DAT. And an orthogonally complete interleaving method for completing the interleaving of each data in units such as fields.
Incidentally, as this type of apparatus, JP-A-57-4629,
JP-A-60-209973 can be mentioned. As a unit to be described below, one sampled data has 16 bits, and this is divided into two symbols each having 8 bits as one symbol. Also, a plurality of these symbols are collected to form a block. For example, a plurality of blocks recorded on one DAT track are handled as one field. [Problems to be Solved by the Invention] When simultaneously recording a video signal and an audio PCM signal simultaneously, in the oblique non-complete interleave system represented by the above-mentioned conventional CD player, data symbols are successively arranged in block units. If the maximum delay amount is delayed by one field, the audio signal can be reproduced with a delay of one field from the time when the audio signal is A / D converted. However, no consideration is given to recording and reproducing data from a computer or the like, and signal processing such as interleaving is not completed in field units. Therefore, it has been impossible to record and reproduce data in field units. On the other hand, in the orthogonal complete interleave system represented by DAT, data processing such as interleave is completed in one field, so when recording and reproducing data by a computer or the like, data is recorded and reproduced in field units. It is possible. However, since the delay of the audio signal with respect to the video is not taken into account, and it is necessary to read all the data for one field in order to perform interleaving, from the time when the audio signal is A / D converted,
It takes two fields delay until the audio signal is reproduced. Therefore, the orthogonal completion has a problem that the delay of the audio with respect to the video is twice as large as the oblique non-complete system. Also, in order to switch between the two systems depending on whether to record a voice PCM signal or to record information data, the two systems need to be configured because of lack of commonality, resulting in a significant increase in circuit scale. . An object of the present invention is to configure a system in which a delay of an audio PCM signal with respect to a video signal is small and recording and reproduction can be performed in a field unit. [Means for Solving the Problems] The above object is achieved by providing switching means for the oblique non-complete interleave method and the oblique complete interleave method, and corresponding to voice PCM and data use. Further, in the oblique non-complete interleave system, when data is recorded and reproduced by a computer or the like, the switching means performs pre-repeat for preliminarily reading the last one of the fields of data to be collectively handled. In the oblique non-complete interleave method, the oblique non-complete interleave method uses an oblique interleave method in which the data of the previous field is written in place of the previous field and is completed in field units, that is, the oblique complete interleave method, and the audio PCM signal When performing recording and reproduction, this is achieved by using an oblique non-complete interleave method. The oblique complete interleave method is achieved by performing a pre-repeat by adding a data input interface in addition to the A / D conversion circuit input. [Operation] The data input interface sends the data of the last one field of the data to be recorded to the signal processing circuit in advance for one field handled as one unit at the time of recording. Thus, in the oblique non-complete interleave method, the data of the field to be recorded is written where the data of the previous field is written. Therefore, complete interleaving can be performed for each field handled as one unit on the recording pattern, and recording and reproduction can be performed in field units.
The audio PCM signal is sent directly to the signal processing circuit without passing through the interface. As a result, it is possible to adopt an oblique non-complete interleave method and reproduce the audio PCM signal from the video signal with a small delay. Embodiment An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a block diagram showing a PCM signal recording / reproducing apparatus to which the present invention is applied, 11 is an A / D converter, 31 is a D / A converter,
46 is digital data input terminal, 48 is audio input terminal, 49
Is audio output terminal, 51 is digital data output terminal, 100
Is a correction circuit, 101 to 102 are interleave circuits, 103 is a correction circuit, 104 to 106 are switch circuits, and 100 to 105 constitute a recording system signal processing circuit 107. 108 is a correction circuit,
109-110 is an interleave circuit, 111 is a correction circuit, 112-
Reference numeral 114 denotes a switch circuit, and 108 to 113 constitute a reproduction-system signal processing circuit 115. When digital data is input to the PCM signal recording / reproducing apparatus shown in FIG. 1, the switch circuits 104 to 106 are linked, the switch circuit 106 selects the digital data input terminal 46, and the switch circuits 104 to 105 Select the interleave circuit 102. The data input from the digital data input terminal 46 is subjected to signal processing such as addition of parity in the correction circuit 100, and then subjected to oblique complete interleaving in the interleave circuit 102, and further subjected to signal processing such as addition of parity in the correction circuit 103. The data is recorded on the recording medium by the recording / reproducing circuit 14. The switch circuits 112 to 114 are linked with each other.
Selects the deinterleave circuit 110 and the switch circuit 114
Selects the digital data output terminal 51. After the digital data recorded on the medium is sent from the recording / reproducing circuit 14 to the correction circuit 111 and subjected to a correction process, the data is deinterleaved by an oblique complete interleave method, and further corrected by the correction circuit 108. It is output from the digital data output terminal 51. When a voice PCM signal is input, the switch circuit 106 selects the A / D converter 11, and the switch circuits 104 to 105 select the interleave circuit 101. After the signal input from the audio signal input terminal is A / D converted by the A / D converter 11, the signal is processed by the correction circuit 100,
The oblique non-complete interleave is performed by the interleave circuit 101. The signal is further processed by the correction circuit 103 and recorded on the medium by the recording / reproducing circuit 14. When playing audio PCM signals,
The switch circuits 112 to 113 select the deinterleave circuit 109, and the switch circuit 114 selects the D / A converter 31. The audio PCM signal reproduced by the recording / reproduction circuit 14 is sent to the correction circuit 1
After the correction processing in step 11, the deinterleaving circuit 110 performs deinterleaving in an oblique non-complete manner, and the correction circuit 10
After further correction processing at 8, the D / A converter 31 performs D / A conversion and the reproduced audio signal is output from an audio signal output terminal 49. As described above, according to this embodiment, the oblique non-complete interleave method and the oblique complete interleave method can be switched, so that when the audio PCM signal and the video signal are simultaneously multiplex-recorded, the video of the reproduced audio signal When recording digital data with little delay from a signal, there is an effect that recording and reproduction can be performed in field units. Next, an example of a data structure suitable for the present invention will be described with reference to FIG. FIG. 2 shows the data structure of one block. One block is composed of a synchronization signal (SYNC) and additional data (I
D), the block address signal (BLOCK ADDRESS), and 4 symbols of the parity signal (PARITY), consisting of a total of 38 symbols of C ₁ parity, 34 symbols including a C ₂ parity.
According to this configuration, an interleave method suitable for recorded data can be selected at the time of reproduction by using an interleave method selection signal as additional data. Another embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing a PCM signal recording / reproducing apparatus to which the present invention is applied, wherein 1 and 2 are RAMs, 3 is a switch, 4 to 6 are switch circuits, 7 to 8 are address counters, and 9 is A write control circuit, 54 is a write control signal, 55 is an address control signal, 44 is an A / D converter sample synchronization signal, 45 is a field synchronization signal, and 1 to 9 constitute the interface circuit 10. 11 is an A / D converter, 13 is a recording signal processing circuit, 1
4 is a recording and reproducing circuit, 15 to 16 are RAM, 17 is a switch, 18 to 20 is a switch circuit, 21 to 22 are address counters, 15 to
22 constitutes the interface circuit 23. 31 is a D / A converter, 32 is a reproduction system signal processing circuit, 46 is a digital data input terminal, 47 is a digital data synchronization signal input terminal, 48 is an audio input terminal, 49 is an audio output terminal, and 50 is a digital data synchronization signal. An input terminal 51 is a digital data output terminal. The data input from the digital data input terminal 46 is stored in the RAM 1 or RA
Written to M2. The switch circuit 5 includes the switch circuit 4
When the RAM1 is selected, the RAM2 is selected, and when the switch circuit 4 selects the RAM2, the RAM1 is selected. Therefore
When input data is written to RAM1, data of RAM2 is output to switch circuit 6 by switch circuit 5, and when input data is written to RAM2, data of RAM1 is output.
Is output to the switch circuit 6 by the switch circuit 5. The switch circuit 6 selects an audio PCM signal input from the audio input terminal 48 and converted by the A / D converter 11 when recording an audio PCM signal, and selects an output of the switch circuit 5 when recording digital data. Then, the selected signal is output to the recording-system signal processing circuit 13. The address counter 7 receives, from the digital data synchronization signal input terminal 47, a synchronization signal from the computer that sends out data, and sequentially changes the write address of the RAM1 or RAM2 according to the synchronization signal. Recording and reproduction of digital data are performed in units of one to several fields. Each field usually consists of a plurality of blocks. Address counter 8
Outputs the first block address of the last one of the fields handled collectively during recording / reproduction to RAM1 or RAM2 in synchronization with the write control signal 54, and in synchronization with the A / D converter sample synchronization signal 44 And change the reading address. In addition, when the reading of the data of the last one field from the RAM1 or the RAM2 is completed, the head address of the field to be recorded in synchronization with the field synchronization signal 45 is set to the RAM1 or the RAM2.
, And the read address is sequentially changed in synchronization with the A / D converter sample synchronization signal 44. Switch 3
When the input data is written to RAM1, the output of the address counter 7 is selected for RAM1. The output of the address counter 8 is selected for RAM2. When the input data is written to RAM2, the address counter 7 is stored in RAM2. , And the output of the address counter 8 is selected for the RAM 1. The write control circuit 9 operates according to the field synchronization signal 45.
Recording control of the recording / reproducing circuit 14 and the address counter 8
Is controlled. The digital data or voice PCM signal is selected by the switch circuit 6, and the recording system signal processing circuit 13 is selected.
Signal processing such as oblique non-complete interleaving is sent to the recording / reproducing circuit 14 for recording. Recording / playback circuit
No. 14 performs normal reproduction when reproducing the audio PCM signal, and performs repetitive reproduction when reproducing the digital data. The data reproduced by the recording / reproduction circuit 14 is transmitted to a reproduction-system signal processing circuit 32.
, And is output to the switch circuit 20. The data input to the switch circuit 20 is output to the D / A converter 31 if the input data is an audio PCM signal, and is output from the audio output terminal 49 after D / A conversion. If the input data is digital data, it is output to the switch circuit 19. The switch circuit 19 selects the RAM 15 or the RAM 16 and writes the input data to the RAM 15 or the RAM 16. The switch circuit 18 selects the RAM 16 when the RAM 15 is selected by the switch circuit 19, and selects the RAM 15 when the RAM 16 is selected by the switch circuit 19. Therefore, when data is written to the RAM 15, data from the RAM 16 is output to the digital data output terminal 51, and when data is written to the RAM 16, data from the RAM 15 is output to the digital data output terminal 51. The address counter 22
A / D conversion sample sync signal 4 from playback system signal processing circuit 32
In accordance with 4 and the field synchronization signal 45 from the recording / reproducing circuit 14, the write address of the RAM 15 or RAM 16 is sequentially changed. The address counter 21 receives a synchronization signal from the computer receiving the data from the digital data synchronization signal input terminal 50, and according to this synchronization signal, the RAM 15
Alternatively, the read address of the RAM 16 is sequentially changed. The switch 17 selects the output of the address counter 22 for the RAM 15 when the reproduction data is written in the RAM 15, selects the output of the address counter 21 for the RAM 16,
When the reproduction data has been written to the RAM 16, the output of the address counter 22 is selected for the RAM 16, and the output of the address counter 21 is selected for the RAM 15. As described above, according to the present embodiment, in the recording / reproducing system performing the oblique non-complete interleaving, the interface circuit 10
By adding the interface circuit 23, the signal processing can be completed in units of fields, and there is an effect that reproduction of an audio PCM signal with a small delay with respect to a video signal and recording / reproduction in units of fields are enabled. FIG. 4 shows an example of a time chart of the embodiment shown in FIG. In this time chart,
Recording and reproduction are performed in units of two fields, and two fields are divided into 270 blocks B0 to B269. The number of fields and the number of blocks are merely examples, and are not limited to these numbers. Of course, recording and reproduction can be performed in units of one field. The interface circuit 10 writes data for two fields in RAM1 or RAM2,
The data for the latter half field, that is, B135 to B269, is output to the reproduction system signal processing circuit 13. This is called pre-repeat. Subsequently, data for two fields, that is, B0 to B269, are output to the recording signal processing circuit 13. When the data input to the recording system signal processing circuit 13 is obliquely interleaved, a recording signal pattern completed in two fields is formed. The recorded signal reproduces an oblique non-completely interleaved recording pattern by repeatedly performing reproduction. The playback signal is output from the interface circuit.
The timing with the external device is taken through 23 and output. Therefore, data can be recorded and reproduced in units of two fields. Next, FIG. 5 shows an example of the actual configuration of the address counter 8 in the embodiment shown in FIG. In FIG.
43 is a field counter, 42 is a decoder, 41 is a block counter, 45 is a field synchronization signal, 44 is an A / D converter sample synchronization signal, 54 is a write control signal, and 55 is an address signal. The field counter 43 counts the field synchronization signal 45, and the output of the field counter 43 is
A reset signal is generated by decoding by the decoder 42 and input to the block counter 41. Block counter
41 is preset by the write control signal 54, A / D
The converter sample sync signal 44 is counted and the address signal
55 is sequentially changed from the pre-repeat start block address to control the pre-repeat. Subsequently, when the reset signal from the decoder 42 is received, the A / D converter sample synchronization signal 44 is counted again, and the memory 1 or the memory 2 sequentially outputs data from the first block.
The address signal 55 is sequentially changed. As described above, it has been described that the address counter 8 is realized with a simple configuration. Next, an embodiment using an encoder that adopts an oblique non-complete interleave method in signal processing in the present invention will be described. FIG. 6 is a block diagram showing an example of an encoder of a PCM signal recording / reproducing device to which the present invention has been applied. When an audio PCM signal is recorded, a 16-bit quantized 2-channel audio signal, L _m , R _m , L _{m + 1} , R
_{m + 1} is divided into two 8-bit symbols. L _m is indicated by upper 8 bits L _{m, u} and lower 8 bits L _{m, l} . _{L m ~L m + 5, R} m ~R m + 12 pieces of data words 24 symbols of _{5 (L m, u, L} m, l ~R m + 5, u, R m + 5, l) data of block And the following processing is performed in units of blocks. Thus, m is 0, 6, 18, ..., 6
Take a value of multiple of. When digital data is recorded, 24 pieces of data _{Bn, 0 to Bn, 23} form a block, and the following processing is performed on a block-by-block basis. n is a block number and takes an integer value of 0, 1, 2,. Each configuration in FIG. 6 indicates a delay circuit unless otherwise specified, and the numbers therein indicate the amount of delay. For example, what is indicated by 3D is a delay circuit that provides a delay time of 12 blocks from D = 4. First, the audio data of 16 bits and 2 channels is the even-numbered data L _m , R _m , L
_{m + 2} , R _{m + 2} , L _{m + 4} , R _{m + 4} and odd-numbered data L _{m + 1} ,
R _{m + 1} , L _{m + 3} , R _{m + 3} , L _{m + 5} , R _{m + 5} are summarized, and in digital data, B _{n, 0 to} B _{n, 3} , B _{n, 8 to} B _{n, 11} , B _{n, 16} -B
_An arrangement conversion for combining _{n, 19} and B _{n, 4 to} B _{n, 7} B _{n, 12 to} B _{n, 15} B _{n, 20 to} B _{n, 23} is performed by the symbol arrangement conversion circuit 40 and added to the delay circuit 33. The delay circuit 33 delays D = 4 blocks only for the upper 8 bits of the 16-bit data divided into two for the audio PCM signal and only for the even-numbered data for the digital data. Also, voice PCM
In the signal, the odd-numbered data L _{m + 1} , R _{m + 1} , L _{m + 3} , R _{m + 3} ,
Regarding L _{m + 5} and R _{m + 5} , in digital data, B _{n, 4} to
With respect to B _{n, 7} B _{n, 12 to} B _{n, 15} B _{n, 20 to} B _{n, 23} , the delay circuit 35 delays 12 blocks for each symbol. The outputs from the delay circuits 33 and 35 are used by the outer coding circuit 34 to generate error detection and correction codes Qm _{, 0 to} Qm _{, 5} . Data of 30 symbols including 6 symbols of outputs Q _{m, 0 to} Q _{m, 5} of the outer encoding circuit 34 are dispersed by the interleave circuit 36. The symbol arrangement conversion circuit 37 converts the output of the interleave circuit 36 at six locations. Thereafter, the recording data to which the error detection and correction codes P _{m, 0 to} P _{m, 3} are added by the inner encoding circuit 39 before and after the delay processing of the adjacent symbol by one block by the scramble circuit 38 is a block synchronization signal. , An ID word, a block address signal, and a header portion such as a parity for the ID word are added and recorded on the recording medium. As described above, according to this embodiment, the audio PCM signal is reproduced with a short delay from the video signal. Therefore, there is an effect that the viewer does not feel uncomfortable. Next, in the embodiment shown in FIG. 6, 2 fields = 27
The case of recording and reproducing information data in units of 0 blocks will be described with reference to FIG. FIG. 5 shows a data recording pattern in a case where data of 2 fields = block is processed by the encoder shown in FIG. 6 after data of (1 field = 135 blocks) is pre-repeatd by the interface circuit. In FIG. 7, B
m and n indicate one data, m is a number assigned to every block of data of two fields handled as a unit, and is 0 to 269, and n is a number assigned to each data in the block. There are 0 to 23 since there are 24 data in one block. The data of each block is
Dispersed in the oblique direction, but the maximum delay of the encoder is 12
135 blocks of data are pre-repeated compared to 9 blocks, so if pre-repeat is not performed, the data of the previous field is recorded, and if not, the data recorded in the next field is recorded. Is done. For example, B _141,23 is recorded in the next field when no pre-repeat is performed, but when pre-repeat is not performed, the position (block address, recording direction) where the data of the previous field is recorded = ( 0,29). In this way, the recording pattern shown in FIG. 5 has only two fields of data to be recorded, and a complete recording pattern is created every two fields. Therefore, data can be recorded and reproduced in units of two fields. FIG. 8 shows a recording pattern on a magnetic tape. 52 is a magnetic tape and 53 is a recording track. Magnetic tape
Recording tracks 53 on 52 each indicate one field,
At the time of an audio signal, an oblique non-complete interleaved recording pattern is recorded, and when recording information data, a completed recording pattern is recorded for each field handled as a unit. [Effects of the Invention] As described above, according to the present invention, the oblique non-complete interleave method in which the reproduction signal of the audio PCM signal with respect to the video signal is small and the oblique complete interleave method in which recording and reproduction can be performed for each field treated as a unit are considered. With one system. Therefore, it is said that the delay of the reproduction signal of the audio PCM signal with respect to the video signal can be made 1/2 or less of that of the orthogonal complete interleaving method, and a system capable of recording and reproducing in a field unit can be achieved by increasing the number of small-scale circuits. effective.

【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図は
本発明に好適なデータの構成例を示す配置図、第３図は
本発明の一実施例を示すブロック図、第４図は本発明の
一実施例のタイムチャート、第５図は第３図の部分的な
構成例を示すブロック図、第６図は本発明に好適なエン
コーダの一例を示すブロック図、第７図は本発明による
記録パターンの一例を示すパターン図、第８図は磁気テ
ープ上の記録パターンの一例を示すパターン図である。 符号の説明 １……RAM、２……RAM、３……切換機、７……アドレス
カウンタ、８……アドレスカウンタ、９……書き込み制
御回路、23……インターフェイス回路BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a layout diagram showing an example of data structure suitable for the present invention, and FIG. 3 is an embodiment of the present invention. FIG. 4 is a time chart of one embodiment of the present invention, FIG. 5 is a block diagram showing a partial configuration example of FIG. 3, and FIG. 6 is an example of an encoder suitable for the present invention. FIG. 7 is a pattern diagram showing an example of a recording pattern according to the present invention, and FIG. 8 is a pattern diagram showing an example of a recording pattern on a magnetic tape. Description of symbols 1 RAM 2 RAM 3 Switcher 7 Address counter 8 Address counter 9 Write control circuit 23 Interface circuit

フロントページの続き (56)参考文献 特開 昭63−285778（ＪＰ，Ａ) 特開 昭63−83968（ＪＰ，Ａ) 特開 平１−86371（ＪＰ，Ａ) 特開 昭61−28224（ＪＰ，Ａ) 特開 昭61−29463（ＪＰ，Ａ) 特開 昭60−201576（ＪＰ，Ａ) 特開 昭59−134937（ＪＰ，Ａ)Continuation of front page    (56) References JP-A-63-285778 (JP, A)                 JP-A-63-83968 (JP, A)                 JP-A-1-86371 (JP, A)                 JP-A-61-28224 (JP, A)                 JP-A-61-29463 (JP, A)                 JP, 60-201576, JP, A                 JP-A-59-134937 (JP, A)

Claims (1)

(57)【特許請求の範囲】 １．入力データの複数シンボルを単位とするブロックの
データを記録再生するPCM信号記録再生装置において、
記録媒体の物理的一定エリアで該ブロックデータが完結
する完結分散手段と、完結しない非完結分散手段と、完
結分散手段と非完結分散手段からいずれか一方の分散手
段を選択する切り換え選択手段を設け、記録及び再生の
インターリーブ及びデインターリーブ方法を切り変え可
能としたことを特徴とするPCM信号記録再生装置。 ２．入力データの複数シンボルを単位とするブロックの
データに第１の誤り訂正符号を付加する第１の符号化手
段と、該第１の符号化手段の出力をインターリーブする
記録系分散手段と、該記録系分散手段の出力に第２の誤
り訂正符号を付加する第２の符号化手段と、該第２の符
号化手段の出力を用いて記録信号を生成する手段と、再
生信号の誤りデータを検出訂正する第１の復号化手段
と、該第１の復号化手段の出力をデインターリーブする
再生系分散手段と、該再生系分散手段の出力の誤りデー
タを検出訂正する第２の復号化手段を具備してなるPCM
信号記録再生装置において、該記録系分散手段は、記録
媒体の物理的一定エリアで該ブロックデータが完結する
記録系完結分散手段と、記録媒体の物理的一定エリアで
該ブロックデータが完結しない記録系非完結分散手段と
を具備し、該再生系分散手段は、該記録系完結分散手段
をデインターリーブする完結分散手段と、該記録系非完
結分散手段をデインターリーブする非完結分散手段とを
具備し、該複数個の記録系分散手段から一つを選択し、
該複数個の再生系分散手段から一つを選択する切り換え
手段を設け、記録及び再生のインターリーブ及びデイン
ターリーブ方法を切り変え可能としたことを特徴とする
PCM信号記録再生装置。 ３．入力データの複数シンボルを単位とするブロックの
データに第１の誤り訂正符号を付加する第１の符号化手
段と、該第１の符号化手段の出力をインターリーブする
記録系分散手段と、該記録系分散手段の出力に第２の誤
り訂正符号を付加する第２の符号化手段と、記録信号を
生成する手段と、再生信号の誤りデータを検出訂正する
第１の復号化手段と、該第１の復号化手段の出力をデイ
ンターリーブする再生系分散手段と、該再生系分散手段
の出力の誤りデータを検出訂正する第２の復号化手段を
具備してなるPCM信号記録再生装置において、該入力デ
ータを一時記憶する記憶手段と、一時記憶手段に記憶さ
れたデータのうち記録媒体の物理的一定エリアに記録さ
れるデータをトラックデータと呼ぶと、一時記憶された
トラックデータの全てを入力された順で読みだす読み出
し処理と、読みだし処理に先立ち一時記憶されたトラッ
クデータのうちの一部を読み出すプリリピート処理を行
う読み出し手段を設け、該第１の符号化手段に、該読み
出し手段による、該記憶手段の出力を加えることを特徴
とするPCM信号記録再生装置。(57) [Claims] In a PCM signal recording and reproducing apparatus that records and reproduces data of a block having a plurality of symbols as units of input data,
A complete dispersing unit that completes the block data in a physically constant area of the recording medium, an incomplete dispersing unit that does not complete, and a switching selecting unit that selects one of the dispersing units from the complete dispersing unit and the incomplete dispersing unit are provided. A PCM signal recording / reproducing apparatus characterized in that interleaving and deinterleaving methods for recording and reproduction can be switched. 2. First encoding means for adding a first error correction code to data of a block in units of a plurality of symbols of input data, recording system dispersing means for interleaving the output of the first encoding means, Second encoding means for adding a second error correction code to the output of the system dispersing means, means for generating a recording signal using the output of the second encoding means, and detecting error data of the reproduced signal A first decoding unit that corrects, a reproducing unit that deinterleaves the output of the first decoding unit, and a second decoding unit that detects and corrects error data of the output of the reproducing unit. PCM equipped
In the signal recording / reproducing apparatus, the recording system dispersing unit includes a recording system complete dispersing unit that completes the block data in a physically constant area of a recording medium, and a recording system dispersing unit that does not complete the block data in a physically constant area of the recording medium. An incomplete dispersion means, wherein the reproduction system dispersion means comprises a complete dispersion means for deinterleaving the recording system complete dispersion means, and an incomplete dispersion means for deinterleaving the recording system incomplete dispersion means. , Selecting one from the plurality of recording system dispersion means,
Switching means for selecting one from the plurality of reproduction system dispersing means is provided, and recording and reproduction interleaving and deinterleaving methods can be switched.
PCM signal recording and playback device. 3. First encoding means for adding a first error correction code to data of a block in units of a plurality of symbols of input data, recording system dispersing means for interleaving the output of the first encoding means, A second encoding unit for adding a second error correction code to an output of the system dispersing unit, a unit for generating a recording signal, a first decoding unit for detecting and correcting error data of a reproduction signal, A PCM signal recording / reproducing apparatus comprising: a reproducing system dispersing means for deinterleaving the output of the first decoding means; and a second decoding means for detecting and correcting error data output from the reproducing system dispersing means. A storage means for temporarily storing input data, and data recorded in a physical constant area of a recording medium among data stored in the temporary storage means are called track data. Reading means for performing a reading process for reading in the order of input and a pre-repeat process for reading a part of track data temporarily stored prior to the reading process. A PCM signal recording / reproducing apparatus, wherein the output of the storage means is added by the means.