JP2702603B2 - Interface circuit using electromagnetic induction coupling - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、リーダ・ライタとの電磁誘導結合によりデ
ータ書込み又はデータ読出しを受けるデータキャリアの
インタフェース回路に関し、特に、電磁誘導結合により
誘起された信号電圧から自己の電源電圧を作り、また誘
起電圧を二値化してデジタル信号処理を行なう電磁誘導
結合を用いたインタフェース回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface circuit of a data carrier that receives data writing or data reading by electromagnetic induction coupling with a reader / writer, and more particularly, to an interface circuit induced by electromagnetic induction coupling. The present invention relates to an interface circuit using electromagnetic induction coupling that generates its own power supply voltage from a signal voltage and binarizes an induced voltage to perform digital signal processing.

［従来の技術］ 従来、データキャリアの非接触結合方式として電磁誘
導結合方式が注目されている。電磁誘導結合方式は、非
接触方式であることから、電気接続のように汚れや錆等
に対する接触不良の問題がなく、またデータキャリアの
コイルに誘起された信号電圧を整流平滑して自己の電源
を作ることができるため、光結合方式のようにデータキ
ャリアに交換を必要とする電池電源を設ける必要がない
という利点がある。[Prior Art] Conventionally, an electromagnetic inductive coupling method has attracted attention as a non-contact coupling method for data carriers. Since the electromagnetic induction coupling method is a non-contact method, there is no problem of poor contact with dirt and rust as in the case of electrical connection.In addition, the signal voltage induced in the coil of the data carrier is rectified and smoothed and its own power supply is Therefore, there is an advantage that there is no need to provide a battery power supply that requires replacement in the data carrier unlike the optical coupling method.

このため電磁誘導結合を用いたデータキャリアには、
例えば第８図に示すように、コイル10に誘起された信号
電圧を整流平滑して自己の直流電源電圧を作り出す電源
回路部12と、電源回路部12から電源電圧Vccの供給を受
けて動作し、コイル10に誘起された信号電圧を二値化し
てデジタル出力Foutを生ずる二値化回路14が設けられ
る。For this reason, data carriers using electromagnetic induction coupling include:
For example, as shown in FIG. 8, the power supply circuit section 12 rectifies and smoothes the signal voltage induced in the coil 10 to generate its own DC power supply voltage, and operates by receiving the supply of the power supply voltage Vcc from the power supply circuit section 12. And a binarizing circuit 14 for binarizing a signal voltage induced in the coil 10 to generate a digital output Fout.

更に詳細に説明すると、電源回路部12は、コイル10の
両端の誘起電圧をタイオードD1,D2により全波整流して
コンデンサC1に充電して平滑し、電源電圧Vccを作り出
している。More specifically, the power supply circuit unit 12 generates a power supply voltage Vcc by full-wave rectifying the induced voltage at both ends of the coil 10 with the diodes D1 and D2, charging the capacitor C1, and smoothing the charge.

また二値化回路14は、例えばCMOS型のICが使用され、
電源電圧Vccの半分となるVcc/2を閾値電圧としてコイル
誘起電圧を矩形信号に二値化する。Further, for the binarization circuit 14, for example, a CMOS type IC is used,
The coil induced voltage is binarized into a rectangular signal using Vcc / 2, which is half the power supply voltage Vcc, as a threshold voltage.

［発明が解決しようとする課題］ しかしながら、このような従来の電磁誘導結合を用い
たインタフェース回路においては、第９図に示すよう
に、破線で示す磁束φの変化で誘起されて二値化回路14
に入力するａ点のコイル誘起電圧は、磁束の大小により
振幅が変化し、Vcc/2の閾値電圧で二値化した場合、磁
束が強い場合の出力波形Fout1と、弱い場合の出力波形F
out2ではオン時間t1とオフ時間t2で決まる周期Ｔ及びデ
ューティ比（t1/T）が変化してしまい、このような二値
化出力では安定したデータ処理を行うことができない問
題がある。[Problems to be Solved by the Invention] However, in such a conventional interface circuit using electromagnetic induction coupling, as shown in FIG. 9, a binary circuit is induced by a change in magnetic flux φ indicated by a broken line. 14
The amplitude of the coil induced voltage at the point a, which is input to the terminal a, changes depending on the magnitude of the magnetic flux. When the voltage is binarized by a threshold voltage of Vcc / 2, the output waveform Fout1 when the magnetic flux is strong and the output waveform F
In out2, the cycle T and the duty ratio (t1 / T) determined by the ON time t1 and the OFF time t2 change, and there is a problem that stable data processing cannot be performed with such a binarized output.

また、この種のインタフェース回路を使用するデータ
キャリアは、膨大な量の大量生産が予定されているた
め、電源回路部に使用するダイオード等の半導体素子
は、IC化した際のコストを低減するために必要最小限に
することが望まれる。In addition, since a huge amount of data carriers using this type of interface circuit are scheduled to be mass-produced, semiconductor elements such as diodes used in the power supply circuit section are designed to reduce the cost of ICs. It is desirable to minimize it to a minimum.

本発明は、このような従来の問題点に鑑みてなされた
もので、磁束の大小に関わらず常に二値化出力の周期及
びデューティ比を一定に保つことのでき且つ電源回路部
に専用の整流ダイオードを受けなくても済むようにした
電磁誘導結合を用いたインタフェース回路を提供するこ
とを目的とする。The present invention has been made in view of such a conventional problem, and can always keep the cycle and duty ratio of the binarized output constant regardless of the magnitude of the magnetic flux, and provide a rectifier dedicated to the power supply circuit unit. It is an object of the present invention to provide an interface circuit using electromagnetic inductive coupling that does not need to receive a diode.

［課題を解決するための手段］ この目的を達成するため本発明にあっては次のように
構成する。尚、実施例図面中の符号を併せて示す。[Means for Solving the Problems] In order to achieve this object, the present invention is configured as follows. The reference numerals in the drawings of the embodiments are also shown.

まず本発明は、電源誘導結合によりコイル10に誘起さ
れた交流信号電圧を整流して自己の直流電源電圧を作り
出す電源回路部12と、コイル誘起電圧を二値化する二値
化回路部14とを有する電磁誘導結合を用いたインタフェ
ース回路を対象とする。First, the present invention includes a power supply circuit unit 12 that rectifies an AC signal voltage induced in the coil 10 by power supply inductive coupling to create its own DC power supply voltage, a binarization circuit unit 14 that binarizes the coil induced voltage, and Interface circuit using electromagnetic inductive coupling having

このようなインタフェース回路として本願の第１発明
は、電源回路部12に、コイル（10）の両端に接続された
第１の整流素子（D1）及び第１のコンデンサ（C1）から
なる第１の直列体と、第１の整流素子（D1）に並列接続
された第２の整流素子（D2）及び第２のコンデンサ（C
2）からなる第２の直列体とを備え、第１のコンデンサC
1でレベルシフトされたコイル誘起電圧を電源電圧Vccの
半分の閾値電圧をもつ二値化回路部14に入力して二値化
する。As such an interface circuit, the first invention of the present application provides a power supply circuit unit 12 with a first rectifier (D1) and a first capacitor (C1) connected to both ends of a coil (10). A series body, a second rectifier element (D2) connected in parallel with the first rectifier element (D1), and a second capacitor (C
2) a second series body comprising:
The coil induced voltage level-shifted by 1 is input to a binarization circuit unit 14 having a threshold voltage that is half of the power supply voltage Vcc and binarized.

これに加えて第１発明は、二値化回路部14として電源
電圧の半分の閾値電圧VccをもつCMOS型の二値化回路部
を使用し、更に電源回路部14の第１及び第２の整流素子
D1,D2としてCMOS型の二値化回路部14に既に設けられて
いる入力保護用の一対のダイオードを使用したことを特
徴とする。In addition to this, the first invention uses a CMOS type binarization circuit unit having a threshold voltage Vcc which is half of the power supply voltage as the binarization circuit unit 14, and further includes the first and second power supply circuit units 14. Rectifier
It is characterized in that a pair of diodes for input protection already provided in the CMOS-type binarization circuit section 14 are used as D1 and D2.

また本願の第２発明としてのインタフェース回路にあ
っては、電源回路部12に、第１のコンデンサC1と第２の
コンデンサC2を直列接続した倍電圧平滑回路16と、コイ
ル10の正極性の半サイクルの誘起電圧を整流して第１の
コンデンサC1を充電する第１の整流素子D1と、コイル10
の負性の半サイクルの誘起電圧を整流して第２のコンデ
ンサC2を充電する第２の整流素子D2とを設け、第２のコ
ンデンサC2でレベルシフトされたコイル誘起電圧を第１
と第２の整流素子D1,D2の接続点から取出して電源電圧
の半分の閾値電圧をもつ二値化回路部14で二値化するこ
とを特徴とする。Further, in the interface circuit according to the second invention of the present application, the power supply circuit section 12 includes a voltage doubler smoothing circuit 16 in which a first capacitor C1 and a second capacitor C2 are connected in series, and a positive half of the coil 10. A first rectifying element D1 for rectifying the cycle induced voltage and charging the first capacitor C1, and a coil 10
A second rectifying element D2 for rectifying the induced voltage of the negative half cycle of the second capacitor C2 to charge the second capacitor C2, and converting the coil induced voltage level-shifted by the second capacitor C2 to the first voltage.
And binarized by a binarizing circuit section 14 having a threshold voltage which is half of the power supply voltage.

これに加えて第２発明は第１発明と同様、二値化回路
部14として電源電圧の半分の閾値電圧VccをもつCMOS型
の二値化回路部を使用し、更に電源回路部14の第１及び
第２の整流素子D1,D2としてCMOS型の二値化回路部14に
既に設けられている入力保護用又は出力保護用の一対の
ダイオードを使用したことを特徴とする。In addition to the above, the second invention uses a CMOS type binarization circuit having a threshold voltage Vcc which is half of the power supply voltage as the binarization circuit 14, similarly to the first invention. The first and second rectifying elements D1 and D2 are characterized by using a pair of diodes for input protection or output protection which are already provided in the CMOS type binarization circuit unit 14.

更に第１発明及び第２発明のインタフェース回路に於
いて、電源回路部12及び二値化回路部14を、リーダラタ
イタの間の電磁誘導結合によりデータ書込み又は読出し
を受けるデータキャリアに組込んだことを特徴とする。Further, in the interface circuits of the first and second inventions, it is preferable that the power supply circuit section 12 and the binarization circuit section 14 are incorporated in a data carrier which receives or writes data by electromagnetic induction coupling between reader / writers. Features.

［作用］ このような構成を備えた本発明による電磁誘導結合を
用いたインタフェース回路によれば、コイルに作用する
磁束の強さが変って誘起電圧の振幅が変化しても、誘起
電圧を電源電圧の半分となるVcc/2だけアップするレベ
ルシフトを行っていることで、誘起電圧のゼロクロスレ
ベルを二値化回路の閾値レベルに一致させることがで
き、従って、誘起電圧の振幅が磁束に応じて変動して
も、常に一定の周期とデューティ比で二値化することが
できる。[Operation] According to the interface circuit using the electromagnetic induction coupling according to the present invention having such a configuration, even if the strength of the magnetic flux acting on the coil changes and the amplitude of the induced voltage changes, the induced voltage is controlled by the power supply. By performing a level shift that increases by Vcc / 2, which is half of the voltage, the zero-cross level of the induced voltage can be made to match the threshold level of the binarization circuit, so that the amplitude of the induced voltage depends on the magnetic flux. Even if it fluctuates, binarization can always be performed with a constant cycle and duty ratio.

また電源回路部の２つの整流素子は、CMOS型二値化回
路にすでに使用されている入力保護用又は出力保護用の
一対のダイオードを使用するため、IC化する際に整流回
路に２つの整流タイオードを形成する必要がなく、電源
回路部は、２つのコンデンサのみで済むため、電源回路
部のIC可によるコストを大幅に低減することができ、経
済的メリットは極めて大きい。The two rectifying elements in the power supply circuit use a pair of diodes for input protection or output protection that are already used in the CMOS type binarization circuit. Since there is no need to form a diode and the power supply circuit section requires only two capacitors, the cost of the power supply circuit section due to the IC can be greatly reduced, and the economical advantage is extremely large.

［実施例］ 第１図は本発明の一実施例を示した実施例回路図であ
り、本願の第１発明に対応する。Embodiment FIG. 1 is a circuit diagram of an embodiment showing an embodiment of the present invention, and corresponds to the first invention of the present application.

第１図において、10はコイルであり、コア18に巻き回
されている。コア18としては円盤状の部材の一方の面に
開口して環状溝を設けたポットタイプのものが使用され
る。コイル10には、例えばリーダ・ライタ側に設けられ
たコア10に巻かれたコイルへの周波数信号の通電により
発生した磁束を受けて信号電圧を誘起する。In FIG. 1, reference numeral 10 denotes a coil, which is wound around a core 18. As the core 18, a pot-type core having an annular groove formed on one surface of a disk-shaped member is used. For example, the coil 10 receives a magnetic flux generated by applying a frequency signal to a coil wound around the core 10 provided on the reader / writer side to induce a signal voltage.

コイル10に続いては電源回路部12が設けられる。電源
回路部12には第１のコンデンサC1と第２のコンデンサC2
のみが設けられており、コイル10に誘起された所定周波
数の電圧を整流するためのダイオードは設けられていな
い。電源回路部12に使用される整流のダイオードはCMOS
型二値化回路部14に内蔵されている入力保護用の一対の
ダイオードを使用する。The power supply circuit section 12 is provided after the coil 10. The power supply circuit section 12 includes a first capacitor C1 and a second capacitor C2.
And a diode for rectifying a voltage of a predetermined frequency induced in the coil 10 is not provided. The rectification diode used for the power supply circuit section 12 is CMOS
A pair of diodes for input protection, which are built in the pattern binarization circuit section 14, are used.

第２図は第１図のCMOS二値化路部14の等価回路を示し
た回路図である。FIG. 2 is a circuit diagram showing an equivalent circuit of the CMOS binarization path section 14 of FIG.

第２図において、CMOS型二値化回路部14の入力段に設
けられたFET24,26に対しては、それぞれ保護用のダイオ
ードD1,D2が設けられており、入力電圧Vinに対し電源電
圧の1/2をスレッショルド、即ち閾値とした二値化を内
部ロジック28を通じて行ない、二値化出力Foutを生ず
る。In FIG. 2, protection diodes D1 and D2 are provided for the FETs 24 and 26 provided at the input stage of the CMOS type binarization circuit unit 14, respectively. The binarization with 1/2 as the threshold, that is, the threshold, is performed through the internal logic 28 to generate a binarized output Fout.

このようなCMOS型二値化回路部14につき本発明にあっ
ては、入力段に設けられた保護用のダイオードD1,D2を
第１図の電源回路部12の整流のダイオードとして使用す
る。In the present invention, such a CMOS type binarization circuit section 14 uses the protection diodes D1 and D2 provided in the input stage as rectification diodes of the power supply circuit section 12 in FIG.

第３図は第１図の実施例を第２図に示したCMOS型二値
化回路部14に内蔵した保護用のダイオードD1,D2と共に
示した実施例回路図である。この第３図の実施例回路図
における電源回路部12を取り出すと第４図に示すように
なる。第４図の電源回路部14の等価回路にあっては、コ
イル10の端子20に第１のコンデンサC1を介して第２の整
流素子としてのダイオードD2のアノードを接続してい
る。ダイオードD2のカソード側には整流用として第２の
コンデンサC2が接続される。またコイル10の他方の端子
22にアノードを接続し、カソードをダイオードD2とコン
デンサC1の接続点ｂに接続した第１の整流素子としての
ダイオードD1が設けられている。FIG. 3 is a circuit diagram showing the embodiment of FIG. 1 together with protection diodes D1 and D2 built in the CMOS type binarization circuit section 14 shown in FIG. When the power supply circuit section 12 in the circuit diagram of the embodiment of FIG. 3 is taken out, it becomes as shown in FIG. 4, an anode of a diode D2 as a second rectifier is connected to a terminal 20 of the coil 10 via a first capacitor C1. A second capacitor C2 is connected to the cathode side of the diode D2 for rectification. The other terminal of the coil 10
An anode is connected to 22 and a diode D1 is provided as a first rectifying element having a cathode connected to a connection point b between the diode D2 and the capacitor C1.

CMOS二値化回路部14に対する入力電圧はコイル10の誘
起電圧がコンデンサC1を介してｂ点の電圧として入力さ
れる。動作状態において、コンデンサC2はコンデンサC1
に充電される電源電圧Vccの半分のVcc/2に端子22側を
（＋）とする半サイクルで充電されており、従って、ｂ
点からの入力電圧Vinはコイル10の端子20,22からの誘起
電圧をコンデンサC2の充電電圧Vcc/2でレベルアップし
た信号電圧となる。As an input voltage to the CMOS binarization circuit section 14, an induced voltage of the coil 10 is input as a voltage at the point b via the capacitor C1. In the operating state, the capacitor C2 is connected to the capacitor C1.
Is charged to Vcc / 2, which is half of the power supply voltage Vcc, in a half cycle with the terminal 22 side being (+).
The input voltage Vin from the point becomes a signal voltage obtained by raising the induced voltage from the terminals 20 and 22 of the coil 10 by the charging voltage Vcc / 2 of the capacitor C2.

次に第４図の等価回路を対象として第１図の実施例の
動作を第5A,5B図の信号波形図を参照して説明する。Next, the operation of the embodiment of FIG. 1 will be described with reference to the signal waveform diagrams of FIGS. 5A and 5B for the equivalent circuit of FIG.

第5A,5B図は（ａ）に磁束φの変化に対する磁束が充
分なときの信号電圧30と磁束が少ない場合の信号電圧32
を示し、同図（ｂ）にコンデンサC2によりレベルアップ
されたCMOS型二値化回路部14に対する入力電圧Vin、即
ちｂ点の電圧を示し、また同図（ｃ）にCMOS型二値化回
路部14の出力Foutを示し、更に同図（ｄ）に電源電圧Vc
cを示している。FIGS. 5A and 5B show (a) a signal voltage 30 when the magnetic flux is sufficient for a change in the magnetic flux φ and a signal voltage 32 when the magnetic flux is small.
FIG. 4B shows the input voltage Vin to the CMOS type binarization circuit section 14 which has been leveled up by the capacitor C2, that is, the voltage at the point b, and FIG. 3C shows the CMOS type binarization circuit. The output Fout of the unit 14 is shown, and FIG.
c is shown.

第４図において、コイル10に外部から磁束が作用する
と磁束の強さに応じた信号電圧をａ点に第5A,5B図
（ａ）に示すように誘起する。このコイル10の信号電圧
はダイオードD1,D2で整流され、コンデンサC2に充電さ
れ電源電圧Vccが作り出される。ダイオードD1,D2により
コンデンサC2に整流出力を充電する際に、コンデンサC1
は電源電圧Vccの半分のVcc/2に充電され、従ってコンデ
ンサC1を介してｂ点からCMOS型二値化回路部14に入力さ
れる信号電圧Vinは、第5A,5B図（ｂ）に示すように同図
（ａ）の信号電圧をVcc/2だけレベルアップした信号電
圧となる。In FIG. 4, when a magnetic flux acts on the coil 10 from the outside, a signal voltage corresponding to the strength of the magnetic flux is induced at a point a as shown in FIGS. 5A and 5B (a). The signal voltage of the coil 10 is rectified by the diodes D1 and D2 and charged in the capacitor C2 to generate the power supply voltage Vcc. When charging the rectified output to the capacitor C2 by the diodes D1 and D2, the capacitor C1
Is charged to Vcc / 2, which is half of the power supply voltage Vcc. Therefore, the signal voltage Vin input from the point b to the CMOS type binarization circuit section 14 via the capacitor C1 is shown in FIGS. 5A and 5B (b). Thus, the signal voltage shown in FIG. 7A is increased by Vcc / 2.

このようなｂ点の信号電圧Vinの入力に対し、CMOS型
二値化回路部14は電源電圧Vccの半分となる閾値Vcc/2を
もっており、第5A,5B図（ｂ）に示すように閾値を信号
電圧が越えるとＨレベル出力を生じ、閾値を下回るとＬ
レベル出力となり、同図（ｃ）に示す二値化出力Foutを
生ずる。この結果、CMOS型二値化回路部14は第5A,5B図
（ａ）の信号波形におけるゼロクロスポイントを検出し
て二値化したこととなり、ゼロクロスポイントは磁束φ
により信号電圧の振幅が変化しても常に一定であるた
め、二値化出力Foutのオン時間t1及びオフ時間t2は一定
となり、オン時間t1にオフ時間t2を加えた周期Ｔ及びデ
ューティ比は磁束の変化に影響されず常に一定に保つこ
とができる。In response to the input of the signal voltage Vin at the point b, the CMOS type binarization circuit unit 14 has a threshold value Vcc / 2 that is half of the power supply voltage Vcc, and as shown in FIGS. 5A and 5B (b). , An H-level output is generated when the signal voltage exceeds,
It becomes a level output, and generates a binarized output Fout shown in FIG. As a result, the CMOS type binarization circuit section 14 detects the zero cross point in the signal waveforms of FIGS. 5A and 5B (a) and binarizes the signal, and the zero cross point corresponds to the magnetic flux φ.
Therefore, the on-time t1 and off-time t2 of the binarized output Fout are constant even if the amplitude of the signal voltage changes, and the period T and duty ratio obtained by adding the off-time t2 to the on-time t1 are the magnetic flux. Can be always kept constant without being affected by the change of.

また本発明にあっては、第８図の従来回路におけるコ
イルのように中間タップを必要としないことから、コイ
ルの巻数を半分に減らすことができる。コイル10の巻数
を減らすことができるとコイル10のもつ浮遊容量を低減
でき、これによってコイル10の周波数特性を拡げること
ができ、電磁誘導結合による誘起された信号電圧の波形
歪み及び損失を低減することができる。Further, in the present invention, since the intermediate tap is not required unlike the coil in the conventional circuit shown in FIG. 8, the number of turns of the coil can be reduced to half. If the number of turns of the coil 10 can be reduced, the stray capacitance of the coil 10 can be reduced, whereby the frequency characteristics of the coil 10 can be expanded, and the waveform distortion and loss of the signal voltage induced by the electromagnetic induction coupling can be reduced. be able to.

尚、上記の実施例にあっては、CMOS型二値化回路部14
の入力段に設けられた保護用のダイオードD1,D2を電源
回路部12の整流ダイオードに使用しているが、保護ダイ
オード以外にIC基板としてのサブストレートに対するPN
接合または出力保護用ダイオードを整流ダイオードとし
て使用するようにしても良い。In the above embodiment, the CMOS type binarization circuit unit 14
The protection diodes D1 and D2 provided in the input stage are used as the rectifier diodes of the power supply circuit unit 12.
A junction or output protection diode may be used as the rectifier diode.

第６図は本発明の第２実施例を示した実施例回路図で
あり、本願の第２発明に対応し倍電圧全波整流による電
源回路部を設けたことを特徴とする。FIG. 6 is a circuit diagram of an embodiment showing a second embodiment of the present invention, which is characterized in that a power supply circuit section by voltage doubler full-wave rectification is provided corresponding to the second embodiment of the present invention.

第６図において、電源回路部12には第１のコンデンサ
C1と第２のコンデンサC2を直列接続した倍電圧平滑回路
16が設けられている。倍電圧平滑回路16に対しては、第
７図の等価回路から明らかなように、CMOS型二値化回路
部14の保護ダイオードを使用したダイオードD1,D2によ
るコイル10の誘起電圧の整流出力が充電される。即ち、
コイル10の端子20側をプラスとする正極性の半サイクル
でダイオードD1で整流された整流出力でコンデンサC1を
充電し、コイル10の端子22側をプラスとする逆極性の半
サイクルの誘起電圧を整流したダイオードD2の整流出力
でコンデンサC2を充電する。この結果、コンデンサC1と
コンデンサC2の充電電圧を加えた倍電圧が電源電圧Vcc
として出力される。In FIG. 6, a first capacitor is provided in the power supply circuit section 12.
Voltage doubler smoothing circuit with C1 and second capacitor C2 connected in series
16 are provided. As is apparent from the equivalent circuit of FIG. 7, the rectified output of the induced voltage of the coil 10 by the diodes D1 and D2 using the protection diodes of the CMOS type binarization circuit unit 14 is supplied to the voltage doubler circuit 16 as shown in FIG. Charged. That is,
The capacitor C1 is charged with the rectified output rectified by the diode D1 in the positive half cycle in which the terminal 20 side of the coil 10 is positive, and the induced voltage of the reverse polarity half cycle in which the terminal 22 side of the coil 10 is positive. The capacitor C2 is charged by the rectified output of the rectified diode D2. As a result, the doubled voltage obtained by adding the charging voltages of the capacitors C1 and C2 becomes the power supply voltage Vcc.
Is output as

CMOS型二値化回路部14に対する入力電圧Vinはコイル1
0の端子20から取り出される。この端子20の電圧はダイ
オードD2を介してコンデンサC2に充電された電源電圧Vc
cの半分となるVcc/2だけレベルアップした電圧となり、
従って第１図の実施例と同様、第5A,5B図の信号波形に
示すようにCMOS型二値化回路部14において、コイル10に
生じた信号電圧のゼロクロスポイントを検出して二値化
する作用が得られ、磁束が変わっても常に周期が一定で
デューティ比の変わらない安定した二値化出力Foutを得
ることができる。The input voltage Vin to the CMOS type binarization circuit unit 14 is coil 1
It is taken out from the terminal 20 of 0. The voltage at this terminal 20 is the power supply voltage Vc charged in the capacitor C2 via the diode D2.
It becomes the voltage leveled up by Vcc / 2 which is half of c,
Therefore, as in the embodiment of FIG. 1, the CMOS type binarization circuit section 14 detects the zero cross point of the signal voltage generated in the coil 10 and binarizes the same as shown in the signal waveforms of FIGS. 5A and 5B. As a result, even if the magnetic flux changes, a stable binarized output Fout having a constant cycle and a constant duty ratio can be obtained.

また、第6,7図の実施例にあっては、コイル10の正負
の誘起電圧に対し常にコンデンサC1,C2のいずれか一方
が必ず充電状態にあるため、整流電圧のリプル電圧をよ
り一層小さくできる作用も得られる。In the embodiment of FIGS. 6 and 7, one of the capacitors C1 and C2 is always in a charged state with respect to the positive and negative induced voltages of the coil 10, so that the ripple voltage of the rectified voltage is further reduced. A possible function is also obtained.

また、上記の実施例はデータキャリアのインタフェー
ス回路を例にとるものであったが、本発明はこれに限定
されず、適宜の電磁誘導結合に用いられるインタフェー
ス回路にそのまま適用できる。Further, although the above-described embodiment takes an example of an interface circuit of a data carrier, the present invention is not limited to this, and can be applied to an interface circuit used for an appropriate electromagnetic induction coupling.

［発明の効果］ 以上説明してきたように本発明によれば、コイルに対
する磁束が変わって誘起電圧の振幅が変化しても周期及
びデューティ比が常に一定の二値化出力を安定的に得る
ことができ、電磁誘導結合を用いたデータキャリア等に
おけるデータ処理の安定性の信頼性を大幅に向上でき
る。[Effects of the Invention] As described above, according to the present invention, even when the magnetic flux to the coil changes and the amplitude of the induced voltage changes, it is possible to stably obtain a binarized output whose cycle and duty ratio are always constant. Thus, the reliability of the stability of data processing in a data carrier or the like using electromagnetic induction coupling can be greatly improved.

また、電源回路部に使用する２つの整流用のダイオー
ドとしてCMOS型二値化回路部の入力段に設けられた保護
用又は出力保護用のダイオードを使用しているため、IC
化を行なう際に電源回路部に専用の整流ダイオードを形
成する必要がなく、電源回路部は２つのコンデンサとい
う簡単な素子構成で済み、これによって大規模な量産が
要請されるデータキャリアのトータル的なコストを大幅
に低減することができ、その経済的効果は極めて大き
い。In addition, the two diodes for rectification used in the power supply circuit use the protection or output protection diodes provided at the input stage of the CMOS type binarization circuit.
It is not necessary to form a dedicated rectifier diode in the power supply circuit part when performing the conversion, and the power supply circuit part has only a simple element configuration of two capacitors, which makes it possible to use a large-scale mass production of a data carrier. Cost can be greatly reduced, and the economic effect is extremely large.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の実施例回路図； 第２図は第１図のCMOS型二値化回路の等価回路図； 第３図は第１図の実施例を二値化回路の保護ダイオード
と共に示した実施例回路図； 第４図は第３図の電源回路部を取出して示した回路図； 第5A,5B図は第１〜４図の実施例の信号波形図： 第６図は本発明の他の実施例回路図； 第７図は第６図の電源回路部を取出して示した回路図； 第８図は従来技術の回路図； 第９図は従来回路の信号波形図である。 ［符号の説明］ 10:コイル 12:電源回路部 14:CMOS型二値化回路部 16:倍電圧平滑回路 18:コア 20,22:コイルの端子 D1:タイオード（第１の整流素子） D2:タイオード（第２の整流素子） C1:第１のコンデンサ C2:第２のコンデンサFIG. 1 is a circuit diagram of an embodiment of the present invention; FIG. 2 is an equivalent circuit diagram of the CMOS type binarization circuit of FIG. 1; FIG. 3 is a circuit diagram of the embodiment of FIG. FIG. 4 is a circuit diagram showing the power supply circuit section of FIG. 3 taken out; FIGS. 5A and 5B are signal waveform diagrams of the embodiment of FIGS. 1 to 4; FIG. FIG. 7 is a circuit diagram showing the power supply circuit section of FIG. 6 taken out; FIG. 8 is a circuit diagram of the prior art; FIG. 9 is a signal waveform diagram of the conventional circuit. . [Explanation of Signs] 10: Coil 12: Power supply circuit section 14: CMOS type binarization circuit section 16: Voltage doubler smoothing circuit 18: Core 20, 22: Terminal of coil D1: Tiode (first rectifying element) D2: Tiode (second rectifier) C1: First capacitor C2: Second capacitor

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】電磁誘導結合によりコイル（10）に誘起さ
れた所望周波数の信号電圧を整流して自己の直流電源電
圧を作り出す電源回路部（12）と、前記コイル誘起電圧
を二値化する二値化回路部（14）とを有する電磁誘導結
合を用いたインタフェース回路に於いて、 前記電源回路部（12）に、 前記コイル（10）の両端に接続された第１の整流素子
（D1）及び第１のコンデンサ（C1）からなる第１の直列
体と、 該第１の整流素子（D1）に並列接続された第２の整流素
子（D2）及び第２のコンデンサ（C2）からなる第２の直
列体と、 を備え、 前記二値化回路部（14）として前記電源電圧の半分の閾
値電圧（Vcc）をもつCMOS型の二値化回路を使用し、 更に前記電源回路部（12）の第１及び第２の整流素子
（D1,D2）として前記CMOS型の二値化回路（14）に設け
られた入力保護用又は出力保護用の一対のダイオードを
使用したことを特徴とする電磁誘導結合を用いたインタ
フェース回路。1. A power supply circuit section (12) for rectifying a signal voltage of a desired frequency induced in a coil (10) by electromagnetic induction coupling to generate its own DC power supply voltage, and binarizing the coil induced voltage. In an interface circuit using electromagnetic induction coupling having a binarization circuit section (14), a first rectifier element (D1) connected to both ends of the coil (10) is connected to the power supply circuit section (12). ) And a first capacitor (C1), and a second series rectifier (D2) and a second capacitor (C2) connected in parallel with the first rectifier (D1). A CMOS type binarization circuit having a half threshold voltage (Vcc) of the power supply voltage as the binarization circuit section (14); and a power supply circuit section (14). 12) The CMOS type binarization circuit (14) is provided as the first and second rectifiers (D1, D2). Interface circuit using electromagnetic induction coupling, characterized in that using a pair of diodes of the input protection or output protection. 【請求項２】電磁誘導結合によりコイル（10）に誘起さ
れた所望周波数の信号電圧を整流して自己の直流電圧を
作り出す電源回路部（12）と、前記コイル誘起電圧を二
値化する二値化回路部（14）とを有する電磁誘導結合を
用いたインタフェース回路に於いて、 前記電源回路部（12）に、 第１のコンデンサ（C1）と第２のコンデンサ（C2）を直
列接続した倍電圧平滑回路（16）と、 前記コイル（10）の正極性の半サイクルの誘起電圧を整
流して前記第１のコンデンサ（C1）を充電する第１の整
流素子（D1）と、 前記コイル（10）の負性の半サイクルの誘起電圧を整流
して前記第２のコンデンサ（C2）を充電する第２の整流
素子（D2）、 を設け、 前記二値化回路部（14）として前記電源電圧の半分の閾
値電圧（Vcc/2）をもつCMOS型の二値化回路部を使用
し、 更に前記電源回路部（12）の第１及び第２の整流素子
（D1,D2）として前記CMOS型の二値化回路部（14）に設
けられた入力保護用又は出力保護用の一対のダイオード
を使用したことを特徴とする電磁誘導結合を用いたイン
タフェース回路。2. A power supply circuit section (12) for rectifying a signal voltage of a desired frequency induced in a coil (10) by electromagnetic induction coupling to generate its own DC voltage, and a binary circuit for binarizing the coil induced voltage. In an interface circuit using an electromagnetic induction coupling having a value circuit section (14), a first capacitor (C1) and a second capacitor (C2) are connected in series to the power supply circuit section (12). A voltage doubler circuit (16), a first rectifying element (D1) for rectifying an induced voltage of a positive half cycle of the coil (10) to charge the first capacitor (C1), and the coil A second rectifying element (D2) for rectifying the induced voltage of the negative half cycle of (10) and charging the second capacitor (C2); Uses CMOS type binarization circuit with half the power supply voltage threshold voltage (Vcc / 2) Further, a pair of input protection or output protection provided in the CMOS type binarization circuit section (14) as the first and second rectifying elements (D1, D2) of the power supply circuit section (12). An interface circuit using electromagnetic induction coupling, characterized by using a diode of (1). 【請求項３】請求項１又は請求項２記載の電磁誘導結合
を用いたインタフェース回路に於いて、 前記電源回路部（12）及び二値化回路部（14）を、リー
ダ・ライタとの間の電磁誘導結合によりデータ書込み又
は読出しを受けるデータキャリアに組込んだことを特徴
とする電磁誘導結合を用いたインタフェース回路。3. An interface circuit using electromagnetic induction coupling according to claim 1, wherein the power supply circuit section (12) and the binarization circuit section (14) are connected to a reader / writer. An interface circuit using an electromagnetic induction coupling, wherein the interface circuit is incorporated in a data carrier that receives data writing or reading by the electromagnetic induction coupling.