JP2702595B2 - Impurity diffusion layer - Google Patents
Impurity diffusion layerInfo
- Publication number
- JP2702595B2 JP2702595B2 JP2214047A JP21404790A JP2702595B2 JP 2702595 B2 JP2702595 B2 JP 2702595B2 JP 2214047 A JP2214047 A JP 2214047A JP 21404790 A JP21404790 A JP 21404790A JP 2702595 B2 JP2702595 B2 JP 2702595B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- type
- silicon
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) この発明は、シリコン基板に形成される不純物拡散層
に関するものである。Description: TECHNICAL FIELD The present invention relates to an impurity diffusion layer formed on a silicon substrate.
(従来の技術) 文献(ジャーナル オブ アプライド フィジックス
(J.Appl.Phys.66(2),15,July1989,p.531)には、シ
リコンウエハ上にシリコン窒化膜を所定形状に形成し、
このシリコンウエハのシリコン窒化膜が形成されていな
い部分を酸化して素子分離のための厚い酸化膜を形成す
ると、シリコンウエハのシリコン窒化膜と接した部分特
にシリコン窒化膜の端部分と接した部分に転移欠陥が発
生することが報告されている。(Prior art) In the literature (Journal of Applied Physics (J. Appl. Phys. 66 (2), 15, July 1989, p. 531)), a silicon nitride film is formed in a predetermined shape on a silicon wafer.
If a thick oxide film for element isolation is formed by oxidizing a portion of the silicon wafer where the silicon nitride film is not formed, a portion of the silicon wafer in contact with the silicon nitride film, particularly a portion in contact with an end portion of the silicon nitride film It has been reported that a dislocation defect is generated in the steel.
さらに、上記転位欠陥の発生具合は、シリコン窒化膜
のストレス、シリコンウエハ表面のn型或いはp型不純
物(以下、不純物)の種類及びその濃度、シリコン/シ
リコン窒化膜構造体に加えられる熱処理温度に依存する
ことが報告され、このうち不純物の種類及び濃度に大き
く依存することが報告されている。Further, the degree of occurrence of the dislocation defects depends on the stress of the silicon nitride film, the type and concentration of n-type or p-type impurities (hereinafter, impurities) on the silicon wafer surface, and the heat treatment temperature applied to the silicon / silicon nitride film structure. It is reported that the temperature depends on the type and concentration of impurities.
上記転位欠陥の発生具合が不純物の種類及び濃度に依
存する理由は、不純物がシリコン結晶中で四面体配置を
したとき不純物の原子半径がシリコンと異なるためシリ
コン結晶格子を歪ませるためとしている。つまり、不純
物の種類の違いによる原子半径の差やその不順物の濃度
により、シリコン結晶格子を歪ませる程度が変わり、こ
のため転位欠陥の量が変るとしている。The reason why the occurrence of the dislocation defect depends on the type and concentration of the impurity is that when the impurity is arranged in a tetrahedral shape in the silicon crystal, the atomic radius of the impurity is different from that of silicon, so that the silicon crystal lattice is distorted. That is, the degree to which the silicon crystal lattice is distorted changes depending on the difference in the atomic radius due to the difference in the type of the impurity and the concentration of the impurity, and the amount of dislocation defects changes.
さらに、上記文献には、具体例として不純物が砒素
(As)の場合とボロン(B)の場合の転位欠陥の発生具
合の比較結果が報告されている。Further, in the above-mentioned document, as a specific example, the results of comparison of the occurrence of dislocation defects when the impurity is arsenic (As) and when the impurity is boron (B) are reported.
Asのドーズ量1×1016/cm2のシリコンウエハに膜厚45
0Åの酸化膜を形成し、さらに膜厚3000Åのシリコン窒
化膜を形成し、シリコン窒化膜と酸化膜を同時にパター
ニングした構造体を1000℃の温度で熱処理した場合、転
位欠陥はごくわずかしか生じないという。As dose of 1 × 10 16 / cm 2 on silicon wafer 45
When a 0 し た oxide film is formed, a 3,000 膜厚 silicon nitride film is further formed, and a structure obtained by simultaneously patterning the silicon nitride film and the oxide film is heat-treated at a temperature of 1000 ° C., very few dislocation defects occur. That.
これに対し、不純物がBの場合は、シリコン窒化膜及
び酸化膜の膜厚並びに熱処理条件をAsの場合と同じにし
た場合、Bのドーズ量が3×1013程度でも非常に多くの
転位欠陥が生じてしまうという。On the other hand, when the impurity is B, if the thickness of the silicon nitride film and the oxide film and the heat treatment conditions are the same as those of the case of As, even if the dose amount of B is about 3 × 10 13 , very many dislocation defects will occur. Is said to occur.
そして、Asを用いた場合に転位欠陥が少いのは、Asの
原子半径1.25Åでありシリコンの原子半径1.17Åとほぼ
同じためAsがシリコンと四面体配位してもシリコン結晶
格子を歪ませにくいためであるという。これに対しBを
用いた場合、Bの原子半径が0.88Åでありシリコンのそ
れよりかなり小さいためシリコン結晶格子を縮む方向に
歪ませる。このため、転位欠陥が生じ易くなるという。When As is used, the number of dislocation defects is small because the atomic radius of As is 1.25Å, which is almost the same as the atomic radius of silicon 1.17Å. It is said that it is not easy. On the other hand, when B is used, the atomic radius of B is 0.88 °, which is considerably smaller than that of silicon, so that the silicon crystal lattice is distorted in the direction of contraction. For this reason, dislocation defects are likely to occur.
(発明が解決しようとする課題) 上述したような、n型又はp型不純物拡散層での不純
物によって誘起されるシリコン結晶格子の歪み(以下、
不純物誘起歪みと略称する。)に起因する転位欠陥は、
シリコン窒化膜及び不純物拡散層で構成される系におい
てのみ生じる訳ではなく、例えばシリコン半導体で多用
されている高濃度不純物拡散層とこの高濃度不純物拡散
層に接続される配線とで構成される系でも、配線材料が
高いストレスを有する材料である場合には発生すること
が予測される。(Problems to be Solved by the Invention) As described above, the distortion of the silicon crystal lattice induced by impurities in the n-type or p-type impurity diffusion layer (hereinafter, referred to as “strain”)
Abbreviated as impurity-induced strain. ) Due to dislocation defects
This does not occur only in a system composed of a silicon nitride film and an impurity diffusion layer. For example, a system composed of a high-concentration impurity diffusion layer frequently used in a silicon semiconductor and a wiring connected to the high-concentration impurity diffusion layer However, this is expected to occur when the wiring material is a material having high stress.
但し、現在のところは、不純物拡散層と配線との接合
部で不純物誘起歪みに起因すると思われる転位欠陥の発
生およびこれによる不良が指摘されたことはない。However, at present, no occurrence of a dislocation defect, which is considered to be caused by impurity-induced strain, at the junction between the impurity diffusion layer and the wiring and no defect due to the dislocation defect have been pointed out.
その理由は、現在使用されている配線がアルミニウム
合金によって構成されているため、 …シリコン基板に作用するストレスは小さく、 …アルミニウムの融点の関係上配線形成後の熱処理
(配線と不純物拡散層との接続を良好にするための熱処
理)温度は500℃未満であり、転位欠陥が生じにくかっ
たことにある。The reason for this is that because the wiring currently used is made of an aluminum alloy, the stress acting on the silicon substrate is small, and because of the melting point of aluminum, the heat treatment after the formation of the wiring (between the wiring and the impurity diffusion layer) The heat treatment for improving the connection) temperature was less than 500 ° C., and dislocation defects were hardly generated.
また、不純物拡散層の表面近傍で不純物誘起歪みに起
因する転位欠陥がたとえ発生していたとしても、高濃度
不純物拡散層の拡散深さが深かったために転位欠陥の影
響はp−n接合部にまでは及ばず、この転位欠陥がp−
n接合の逆方向バイアス時のリーク電流増加等の電気特
性の劣化の原因にならなかったことにある。Even if a dislocation defect due to impurity-induced strain occurs near the surface of the impurity diffusion layer, the effect of the dislocation defect is limited to the pn junction due to the deep diffusion depth of the high-concentration impurity diffusion layer. This dislocation defect does not reach p-
That is, it did not cause deterioration of electrical characteristics such as an increase in leakage current at the time of reverse bias of the n-junction.
しかし、今後、半導体素子の微細化がますます進んだ
場合、比例縮小の原則から高濃度不純物拡散層の拡散深
さは浅くされ、またシンターによるアルミニウムのシリ
コン基板への侵入を防止するためにアルミニウム配線と
不純物拡散層との間にバリヤメタルが用いられるように
なることが予想されることから、500℃未満の熱処理に
おいてもバリヤメタルのストレスにより転位欠陥が生じ
易くなる。また、この転位欠陥は浅い高濃度不純物拡散
層のp+/n接合(n+/p接合)に影響しこれら接合の逆方向
バイアス時のリーク電流発生の原因になる。However, in the future, as the miniaturization of semiconductor elements further advances, the diffusion depth of the high-concentration impurity diffusion layer will be reduced due to the principle of proportional reduction, and aluminum will be required to prevent aluminum from entering the silicon substrate by sintering. Since it is expected that a barrier metal will be used between the wiring and the impurity diffusion layer, dislocation defects are likely to occur due to the stress of the barrier metal even in a heat treatment at less than 500 ° C. In addition, the dislocation defects affect the p + / n junctions (n + / p junctions) of the shallow high-concentration impurity diffusion layer and cause a leakage current when these junctions are reverse biased.
この発明はこのような点に鑑みなされたものであり、
従ってこの発明の目的は、将来予測される不純物拡散層
と配線との接合部での不純物誘起歪みによる転位欠陥の
発生を防止出来る構造を有する不純物拡散層を提供する
ことにある。The present invention has been made in view of such a point,
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an impurity diffusion layer having a structure capable of preventing occurrence of dislocation defects due to impurity-induced strain at a junction between an impurity diffusion layer and a wiring which is expected in the future.
(課題を解決するための手段) この目的の達成を図るため、この発明によれば、シリ
コン基板に形成されるn型又はp型の不純物拡散層にお
いて、 n型又はp型の不純物拡散層中に、ゲルマニウム(G
e)を用いて形成した第2の不純物拡散層を、n型又は
p型の不純物拡散層の拡散深さより浅い深さで、かつ、
下記(1)式で示される表面濃度で設けて成ることを特
徴とする。ただし、(1)式中のβsolはn型又はp型
の不純物元素によるシリコンの格子収縮係数(cm3/ato
m)であり、下記(2)式で与えられる。また、(1)
式中のβGeはゲルマニウムによるシリコンの格子収縮係
数(cm3/atom)であり、下記(3)式で与えられる。こ
こで(2)式および(3)式中のrsiはシリコンの原子
半径、Nはシリコン結晶の密度である。また、(2)式
中のrsolはn型又はP型不純物元素の原子半径である。
また、(3)式中のrGeはゲルマニウムの原子半径であ
る。。(Means for Solving the Problems) In order to achieve this object, according to the present invention, in an n-type or p-type impurity diffusion layer formed on a silicon substrate, And germanium (G
e) forming the second impurity diffusion layer formed using the method (e) at a depth shallower than the diffusion depth of the n-type or p-type impurity diffusion layer, and
It is characterized by being provided with a surface concentration represented by the following formula (1). Here, β sol in the equation (1) is a lattice contraction coefficient of silicon (cm 3 / atom) due to an n-type or p-type impurity element.
m), which is given by the following equation (2). Also, (1)
Β Ge in the equation is a lattice contraction coefficient (cm 3 / atom) of silicon by germanium, and is given by the following equation (3). Here, in the expressions (2) and (3), r si is the atomic radius of silicon, and N is the density of the silicon crystal. Further, r sol in the formula (2) is the atomic radius of the n-type or P-type impurity element.
R Ge in the expression (3) is the atomic radius of germanium. .
Geの表面濃度=n型又はP型不純物元素の表面濃度×βsol/βGe …(1) βsol=(1−rsol/rsi)/N …(2) βGe=(1−rGe/rsi)/N …(3) なお、この発明で云うシリコン基板とは、シリコン基
板そのものの場合、シリコン基板上にエピタキシャルシ
リコン層を具えた基板の場合、これら基板の一部に素子
が既に作り込まれている基板の場合等を含む。Ge surface concentration = surface concentration of n-type or P-type impurity element × β sol / β Ge (1) β sol = (1-r sol / r si ) / N (2) β Ge = (1-r Ge / r si ) / N (3) The silicon substrate referred to in the present invention is a silicon substrate itself, or a substrate having an epitaxial silicon layer on a silicon substrate. This includes the case of a substrate that has already been fabricated.
(作用) この発明の構成によれば、n型又はp型不純物拡散層
はその表面部分に、Geを用いて形成した所定深さおよび
所定表面濃度の第2の不純物拡散層を具える構成とな
る。従って、n型又はp型不純物拡散層中のn型不純物
又はp型不純物が、その原子半径がシリコンのそれより
小さいものであってこのため不純物拡散層のシリコン結
晶格子が歪んでいても、第2の不純物拡散層においては
原子半径の大きな元素であるGeの存在によりシリコンの
結晶格子の歪はn型又はp型不純物拡散層より少くな
る。即ち、第2の不純物拡散層では不純物誘起歪みが生
じにくくなる。(Function) According to the configuration of the present invention, the n-type or p-type impurity diffusion layer has a second impurity diffusion layer having a predetermined depth and a predetermined surface concentration formed by using Ge on a surface portion thereof. Become. Therefore, even if the n-type or p-type impurity in the n-type or p-type impurity diffusion layer has an atomic radius smaller than that of silicon and thus the silicon crystal lattice of the impurity diffusion layer is distorted, In the second impurity diffusion layer, the strain of the silicon crystal lattice is smaller than that of the n-type or p-type impurity diffusion layer due to the presence of Ge, which is an element having a large atomic radius. That is, impurity-induced distortion is less likely to occur in the second impurity diffusion layer.
従って、この第2の不純物拡散層に配線を接続したり
この第2の不純物拡散層上にシリコン窒化膜を形成する
ようにすれば、配線やシリコン窒化膜のストレスが高い
場合でも、この第2の不純物拡散層では転位欠陥が生じ
にくい。さらに、この第2の不純物拡散層はn型又はp
不純物拡散層への上記ストレスの影響を緩和するように
なる。このため、不純物拡散層全体において不純物誘起
歪みに起因する転位欠陥が生じにくくなる。Therefore, if a wiring is connected to the second impurity diffusion layer or a silicon nitride film is formed on the second impurity diffusion layer, the second impurity diffusion layer is formed even when the stress of the wiring or the silicon nitride film is high. Dislocation defects are less likely to occur in the impurity diffusion layer of FIG. Further, the second impurity diffusion layer is n-type or p-type.
The effect of the stress on the impurity diffusion layer is reduced. For this reason, dislocation defects due to the impurity-induced strain hardly occur in the entire impurity diffusion layer.
また、第2の不純物拡散層においては、シリコンとGe
との化合物(Si−Ge化合物)が形成されるため、第2の
不純物拡散層上に金属配線を設けた場合は金属配線とシ
リコン基板との間にシリコンのみの場合よりバンドギャ
ップの狭い化合物が介在するようになる。バンドギャッ
プが狭い方が、オーミック接触は良好となり得ることか
ら、第2の不純物拡散層と金属配線との接触は、シリコ
ンと金属配線との接触の場合より低抵抗かつ良好なオー
ミック接触を示すと考えられる。In the second impurity diffusion layer, silicon and Ge
(Si-Ge compound) is formed, the compound having a narrower band gap between the metal wiring and the silicon substrate when the metal wiring is provided on the second impurity diffusion layer than in the case where only silicon is provided. Become intervening. Since the ohmic contact can be better when the band gap is smaller, the contact between the second impurity diffusion layer and the metal wiring shows a lower resistance and better ohmic contact than the contact between the silicon and the metal wiring. Conceivable.
(実施例) 以下、シリコンと四配位結合する元素であって原子半
径がシリコンより大きな元素をゲルマニウム(Ge)とし
た例により実施例の不純物拡散層について説明する。な
お、この説明を図面を参照して行うが、説明に用いる各
図はこの発明を理解出来る程度に各構成成分の寸法、形
状及び配置関係を概略的に示してあるにすぎない。(Example) Hereinafter, an impurity diffusion layer according to an example will be described using an example in which germanium (Ge) is used as an element having an atomic radius larger than that of silicon, which is an element having a four-coordinate bond with silicon. The description will be made with reference to the drawings, but the drawings used for the description only schematically show the dimensions, shapes, and arrangement relations of the components so that the present invention can be understood.
第1図(A)は、実施例の不純物拡散層11をシリコン
基板13の厚さ方向に沿って切って示した断面図、第1図
(B)は、この不純物拡散層11を第1図(A)のP方向
から見て示した平面図である。FIG. 1 (A) is a cross-sectional view showing the impurity diffusion layer 11 of the embodiment along the thickness direction of the silicon substrate 13, and FIG. 1 (B) is a diagram showing the impurity diffusion layer 11 in FIG. It is the top view shown seen from P direction of (A).
この実施例の不純物拡散層11は、リン(P)を不純物
として含むn型シリコン基板13に形成されたボロン
(B)を不純物として含むp型不純物拡散層15と、この
p型不純物拡散層15中にGeを不純物として用いて形成さ
れ該拡散層15の拡散深さより浅い深さの第2の不純物拡
散層17とで構成してある。The impurity diffusion layer 11 of this embodiment includes a p-type impurity diffusion layer 15 containing boron (B) as an impurity and formed on an n-type silicon substrate 13 containing phosphorus (P) as an impurity. A second impurity diffusion layer 17 formed using Ge as an impurity therein and having a depth smaller than the diffusion depth of the diffusion layer 15 is formed.
この実施例の第2の不純物拡散層17は、平面的に見た
場合第1図(B)に示すように、その面積がp型不純物
拡散層15の面積よりかなり小さくなっている。しかし、
第2の不純物拡散層15の平面積は、設計に応じ任意に変
更出来、例えば第2図に示すように、p型不純物拡散層
15の平面積と同じ程度にしても良い。As shown in FIG. 1B, the area of the second impurity diffusion layer 17 of this embodiment is considerably smaller than the area of the p-type impurity diffusion layer 15, as viewed in plan. But,
The plane area of the second impurity diffusion layer 15 can be arbitrarily changed according to the design. For example, as shown in FIG.
It may be the same as the flat area of 15.
また、第1図(A)及び(B)に示した例では、第2
の不純物拡散層17はp型不純物層15中に1個形成してあ
るのみであるが、必要に応じては2個以上(2個の例を
第3図(C)に示してある。)形成してあっても良い。In the example shown in FIGS. 1A and 1B, the second
Although only one impurity diffusion layer 17 is formed in the p-type impurity layer 15, two or more may be provided as necessary (two examples are shown in FIG. 3 (C)). It may be formed.
ここで、不純物拡散層11において、p型不純物拡散層
15のボロンの表面濃度が例えば2×1020/cm3の場合であ
れば、第2の不純物拡散層17のGeの濃度は表面濃度が1.
18×1021/cm3になるように設定するのが好適である。こ
の設定は、次のような理由に基づいて行っている。Here, in the impurity diffusion layer 11, a p-type impurity diffusion layer
If the surface concentration of boron 15 is, for example, 2 × 10 20 / cm 3 , the surface concentration of Ge in the second impurity diffusion layer 17 is 1.
It is preferable to set to 18 × 10 21 / cm 3 . This setting is made based on the following reasons.
シリコン結晶格子の不純物による格子収縮係数(latt
ice contraction coefficient)βは、文献(ソリッド
ステート エレクトロニクス(Solid−State Electro
nicS),15,1972,pp.259〜264)に開示されているよう
に、下記式で与えられる。但し、式において、rsol
は不純物原子の原子半径、rsiはシリコン原子の原子半
径、Nはシリコン結晶の密度である。Lattice contraction coefficient (latt) due to impurities in silicon crystal lattice
The ice contraction coefficient β is based on the literature (Solid-State Electron
nicS), 15 , 1972, pp. 259 to 264). Where r sol
Is the atomic radius of the impurity atom, r si is the atomic radius of the silicon atom, and N is the density of the silicon crystal.
β(cm3/atom) =(1−rsol/rsi)/N … 従って、ボロンのrsolは0.88Åなのでボロンによるシ
リコンの格子収縮係数βBは5.0×10-24cm3/atomにな
る。また、ゲルマニウムのrsolは1.22Åなのでゲルマニ
ウムによるシリコンの格子収縮係数βGeは−0.85×10
-24cm3/atomになる。なお、βGeにおけるマイナス符号
は、シリコンの結晶格子が広がることを示している。β (cm 3 / atom) = (1−r sol / r si ) / N. Therefore, since the r sol of boron is 0.88 °, the lattice contraction coefficient β B of silicon due to boron is 5.0 × 10 −24 cm 3 / atom. Become. Also, since the r sol of germanium is 1.22 °, the lattice contraction coefficient β Ge of silicon by germanium is −0.85 × 10
-24 cm 3 / atom. The minus sign in β Ge indicates that the silicon crystal lattice is expanded.
これらのことから、シリコンの結晶格子のボロン及び
ゲルマニウムによる収縮や膨張を無くすためには、 Geの表面濃度×βGe=Bの表面濃度×βB とすれば良く、 従って、この実施例のように、Bの表面温度が2×10
20/cm3の場合のGeの好適な表面濃度は、 Geの表面濃度=Bの表面濃度×βB/βGe =2×1020×5/0.85 ≒1.18×1021/cm3 となる。このようにして、Geの濃度を決定している。From these facts, in order to eliminate the contraction and expansion of the silicon crystal lattice due to boron and germanium, the surface concentration of Ge × β Ge = the surface concentration of B × β B may be used. And the surface temperature of B is 2 × 10
The preferred surface concentration of Ge in the case of 20 / cm 3 is as follows: Ge surface concentration = B surface concentration × β B / β Ge = 2 × 10 20 × 5 / 0.85 ≒ 1.18 × 10 21 / cm 3 . Thus, the concentration of Ge is determined.
次に、この発明の理解を深めるため、実施例の不純物
拡散層11を実際の半導体装置に利用した例を説明する。
この例は、不純物拡散層にAl配線をバリヤメタルを介し
接続する例である。Next, in order to deepen the understanding of the present invention, an example in which the impurity diffusion layer 11 of the embodiment is used in an actual semiconductor device will be described.
In this example, an Al wiring is connected to an impurity diffusion layer via a barrier metal.
第3図(A)〜(D)は、その説明に供する工程図で
あり、不純物拡散層及び配線を形成する工程中の主な工
程での試料の様子を断面図により示した図である。3 (A) to 3 (D) are process drawings for explanation thereof, and are cross-sectional views showing a state of a sample in a main process in a process of forming an impurity diffusion layer and a wiring.
先ず、リンを不純物として含むn型シリコン基板13
に、従来周知の方法によりボロンを導入してp型不純物
拡散層15を形成する(第3図(A))。また、p型不純
物拡散層15の活性化のためにこの試料に所定の熱処理を
行う。First, an n-type silicon substrate 13 containing phosphorus as an impurity
Then, boron is introduced by a conventionally known method to form a p-type impurity diffusion layer 15 (FIG. 3A). In addition, a predetermined heat treatment is performed on this sample to activate the p-type impurity diffusion layer 15.
次に、p型不純物拡散層15形成済みのn型シリコン基
板13上に、公知の成膜方法により層間絶縁膜21を形成
し、さらに、公知のホトリソグラフィ技術及びエッチン
グ技術により層間絶縁膜21の、p型不純物拡散層15の所
定部分と対向する部分にコンタクトホール23を形成する
(第3図(B))。Next, on the n-type silicon substrate 13 on which the p-type impurity diffusion layer 15 has been formed, an interlayer insulating film 21 is formed by a known film forming method, and the interlayer insulating film 21 is further formed by a known photolithography technique and etching technique. Then, a contact hole 23 is formed in a portion opposing a predetermined portion of the p-type impurity diffusion layer 15 (FIG. 3B).
次に、p型不純物拡散層15のコンタクトホール23から
露出している部分に公知のイオン注入技術によりGeを注
入する。このGeの注入に当たっての条件は、既に説明し
たようなGe濃度が得られるような条件とする。Next, Ge is implanted into a portion of the p-type impurity diffusion layer 15 exposed from the contact hole 23 by a known ion implantation technique. The conditions for the implantation of Ge are such that the Ge concentration as described above can be obtained.
次に、Geをシリコンの格子点に配置しかつGe注入部分
の結晶性を整えるために、Ge注入済みの試料を例えば窒
素雰囲気中で900℃の温度で30分の条件で熱処理する。
これにより、Geを不純物として含む第2の不純物拡散層
17が、この実施例の場合2箇所に形成される(第3図
(C))。なお、ボロンの注入直後にはp型不純物拡散
層15の活性化のための熱処理を行わずに、第2の不純物
拡散層17の熱処理によってp型不純物拡散層15の活性化
を同時に行っても良い。Next, in order to arrange Ge at lattice points of silicon and to adjust the crystallinity of the Ge-implanted portion, the Ge-implanted sample is heat-treated at, for example, a nitrogen atmosphere at 900 ° C. for 30 minutes.
Thereby, the second impurity diffusion layer containing Ge as an impurity
17 are formed at two places in this embodiment (FIG. 3 (C)). Immediately after boron implantation, heat treatment for activating p-type impurity diffusion layer 15 is not performed, and activation of p-type impurity diffusion layer 15 is performed simultaneously by heat treatment for second impurity diffusion layer 17. good.
次に、第2の不純物拡散層17形成済みの試料上に公知
の成膜方法及びパターニング技術によりバリヤメタル層
25及びAl配線27をそれぞれ形成する(第3図(D))。Next, a barrier metal layer is formed on the sample on which the second impurity diffusion layer 17 has been formed by a known film forming method and patterning technique.
25 and an Al wiring 27 are formed respectively (FIG. 3D).
次に、バリヤメタル層25と不純物拡散層11との接触が
低抵抗でかつオーミック接触を示すようにするために、
この試料を例えば窒素雰囲気中で400〜500℃の温度で熱
処理する。Next, in order for the contact between the barrier metal layer 25 and the impurity diffusion layer 11 to have low resistance and exhibit ohmic contact,
This sample is heat-treated at a temperature of 400 to 500 ° C. in a nitrogen atmosphere, for example.
このようにして得た第3図(D)に示すような配線構
造では、p型不純物拡散層15とバリヤメタル層25とは、
第2の不純物拡散層17を介し接続される。第2の不純物
拡散層17は先に説明したようにシリコンの格子が実質的
に歪んでいない状態となっているため、バリヤメタル層
25のストレスと、バリヤメタル層25及び不純物拡散層11
間の接触を良好とするための熱処理時の熱とがこの第2
の不純物拡散層17に及んでもこの層17では不純物誘起歪
みに起因する転位欠陥は生じにくい。また、この第2の
不純物拡散層17は、バリヤメタル層25のストレスがp型
不純物拡散層15に及ぶことを緩和する。このため、不純
物拡散層11全体での不純物誘起歪みに起因する転位欠陥
を少くできる。In the wiring structure thus obtained as shown in FIG. 3D, the p-type impurity diffusion layer 15 and the barrier metal layer 25
The connection is made via the second impurity diffusion layer 17. As described above, since the silicon lattice is not substantially distorted in the second impurity diffusion layer 17, the barrier metal layer
25 stress, barrier metal layer 25 and impurity diffusion layer 11
The heat generated during the heat treatment to improve the contact between
In this layer 17, dislocation defects due to impurity-induced strain hardly occur. In addition, the second impurity diffusion layer 17 reduces the stress of the barrier metal layer 25 from reaching the p-type impurity diffusion layer 15. Therefore, dislocation defects caused by impurity-induced strain in the entire impurity diffusion layer 11 can be reduced.
また、第3図(D)に示すような配線構造では、バリ
ヤメタル層25は、第2の不純物拡散層17と接触する。第
2の不純物拡散層17においては、Si−Ge化合物が形成さ
れておりこれのバンドギャップはGeとSiのバンドギャッ
プの中間の値をとることからシリコンのそれより狭い。
従って、この配線構造の方がバリヤメタル25をシリコン
に接触させる場合より低抵抗かつ良好なオーミック接触
が得られることが期待出来る。In the wiring structure as shown in FIG. 3D, the barrier metal layer 25 comes into contact with the second impurity diffusion layer 17. In the second impurity diffusion layer 17, a Si-Ge compound is formed, and its band gap is narrower than that of silicon since it has an intermediate value between the band gaps of Ge and Si.
Therefore, it can be expected that this wiring structure can provide a lower resistance and better ohmic contact than the case where the barrier metal 25 is brought into contact with silicon.
上述においては、この発明の不純物拡散層の実施例に
ついて説明したが、この発明は上述の実施例のみ限られ
るものではなく以下に説明するような種々の変更を加え
ることが出来る。In the above, the embodiment of the impurity diffusion layer of the present invention has been described. However, the present invention is not limited to the above-described embodiment, and various modifications as described below can be added.
例えば、上述の実施例では、ボロンを不純物として含
むp型不純物拡散層の不純物誘起歪みに起因する転位欠
陥を減少させる例を説明したが、この発明は、p型シリ
コン基板に形成されたn型不純物層の不純物誘起歪みに
起因する転位欠陥を減少させる場合にも適用できること
は明らかである。具体例で説明すると、n型不純物拡散
層が例えば不純物としてリン(P)を含むものである場
合は、リンの原子半径が1.1Åなのでリンによるシリコ
ンの格子収縮係数βPは上記式より1.2×10-24cm3/at
omとなる。従って、この場合は、βP/βGe≒1.4である
から、Geの表面濃度がリンの表面濃度の1.4倍となるよ
うにGeをシリコン基板に注入すれば実施例と同様な効果
が得られる。For example, in the above-described embodiment, an example has been described in which dislocation defects caused by impurity-induced strain in a p-type impurity diffusion layer containing boron as an impurity are reduced. However, the present invention relates to an n-type formed on a p-type silicon substrate. It is apparent that the present invention can be applied to a case where dislocation defects caused by impurity-induced strain of an impurity layer are reduced. Explaining in a specific example, when the n-type impurity diffusion layer contains, for example, phosphorus (P) as an impurity, since the atomic radius of phosphorus is 1.1 °, the lattice contraction coefficient β P of silicon due to phosphorus is 1.2 × 10 − from the above equation. 24 cm 3 / at
om. Therefore, in this case, since β P / β Ge ≒ 1.4, the same effect as in the embodiment can be obtained by implanting Ge into the silicon substrate so that the surface concentration of Ge is 1.4 times the surface concentration of phosphorus. .
また、第2図に示したような第2の不純物拡散層の平
面積がn型又はp型不純物拡散層の平面積とほぼ等しい
不純物拡散層を第3図の配線構造に適用する場合は不純
物拡散層は以下のように形成すれば良い。即ち、層間絶
縁膜形成前であってP型或いはn型不純物をイオン注入
する前及び又は後にGeをシリコン基板にp又はn型不純
物より浅く注入すれば良い。第4図はこの様子を第3図
(A)に対応する断面により示した図である。When an impurity diffusion layer as shown in FIG. 2 where the plane area of the second impurity diffusion layer is substantially equal to the plane area of the n-type or p-type impurity diffusion layer is applied to the wiring structure of FIG. The diffusion layer may be formed as follows. That is, Ge may be implanted into a silicon substrate shallower than p or n-type impurities before and / or after ion implantation of P-type or n-type impurities before forming an interlayer insulating film. FIG. 4 is a diagram showing this state by a cross section corresponding to FIG. 3 (A).
(発明の効果) 上述した説明からも明らかなように、この発明の不純
物拡散層によれば、n型又はp型不純物拡散層表面部分
に、Geを用いて形成した所定深さおよび所定表面濃度の
第2の不純物拡散層を具える構成であるので、次のよう
な効果が期待出来る。(Effects of the Invention) As is apparent from the above description, according to the impurity diffusion layer of the present invention, a predetermined depth and a predetermined surface concentration formed by using Ge on the surface of the n-type or p-type impurity diffusion layer. Since the configuration includes the second impurity diffusion layer, the following effects can be expected.
第2の不純物拡散層では不純物誘起歪みが生じにくく
なる。従って、この第2の不純物拡散層にストレスが加
わっても転位欠陥が生じにくい。このため、バリヤメタ
ル等の高いストレスを持つ材料で構成した配線をこの第
2の不純物拡散層に接続出来る。また、バリヤメタルを
第2の不純物拡散層に接続した場合、第2の不純物拡散
層はバリヤメタルのストレスがn型又はp型不純物拡散
層に及ぶことを緩和する。このため、不純物拡散層と配
線との接合部での不純物誘起歪みに起因する転位欠陥は
生じにくくなる。Impurity-induced distortion is less likely to occur in the second impurity diffusion layer. Therefore, even when stress is applied to the second impurity diffusion layer, dislocation defects are unlikely to occur. Therefore, a wiring made of a material having a high stress such as a barrier metal can be connected to the second impurity diffusion layer. Further, when the barrier metal is connected to the second impurity diffusion layer, the second impurity diffusion layer reduces the stress of the barrier metal from being applied to the n-type or p-type impurity diffusion layer. For this reason, dislocation defects due to impurity-induced strain at the junction between the impurity diffusion layer and the wiring are less likely to occur.
また、第2の不純物拡散層ではシリコンとGeとの化合
物が形成されておりこれのバンドギャップはシリコンよ
り狭いので、配線を第2の不純物拡散層に接続すると配
線をシリコンに接続する場合より低抵抗かつ良好なオー
ミック接触が得られる。Further, since a compound of silicon and Ge is formed in the second impurity diffusion layer and the band gap thereof is narrower than that of silicon, connecting the wiring to the second impurity diffusion layer is lower than connecting the wiring to silicon. Resistance and good ohmic contact are obtained.
第1図(A)及び(B)は、実施例の不純物拡散層を示
す断面図及び平面図、 第2図は、他の実施例の不純物拡散層を示す平面図、 第3図(A)〜(D)は、実施例の不純物拡散層の利用
例の説明に供する図、 第4図は、第2図に示した不純物拡散層の形成法を示す
図である。 11……実施例の不純物拡散層 13……n型シリコン基板 15……ボロン含有p型不純物拡散層 17……Ge含有第2の不純物拡散層 21……層間絶縁膜 23……コンタクトホール 25……バリヤメタル層 27……Al配線。1 (A) and 1 (B) are a cross-sectional view and a plan view showing an impurity diffusion layer according to an embodiment, FIG. 2 is a plan view showing an impurity diffusion layer according to another embodiment, and FIG. 3 (A). 4A to 4D are views for explaining an example of using the impurity diffusion layer of the embodiment, and FIG. 4 is a view showing a method of forming the impurity diffusion layer shown in FIG. 11 Impurity diffusion layer of Example 13 n-type silicon substrate 15 Boron-containing p-type impurity diffusion layer 17 Ge-containing second impurity diffusion layer 21 Interlayer insulating film 23 Contact hole 25 ... Barrier metal layer 27 ... Al wiring.
Claims (1)
不純物拡散層において、 n型又はp型の不純物拡散層中に、ゲルマニウム(Ge)
を用いて形成した第2の不純物拡散層を、当該n型又は
p型の不純物拡散層の拡散深さより浅い深さで、かつ、
下記(1)式で示される表面濃度で設けて成ることを特
徴とする不純物拡散層(ただし、(1)式中のβsolは
n型又はp型の不純物元素によるシリコンの格子収縮係
数(cm3/atom)であり、下記(2)式で与えられる。ま
た、(1)式中のβGeはゲルマニウムによるシリコンの
格子収縮係数(cm3/atom)であり、下記(3)式で与え
られる。ここで、(2)式および(3)式中のrSiはシ
リコンの原子半径、Nはシリコン結晶の密度である。ま
た、(2)式中のrsolはn型又はP型不純物元素の原子
半径である。また、(3)式中のrGeはゲルマニウムの
原子半径である。)。 Geの表面濃度=n型又はP型不純物元素の表面濃度×βsol/βGe …(1) βsol=(1−rsol/rsi)/N …(2) βGe=(1−rGe/rsi)/N …(3)In an n-type or p-type impurity diffusion layer formed on a silicon substrate, germanium (Ge) is contained in the n-type or p-type impurity diffusion layer.
The second impurity diffusion layer formed by using a shallower than the diffusion depth of the n-type or p-type impurity diffusion layer, and
An impurity diffusion layer having a surface concentration represented by the following formula (1) (where β sol in the formula (1) is a lattice shrinkage coefficient (cm) of silicon due to an n-type or p-type impurity element. 3 / atom), which is given by the following formula (2), and β Ge in the formula (1) is a lattice contraction coefficient of silicon by germanium (cm 3 / atom), which is given by the following formula (3). Here, in the formulas (2) and (3), r Si is the atomic radius of silicon, N is the density of the silicon crystal, and r sol in the formula (2) is an n-type or P-type impurity. It is the atomic radius of the element, and r Ge in equation (3) is the atomic radius of germanium.) Ge surface concentration = surface concentration of n-type or P-type impurity element × β sol / β Ge (1) β sol = (1-r sol / r si ) / N (2) β Ge = (1-r Ge / r si ) / N… (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2214047A JP2702595B2 (en) | 1990-08-13 | 1990-08-13 | Impurity diffusion layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2214047A JP2702595B2 (en) | 1990-08-13 | 1990-08-13 | Impurity diffusion layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0496325A JPH0496325A (en) | 1992-03-27 |
JP2702595B2 true JP2702595B2 (en) | 1998-01-21 |
Family
ID=16649392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2214047A Expired - Fee Related JP2702595B2 (en) | 1990-08-13 | 1990-08-13 | Impurity diffusion layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2702595B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3219996B2 (en) * | 1995-03-27 | 2001-10-15 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
JP2746285B2 (en) * | 1995-11-10 | 1998-05-06 | 日本電気株式会社 | Method for manufacturing semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6489446A (en) * | 1987-09-30 | 1989-04-03 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH0236525A (en) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | Manufacture of semiconductor device |
-
1990
- 1990-08-13 JP JP2214047A patent/JP2702595B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0496325A (en) | 1992-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
US3931674A (en) | Self aligned CCD element including two levels of electrodes and method of manufacture therefor | |
JPH0469814B2 (en) | ||
JPH0671043B2 (en) | Method for manufacturing silicon crystal structure | |
GB1601676A (en) | Semiconductor devices and method of manufacturing the same | |
JPH08306700A (en) | Semiconductor device and its manufacture | |
JP2746499B2 (en) | Semiconductor device and manufacturing method thereof | |
US5331186A (en) | Heterojunction bipolar transistor with base electrode having Schottky barrier contact to the emitter | |
JPS6159852A (en) | Manufacture of semiconductor device | |
US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
US3997378A (en) | Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth | |
JP2755185B2 (en) | SOI substrate | |
US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
JP2702595B2 (en) | Impurity diffusion layer | |
US4409609A (en) | Semiconductor device and method of manufacturing the same | |
IE52351B1 (en) | A semiconductor device with a v-groove insulating isolation structure and a method of manufacturing such a device | |
JPS58140137A (en) | Semiconductor device | |
US4113512A (en) | Technique for preventing forward biased epi-isolation degradation | |
JP2812052B2 (en) | Semiconductor device | |
KR100273832B1 (en) | Semiconductor substrate and manufacturing method thereof | |
JP3001601B2 (en) | Semiconductor device | |
JPS632143B2 (en) | ||
JP2842042B2 (en) | Semiconductor device | |
JP2876612B2 (en) | Method for manufacturing semiconductor device | |
JP3055465B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |