JP2699658B2 - Square root arithmetic unit - Google Patents
Square root arithmetic unitInfo
- Publication number
- JP2699658B2 JP2699658B2 JP41101590A JP41101590A JP2699658B2 JP 2699658 B2 JP2699658 B2 JP 2699658B2 JP 41101590 A JP41101590 A JP 41101590A JP 41101590 A JP41101590 A JP 41101590A JP 2699658 B2 JP2699658 B2 JP 2699658B2
- Authority
- JP
- Japan
- Prior art keywords
- operand
- unit
- square root
- output
- conversion table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は平方根演算装置に関し、
特に正規化浮動小数点数の平方根の演算を行う平方根演
算装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a square root arithmetic unit,
In particular, the present invention relates to a square root operation device that performs a square root operation of a normalized floating-point number.
【０００２】[0002]
【従来の技術】従来、この種の平方根演算装置では、２
のべき乗数（ここでは、ｋを正整数とするときの２k を
意味する）であるＮ（２4 である１６を代表例とする）
を基数とする正規化浮動小数点数が被演算数である場合
に、以下に示すような考え方に基づき演算が行われてい
た。2. Description of the Related Art Conventionally, this type of square root arithmetic unit has two
The exponent (here, 2 k means the time of a k a positive integer) N a (16 a 2 4 a typical example)
When the normalized floating-point number having the radix as the radix is the operand, the calculation has been performed based on the following concept.
【０００３】被演算数の仮数をｍとし、被演算数の偶数
の指数を２ｎ（ｎは整数）とし、被演算数の奇数の指数
を２ｎ＋１とすると、浮動小数点数である被演算数の平
方根は次のように表すことができる。 （ｍ×Ｎ2n）1/2 ＝ｍ1/2 ×Ｎn （ｍ×Ｎ2n+1）1/2 ＝（ｍ1/2 ×Ｎn ）×Ｎ1/2 The mantissa of the operand is m, and the even number of the operand is
Is 2n (n is an integer), and the odd exponent of the operand
Is 2n + 1, the plane of the operand, which is a floating-point number, is
The root can be expressed as: (MxN2n)1/2= M1/2× Nn (MxN2n + 1)1/2= (M1/2× Nn) × N1/2
【０００４】したがって、被演算数の指数が偶数
の場合には、被演算数の平方根の仮数は被演算数の仮数
の平方根になり、被演算数の平方根の指数は被演算数の
指数の２分の１になる。Accordingly, when the exponent of the operand is even, the mantissa of the square root of the operand is the square root of the mantissa of the operand, and the exponent of the square root of the operand is 2 of the exponent of the operand. It's a fraction.
【０００５】また、被演算数の指数が奇数の場合には、
指数が偶数の場合の演算結果にＮ1/2 （Ｎが１６の場合
には４）を乗じた値になる。[0005] When the exponent of the operand is odd,
It is a value obtained by multiplying the calculation result when the exponent is an even number by N 1/2 (4 when N is 16).
【０００６】図２は、以上のような考え方に基づく従来
の平方根演算装置の一例の構成を示すブロック図であ
る。FIG. 2 is a block diagram showing a configuration of an example of a conventional square root operation device based on the above concept.
【０００７】変換表記憶部２０は、被演算数の仮数ｍか
らその平方根ｍ1/2 を求めるための変換表をあらかじめ
記憶しており、信号線２０１（被演算数仮数部入力信号
線）から被演算数の仮数を入力し、その平方根を出力す
る。The conversion table storage unit 20 previously stores a conversion table for obtaining the square root m 1/2 from the mantissa m of the operand, and stores the conversion table from the signal line 201 (operand mantissa input signal line). Inputs the mantissa of the operand and outputs the square root.
【０００８】除算部２１は、信号線２０２（被演算数指
数部入力信号線）から被演算数の指数を入力し、その２
分の１を整数演算で求めて出力する。The division unit 21 receives the exponent of the operand from the signal line 202 (operand exponent part input signal line), and
One-half is obtained by integer operation and output.
【０００９】浮動小数点数乗算部２２は、変換表記憶部
２０の出力の仮数と除算部２１の出力の指数とを合わせ
た浮動小数点数（変換表記憶部２０の出力を仮数とし除
算部２１の出力を指数とする浮動小数点数。以下、「あ
る仮数とある指数とを合わせた浮動小数点数」という表
現は同様の意味を示す）を信号線２０３から入力し、そ
の浮動小数点数にＮ1/2 （Ｎが１６の場合には４）を乗
じた演算結果を信号線２０４に出力する。なお、浮動小
数点数乗算部２２は演算結果を正規化するための正規化
手段を有しており、信号線２０４には正規化された演算
結果を出力する（このような正規化手段は、平方根演算
装置から演算結果が出力された後に設けることも可能で
ある）。The floating-point number multiplying unit 22 is a floating-point number obtained by adding the mantissa of the output of the conversion table storage unit 20 and the exponent of the output of the division unit 21 (the output of the conversion table storage unit 20 is used as the mantissa and the A floating-point number whose output is an exponent. Hereinafter, the expression “a floating-point number combining a certain mantissa and a certain exponent” has the same meaning) is input from a signal line 203, and the floating-point number is represented by N 1 / The calculation result obtained by multiplying 2 (4 when N is 16) is output to the signal line 204. Note that the floating-point number multiplying unit 22 has a normalizing means for normalizing the operation result, and outputs the normalized operation result to the signal line 204 (such a normalizing means is a square root. It can be provided after the calculation result is output from the calculation device.)
【００１０】演算結果選択部２３は、信号線２０２上の
被演算数の指数が偶数の場合には信号線２０３上の演算
結果を選択して信号線２０５（演算結果出力信号線）に
出力し、信号線２０２上の被演算数の指数が奇数の場合
には信号線２０４上の演算結果を選択して信号線２０５
に出力する。When the exponent of the operand on the signal line 202 is an even number, the operation result selector 23 selects the operation result on the signal line 203 and outputs it to the signal line 205 (operation result output signal line). If the exponent of the operand on the signal line 202 is an odd number, the operation result on the signal line 204 is selected and the signal line 205 is selected.
Output to
【００１１】[0011]
【発明が解決しようとする課題】上述した従来の平方根
演算装置では、浮動小数点数の演算を行う浮動小数点数
乗算部が必要になるので、回路規模が大きく複雑にな
り、信号の伝播遅延時間が大きくなるという欠点があ
る。In the above-mentioned conventional square root arithmetic unit, a floating point number multiplying unit for calculating a floating point number is required, so that the circuit scale is large and complicated, and the signal propagation delay time is increased. There is a disadvantage that it becomes larger.
【００１２】本発明の目的は、上述の点に鑑み、２のべ
き乗数であるＮ（１６を代表例とする）を基数とする正
規化浮動小数点数の平方根の演算を行う場合に、回路規
模を縮小することができ、信号の伝播遅延時間を小さく
することができる平方根演算装置を提供することにあ
る。SUMMARY OF THE INVENTION In view of the above, an object of the present invention is to reduce the circuit scale when calculating the square root of a normalized floating-point number having a base of N which is a power of 2 (typically 16). It is an object of the present invention to provide a square root operation device which can reduce the signal propagation delay time.
【００１３】[0013]
【課題を解決するための手段】本発明の平方根演算装置
は、１６を基数とする正規化浮動小数点数の平方根の演
算を行う平方根演算装置において、被演算数の仮数を入
力しその値の平方根を出力するための変換表を記憶する
第１の変換表記憶部と、被演算数の仮数を入力しその値
を１６で除した値の平方根を出力するための変換表を記
憶する第２の変換表記憶部と、被演算数の指数を２で除
した値を求めて出力する除算部と、この除算部の出力に
１を加えて出力する加算部と、被演算数の指数が偶数で
ある場合に前記第１の変換表記憶部の出力の仮数部と前
記除算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力し被演算数の指数が奇数である
場合に前記第２の変換表記憶部の出力の仮数部と前記加
算部の出力の指数部とを合わせた正規化浮動小数点数を
演算結果として出力する演算結果選択部とを有する。A square root arithmetic unit according to the present invention is a square root arithmetic unit for calculating a square root of a normalized floating-point number having a radix of 16 and inputs a mantissa of an operand and inputs a square root of the value. And a second conversion table storing a conversion table for inputting the mantissa of the operand and outputting the square root of a value obtained by dividing the value by 16 A conversion table storage unit, a division unit that obtains and outputs a value obtained by dividing the exponent of the operand by 2, an adder unit that adds 1 to the output of the division unit and outputs the result, and an exponent of the operand that is even In some cases, a normalized floating-point number obtained by combining the mantissa part of the output of the first conversion table storage unit and the exponent part of the output of the division unit is output as an operation result, and the exponent of the operand is odd. The mantissa part of the output of the second conversion table storage unit and the exponent of the output of the addition unit And a calculation selecting section that outputs the combined normalized floating-point number bets as the operation result.
【００１４】また、本発明の平方根演算装置は、２のべ
き乗数であるＮを基数とする正規化浮動小数点数の平方
根の演算を行う平方根演算装置において、被演算数の仮
数を入力しその値の平方根を出力するための変換表を記
憶する第１の変換表記憶部と、被演算数の仮数を入力し
その値をＮで除した値の平方根を出力するための変換表
を記憶する第２の変換表記憶部と、被演算数の指数を２
で除した値を求めて出力する除算部と、この除算部の出
力に１を加えて出力する加算部と、被演算数の指数が偶
数である場合に前記第１の変換表記憶部の出力の仮数部
と前記除算部の出力の指数部とを合わせた正規化浮動小
数点数を演算結果として出力し被演算数の指数が奇数で
ある場合に前記第２の変換表記憶部の出力の仮数部と前
記加算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力する演算結果選択部とを有す
る。A square root arithmetic unit according to the present invention is a square root arithmetic unit for calculating a square root of a normalized floating-point number having a radix of 2 as a power of N. A first conversion table storage unit for storing a conversion table for outputting a square root of, and a conversion table for storing a square root of a value obtained by inputting the mantissa of the operand and dividing the value by N. 2 conversion table storage unit and the exponent of the operand
A dividing unit for obtaining and outputting a value obtained by dividing by 1, an adding unit for adding 1 to the output of the dividing unit and outputting the result, and an output of the first conversion table storing unit when the exponent of the operand is an even number. A normalized floating point number obtained by combining the mantissa part of the above and the exponent part of the output of the division unit is output as an operation result, and when the exponent of the operand is odd, the mantissa of the output of the second conversion table storage unit And a calculation result selection unit that outputs a normalized floating-point number obtained by combining the unit and the exponent part of the output of the addition unit as a calculation result.
【００１５】[0015]
【作用】本発明の平方根演算装置では、第１の変換表記
憶部が被演算数の仮数を入力しその値の平方根を出力す
るための変換表を記憶し、第２の変換表記憶部が被演算
数の仮数を入力しその値を１６で除した値の平方根を出
力するための変換表を記憶し、除算部が被演算数の指数
を２で除した値を求めて出力し、加算部が除算部の出力
に１を加えて出力し、演算結果選択部が被演算数の指数
が偶数である場合に第１の変換表記憶部の出力の仮数部
と除算部の出力の指数部とを合わせた正規化浮動小数点
数を演算結果として出力し被演算数の指数が奇数である
場合に第２の変換表記憶部の出力の仮数部と加算部の出
力の指数部とを合わせた正規化浮動小数点数を演算結果
として出力する。In the square root calculator of the present invention, the first conversion table storage unit stores a conversion table for inputting the mantissa of the operand and outputting the square root of the value, and the second conversion table storage unit stores the conversion table. A conversion table for inputting the mantissa of the operand and outputting the square root of the value obtained by dividing the value by 16 is stored. The dividing unit obtains the value obtained by dividing the exponent of the operand by 2 and outputs the value. When the exponent of the operand is an even number, the mantissa part of the output of the first conversion table and the exponent part of the output of the division part are output. Is output as an operation result, and when the exponent of the operand is an odd number, the mantissa part of the output of the second conversion table storage unit and the exponent part of the output of the addition unit are combined. Outputs a normalized floating-point number as an operation result.
【００１６】また、本発明の平方根演算装置では、第１
の変換表記憶部が被演算数の仮数を入力しその値の平方
根を出力するための変換表を記憶し、第２の変換表記憶
部が被演算数の仮数を入力しその値をＮで除した値の平
方根を出力するための変換表を記憶し、除算部が被演算
数の指数を２で除した値を求めて出力し、加算部が除算
部の出力に１を加えて出力し、演算結果選択部が被演算
数の指数が偶数である場合に第１の変換表記憶部の出力
の仮数部と除算部の出力の指数部とを合わせた正規化浮
動小数点数を演算結果として出力し被演算数の指数が奇
数である場合に第２の変換表記憶部の出力の仮数部と加
算部の出力の指数部とを合わせた正規化浮動小数点数を
演算結果として出力する。Further, in the square root computing device of the present invention, the first
The conversion table storage unit stores a conversion table for inputting the mantissa of the operand and outputting the square root of the value, and the second conversion table storage unit inputs the mantissa of the operand and sets the value to N. A conversion table for outputting the square root of the divided value is stored. The dividing unit calculates and outputs a value obtained by dividing the exponent of the operand by 2, and the adding unit adds 1 to the output of the dividing unit and outputs the result. When the exponent of the operand is an even number in the operation result selection unit, a normalized floating point number obtained by combining the mantissa part of the output of the first conversion table storage unit and the exponent part of the output of the division unit is used as the operation result. When the exponent of the operand to be output is odd, a normalized floating-point number obtained by combining the mantissa part of the output of the second conversion table storage unit and the exponent part of the output of the adder unit is output as the operation result.
【００１７】[0017]
【実施例】次に、本発明について図面を参照して詳細に
説明する。Next, the present invention will be described in detail with reference to the drawings.
【００１８】図１は、本発明の平方根演算装置の一実施
例の構成を示すブロック図である。本実施例の平方根演
算装置は、２のべき乗数であるＮ（２4 である１６を代
表例とする）を基数とする正規化浮動小数点数が被演算
数である平方根演算を行う装置であり、変換表記憶部１
０（第１の変換表記憶部）と、変換表記憶部１１（第２
の変換表記憶部）と、除算部１２と、加算部１３と、演
算結果選択部１４と、信号線１０１〜１０５とを含んで
構成されている。FIG. 1 is a block diagram showing the configuration of an embodiment of the square root arithmetic unit according to the present invention. Square root arithmetic unit of the present embodiment is an apparatus normalized floating-point number to the second is a power number N (a 2 4 a is 16 representative example) and radix performs square root operation is operand , Conversion table storage unit 1
0 (first conversion table storage unit) and conversion table storage unit 11 (second conversion table storage unit).
, A division unit 12, an addition unit 13, an operation result selection unit 14, and signal lines 101 to 105.
【００１９】本実施例を含む本発明の平方根演算装置で
は、以下に示すような考え方に基づき演算が行われてい
る。In the square root calculator of the present invention including the present embodiment, calculation is performed based on the following concept.
【００２０】被演算数の仮数をｍとし、被演算数の偶数
の指数を２ｎ（ｎは整数）とし、奇数の指数を２ｎ＋１
とすると、Ｎを基数とする浮動小数点数である被演算数
（ｍ×Ｎ2n）または（ｍ×Ｎ2n+1）の平方根は次のよう
に表すことができる。 （ｍ×Ｎ2n）1/2 ＝ｍ1/2 ×Ｎn （ｍ×Ｎ2n+1）1/2 ＝（ｍ／Ｎ）1/2 ×Ｎn+1 The mantissa of the operand is m, and the even number of the operand is
Is an exponent of 2n (n is an integer), and an odd exponent is 2n + 1
Where the operand is a floating-point number in base N
(MxN2n) Or (mxN2n + 1The square root of
Can be expressed as (MxN2n)1/2= M1/2× Nn (MxN2n + 1)1/2= (M / N)1/2× Nn + 1
【００２１】したがって、被演算数の指数が偶数
の場合には、被演算数の平方根の仮数は被演算数の仮数
の平方根になり、被演算数の平方根の指数は被演算数の
指数の２分の１になる。Therefore, when the exponent of the operand is even, the mantissa of the square root of the operand is the square root of the mantissa of the operand, and the exponent of the square root of the operand is 2 of the exponent of the operand. It's a fraction.
【００２２】また、被演算数の指数が奇数の場合には、
被演算数の平方根の仮数は被演算数の仮数を基数で割っ
た値の平方根になり、被演算数の平方根の指数は被演算
数の指数の２分の１に１を加えた値になる。When the exponent of the operand is odd,
The mantissa of the square root of the operand is the square root of the value obtained by dividing the mantissa of the operand by the radix, and the exponent of the square root of the operand is a value obtained by adding one to one half of the exponent of the operand. .
【００２３】図１に示す本実施例の平方根演算装置は、
以上のような考え方に基づいて構成されている。The square root calculator of this embodiment shown in FIG.
It is configured based on the above concept.
【００２４】次に、このように構成された本実施例の平
方根演算装置の動作について説明する。Next, the operation of the thus configured square root calculator of this embodiment will be described.
【００２５】変換表記憶部１０は、被演算数の仮数ｍか
らその仮数ｍの平方根ｍ1/2 を求めるための変換表をあ
らかじめ記憶しており、信号線１０１（被演算数仮数部
入力信号線）から被演算数の仮数ｍを入力し、ｍ
1/2 （被演算数の指数が偶数の場合に演算結果の仮数と
なる値）を出力する。The conversion table storage unit 10 previously stores a conversion table for obtaining the square root m 1/2 of the mantissa m from the mantissa m of the operand, and stores the signal line 101 (operand mantissa input signal Input the mantissa m of the operand from
Outputs 1/2 (the value that becomes the mantissa of the operation result when the exponent of the operand is even).
【００２６】変換表記憶部１１は、被演算数の仮数ｍか
らその仮数ｍをＮ（１６が基数である場合には１６）で
除した値の平方根（ｍ／Ｎ）1/2 を求めるための変換表
をあらかじめ記憶しており、信号線１０１から被演算数
の仮数ｍを入力し、（ｍ／Ｎ）1/2 （被演算数の指数が
奇数の場合に演算結果の仮数となる値）を出力する。The conversion table storage unit 11 calculates the square root (m / N) 1/2 of the value obtained by dividing the mantissa m of the operand by N (16 when 16 is a radix). Is stored in advance, and the mantissa m of the operand is input from the signal line 101, and (m / N) 1/2 (the value that becomes the mantissa of the operation result when the exponent of the operand is an odd number) ) Is output.
【００２７】除算部１２は、信号線１０２（被演算数指
数部入力信号線）から被演算数の指数を入力し、その指
数の２分の１を整数演算で求めて出力する。The division unit 12 inputs the exponent of the operand from the signal line 102 (operand exponent part input signal line), and obtains and outputs one half of the exponent by integer operation.
【００２８】加算部１３は、整数演算で除算部１２の出
力に１を加えて出力する。The adder 13 adds 1 to the output of the divider 12 by an integer operation and outputs the result.
【００２９】演算結果選択部１４は、信号線１０２上の
被演算数の指数が偶数の場合には、変換表記憶部１０の
出力の仮数と除算部１２の出力の指数とを合わせた浮動
小数点数を信号線１０３から入力し、その浮動小数点数
を演算結果として信号線１０５（演算結果出力信号線）
に出力する。When the exponent of the operand on the signal line 102 is an even number, the operation result selecting unit 14 calculates a floating-point number obtained by combining the mantissa of the output of the conversion table storage unit 10 and the exponent of the output of the division unit 12. The number is input from a signal line 103, and the floating-point number is used as an operation result as a signal line 105 (operation result output signal line).
Output to
【００３０】また、演算結果選択部１４は、信号線１０
２上の被演算数の指数が奇数の場合には、変換表記憶部
１１の出力の仮数と加算部１３の出力の指数とを合わせ
た浮動小数点数を信号線１０４から入力し、その浮動小
数点数を演算結果として信号線１０５に出力する。The operation result selector 14 is connected to the signal line 10.
When the exponent of the operand on 2 is odd, a floating-point number obtained by adding the mantissa of the output of the conversion table storage unit 11 and the exponent of the output of the adding unit 13 is input from the signal line 104, and the floating-point The number is output to the signal line 105 as a calculation result.
【００３１】ここで、入力の仮数ｍが「（１／Ｎ）≦ｍ
＜１」に適合するように正規化されているならば、変換
表記憶部１０および１１に記憶されている変換後の値
ｍ′（演算結果の仮数であるｍ1/2 または（ｍ／Ｎ）
1/2 ）は次の式を満たすので、信号線１０５上の演算結
果は正規化されたものとなる。 変換表記憶部１０ （１／Ｎ）＜（１／Ｎ）1/2 ≦ｍ′＜１1/2 ＝１ 例えば、Ｎ＝１６の場合には以下のようになる。 （１／１６）＜（１／４）≦ｍ′＜１ 変換表記憶部１１ （１／Ｎ）＝（（１／Ｎ）／Ｎ）1/2 ≦ｍ′＜（１／
Ｎ）1/2 ＜１ 例えば、Ｎ＝１６の場合には以下のようになる。 （１／１６）≦ｍ′＜（１／４）＜１Here, the input mantissa m is “(1 / N) ≦ m
If normalized so as to conform to <1 ”, the converted value m ′ stored in the conversion table storage units 10 and 11 (m1 / 2 or (m / N )
1/2 ) satisfies the following equation, so that the operation result on the signal line 105 is normalized. Conversion table storage unit 10 (1 / N) <(1 / N) 1/2 ≦ m ′ <1 1/2 = 1 For example, when N = 16, the following is performed. (1/16) <(1/4) ≦ m ′ <1 Conversion table storage unit 11 (1 / N) = ((1 / N) / N) 1/2 ≦ m ′ <(1 /
N) 1/2 <1 For example, when N = 16, the following is obtained. (1/16) ≦ m ′ <(1/4) <1
【００３２】[0032]
【発明の効果】以上説明したように本発明は、２のべき
乗数であるＮ（１６を代表例とする）を基数とする正規
化浮動小数点数の平方根の演算を行う場合に、仮数部の
演算については１回の変換表の索引のみで可能とし、指
数部の演算についても２を除数とする除算および１の加
算（いずれも整数演算である）だけによって可能とする
ことにより、浮動小数点数の演算を行うための回路（従
来技術における浮動小数点数乗算部のような回路）が不
要になり、回路規模を縮小することができ、信号の伝播
遅延時間を小さくすることができるという効果がある。As described above, the present invention provides a method for calculating the square root of a normalized floating-point number based on a power of 2 N (typically 16) as a radix. Floating point numbers can be calculated only by one conversion table index, and exponents can be calculated only by dividing by 2 and adding 1 (both are integer operations). (A circuit such as a floating-point number multiplication unit in the prior art) for performing the above operation is not required, so that the circuit scale can be reduced and the signal propagation delay time can be reduced. .
【００３３】また、本発明の平方根演算装置による演算
結果は常に正規化された値になるので、演算結果を正規
化するための正規化手段を設ける必要がなくなるという
効果もある。Further, since the operation result by the square root operation device of the present invention is always a normalized value, there is also an effect that it is not necessary to provide a normalizing means for normalizing the operation result.
【図１】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図２】従来の平方根演算装置の一例の構成を示すブロ
ック図である。FIG. 2 is a block diagram illustrating a configuration of an example of a conventional square root calculation device.
１０，１１ 変換表記憶部、 １２ 除算部 １３ 加算部 １４ 演算結果選択部 １０１〜１０５ 信号線 10, 11 Conversion table storage unit, 12 Division unit 13, Addition unit 14, Operation result selection unit 101-105 Signal line
Claims (2)
平方根の演算を行う平方根演算装置において、被演算数
の仮数を入力しその値の平方根を出力するための変換表
を記憶する第１の変換表記憶部と、被演算数の仮数を入
力しその値を１６で除した値の平方根を出力するための
変換表を記憶する第２の変換表記憶部と、被演算数の指
数を２で除した値を求めて出力する除算部と、この除算
部の出力に１を加えて出力する加算部と、被演算数の指
数が偶数である場合に前記第１の変換表記憶部の出力の
仮数部と前記除算部の出力の指数部とを合わせた正規化
浮動小数点数を演算結果として出力し、被演算数の指数
が奇数である場合に前記第２の変換表記憶部の出力の仮
数部と前記加算部の出力の指数部とを合わせた正規化浮
動小数点数を演算結果として出力する演算結果選択部と
を有することを特徴とする平方根演算装置。1. A square root arithmetic unit for calculating a square root of a normalized floating-point number having a radix of 16 and storing a conversion table for inputting a mantissa of an operand and outputting a square root of the value. And a second conversion table storage unit for storing a conversion table for inputting the mantissa of the operand and outputting the square root of a value obtained by dividing the value by 16; A division unit for obtaining and outputting a value obtained by dividing by 2, an addition unit for adding 1 to the output of the division unit and outputting the result, and a first conversion table storage unit when the operand of the operand is an even number. A normalized floating-point number obtained by combining the mantissa part of the output and the exponent part of the output of the division unit is output as an operation result. Calculates a normalized floating-point number combining the mantissa part of And a calculation result selection unit for outputting the result as a result.
化浮動小数点数の平方根の演算を行う平方根演算装置に
おいて、被演算数の仮数を入力しその値の平方根を出力
するための変換表を記憶する第１の変換表記憶部と、被
演算数の仮数を入力しその値をＮで除した値の平方根を
出力するための変換表を記憶する第２の変換表記憶部
と、被演算数の指数を２で除した値を求めて出力する除
算部と、この除算部の出力に１を加えて出力する加算部
と、被演算数の指数が偶数である場合に前記第１の変換
表記憶部の出力の仮数部と前記除算部の出力の指数部と
を合わせた正規化浮動小数点数を演算結果として出力
し、被演算数の指数が奇数である場合に前記第２の変換
表記憶部の出力の仮数部と前記加算部の出力の指数部と
を合わせた正規化浮動小数点数を演算結果として出力す
る演算結果選択部とを有することを特徴とする平方根演
算装置。2. A square root arithmetic unit for calculating a square root of a normalized floating-point number having a radix of N as a power of 2 in a conversion unit for inputting a mantissa of an operand and outputting a square root of the value. A first conversion table storage unit for storing a table, a second conversion table storage unit for storing a conversion table for inputting a mantissa of an operand and outputting a square root of a value obtained by dividing the value by N; A dividing unit for calculating and outputting a value obtained by dividing an exponent of the operand by 2; an adding unit for adding 1 to the output of the dividing unit and outputting the result; and a first unit when the exponent of the operand is even. And outputs a normalized floating-point number obtained by adding the mantissa part of the output of the conversion table storage unit and the exponent part of the output of the division unit as an operation result. When the exponent of the operand is an odd number, the second Normalized floating-point combining the mantissa part of the output of the conversion table storage unit and the exponent part of the output of the addition unit A calculation result selection unit for outputting a number of points as a calculation result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41101590A JP2699658B2 (en) | 1990-12-17 | 1990-12-17 | Square root arithmetic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41101590A JP2699658B2 (en) | 1990-12-17 | 1990-12-17 | Square root arithmetic unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04216127A JPH04216127A (en) | 1992-08-06 |
| JP2699658B2 true JP2699658B2 (en) | 1998-01-19 |
Family
ID=18520089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41101590A Expired - Fee Related JP2699658B2 (en) | 1990-12-17 | 1990-12-17 | Square root arithmetic unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699658B2 (en) |
-
1990
- 1990-12-17 JP JP41101590A patent/JP2699658B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04216127A (en) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055555A (en) | Interface for performing parallel arithmetic and round operations | |
| US7395304B2 (en) | Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic | |
| USRE39385E1 (en) | Method and apparatus for performing mathematical functions using polynomial approximation and a rectangular aspect ratio multiplier | |
| US5212661A (en) | Apparatus for performing floating point arithmetic operation and rounding the result thereof | |
| JPH0612229A (en) | Multiplication and accumulation circuit | |
| JPS6347874A (en) | Arithmetic unit | |
| JP4274633B2 (en) | Power arithmetic unit | |
| JPH05134851A (en) | Multiplying circuit output system | |
| JPS60140422A (en) | Arithmetic processing unit | |
| US20230086090A1 (en) | Methods and Apparatus for Quotient Digit Recoding in a High-Performance Arithmetic Unit | |
| JP6646350B2 (en) | Model calculation unit for calculating a function model based on data using data of various numerical formats, and control device | |
| JP2699658B2 (en) | Square root arithmetic unit | |
| JPH01290035A (en) | Rounding method and apparatus for high speed multiplier | |
| JPH086766A (en) | Sine and cosine arithmetic device | |
| JPS62197868A (en) | Linear approximation conversion circuit for pipeline construction | |
| JPH08504046A (en) | Device for converting a floating point binary number to a logarithm in binary form and vice versa | |
| KR20010067226A (en) | Interpolation method and apparatus | |
| JP2797773B2 (en) | Reciprocal arithmetic unit | |
| JP2518532B2 (en) | Subtractor shift type divider | |
| JPH0831024B2 (en) | Arithmetic processor | |
| JPH04235629A (en) | Square root arithmetic unit | |
| JP3517162B2 (en) | Division and square root arithmetic unit | |
| JPH0251732A (en) | Floating point computing element | |
| JPS63254525A (en) | Dividing device | |
| JPH0322025A (en) | Exponential function arithmetic unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |