JP2698702B2 - Regulator transistor output transistor saturation prevention circuit - Google Patents
Regulator transistor output transistor saturation prevention circuitInfo
- Publication number
- JP2698702B2 JP2698702B2 JP30522990A JP30522990A JP2698702B2 JP 2698702 B2 JP2698702 B2 JP 2698702B2 JP 30522990 A JP30522990 A JP 30522990A JP 30522990 A JP30522990 A JP 30522990A JP 2698702 B2 JP2698702 B2 JP 2698702B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
この発明は、マルチ電源用IC等の取り出すべき出力の
安定化に用いられるレギュレータ回路の出力トランジス
タ飽和防止回路に関する。The present invention relates to an output transistor saturation prevention circuit of a regulator circuit used for stabilizing an output to be taken out of a multi-power supply IC or the like.
一般に、CDプレーヤのピックアップのトラッキングサ
ーボやフォーカスサーボ等、高い精度が要求される制御
を行う各種の制御回路には、電圧変動が極めて小さい電
源が用いられ、この種の電源では、電圧出力の安定化を
図るためレギュレータ回路の設置が不可欠である。とこ
ろで、このレギュレータ回路の入力電源に電池等を用い
た場合、その消耗による減電圧時、レギュレータ回路の
出力トランジスタが飽和し、レギュレータ回路が形成さ
れているIC基板にその飽和電流が流れ、基板に発熱を生
じさせる。特に、飽和電流は無効電流であって、消費電
力を増大させるばかりか、突入電流によって基板電位が
変動し、併設された基板上の他の回路の正常な動作を阻
害する要因になる。 このようなレギュレータ回路の出力トランジスタの飽
和を防止するため、例えば、特願昭63−288225号「レギ
ュレータ回路」が提案されている。 このレギュレータ回路では、第３図に示すように、レ
ギュレータ主回路部２（以下単に「主回路部２」とい
う）の前段に飽和防止回路４が設置されている。主回路
部２には正相入力側に基準電圧Vrefを受ける電圧比較器
21が設置され、この電圧比較器21の出力をベースに受け
て出力端子20から出力電圧Voutを取り出す出力トランジ
スタ22が設置されている。出力トランジスタ22にはPNP
形トランジスタが用いられており、そのコレクタ側と接
地点との間には出力トランジスタ22が流れる電流を電圧
に変換する抵抗23、24が直列に接続されている。 このレギュレータによれば、出力トランジスタ22に流
れる電流が抵抗23、24に電圧降下を生じさせ、抵抗23、
24の中間接続点に発生した電圧Vnが電圧比較器21の逆相
入力側に帰還されている。したがって、このレギュレー
タ回路の主回路部２では、正相入力（＋）に加えられる
基準電圧Vrefと抵抗23、24の電圧Vnとが電圧比較器21で
比較され、この電圧比較器21の比較結果、即ち、そのリ
ニア出力に応じて出力トランジスタ22のベース電流が電
圧比較器21側に引き込まれ、基準電圧Vrefと電圧Vnとが
等しくなるように出力トランジスタ22のコレクタ電流が
制御されるのである。 ところで、このような主回路部２のみからなるレギュ
レータ回路では、電源電圧Vccが低下した場合、即ち、
減電時には出力トランジスタ22のエミッタ電圧が低下
し、その値が出力電圧Voutに近づくと、出力トランジス
タ22は飽和状態に移行する。 そして、この出力トランジスタ22は、例えば、第４図
に示すように、レギュレータ回路を構成するICの一部と
して形成されている。即ち、基板25にはＮ形の高濃度領
域からなる埋込み層26が形成され、この埋込み層26を覆
ってＮ形のベース領域27が形成されている。このベース
領域27はアイソレーション領域28によって他の領域と分
離され、その表面層部分にはＮ形の高濃度領域を以てベ
ース電極29が形成されているとともに、高濃度のＰ形導
電領域からなるエミッタ領域30が形成され、このエミッ
タ領域30を包囲して高濃度のＰ形導電領域からなるコレ
クタ領域31が形成されている。したがって、この出力ト
ランジスタ22は、正常動作時には、ベース領域27、エミ
ッタ領域30及びコレクタ領域31を以て増幅動作が行われ
る。 ところが、電源電圧Vccの低下でエミッタ領域30側の
電位が下がって、その電位とコレクタ領域31側の電位と
の間の電位差が小さくなると、エミッタ領域30をエミッ
タ、ベース領域27をベース、アイソレーション領域28即
ち基板25をコレクタとする寄生トランジスタ32が生起
し、この寄生トランジスタ32を通してエミッタ領域30か
ら基板25側へ突入電流が流れることになる。この突入電
流の大きさは、寄生トランジスタ32の規模、即ち、出力
トランジスタ22の規模に応じたものとなる。この場合、
出力トランジスタ22は、大きな出力電流を予定している
ため、そのエミッタ面積が大きく、そのエミッタ面積を
持つ寄生トランジスタ32に流れる突入電流はそれに比例
して極めて大きいものとなる。 このように出力トランジスタ22の飽和状態は飽和電流
に加え、寄生トランジスタ32による突入電流が基板25側
に流れ、基板25の過熱や基板電位を不安定なものにする
ことになるので、これを防止するため、電圧比較器21の
前段部に飽和防止回路４を設置したものである。この飽
和防止回路４には、出力トランジスタ22のｎ分の１程度
のエミッタ面積を持つトランジスタ41が設置され、この
トランジスタ41のコレクタには抵抗42、43、44の直列回
路が接続されている。トランジスタ41のベース入力側に
は電圧比較器45が設置され、その正相入力（＋）側には
バンドギャップ回路等の基準電圧源から基準電圧Vrefが
加えられ、その逆相入力（−）側には抵抗43、44の中間
接続点に生じた電圧Vmが帰還されている。この電圧Vm
は、電圧比較器45による制御動作で正相入力（＋）側の
基準電圧Vrefと等しくなる。このため、主回路部２の電
圧比較器21の正相入力（＋）には基準電圧Vrefが加えら
れることになる。 したがって、このレギュレータ回路では、主回路部２
と等価的な正帰還増幅器を成す飽和防止回路４を主回路
部２の前段に設置したことにより、出力トランジスタ22
が飽和状態に移行する前に飽和防止回路４のトランジス
タ41を強制的に飽和状態に移行させて出力トランジスタ
22の飽和状態への突入を未然に防止したものである。 ここで、主回路部２及び飽和防止回路４において、ト
ランジスタ41は出力トランジスタ22に対応しており、各
抵抗43、44、23、24の各抵抗値をRa、Rb、Rc、Rdとする
と、各抵抗値Ra＝Rc、Rb＝Rdに設定し、IC上で整合性を
取るとすれば、出力電圧Voutは、 となる。 ところが、減電時、トランジスタ41を通して抵抗42、
43、44に電流が流れ、抵抗43、44の電圧Vmは抵抗42の電
圧降下分だけ低下し、この電圧Vmが電圧比較器45の逆相
入力（−）に加えられる。そこで、抵抗42の抵抗値をＲ
αとすると、抵抗42に発生する電圧Ｖαは、 となる。したがって、減電時、この電圧Ｖαの発生によ
り、トランジスタ41のみを選択的に飽和させ、出力トラ
ンジスタ22の飽和を未然に防止するものであり、これは
出力トランジスタ22側の見掛け上の飽和電圧を高くした
ことと等価であり、その結果、出力トランジスタ22の飽
和状態への移行が緩和されることになる。In general, power supplies with extremely small voltage fluctuations are used for various control circuits that perform high-precision control, such as tracking servo and focus servo for CD player pickups. It is indispensable to install a regulator circuit in order to achieve this. By the way, when a battery or the like is used as the input power supply of this regulator circuit, the output transistor of the regulator circuit saturates when the voltage is reduced due to its consumption, and the saturation current flows through the IC board on which the regulator circuit is formed, and the This produces an exotherm. In particular, the saturation current is a reactive current, which not only increases the power consumption, but also fluctuates the substrate potential due to the rush current, which hinders the normal operation of other circuits on the attached substrate. In order to prevent the saturation of the output transistor of such a regulator circuit, for example, Japanese Patent Application No. 63-288225 discloses a "regulator circuit". In this regulator circuit, as shown in FIG. 3, a saturation prevention circuit 4 is provided at a stage preceding the regulator main circuit section 2 (hereinafter simply referred to as “main circuit section 2”). The main circuit 2 has a voltage comparator which receives the reference voltage Vref on the positive-phase input side.
An output transistor 22 is provided for receiving an output of the voltage comparator 21 as a base and extracting an output voltage Vout from an output terminal 20. PNP for output transistor 22
A transistor is used, and resistors 23 and 24 for converting a current flowing through the output transistor 22 into a voltage are connected in series between the collector side and a ground point. According to this regulator, the current flowing through the output transistor 22 causes a voltage drop across the resistors 23 and 24,
The voltage Vn generated at the intermediate connection point of 24 is fed back to the negative phase input side of the voltage comparator 21. Therefore, in the main circuit section 2 of the regulator circuit, the reference voltage Vref applied to the positive-phase input (+) and the voltage Vn of the resistors 23 and 24 are compared by the voltage comparator 21, and the comparison result of the voltage comparator 21 That is, the base current of the output transistor 22 is drawn toward the voltage comparator 21 in accordance with the linear output, and the collector current of the output transistor 22 is controlled so that the reference voltage Vref and the voltage Vn become equal. By the way, in such a regulator circuit including only the main circuit section 2, when the power supply voltage Vcc decreases, that is,
At the time of power reduction, the emitter voltage of the output transistor 22 decreases, and when the value approaches the output voltage Vout, the output transistor 22 shifts to a saturated state. The output transistor 22 is formed as a part of an IC constituting a regulator circuit, for example, as shown in FIG. That is, a buried layer 26 composed of an N-type high-concentration region is formed in the substrate 25, and an N-type base region 27 is formed so as to cover the buried layer 26. The base region 27 is separated from other regions by an isolation region 28. A base electrode 29 is formed on the surface layer portion with an N-type high-concentration region, and an emitter formed of a high-concentration P-type conductive region. A region 30 is formed, and a collector region 31 made of a high-concentration P-type conductive region is formed surrounding emitter region 30. Therefore, in the normal operation of the output transistor 22, the amplification operation is performed by the base region 27, the emitter region 30, and the collector region 31. However, when the power supply voltage Vcc decreases and the potential on the emitter region 30 side decreases, and the potential difference between the potential and the potential on the collector region 31 side decreases, the emitter region 30 becomes the emitter, the base region 27 becomes the base, and the A parasitic transistor 32 having the region 28, that is, the substrate 25 as a collector, occurs, and an inrush current flows from the emitter region 30 to the substrate 25 through the parasitic transistor 32. The magnitude of the inrush current depends on the size of the parasitic transistor 32, that is, the size of the output transistor 22. in this case,
Since the output transistor 22 is intended to have a large output current, its emitter area is large, and the rush current flowing through the parasitic transistor 32 having that emitter area becomes extremely large in proportion thereto. As described above, the saturation state of the output transistor 22 prevents the rush current of the parasitic transistor 32 from flowing into the substrate 25 in addition to the saturation current, thereby overheating the substrate 25 and making the substrate potential unstable. For this purpose, a saturation prevention circuit 4 is provided in a preceding stage of the voltage comparator 21. A transistor 41 having an emitter area of about 1 / n of that of the output transistor 22 is provided in the saturation prevention circuit 4, and a series circuit of resistors 42, 43 and 44 is connected to the collector of the transistor 41. A voltage comparator 45 is provided on a base input side of the transistor 41, a reference voltage Vref is applied to a positive phase input (+) side thereof from a reference voltage source such as a band gap circuit, and a negative phase input (−) side thereof. Is fed back the voltage Vm generated at the intermediate connection point between the resistors 43 and 44. This voltage Vm
Becomes equal to the reference voltage Vref on the positive-phase input (+) side by the control operation of the voltage comparator 45. Therefore, the reference voltage Vref is applied to the positive-phase input (+) of the voltage comparator 21 of the main circuit unit 2. Therefore, in this regulator circuit, the main circuit unit 2
Since the saturation prevention circuit 4 which constitutes a positive feedback amplifier equivalent to that of FIG.
Before the transistor shifts to the saturation state, the transistor 41 of the saturation prevention circuit 4 is forcibly shifted to the saturation state and the output transistor
This prevents the entry of 22 into saturation. Here, in the main circuit section 2 and the saturation prevention circuit 4, the transistor 41 corresponds to the output transistor 22, and the resistance values of the resistors 43, 44, 23, and 24 are Ra, Rb, Rc, and Rd, respectively. If each resistance value is set to Ra = Rc, Rb = Rd, and if consistency is taken on the IC, the output voltage Vout is Becomes However, when the power is reduced, the resistance 42,
A current flows through 43 and 44, and the voltage Vm of the resistors 43 and 44 decreases by the voltage drop of the resistor 42, and this voltage Vm is applied to the negative-phase input (-) of the voltage comparator 45. Therefore, the resistance value of the resistor 42 is set to R
Assuming α, the voltage Vα generated at the resistor 42 is Becomes Therefore, at the time of power reduction, only the transistor 41 is selectively saturated by the generation of the voltage Vα, thereby preventing the output transistor 22 from being saturated. This reduces the apparent saturation voltage on the output transistor 22 side. This is equivalent to the increase, and as a result, the transition of the output transistor 22 to the saturated state is reduced.
従来のレギュレータ回路における出力トランジスタ22
の飽和防止の考え方は、その前段側に出力トランジスタ
22より容量が小さく、寄生トランジスタの影響が少ない
トランジスタ41を設置し、出力トランジスタ22が飽和す
る悪条件時にトランジスタ41を早期に飽和させ、しか
も、トランジスタ41は容量が小さいので飽和電流を出力
トランジスタ22のそれに比較して小さくし、飽和時の影
響防止を狙ったものである。 ところが、トランジスタ41によって出力トランジスタ
22の飽和は回避できるものの、基板25上でトランジスタ
41が飽和していることに変わりはなく、トランジスタ41
を通して飽和電流が基板25側に流れ、この飽和電流の発
生を阻止することができない。そして、製造工程のばら
つき等による突入電流の増減が制御できないため、レギ
ュレータ回路における消費電流Iqが不安定となり、しか
も、トランジスタ41の飽和電圧の増減がそのまま出力電
圧Voutに反映されることも、本来安定化出力が期待され
たレギュレータ回路では無視することができないもので
ある。 そこで、この発明は、このようなレギュレータ回路の
出力トランジスタの飽和を阻止して突入電流の発生を防
止し、出力トランジスタから得られる出力レベルの安定
化を実現したレギュレータ回路の出力トランジスタ飽和
防止回路の提供を第１の目的とする。 また、この発明は出力を設定すべき抵抗の整合性を取
ることにより、出力の安定化を実現したレギュレータ回
路の出力トランジスタ飽和防止回路の提供を第２の目的
とする。Output transistor 22 in conventional regulator circuit
The idea of preventing saturation is that the output transistor
A transistor 41 having a smaller capacity than that of the parasitic transistor 22 and having less influence of a parasitic transistor is provided, and the transistor 41 is quickly saturated in a bad condition in which the output transistor 22 is saturated. It is intended to reduce the effect of saturation and to reduce the effect of saturation. However, the output transistor is
Although the saturation of 22 can be avoided, the transistor on the substrate 25
It remains unchanged that 41 is saturated, and the transistor 41
, The saturation current flows to the substrate 25 side, and the generation of the saturation current cannot be prevented. Also, since the increase and decrease of the rush current due to variations in the manufacturing process and the like cannot be controlled, the current consumption Iq in the regulator circuit becomes unstable, and the increase or decrease of the saturation voltage of the transistor 41 is directly reflected on the output voltage Vout. This cannot be ignored in a regulator circuit expected to have a stabilized output. Accordingly, the present invention provides an output transistor saturation prevention circuit of a regulator circuit that prevents the occurrence of an inrush current by preventing the saturation of the output transistor of such a regulator circuit, thereby realizing the stabilization of the output level obtained from the output transistor. The provision is the first purpose. It is a second object of the present invention to provide an output transistor saturation prevention circuit of a regulator circuit which realizes output stabilization by maintaining the consistency of a resistor for setting an output.
即ち、この発明のレギュレータ回路の出力トランジス
タ飽和防止回路は、第１の目的を達成するため、基準電
圧（Vref）に応じた安定化出力を取り出すべき出力トラ
ンジスタ（22）が設置され、この出力トランジスタのコ
レクタ側に直列に接続された第１及び第２の抵抗（23、
24）を通して取り出された電圧と前記基準電圧との差に
応じて前記出力トランジスタからベース電流を引き込
み、前記出力トランジスタの前記電流を制御する電圧比
較手段（電圧比較器21）が設置されたレギュレータ主回
路部（主回路部２）と、前記基準電圧を定電流（Ｉ）に
変換し、この定電流を第１のトランジスタ（（612）を
通して出力する電圧電流変換手段（電圧電流変換回路6
1）と、前記第１のトランジスタに流れる前記定電流を
検出するカレントミラー回路（63）と、このカレントミ
ラー回路と前記第１のトランジスタとの間に接続され、
前記定電流によって電圧降下を発生する第３の抵抗（6
2）と、前記第１のトランジスタに対応して設置され
て、前記第３の抵抗の電圧降下点にベースが接続され、
前記カレントミラー回路からの前記定電流を受ける第２
のトランジスタ（64）と、この第２のトランジスタに並
列に接続された直列回路を成し、前記電圧比較手段に前
記基準電圧として加えるべき電圧を中間接続点に発生さ
せる第４及び第５の抵抗（65、66）とを備えたものであ
る。 また、この発明のレギュレータ回路の出力トランジス
タ飽和防止回路は、第２の目的を達成するため、前記第
１の抵抗と前記第４の抵抗、前記第２の抵抗と前記第５
の抵抗を等しい抵抗値に設定したことを特徴とするもの
である。That is, in order to achieve the first object, the output transistor saturation prevention circuit of the regulator circuit according to the present invention is provided with an output transistor (22) for extracting a stabilized output according to the reference voltage (Vref). The first and second resistors (23,
24) a base current is drawn from the output transistor in accordance with a difference between the voltage extracted through the output transistor and the reference voltage, and a regulator main unit provided with voltage comparison means (voltage comparator 21) for controlling the current of the output transistor. A circuit section (main circuit section 2) and a voltage-current conversion means (voltage-current conversion circuit 6) for converting the reference voltage into a constant current (I) and outputting the constant current through a first transistor (612).
1) a current mirror circuit (63) for detecting the constant current flowing through the first transistor; and a current mirror circuit (63) connected between the current mirror circuit and the first transistor;
A third resistor (6
2) and a base is connected to the voltage drop point of the third resistor, the base being connected to the first transistor,
A second receiving the constant current from the current mirror circuit;
And a fourth resistor which forms a series circuit connected in parallel with the second transistor and generates a voltage to be applied to the voltage comparing means as the reference voltage at an intermediate connection point. (65, 66). Further, in order to achieve a second object, the output transistor saturation prevention circuit of the regulator circuit according to the present invention includes the first resistor and the fourth resistor, and the second resistor and the fifth resistor.
Are set to the same resistance value.
基準電圧Vrefに応じた定電流が電圧電流変換回路の第
１のトランジスタを通して得られ、この定電流がカレン
トミラー回路及び第３の抵抗に流れる。第２のトランジ
スタには、そのベース入力電圧が第２の抵抗の電圧降下
点から与えられ、カレントミラー回路を通して定電流が
流れる。したがって、第２のトランジスタのエミッタに
は、そのベース電圧に第２のトランジスタのベース・エ
ミッタ間電圧を加えた電圧が発生する。 そして、電源電圧が第４及び第５の抵抗の抵抗値と定
電流との積と第３の抵抗に発生する電圧との和で与えら
れる電圧を超えると、第２のトランジスタは非導通状態
となるので、カレントミラー回路からの定電流は第４及
び第５の抵抗に流れる。この定電流によって生じた第４
及び第５の抵抗の中間接続点電圧が電圧比較手段の正相
入力側に加えられ、その出力によって出力トランジスタ
のベース電流が引き込まれる。出力トランジスタには、
そのベース電流の電流増幅率倍の電流が流れ、第１及び
第２の抵抗にその電流の一部が流れる。この電流によっ
て生じた第１及び第２の抵抗の中間接続点電圧は、電圧
比較手段の逆相入力側に帰還されて第１及び第２の抵抗
の中間接続点電圧と比較され、その大小関係に応じたベ
ース電流が出力トランジスタから引き込まれるので、各
中間接続点電圧が正相入力側の基準電圧と平衡状態とな
る。したがって、出力トランジスタのコレクタ側には、
第４及び第５の抵抗の抵抗値と定電流の積で与えられる
出力電圧が得られることになる。 そして、出力トランジスタ飽和防止回路では、出力ト
ランジスタの飽和は第２のトランジスタのエミッタ電圧
に依存するので、出力飽和電圧は定電流と第３の抵抗の
抵抗値との積によって設定でき、第３の抵抗によって任
意の値に設定することができる。 また、この発明によれば、第１の抵抗と第３の抵抗、
第２の抵抗と第５の抵抗の各抵抗値を等しく設定するこ
とで、出力電圧は、定電流と第４及び第５の抵抗によっ
て与えられ、電源電圧の変動に無関係に一定レベルとな
る。しかも、このような設定により、ICの製造工程上の
ばらつきや温度変化の影響を回避でき、安定した出力を
得ることができる。A constant current corresponding to the reference voltage Vref is obtained through the first transistor of the voltage-current conversion circuit, and the constant current flows through the current mirror circuit and the third resistor. The base input voltage of the second transistor is given from the voltage drop point of the second resistor, and a constant current flows through the current mirror circuit. Therefore, a voltage is generated at the emitter of the second transistor, which is obtained by adding the base-emitter voltage of the second transistor to the base voltage of the second transistor. When the power supply voltage exceeds a voltage given by the sum of the product of the resistance values of the fourth and fifth resistors and the constant current and the voltage generated at the third resistor, the second transistor turns off. Therefore, the constant current from the current mirror circuit flows through the fourth and fifth resistors. The fourth current generated by this constant current
And the intermediate connection point voltage of the fifth resistor is applied to the positive-phase input side of the voltage comparison means, and its output draws the base current of the output transistor. For the output transistor,
A current having a current amplification factor times the base current flows, and a part of the current flows through the first and second resistors. The intermediate connection point voltage of the first and second resistors generated by this current is fed back to the negative-phase input side of the voltage comparison means and compared with the intermediate connection point voltage of the first and second resistors. Is drawn from the output transistor, so that each intermediate connection point voltage is in equilibrium with the reference voltage on the positive-phase input side. Therefore, on the collector side of the output transistor,
An output voltage given by the product of the resistance values of the fourth and fifth resistors and the constant current is obtained. In the output transistor saturation prevention circuit, since the saturation of the output transistor depends on the emitter voltage of the second transistor, the output saturation voltage can be set by the product of the constant current and the resistance of the third resistor. Any value can be set by a resistor. Further, according to the present invention, the first resistor and the third resistor,
By setting the resistance values of the second resistor and the fifth resistor to be equal, the output voltage is given by the constant current and the fourth and fifth resistors, and is at a constant level regardless of the fluctuation of the power supply voltage. In addition, with such a setting, it is possible to avoid the influence of the variation in the manufacturing process of the IC and the influence of the temperature change, and to obtain a stable output.
以下、この発明を図面に示した実施例を参照して詳細
に説明する。 第１図は、この発明のレギュレータ回路の出力トラン
ジスタ飽和防止回路の一実施例を示す。 このレギュレータ回路の出力トランジスタ飽和防止回
路には、主回路部２が設置され、その前段に飽和防止回
路６を設置したものであり、第３図に示したレギュレー
タ回路と同一部分には同一符号を付してある。 主回路部２には、正相入力（＋）側に基準電圧Vrefを
受ける電圧比較手段としての電圧比較器21が設置され、
この電圧比較器21の出力をベースに受けて出力端子20か
ら出力電圧Voutを取り出すべき出力トランジスタ22が設
置されている。この出力トランジスタ22にはPNP形トラ
ンジスタが用いられており、この出力トランジスタ22
は、そのエミッタを電源ライン34に直結し、そのコレク
タ側と接地点との間には出力トランジスタ22に流れる電
流を電圧に変換する直列回路を成す第１及び第２の抵抗
23、24が直列に接続されている。抵抗23、24の中間接続
点に発生した電圧Vnは、電圧比較器21の逆相入力（−）
に加えられている。したがって、主回路部２では、正相
入力（＋）に加えられる基準電圧Vrefと電圧Vnとが電圧
比較器21で比較され、この電圧比較器21の比較結果、即
ち、そのリニア出力に応じて出力トランジスタ22のベー
ス電流が電圧比較器21側に引き込まれ、基準電圧Vrefと
電圧Vnとが等しくなるように出力トランジスタ22のコレ
クタ電流が制御される。 そして、飽和防止回路６には、電圧比較器21の正相入
力（＋）側に加えるべき基準電圧Vrefを定電流Ｉに変換
する電圧電流変換手段としての電圧電流変換回路61が設
置されている。基準電圧Vrefは、図示しない基準電圧
源、例えば、バンドギャップ電圧発生回路等で形成され
る。この基準電圧Vrefを定電流Ｉに変換すべき電圧電流
変換回路61には入力側に電圧比較器611が設置され、こ
の電圧比較器611の出力側には第１のトランジスタ612が
設置されている。このトランジスタ612のエミッタ側に
はトランジスタ612に流れる電流を電圧に変換する抵抗6
13が接続されている。したがって、基準電圧Vrefが電圧
比較器611の正相入力（＋）に加えられると、その電圧
入力に応じてベース電流がトランジスタ612に流れ、ト
ランジスタ612にはそのベース電流に応じたエミッタ電
流が流れる。このエミッタ電流は抵抗613によって電圧
に変換され、その電圧は電圧比較器611の逆相入力
（−）側に帰還されているので、電圧比較器611ではそ
の帰還電圧と基準電圧Vrefとの比較が行われ、両者の差
電圧に応じたベース電流がトランジスタ612に流れ、基
準電圧Vrefと抵抗613に発生する電圧とが等しくなるよ
うにトランジスタ612に流れる電流が制御される。 トランジスタ612のコレクタ側には、第３の抵抗62を
介してカレントミラー回路63の入力側のトランジスタ63
1が接続されている。トランジスタ631はダイオード接続
されており、このトランジスタ631のベース・コレクタ
とトランジスタ632のベースは共通化されている。した
がって、トランジスタ631にトランジスタ612及び抵抗62
を通して定電流Ｉが流れると、トランジスタ631、632の
カレントミラー効果によってトランジスタ632にその定
電流Ｉに対応する定電流が流れる。トランジスタ631、6
32のエミッタ面積比を等しいものとすると、トランジス
タ632には定電流Ｉが流れることになる。 また、トランジスタ632のコレクタと接地点との間に
は第２のトランジスタ64が接続されており、このトラン
ジスタ64のベースは抵抗62の電圧降下点、即ち、トラン
ジスタ612のコレクタ側に接続されている。このトラン
ジスタ64には、直列回路を成す第４及び第５の抵抗65、
66が並列に接続されている。この抵抗65、66の中間接続
点に生じる電圧Vmは、基準電圧Vrefに対応しており、主
回路部２の電圧比較器21の正相入力（＋）側に入力され
ている。 以上の構成において、動作を説明する。 基準電圧Vrefが電圧電流変換回路61に加えられると、
トランジスタ612には基準電圧Vrefに応じた定電流Ｉが
流れる。抵抗613の抵抗値をR1とすると、定電流Ｉは、 となる。この定電流Ｉは、トランジスタ64が導通してい
ないと正常動作時には、カレントミラー回路63を通して
抵抗65、66に流れる。 ここで、電源電圧をVcc、抵抗62、65、66、23、24の
各抵抗値をR2、R3、R4、R5、R6とし、R3＝R5、R4＝R6と
すると、抵抗65、66の中間接続点に発生する電圧Vmは、 となり、これが電圧比較器21の正相入力（＋）に加えら
れる。したがって、抵抗23、24の中間接続点に発生する
電圧Vnもこの電圧Vmと等しい電圧が発生し、出力電圧Vo
utは、 となり、定電流Ｉ及び抵抗R65、66によって設定される
一定レベルとなる。 このような動作は、トランジスタ64が非導通状態に移
行していることが条件となっており、トランジスタ64の
動作は、電源電圧Vccと抵抗65、66の直列回路の電圧降
下の関係によって選択的に行われる。即ち、電源電圧Vc
cが、Ｉ・（R3＋R4）より高いとき、トランジスタ64は
オフ状態となるので、電源電圧Vccが低下していない正
常時には、常にトランジスタ64が非導通状態を維持し、
定電流Ｉは抵抗65、66に流れることになり、以上の正常
動作が行われる。 そして、電源電圧Vccが低下した場合、トランジスタ6
31のベース・エミッタ間電圧をVF1、トランジスタ64の
ベース・エミッタ間電圧をVF2とすると、トランジスタ6
4のエミッタ側の点Ｐの電圧VPは、 となる。ここで、VF1＝VF2と見做せるから、式（６）
は、 となり、出力飽和電圧は、式（７）の第２項の（Vref/R
1）・R2で設定され、定電流Ｉ（＝Vref/R1）即ち、抵抗
613、62で決定され、定電流Ｉが与えられた場合には抵
抗62の抵抗値R2だけで決定されることになる。 このように飽和防止回路６を設置したことにより、減
電時、出力トランジスタ22とともに他のトランジスタ61
2、631、632、64の飽和を確実に防止でき、出力電圧Vou
tも一定の設定電圧に保持させて出力することができ
る。 また、抵抗65、23の各抵抗値R3、R5をR3＝R5、抵抗66
と抵抗24の各抵抗値R4、R6をR4＝R6に設定して整合性を
取ることにより、温度変化及び製造工程上のばらつきに
対しても出力電圧Voutの安定化を図ることができる。各
抵抗65、66、23、24の整合性は、IC化によって容易に実
現できる。 次に、第２図は、この発明のレギュレータ回路の出力
トランジスタ飽和防止回路の具体的な回路構成例を示
す。 電圧比較器21には、演算増幅器が用いられており、抵
抗211、212を以てエミッタが共通化されたトランジスタ
213、214からなる差動対が設置され、各トランジスタ21
3、214のベース入力側にはトランジスタ215、216が設置
されている。トランジスタ215のベースには電圧Vmが加
えられ、トランジスタ216のベースには電圧Vnが加えら
れている。そして、トランジスタ213、214のコクレタ側
には、能動負荷としてトランジスタ217、218から成るカ
レントミラー回路が設置されている。 この電圧比較器21には、トランジスタ213、214等を駆
動するための定電流源219が設置され、この定電流源219
で得られた定電流はトランジスタ220、221、222、223及
び抵抗224、225、226、227、228、229、230から成るカ
レントミラー回路232を通してトランジスタ213、214の
エミッタ側、トランジスタ215、216のエミッタ側に供給
されている。 トランジスタ214のコレクタ側から取り出された出力
は出力回路233に加えられている。出力回路233にはダー
リントン接続されたトランジスタ234、235が設置され、
トランジスタ235のベース・エミッタ間には抵抗236が接
続され、トランジスタ234のベース・コレクタ間には位
相補償用のキャパシタ237が接続されている。トランジ
スタ235のコレクタと電源ライン34との間には抵抗238、
239が直列に接続され、抵抗238、239の中間接続点には
出力トランジスタ22のベースが接続されている。 この実施例の出力トランジスタ22のエミッタ面積はト
ランジスタ612のＮ倍（例えば100倍）程度に設定されて
いる。 また、この実施例では、電圧電流変換回路61として定
電流源610が設置され、この定電流源610には定電流Ｉが
カレントミラー回路63及び抵抗62を通して流れる。 カレントミラー回路63のトランジスタ632のエミッタ
面積は、トランジスタ631のｋ倍に設定されており、抵
抗65、66には定電流ｋ・Ｉが供給される。 そして、この実施例の回路は、モノリシックICで構成
され、抵抗65と抵抗23、抵抗66と抵抗24はそれぞれ等し
い抵抗値に設定されている。 このような構成によれば、前記実施例で説明したよう
に、出力トランジスタ22の飽和が防止できるとともに、
IC上に形成された主回路部２の各トランジスタ213、21
4、また飽和防止回路６のトランジスタ612等、総てのト
ランジスタの飽和をも防止でき、前記実施例で述べた通
りの安定した出力を取り出すことができる。 そして、このレギュレータ回路では、抵抗65と抵抗2
3、抵抗66と抵抗24はそれぞれ等しい抵抗値に設定され
たことにより、温度変化や製造工程のばらつきに対して
も無関係に安定した出力を取り出すことができる。Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. FIG. 1 shows an embodiment of an output transistor saturation prevention circuit of a regulator circuit according to the present invention. In the output transistor saturation prevention circuit of this regulator circuit, a main circuit section 2 is installed, and a saturation prevention circuit 6 is installed in front of the main circuit section 2. The same parts as those of the regulator circuit shown in FIG. It is attached. The main circuit section 2 is provided with a voltage comparator 21 as a voltage comparison means for receiving the reference voltage Vref on the positive-phase input (+) side.
An output transistor 22 for receiving the output of the voltage comparator 21 as a base and extracting an output voltage Vout from an output terminal 20 is provided. As the output transistor 22, a PNP transistor is used.
Are connected directly between the emitter and the power supply line 34, and have a first and a second resistor between the collector and the ground, forming a series circuit for converting a current flowing through the output transistor 22 into a voltage.
23 and 24 are connected in series. The voltage Vn generated at the intermediate connection point between the resistors 23 and 24 is the negative-phase input (−) of the voltage comparator 21.
Has been added to Therefore, in the main circuit section 2, the reference voltage Vref applied to the positive-phase input (+) and the voltage Vn are compared by the voltage comparator 21, and according to the comparison result of the voltage comparator 21, that is, according to the linear output. The base current of the output transistor 22 is drawn to the voltage comparator 21, and the collector current of the output transistor 22 is controlled so that the reference voltage Vref and the voltage Vn become equal. The saturation prevention circuit 6 is provided with a voltage-current conversion circuit 61 as voltage-current conversion means for converting a reference voltage Vref to be applied to the positive-phase input (+) side of the voltage comparator 21 into a constant current I. . The reference voltage Vref is formed by a reference voltage source (not shown), for example, a band gap voltage generating circuit or the like. A voltage comparator 611 is provided on the input side of the voltage-current conversion circuit 61 for converting the reference voltage Vref into the constant current I, and a first transistor 612 is provided on the output side of the voltage comparator 611. . The emitter of the transistor 612 has a resistor 6 for converting a current flowing through the transistor 612 into a voltage.
13 is connected. Therefore, when the reference voltage Vref is applied to the positive-phase input (+) of the voltage comparator 611, a base current flows through the transistor 612 according to the voltage input, and an emitter current according to the base current flows through the transistor 612. . This emitter current is converted into a voltage by the resistor 613, and the voltage is fed back to the negative phase input (−) side of the voltage comparator 611. Therefore, the voltage comparator 611 compares the feedback voltage with the reference voltage Vref. Then, a base current corresponding to the difference voltage between the two flows through the transistor 612, and the current flowing through the transistor 612 is controlled so that the reference voltage Vref becomes equal to the voltage generated at the resistor 613. The transistor 63 on the input side of the current mirror circuit 63 is connected to the collector side of the transistor 612 via the third resistor 62.
1 is connected. The transistor 631 is diode-connected, and the base and collector of the transistor 631 and the base of the transistor 632 are shared. Accordingly, the transistor 612 and the resistor 62
When the constant current I flows through the transistor 631, a constant current corresponding to the constant current I flows through the transistor 632 due to the current mirror effect of the transistors 631 and 632. Transistors 631, 6
Assuming that the emitter area ratios of the transistors 32 are equal, a constant current I flows through the transistor 632. A second transistor 64 is connected between the collector of the transistor 632 and the ground, and the base of the transistor 64 is connected to the voltage drop point of the resistor 62, that is, to the collector of the transistor 612. . The transistor 64 has fourth and fifth resistors 65 forming a series circuit,
66 are connected in parallel. The voltage Vm generated at the intermediate connection point between the resistors 65 and 66 corresponds to the reference voltage Vref, and is input to the positive phase input (+) side of the voltage comparator 21 of the main circuit unit 2. The operation of the above configuration will be described. When the reference voltage Vref is applied to the voltage-current conversion circuit 61,
A constant current I according to the reference voltage Vref flows through the transistor 612. When the resistance value of the resistor 613 and R 1, the constant current I, Becomes This constant current I flows through the current mirror circuit 63 to the resistors 65 and 66 during normal operation unless the transistor 64 is conducting. Here, the power supply voltage is Vcc, and the resistance values of the resistors 62, 65, 66, 23, and 24 are R 2 , R 3 , R 4 , R 5 , and R 6, and R 3 = R 5 and R 4 = R 6 Then, the voltage Vm generated at the intermediate connection point between the resistors 65 and 66 is This is applied to the positive phase input (+) of the voltage comparator 21. Therefore, the voltage Vn generated at the intermediate connection point between the resistors 23 and 24 is also equal to this voltage Vm, and the output voltage Vo
ut is The constant level is set by the constant current I and the resistors R65 and R66. Such an operation is performed on condition that the transistor 64 is in a non-conductive state, and the operation of the transistor 64 is selectively performed based on a relationship between a power supply voltage Vcc and a voltage drop of a series circuit of the resistors 65 and 66. Done in That is, the power supply voltage Vc
When c is higher than I · (R 3 + R 4 ), the transistor 64 is turned off. Therefore, in a normal state where the power supply voltage Vcc is not reduced, the transistor 64 always maintains the non-conductive state.
The constant current I flows through the resistors 65 and 66, and the above normal operation is performed. When the power supply voltage Vcc decreases, the transistor 6
Assuming that the base-emitter voltage of 31 is V F1 and the base-emitter voltage of transistor 64 is V F2 , transistor 6
Voltage V P of the point P on the emitter side of the 4, Becomes Here, since it can be considered that V F1 = V F2 , equation (6)
Is And the output saturation voltage is (Vref / R
1) is set in · R 2, a constant current I (= Vref / R 1) That is, the resistance
Is determined by 613,62 will be determined only by the resistance value R 2 of the resistor 62 in the case where the constant current I is given. By installing the saturation prevention circuit 6 in this manner, when the power is reduced, the output transistor 22 and other transistors 61
2, 631, 632, 64 can be reliably prevented and the output voltage Vou
t can also be output while being held at a constant set voltage. In addition, the respective resistance values R 3 and R 5 of the resistors 65 and 23 are represented by R 3 = R 5 , the resistor 66
By setting the resistances R 4 and R 6 of the resistor 24 and R 4 = R 6 to obtain consistency, the output voltage Vout can be stabilized against temperature changes and manufacturing process variations. Can be. The matching of the resistors 65, 66, 23, and 24 can be easily realized by using an IC. Next, FIG. 2 shows a specific circuit configuration example of the output transistor saturation prevention circuit of the regulator circuit of the present invention. An operational amplifier is used for the voltage comparator 21, and a transistor whose emitter is shared by resistors 211 and 212 is used.
A differential pair consisting of 213 and 214 is installed, and each transistor 21
On the base input side of 3, 214, transistors 215, 216 are provided. The voltage Vm is applied to the base of the transistor 215, and the voltage Vn is applied to the base of the transistor 216. On the collector side of the transistors 213 and 214, a current mirror circuit including transistors 217 and 218 is provided as an active load. The voltage comparator 21 is provided with a constant current source 219 for driving the transistors 213 and 214 and the like.
The constant current obtained in is passed through a current mirror circuit 232 including transistors 220, 221, 222, 223 and resistors 224, 225, 226, 227, 228, 229, 230. It is supplied to the emitter side. The output extracted from the collector of the transistor 214 is applied to the output circuit 233. In the output circuit 233, transistors 234 and 235 connected in Darlington are installed,
A resistor 236 is connected between the base and the emitter of the transistor 235, and a capacitor 237 for phase compensation is connected between the base and the collector of the transistor 234. A resistor 238 is provided between the collector of the transistor 235 and the power supply line 34,
239 are connected in series, and the base of the output transistor 22 is connected to an intermediate connection point between the resistors 238 and 239. The emitter area of the output transistor 22 of this embodiment is set to be about N times (for example, 100 times) the transistor 612. In this embodiment, a constant current source 610 is provided as the voltage-current conversion circuit 61, and a constant current I flows through the current mirror circuit 63 and the resistor 62 in the constant current source 610. The emitter area of the transistor 632 of the current mirror circuit 63 is set to k times as large as that of the transistor 631, and a constant current k · I is supplied to the resistors 65 and 66. The circuit of this embodiment is configured by a monolithic IC, and the resistors 65 and 23 and the resistors 66 and 24 are set to the same resistance value. According to such a configuration, as described in the above embodiment, the saturation of the output transistor 22 can be prevented, and
Each transistor 213, 21 of the main circuit section 2 formed on the IC
4. Also, saturation of all transistors such as the transistor 612 of the saturation prevention circuit 6 can be prevented, and a stable output as described in the above embodiment can be obtained. And in this regulator circuit, resistance 65 and resistance 2
3. Since the resistance 66 and the resistance 24 are set to the same resistance value, a stable output can be taken out irrespective of a temperature change or a variation in a manufacturing process.
以上説明したように、この発明によれば、次の効果が
得られる。 （ａ）出力トランジスタの飽和を確実に防止できるとと
もに、その飽和を防止するために設置されたトランジス
タの飽和をも確実に防止でき、安定した出力を取り出す
ことができ、従来、トランジスタの飽和によって生じた
基板の過熱、基板電位の変動、無効電流の増加等を確実
に防止できる。 （ｂ）温度変化や製造工程のばらつきに無関係に安定し
た出力を取り出すことができる。As described above, according to the present invention, the following effects can be obtained. (A) It is possible to reliably prevent the saturation of the output transistor, and also to surely prevent the saturation of the transistor installed to prevent the saturation, and to obtain a stable output. This can reliably prevent overheating of the substrate, fluctuation of the substrate potential, increase of the reactive current, and the like. (B) A stable output can be taken out irrespective of temperature changes and manufacturing process variations.
第１図はこの発明のレギュレータ回路の出力トランジス
タ飽和防止回路の一実施例を示す回路図、 第２図は第１図に示したレギュレータ回路の出力トラン
ジスタ飽和防止回路の具体的な回路構成例を示す回路
図、 第３図は出力トランジスタの飽和防止対策を施した従来
のレギュレータ回路を示す回路図、 第４図は出力トランジスタの構成を示す図である。 ２……主回路部（レギュレータ主回路部） 21……電圧比較器（電圧比較手段） 22……出力トランジスタ 23……第１の抵抗 24……第２の抵抗 61……電圧電流変換回路（電圧電流変換手段） 62……第３の抵抗 63……カレントミラー回路 64……第２のトランジスタ 65……第４の抵抗 66……第５の抵抗 612……第１のトランジスタ Vref……基準電圧 Ｉ……定電流FIG. 1 is a circuit diagram showing an embodiment of an output transistor saturation prevention circuit of a regulator circuit according to the present invention, and FIG. 2 is a specific circuit configuration example of an output transistor saturation prevention circuit of the regulator circuit shown in FIG. FIG. 3 is a circuit diagram showing a conventional regulator circuit taking measures to prevent saturation of the output transistor, and FIG. 4 is a diagram showing a configuration of the output transistor. 2 Main circuit section (regulator main circuit section) 21 Voltage comparator (voltage comparing means) 22 Output transistor 23 First resistor 24 Second resistor 61 Voltage-current conversion circuit ( Voltage-current conversion means) 62 third resistor 63 current mirror circuit 64 second transistor 65 fourth resistor 66 fifth resistor 612 first transistor Vref reference Voltage I: Constant current
Claims (2)
き出力トランジスタが設置され、この出力トランジスタ
のコレクタ側に直列に接続された第１及び第２の抵抗の
中間接続点で得られた電圧と前記基準電圧との差に応じ
て前記出力トランジスタからベース電流を引き込み、前
記出力トランジスタの前記電流を制御する電圧比較手段
が設置されたレギュレータ主回路部と、 前記基準電圧を定電流に変換し、この定電流を第１のト
ランジスタを通して出力する電圧電流変換回路と、 前記第１のトランジスタに流れる前記定電流を検出する
カレントミラー回路と、 このカレントミラー回路と前記第１のトランジスタとの
間に接続され、前記定電流を電圧に変換する第３の抵抗
と、 前記第１のトランジスタに対応して設置されて、前記第
３の抵抗の電圧降下点にベースが接続され、前記カレン
トミラー回路からの前記定電流を受ける第２のトランジ
スタと、 この第２のトランジスタに並列に接続された直列回路を
成し、前記電圧比較手段に前記基準電圧として加えるべ
き電圧を中間接続点に発生させる第４及び第５の抵抗
と、 を備えたことを特徴とするレギュレータ回路の出力トラ
ンジスタ飽和防止回路。An output transistor for extracting a stabilized output according to a reference voltage is provided, and a voltage obtained at an intermediate connection point between a first resistor and a second resistor connected in series to the collector of the output transistor. And a base current drawn from the output transistor according to a difference between the reference voltage and the reference voltage, and a regulator main circuit unit provided with voltage comparison means for controlling the current of the output transistor, and converting the reference voltage into a constant current. A voltage-current conversion circuit that outputs the constant current through a first transistor, a current mirror circuit that detects the constant current flowing through the first transistor, and a circuit between the current mirror circuit and the first transistor. A third resistor that is connected and converts the constant current into a voltage, and is provided corresponding to the first transistor, and is connected to the third resistor. A second transistor having a base connected to the voltage drop point of the resistance and receiving the constant current from the current mirror circuit; forming a series circuit connected in parallel to the second transistor; And a fourth and a fifth resistor for generating a voltage to be applied as the reference voltage at an intermediate connection point, comprising: an output transistor saturation prevention circuit for a regulator circuit.
２の抵抗と前記第５の抵抗を等しい抵抗値に設定したこ
とを特徴とする請求項１記載のレギュレータ回路の出力
トランジスタ飽和防止回路。2. The output transistor of a regulator circuit according to claim 1, wherein said first resistor and said fourth resistor, and said second resistor and said fifth resistor are set to equal resistance values. Saturation prevention circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30522990A JP2698702B2 (en) | 1990-11-09 | 1990-11-09 | Regulator transistor output transistor saturation prevention circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30522990A JP2698702B2 (en) | 1990-11-09 | 1990-11-09 | Regulator transistor output transistor saturation prevention circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177514A JPH04177514A (en) | 1992-06-24 |
| JP2698702B2 true JP2698702B2 (en) | 1998-01-19 |
Family
ID=17942590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30522990A Expired - Fee Related JP2698702B2 (en) | 1990-11-09 | 1990-11-09 | Regulator transistor output transistor saturation prevention circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2698702B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8305135B2 (en) | 2009-11-20 | 2012-11-06 | Renesas Electronics Corporation | Semiconductor device |
-
1990
- 1990-11-09 JP JP30522990A patent/JP2698702B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8305135B2 (en) | 2009-11-20 | 2012-11-06 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177514A (en) | 1992-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939867A (en) | Low consumption linear voltage regulator with high supply line rejection | |
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| US5410241A (en) | Circuit to reduce dropout voltage in a low dropout voltage regulator using a dynamically controlled sat catcher | |
| US5365161A (en) | Stabilized voltage supply | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4958122A (en) | Current source regulator | |
| JP2698702B2 (en) | Regulator transistor output transistor saturation prevention circuit | |
| US5446380A (en) | Monolithic integrated voltage regulator | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US5617056A (en) | Base current compensation circuit | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| JP3177521B2 (en) | Power supply circuit | |
| US4374356A (en) | Constant voltage circuit | |
| JP3529601B2 (en) | Constant voltage generator | |
| JP2793343B2 (en) | Bias circuit | |
| JPH0326435B2 (en) | ||
| US5355078A (en) | Semiconductor integrated circuit for a stabilized power supply circuit | |
| JPS58194417A (en) | Diode | |
| JP2629234B2 (en) | Low voltage reference power supply circuit | |
| EP1521156A1 (en) | Regulating system | |
| JP2896177B2 (en) | DC amplifier circuit bias circuit | |
| JPH05150847A (en) | Power supply circuit | |
| JP3315850B2 (en) | Current-voltage converter | |
| JP3671519B2 (en) | Current supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |