JP2695769B2 - Data recording / reproducing device - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタルデータをディスク上に記録するに
好適なデータ記録再生装置に関するものである。 〔発明の背景〕 従来の装置は、「最新フロッピ・ディスク装置とその
応用ノウハウ」高橋昇司著,CQ出版株式会社，昭和59年
６月10日発行の第109頁の図5.15に記載のフロッピーデ
ィスクのフォーマットのように、セクター単位で符号が
構成され、さらにセクター毎にヘッダーと称される制御
信号を基本とするデータが付加され、これらがそれぞれ
他のセクターと所定の間隔のもとに構成されていた。 しかし、記録密度の向上を図る場合には、それに伴な
い誤りも増すために、符号の能力を向上する必要がある
が能力向上については配慮されていなかった。また制御
信号はヘッダーに記録されているが、ヘッダーが誤った
場合には制御データが不明となる事や、データ領域で
は、制御信号は読みとれない等の問題がある。 即ち、データフィールドは、同期信号，制御信号，デ
ータおよびCRCからなる１個のフレームから構成されて
いる。この場合１フレーム中に１個でも誤った場合にも
全データを誤りとせざるを得なかった。また、上記CRC
の代りに誤り検出訂正符号を用いた場合でも、同期信号
の欠落や長いバーストエラー等があった場合には訂正不
能となる。 このため、誤りの多いシステムに、上記フォーマット
を用いるには問題であった。 〔発明の目的〕 本発明の目的は、ディジタルデータをディスク上に記
録する際、誤り検出・訂正能力が高い符号で構成し、且
つ、制御情報を信頼性が高く且つ高速で読み出されるデ
ータ記録再生装置を提供することにある。 〔発明の概要〕 このため本発明は、制御情報をデータフレームと同じ
構成でデータフレームの前に配置し、さらに望ましくは
データフレーム中にも同じ構成で多重書きにするように
したものである。 〔発明の実施例〕 以下、本発明を図面を引用しながら詳細に説明する。
第１図は本発明による磁気記録再生装置の一実施例であ
る。第１図において、１はフレキシブル磁気ディスク,2
はフレキシブル磁気ディスクの中心に設けられたプラス
チック製のハブで中心にディスク位置決めの穴を有す
る。３はスピンドルでスピンドルモータ４の回転に伴っ
て回転し、フレキシブル磁気ディスク１を回転させる。
５はインデックス検出子で磁性体の棒の周囲にコイルを
まいたものである。６はインデックス検出子５の出力か
らインデックスパルスを検出するインデックス検出回
路、７は記録再生用の磁気ヘッドで場合によりイレーズ
ギャップを有する。８は磁気ヘッド７を移動させるため
のキャリジ、９はキャリジ８をすなわち磁気ヘッド７を
ディスク１のトラック方向に歩進させるステップモー
タ、10は制御部である。制御部は図示しない手段により
今後説明する各構成要素を目的に応じて適切に制御す
る。通常マイクロコンピュータおよびタイミング制御回
路を用いて構成すると便利である。11はいわゆる「フォ
ーマット」時にインデックスを示す信号（インデックス
マーク）を書くための信号発生回路、12は記録信号をヘ
ッド７に流すための記録増幅回路、13は磁気ヘッド７の
再生信号を増幅するための再生増幅回路、14は変調回
路、15は復調回路、16は磁気ヘッド７の出力信号からイ
ンデックスマークを検出するためのインデックスマーク
検出回路、18,19はそれぞれエラー訂正のための誤り検
出・訂正符号の符号化および復号回路、17は符号のため
に使用するメモリ、20はホストシステム21（通常ほマイ
クロコンピュータシステム）とデータのやり取りをする
ためのバス（データおよびアドレスバス）、22はサブコ
ード生成回路、23はサブコード抽出回路である。 次に動作について説明する。まず目的のトラック磁気
ヘッド７の移動は、ホストシステム21よりバス20を経由
して制御部10へ目的のトラックの番号が与えられると。
制御部10はステップモータ９を回転させキャリジ８を移
動し、磁気ヘッド７を目的トラック上に位置決めする。
トラック位置とステッピングモータの回転角度との対応
は、通常のフロッピディスクドライブで行っているよう
に、制御部10内にトラックカウンタを設けることによっ
て容易に行いうる。トラックカウンタと磁気ヘッド７の
位置との同期は、図示しない基準位置検出決を設け、磁
気ヘッド７が基準トラック（通常は最外周トラック）に
達した時のキャリジの位置を検出する構成とし、基準位
置検出器の出力が発生したときにトラックカウンタをセ
ットすることにより容易に実現できる。 磁気ディスク１はスピンドルモータ４の回転により目
的回転数で回転する。回転数は水晶発振子の出力による
制御され正確な回転数で回転するのが望ましい。 次にデータの記録再生について説明する。データの記
録に先立っては、後述するような手段でもって予め「フ
ォーマット」されている必要がある。なお各トラックお
よびセクタは後述するような構成となっている。ホスト
システム21からバス20を経由して、記録すべき１セクタ
分のデータがメモリ17へ転送され、制御部10へ記録すべ
きセクタの位置を示すトラック番号，セクタ番号，ヘッ
ド番号等が転送されると、符号化回路は以上の情報に誤
り訂正用の符号を付加してメモリ17上に記録用データを
作成する。誤り訂正のための方式としては、ファイアコ
ード，リードソロモン符号（RSコード）等が知られてい
る。ここでは、誤り訂正能力をあげるためRSコードを採
用している。制御部10は符号化が終了すると（あるいは
同時に）、ステップモータ９を回転させ、磁気ヘッド７
を目的トラックに位置決めする。詳細は後述するが、記
録すべきセクタの開始位置は、ハブ２に埋め込まれたイ
ンデックス発生用の磁極（図示せず）から発生する磁束
をインデックス検出子６が読み出すことにより概略の位
置を検出し、さらにディスク１上に書き込まれたインデ
ックスマーク信号を磁気ヘッド７が再生し、再生増幅回
路13で増幅し、インデックスマーク検出回路16でインデ
ックスマークを検出し、前記検出されたインデックスパ
ルスと同期を取り、正しいインデックスマークの位置を
検出する。各セクタの開始位置はこのインデックスマー
クによってタイミングをとり（通常はタイマーで）決定
される。制御部10は前述したメモリ上の符号化が終了し
たデータを変調回路14を通して変調し、記録増幅器12に
より磁気ヘッド７へ記録電流を流し、磁気ディスク１の
所定のセクタ位置にデータを記録する。変調回路14に採
用される変調方式としては、周波数（FM）変調，修正周
波数（MFM）変調，あるいは、グループコーデットレコ
ーディング（GCRまたはGroup Coded Recording）と呼ば
れるｎビットのデータをｍビットに拡張し、都合のよい
パタンで変調する変調方法等何れでもよい。 次に信号再生時の動作について説明する。制御部10へ
ホストシステム21からバス20を経由して、読み出すデー
タのトラック番号，セクタ番号，ヘッド番号等のデータ
が転送されると、制御部10は前述の方法により、磁気ヘ
ッド７を目的トラックに位置決めする。前述の手段によ
り、インデックスパルス（インデックス検出回路６の出
力）と、インデックスマーク検出回路16により得られる
インデックスマークによりセクタ位置を検出し、磁気デ
ィスク１上のデータを磁気ヘッド７で読み出し、再生増
幅器13により増幅し、復調回路15により復調され復号回
路19を経由し、１セクタ分のデータがメモリ17へ格納さ
れる。復号回路19はメモリ17へ格納されたデータに対
し、エラーの検出と訂正を行い、再びメモリ17上へ格納
する。制御部10はメモリ17上の正しく再生されたデータ
をバス20を経由してホストシステム21へ転送する。 次にディスク上の各トラックに書かれる信号の形式
（トラックフォーマット）を説明する。第２図はトラッ
クフォーマットの一例である。 以下第２図に従って説明する。101はトラックの概念
を示す領域である。201はインデックスを示す磁化され
た微少な鉄片（ポールピース）である。トラック101は
磁気ディスク１上に複数設けられる。各トラックは、ポ
ールピース201の磁束を第１図の検出子６を用いて検出
される。インデックスパルスを基準にギャップ＃1,102
とインデックスマーク103が書かれている。 トラック上の残りの領域には、ギャップ＃2,104−1,
セクタ＃1,104−2,ギャップ＃3,105−1,セクタ＃2,105
−2,ギャップ＃4,106−1,ギャップ＃3,106−2,ギャップ
＃5,107−1,セクタ＃4,107−２により構成されている。 ここでギャップ＃1,2,3,4および５は例えば交流的あ
るいは直流的に消磁されたエリアでヘッド出力は発生し
ない。インデックスマークエリア103はインデックスマ
ークとして使用するための特定のパターンが書き込まれ
たエリアである。次に４つのセクタの形式（セクタフォ
ーマット）を説明する。106はセクタフォーマットの一
例である。１つのセクタのエリアは、ギャップ＃4,106
−１が存在する。ギャップ＃4,106−１に対しては制御
部10は何もしないエリアでありこの分のデータを書くこ
とはない。ただしインデックスマーク検出精度が悪化し
た場合に前後のセクタが干渉しないための緩衝エリアで
ある。すなわちインデックスマーク検出に誤差が発生す
ると、ギャップ＃4,106−１の中に後述するプリアンブ
ル109あるいはボストアンブル119,データフレーム群118
−２の一部が書き込まれることがありうる。実際にディ
スクに書き込まれるのはプリアンブル109以降である。
プリアンブル109はデータ復調時のPLL（Phase Locked L
oop）回路の同期のためと、インデックスマーク検出誤
差が発生しても前に書かれていたサブフレーム118−１
を完全に消す（オーバーライト）するための２つの理由
で設けられる。 古いセクタのサブフレーム118−１が消されずに残る
と、この古いサブフレームを検出してしまい、新らしい
データに対して誤りを発生することになるからである。 ポストアンブルの１バイトのデータはデータエリアの
最後の１ビットのデータ（磁化反転）と前に書かれてい
たデータの干渉を防ぐためのデータであり任意のデータ
で良い。 各セクタは、プリアンブルからポストアンブルまでの
データが一度に記録・再生される。 従ってセクタの管理は、インデックスマーク基準で行
なわれる。 次にセクタの属性を示すサブフレームの構成およびデ
ータフレームの構成について、第３図を用いて説明す
る。 セクタ＃1,2,3および４はそれぞれセクタ３−１の構
成である。即ち、１フレームのサブフレームと128フレ
ームのデータフレームで構成される。 先ずセクタの属性を示すサブフレームは、サブフレー
ムの同期信号，サブフレームであることを示すフレーム
アドレス，サブフレーム用サブコード，フレームアドレ
スおよびサブコードから生成したパリティ,36バイトの
データおよびフレームアドレスと36バイトのデータから
生成する４バイトのパリティから構成される。 ここでセクタはそれぞれ複数のフレームで構成する。
本実施例では、セクタは１個のサブフレームと128個の
データフレームから構成される。ここでサブフレームと
データフレームとは、フレーム長および同期信号や符号
構成等を等しくさせることにより回路の共用化を図るこ
とができる。 また、データフレームは、従来のフロッピーディスク
等では、１個で構成されているが、高密度記録等に伴な
うエラーレートの劣化に対応するため誤り検出訂正用符
号を用いているが、効率良く行なうために複数のフレー
ム構成としている。 即ち、１個のフレームによる場合には、同フレーム中
の誤りにより、全てのデータが誤りとなる恐れがある
が、複数のフレーム構成とした場合には、それらのうち
のいくつかのフレームが誤るのみであり、且つ、時符号
を用い訂正することができる。 ここでサブフレーム中のハッチで示した41バイトの内
容について説明する。先ず36バイトのデータ中前部の６
バイトについては、トラックの番号を示すトラックナン
バー，セクタの番号を示すセクタナンバー，ヘッドの番
号を示すヘッドナンバー等のデータが含まれている。 データ３−２は、4096バイト（以下4KBと称す）のデ
ータで構成され、誤り検出・訂正符号として、さらに、
フレーム毎のフレームアドレスと第２のパリティから生
成される第１のパリティ４バイトと、インターリープさ
れたデータから生成される第２のパリティから構成され
る。ここでフレームアドレスとしては、先述のサブフレ
ームのフレームアドレスが０であり、128フレームのデ
ータフレームは、128から255のフレームアドレスが付け
られる。 これによって、サブフレームのフレームアドレスが０
であり、後述のサブコードのデータ構成をサブフレーム
のデータ構成と等しくする際、特に第１のパリティを生
成する際には、ダミーデータ１が０で済む事になると共
に、データフレームのフレームアドレスは、単にMSB側
を１とする事により、下位７ビットは、０から127まで
の値となり、フレームアドレス生成などの回路構成が単
純化される。 次に128フレームのデータフレーム中のハッチで示し
た128バイトのサブコード３−３について説明する。 このサブコードはサブフレーム中のデータと同様の内
容を示すものであり、その構成も同様の構成を示す。 先ずサブコードの構成は、32バイト単位の４つのブロ
ックに分割され、例えば、128フレームから159フレーム
迄の32バイトのサブコード０、160フレームから191フレ
ーム迄の32バイトのサブコード１、192フレームから223
フレーム迄の32バイトのサブコード２、および224フレ
ームから225フレーム迄の32バイトのサブコード３、に
分割される。これらは夫々同様の構成で、サブコードブ
ロック３−４の構成である。 このサブコードブロック３−４の第１パリティ３−５
は、サブフレームの第１パリティと同様の符号化を行な
うため、28バイトのデータに対してダミーデータ３−６
および３−７を付加し、合計37バイトのデータから生成
する。 このうちダミーデータ1,3−６は、サブフレームのフ
レームアドレスに相当し且つ同値が零であることから一
致させる事ができる。ダミーデータ群2,3−７は、サブ
フレーム中の同領域のデータ８バイトがゼロの場合は、
ダミーデータ群2,3−７をゼロとすることにより、第１
パリティ３−５はサブフレームの第１パリティに一致す
る。 さらに、データ中の28バイトのデータの構成および値
をサブフレームのそれと等しくさせる事により、データ
生成を共用化できると共に、再生時には一致をとる事に
より、データの正否を確認することができる。 ここで、サブコードの４分割・４重書きに対しては、
サブコード０から３までを、このように分割配置させる
ことにより、バースト誤りに対して有効で且つ、データ
フレームの途中からでも当セクターの制御信号が得られ
ると共に、次のセクターの推定を図ることが可能とな
る。 さらに再生時には、メモリー17上に、同一構成で記録
する事により、誤りデータの検出・補充を効果的に行な
うことができる。 サブコードの構成と内容およびサブフレームの構成と
内容について、第４図の具体的な構成例により更に詳細
に説明する。サブフレーム３−９および４分割し４重書
きされたサブコード３−４をそれぞれ第４図のａおよび
ｄに示す。先ずサブフレームは、同期信号４−2,フレー
ムアドレス４−3,サブコード４−4,パリティ４−5,6バ
イト,22バイトおよび８バイトの計36バイトのデータと
４バイトの第１パリティとで構成され、第１のパリティ
は、フレームアドレス４−３とデータ36バイトから構成
される。このうち、C1符号では、１バイトのフレームア
ドレスと36バイトのデータから符号化されて、４バイト
の第１パリティを生成したものであり、符号語４−１を
第４図ｂに示す。 サブコードは、６バイトのデータ,22バイトのデータ
と４バイトの第１パリティから構成される。ここで符号
化は、第４図Ｃの構成３−８のように、ダミーデータ1,
4−15とダミーデータ群2,3−７を付加して生成する。 ここでデータの具体的な構成としては、例えば第４図
ｄの３−４のように、モード語，トラック番号を示す
語，セクタ番号を示す語，ヘッド番号を示す語および２
バイトのコピー禁止語等により構成される。 サブコードを上述の様な構成とする事により、予め記
録されたセクタの後に記録する場合、この予め記録され
たセクタ内のサブコードから、トラック番号及びセクタ
番号等を抽出する事により、記録すべきトラックおよび
セクタの確認が出来る。 この場合、予め記録されたセクタの途中例えば後の1/
4程度の部分が再生されれば、同情報が抽出できること
になる。これによって、記録または、トラックまたはセ
クタ確認を高速化する事が可能となる。 サブフレームとデータフレームの構成について第５図
の具体的な構成例を用いて説明する。第５図ａ）はサブ
フレーム,b）はデータフレームを示す。 フレーム長はいずれも44バイト即ち352ビットであ
る。 フレームは１バイトの同期信号５−1,2があり、同一
パターンもしくは同一パターン群とする。次はフレーム
アドレス５−3,4であり、５−３は0,5−４は128〜255迄
の値であり、１番目のフレームが128以下順に続き、最
後の128番目のフレームが255である。 次はサブコード５−5,6で諸制御信号である。次はパ
リティ５−7,8でフレームアドレス５−3,4およびサブコ
ード５−5,6から生成されるものである。 次は第１パリティ５−9,10で、フレームアドレス５−
3,4およびパリティ５−7,8以降第１のパリテイ５−9,10
の前迄の36バイトのデータから生成される，ガロア体2⁸
上のリードソロモン符号（41,37,5）である。 次に第２パリティ５−11は他のフレームのデータから
生成される同リードソロモン符号（36,32,5）である。 第６図にサブフレームおよびデータフレーム処理回路
の構成を示す。 以下第６図に従って説明する。サブフレームおよびデ
ータフレーム信号は、信号入力端子６−１から順次入力
される。該信号は、同期信号検出回路６−２に入力さ
れ、同期信号を検出する。データ同期信号生成回路６−
３は、検出された同期信号からデータ同期信号を生成す
る。 データ同期回路６−４は、信号入力端子６−１からの
信号と、データ同期信号生成回路６−３で生成されたデ
ータ同期信号を入力し、データ同期した例えば１バイト
の信号単位でデータバスライン６−９上に出力する。 パリティ復号回路６−５は、データバスライン６−９
からフレームアドレス，サブコードおよびパリティの３
バイトの信号を入力して復号し、フレームアドレス・サ
ブコード出力信号６−７を出力する。 第１パリティ復号回路はフレームアドレスおよび40バ
イトの信号を入力し復号し、データの誤りの検出および
訂正処理を行なう。メモリ６−８はデータバスライン上
の信号の入出力を行なう。また上記諸回路は、第６図に
は記載されていないが、タイミング制御図の制御信号お
よびメモリアドレス制御信号により行なう。 次にデータの入出力および誤り訂正符号の符号・復号
等に用いるメモリの動作について第７図および第８図を
用いて説明する。 第７図は該メモリ内のデータの割り付けを示す図であ
る。 先ずメモリ容量として8K語（１語８ビット）のメモリ
を用いた場合の実施例について説明する。第７図（ａ）
はメモリを64×128の構成と想定し、4096語のデータを3
2×128の領域に配置する。次に半分の32×128の領域を
再び分割し、４×128の領域に第２のパリティを、次の
４×128の領域に第１のパリティを、残りのＡ領域に、
フレームアドレス，サブコード，サブフレーム，第１の
パリティによるフラグ，第２のパリティによるフラグ等
を配置する。 残りのＢ領域には、トラックまたはセクターサーチ等
の場合に、サブフレームやサブコードを読み出し処理す
るための領域等とすることができる。即ち、データをデ
ィスク上に記録する場合、予め符号化処理およびサブコ
ード等を生成しておく必要がある。次に、記録すべきト
ラックまたはセクターを検出し、目的の領域に記録す
る。 ここで、トラック及びセクターの検出ならびに確認に
は、サブフレームまたはサブコードの読み出しが行なわ
れる。このためには、サブコードの誤り検出・訂正処理
が必要となる。これらの処理にはメモリが必要となる
が、第７図のメモリマップ上のＢまたはＢ′の領域を用
いる事により可能となる。 第７図（ｂ）はメモリを32×256の構成と想定した場
合の配置であり、Ａ′およびＢ′の領域は、夫夫Ａおよ
びＢ領域の内容と同じにすることができる。 さらに、フレームアドレスに関しては、フレーム番号
とメモリアドレスとを対応させる事により省略すること
が出来る。これによって第１のパリティによる復号時に
は、フレームアドレスの読み出し等をメモリアドレスカ
ウンタ値により代用できる。 また第７図において、７−1,2および３は、4096語の
データの順序・配列または送出順を示すものである。第
７図に於いてメモリーのアドレスは、行（または列）を
上位（または下位），列（または行）を下位（または上
位）のビットに割りあてることによりアドレスが設定さ
れる。 次に第７図に示すようなメモリの制御について第８図
の構成図により説明する。８−１はデータ処理を行なう
システムの一部であり、８−２はメモリ８−３のバスラ
インに接続されたデータの入出力部の一部であり、例え
ばマイクロコンピュータシステムの一部である。メモリ
８−３はメモリ制御信号群８−16とアドレス信号群８−
15とデータ入出力信号群８−14とにより制御される。 データ処理システム８−１では、メモリ制御信号群８
−16と、メモリ書き込み信号８−８と、読み出し信号８
−９とが入出力制御回路８−４を経由してメモリ８−３
に接続する。またアドレス信号８−10は入出力制御回路
８−５を経由してメモリー８−３に接続する。 さらに、データ入出力部８−２は、メモリ書き込み信
号８−11と読み出し信号８−12とが入出力制御回路８−
６を経由してメモリ８−３に接続する。またアドレス信
号８−13は入出力制御回路８−７を経由してメモリ８−
３に接続する。 このようにデータ処理システム８−１およびデータ入
出力部８−２からの信号を入出力制御回路８−4,5,6お
よび７を経由してメモリに接続することにより、該入出
力制御回路８−4,5,6および７を制御することにより、
それのいずれか側からメモリ８−３を制御することがで
きる。 例えば、データ処理システム８−１が記録再生装置に
含まれ、データ入出力部８−２がマイクロコンピュータ
に含まれた場合、マイクロコンピュータからのデータの
入出力は直接メモリ８−３に記録または読み出され、デ
ィスクとの記録または再生のための信号処理はデータ処
理システムで行なう等の方式をとることができる。 以上の構成により、メモリ８−９に記録されたデータ
に対して所定の符号化処理を施し、フォーマッティング
処理してフロッピーに書き込む動作と、フロッピーから
の再生データをメモリ８−９に取り込み所定の符号化処
理を行なうための処理を、データ処理のシステム８−１
で行なう。 フロッピーに書き込むべきデータのメモリ８−３への
転送または復号化処理の済んだデータの処理を８−２で
行なう。 ここで前者の処理は、データの分散等を含む処理を行
なうため、それに伴なったメモリ８−３のアドレス制御
があるが、後者の処理はメモリーからのシーケンシャル
読み出しで可能となる。 さらに、該メモリーからデータを読み出しディスク上
に記録する場合または、ディスクから読み出したデータ
をメモリーに記録する場合は、32バイトのデータの他に
パリティ他のデータをも読み出しまたは記録する必要が
あるが第７図で示すようなフォーマッティングを行なう
事により、例えば、32バイトを示すカウンタと共に、メ
モリ上の例えばパリティ領域を示すビットを変える事に
より、連続してそれぞれの領域をアドレスすることがで
きる。 例えば、第７図（ａ）のメモリーマップでメモリーア
ドレスが７−１の方向で進む場合は、先ず4096語のデー
タ領域への記録または読み出しは、メモリアドレスの
2⁰,2¹,2²,2³,2⁴,2⁶,2⁷,2⁸,2⁹,2¹⁰,2¹¹及び2¹²にアドレ
ス信号を加え2⁵を０とする事により行なう。 次にディスクへの記録またはディスク再生出力のメモ
リへの記録は、ブロック単位のデータの記録または読み
出しはメモリアドレスの2⁰,2¹,2²,2³,2⁴,2⁵により行な
い、ブロックの選択には、メモリアドレスの2⁶,2⁷,2⁸,2
⁹,2¹⁰,2¹¹及び2¹²により行なう。 また第７図（ｂ）のメモリマップで行なう場合には、
先ず4096語のデータ領域への記録または読み出しは、メ
モリアドレスの2⁰,2¹,2²,2³,2⁴,2⁵,2⁶,2⁷,2⁸,2⁹,2¹⁰及
び2¹¹にアドレス信号を加える事により行なう。 次に、ディスクへの記録または、ディスク再生出力の
メモリへの記録は、ブロック単位のデータの記録または
読み出しには、メモリアドレスの2⁰,2¹,2²,2³,2⁴及び2
¹²により行ない、ブロックの選択には、メモリアドレス
の2⁵,2⁶,2⁷,2⁸,2⁹,2¹⁰及び2¹¹により行なう。 以上のようなメモリマップをとることにより、第８図
に示すデータ入出力部８−２において、4096語のデータ
の読み出しまたは書き込みを行なう場合は、前述の4096
語のデータ領域への記録または読み出しを行なうための
メモリアドレスの制御により行なう事により可能であ
り、例えば12ビットのカウンタ出力等のアドレス信号に
より可能となる。 〔発明の効果〕 本発明によれば、トラック番号やセクタ番号等の制御
信号が、データの先頭およびデータブロック中に多重書
きされているため、データに先がけて制御信号が抽出で
きると共に、データの途中からでも制御信号が抽出でき
る。 さらに多重書されているため制御信号を多数決処理す
るためにデータの信頼性が向上する等の効果がある。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention]   The present invention relates to recording digital data on a disk.
The present invention relates to a suitable data recording / reproducing device. [Background of the Invention]   The conventional equipment is called "The latest floppy disk drive and its
"Applied Know-how", written by Shoji Takahashi, CQ Publishing Co., Ltd., 1984
The floppy disk shown in Figure 5.15 on page 109, issued on June 10
Like the disk format, the sign is
Control that is configured and also called a header for each sector
Signal-based data is added, each of which
It was configured at a predetermined distance from other sectors.   However, when trying to improve recording density,
Code needs to be improved to increase errors
However, no consideration was given to capacity building. Also control
The signal is recorded in the header, but the header is incorrect
In such a case, the control data becomes unknown or
However, there is a problem that the control signal cannot be read.   That is, the data field includes a synchronization signal, a control signal, and a data.
Data and one frame consisting of CRC
I have. In this case, even if one is wrong in one frame
All data had to be mistaken. In addition, the above CRC
Even if an error detection and correction code is used in place of
Cannot be corrected if there are missing or long burst errors.
It works.   For this reason, the format
Was problematic to use. [Object of the invention]   An object of the present invention is to record digital data on a disk.
When recording, make up a code with high error detection / correction capability and
In addition, control information is read out with high reliability and high speed.
Data recording / reproducing apparatus. [Summary of the Invention]   Therefore, the present invention uses the same control information as a data frame.
Placed before the data frame in the configuration, more preferably
Overwrite with the same configuration during data frame
It was done. (Example of the invention)   Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 shows an embodiment of a magnetic recording / reproducing apparatus according to the present invention.
You. In FIG. 1, 1 is a flexible magnetic disk, 2
Is the plus provided at the center of the flexible magnetic disk
Chick hub with centered disc positioning hole
You. Reference numeral 3 denotes a spindle as the spindle motor 4 rotates.
To rotate the flexible magnetic disk 1.
5 is an index detector which has a coil around a magnetic rod.
It is a seed. 6 is the output of index detector 5
Index detection time
7 is a magnetic head for recording / reproducing and sometimes erase.
Has a gap. 8 is for moving the magnetic head 7
The carriage 9 has the carriage 8, that is, the magnetic head 7.
Step mode for stepping in the track direction of disc 1
And 10, a control unit. The control unit is operated by means not shown.
Control each component described below appropriately according to the purpose.
You. Usually microcomputer and timing control circuit
It is convenient to configure using a road. 11 is the so-called
Signal indicating the index at the time of
Signal generation circuit for writing a mark), 12
A recording amplifier circuit for flowing the magnetic head 7;
A reproduction amplifier circuit for amplifying the reproduction signal, and 14 is a modulation circuit
Path, 15 is a demodulation circuit, 16 is an input signal from the magnetic head 7 output signal.
Index mark to detect index mark
The detection circuits 18 and 19 are error detection for error correction respectively.
Encoding / decoding circuit for output / correction code, 17 for code
Memory used for host system 21 (usually
Exchange data with a computer system
Bus (data and address bus), 22
A code generation circuit 23 is a subcode extraction circuit.   Next, the operation will be described. First, the target track magnetism
The head 7 is moved from the host system 21 via the bus 20
Then, the target track number is given to the control unit 10.
The control unit 10 rotates the step motor 9 to move the carriage 8.
To position the magnetic head 7 on the target track.
Correspondence between track position and rotation angle of stepping motor
As with a normal floppy disk drive
In addition, by providing a track counter in the control unit 10,
And can be done easily. Track counter and magnetic head 7
For synchronization with the position, a reference position detection decision not shown
The magnetic head 7 becomes the reference track (usually the outermost track)
The position of the carriage when it reaches
The track counter is reset when the position detector output is generated.
It can be easily realized by setting.   The magnetic disk 1 is turned by the rotation of the spindle motor 4.
It rotates at the target rotation speed. The rotation speed depends on the output of the crystal oscillator
It is desirable to rotate at a controlled and accurate speed.   Next, recording and reproduction of data will be described. Writing data
Prior to recording, the “F
It must be "formatted". Please note that each track
The sector and the sector are configured as described below. host
One sector to be recorded from the system 21 via the bus 20
Minute data is transferred to the memory 17 and should be recorded in the control unit 10.
Track number, sector number, and head
When a code number or the like is transferred, the encoding circuit
Data for recording on the memory 17
create. As a method for error correction, Fireco
Code, Reed-Solomon code (RS code), etc. are known.
You. Here, RS code is adopted to improve error correction capability.
I use it. When the encoding is completed (or
At the same time, the step motor 9 is rotated to
To the target track. Details will be described later.
The start position of the sector to be recorded is determined by the
Magnetic flux generated from magnetic poles (not shown) for index generation
Is read out by the index detector 6, the approximate position is obtained.
Is detected, and the index written on the disc 1 is further detected.
Magnetic signal is reproduced by the magnetic head 7 and the reproduction amplification
Path 13 and index mark detection circuit 16
Index mark, and detects the detected index
And the correct index mark position.
To detect. The start position of each sector is determined by this index marker.
Timed by the clock (usually a timer)
Is done. The control unit 10 completes the above-described encoding on the memory.
The modulated data is modulated through the modulation circuit 14 and sent to the recording amplifier 12.
The recording current is applied to the magnetic head 7 to
Data is recorded at a predetermined sector position. Modulation circuit 14
The modulation methods used include frequency (FM) modulation,
Wavenumber (MFM) modulation or group code record
Recording (GCR or Group Coded Recording)
Data of n bits to be expanded to m bits
Any modulation method such as pattern modulation may be used.   Next, the operation during signal reproduction will be described. To control unit 10
Data to be read from the host system 21 via the bus 20
Data such as data track number, sector number, and head number
Is transferred, the control unit 10 controls the magnetic head by the above-described method.
The pad 7 is positioned on the target track. According to the aforementioned means
The index pulse (the output of the index detection circuit 6).
Force) and obtained by the index mark detection circuit 16
The sector position is detected by the index mark, and the magnetic
The data on the disk 1 is read by the magnetic head 7 to increase the reproduction.
The signal is amplified by the amplifier 13, demodulated by the demodulation circuit 15 and decoded.
One sector of data is stored in the memory 17 via the
It is. The decoding circuit 19 responds to the data stored in the memory 17.
Detects and corrects errors and stores them again in memory 17
I do. The control unit 10 stores the correctly reproduced data in the memory 17
Is transferred to the host system 21 via the bus 20.   Next, the format of the signal written to each track on the disc
(Track format) will be described. Figure 2 shows the track
This is an example of a work format.   This will be described with reference to FIG. 101 is the concept of truck
Area. 201 is magnetized indicating index
It is a small iron piece (pole piece). Track 101
A plurality of magnetic disks are provided on the magnetic disk 1. Each track is
The magnetic flux of the tool piece 201 is detected using the detector 6 shown in FIG.
Is done. Gap # 1,102 based on index pulse
And the index mark 103 are written.   The remaining area on the track contains gap # 2,104-1,
Sector # 1,104-2, gap # 3,105-1, sector # 2,105
−2, Gap # 4, 106-1, Gap # 3, 106−2, Gap
# 5, 107-1, and sector # 4, 107-2.   Here, gaps # 1, 2, 3, 4 and 5 are, for example,
Or head output occurs in areas degaussed DC.
Absent. The index mark area 103 is the index mark
A specific pattern is written for use as a
Area. Next, the format of the four sectors (sector format)
-Mat) will be described. 106 is one of the sector formats
It is an example. The area of one sector is gap # 4,106
-1 exists. Control for gap # 4,106-1
Part 10 is an area where nothing is done and data for this
And not. However, index mark detection accuracy deteriorates
Buffer area to prevent interference between the preceding and following sectors
is there. That is, an error occurs in index mark detection.
Then, a preamble described later is placed in gap # 4, 106-1.
File 109 or lost amble 119, data frame group 118
-2 may be written. Actually
The data written to the disk is after the preamble 109.
The preamble 109 is a PLL (Phase Locked L) for demodulating data.
oop) For the synchronization of the circuit and the index mark detection error
Even if a difference occurs, the previously written subframe 118-1
Reasons for Completely Overwriting (Overwriting)
Is provided.   Subframe 118-1 of old sector remains without being erased
And this old sub-frame is detected and seems to be new
This is because an error is generated for the data.   One byte of postamble data is stored in the data area.
The last one bit of data (magnetization reversal)
Data to prevent data interference.
Is good.   Each sector consists of a preamble to a postamble.
Data is recorded and reproduced at once.   Therefore, sector management is performed on the basis of index marks.
Be done.   Next, the configuration and data of the subframe indicating the attribute of the sector
The configuration of the data frame will be described with reference to FIG.
You.   Sectors # 1, 2, 3 and 4 are each composed of sector 3-1.
It is good. That is, one frame sub-frame and 128 frames
It consists of a data frame of the   First, a subframe indicating the attribute of a sector is a subframe.
Frame synchronization signal, frame indicating subframe
Address, subcode for subframe, frame address
Parity generated from source code and subcode, 36 bytes
From data and frame address and 36 bytes of data
It consists of a 4-byte parity to be generated.   Here, each sector is composed of a plurality of frames.
In this embodiment, the sector is composed of one subframe and 128 subframes.
It consists of a data frame. Where the subframe
A data frame is a frame length and a synchronization signal or code.
Circuits can be shared by making the configuration etc. equal.
Can be.   Also, the data frame is a conventional floppy disk.
Etc., it is composed of one piece.
Code for error detection and correction to cope with deterioration of the error rate
Signal is used, but multiple
It has a system configuration.   That is, in the case of one frame,
Error may cause all data to be incorrect
However, if there are multiple frame configurations,
Only some frames of the
Can be used to make corrections.   Here, of the 41 bytes indicated by the hatch in the subframe,
The contents will be described. First, 6 bytes at the front of 36 bytes of data
For bytes, a track number indicating the track number
Bar, sector number indicating sector number, head number
And data such as a head number indicating the number.   Data 3-2 is 4096 bytes (hereinafter referred to as 4 KB) of data.
Data, and as an error detection / correction code,
Generated from the frame address for each frame and the second parity
The first parity 4 bytes to be generated and the interleaved
Composed of a second parity generated from the extracted data.
You. Here, the frame address is
Frame address is 0 and 128 frame data
Data frames are assigned frame addresses from 128 to 255
Can be   As a result, the frame address of the subframe becomes 0
And the data structure of the sub-code
When equalizing the data configuration of
When the dummy data 1 is 0,
In addition, the frame address of the data frame is simply the MSB side
, The lower 7 bits range from 0 to 127
And the circuit configuration such as frame address generation is simply
Purified.   Next, it is shown by the hatch in the data frame of 128 frames.
The 128-byte subcode 3-3 will be described.   This subcode is similar to the data in the subframe.
And the configuration shows a similar configuration.   First, the subcode structure consists of four blocks in 32-byte units.
Frame, for example, from 128 frames to 159 frames
32-byte subcode 0, 160 frames to 191 frames
32-byte subcode 1, up to the frame, 192 frames to 223
32 byte subcode 2 up to frame and 224 frames
32 bytes of subcode 3 from frame to 225 frames
Divided. Each of them has the same configuration,
This is the configuration of the lock 3-4.   First parity 3-5 of this subcode block 3-4
Performs the same encoding as the first parity of the subframe.
To avoid this, the dummy data 3-6
Generated from a total of 37 bytes by adding 3 and 7
I do.   Dummy data 1 and 3-6 are the sub-frame files.
Frame address and the same value is zero.
Can be matched. Dummy data groups 2, 3-7
If 8 bytes of data in the same area in the frame is zero,
By setting the dummy data groups 2, 3-7 to zero, the first
Parity 3-5 matches the first parity of the subframe
You.   In addition, the structure and value of 28 bytes of data in the data
By making it equal to that of the subframe,
Generation can be shared and at the time of reproduction match
Thus, the correctness of the data can be confirmed.   Here, for sub-code division and quadruple writing,
Subcodes 0 to 3 are divided and arranged in this way
Therefore, it is effective against burst errors and data
The control signal of this sector can be obtained even in the middle of the frame.
And estimate the next sector.
You.   During playback, the same configuration is recorded on memory 17.
This effectively detects and supplements erroneous data.
I can.   The structure and contents of subcode and the structure of subframe
The contents are further detailed by the specific configuration example of FIG.
Will be described. Subframes 3-9 and 4 divided into quads
The sub-codes 3-4 obtained in FIG.
d. First, the subframe is composed of the synchronization signal 4-2 and the frame.
Address 4-3, subcode 4-4, parity 4-5, 6 bytes
36 bytes of data, 22 bytes and 8 bytes
A first parity of 4 bytes.
Consists of frame address 4-3 and 36 bytes of data
Is done. Of these, the C1 code has a 1-byte frame address.
4 bytes encoded from the dress and 36 bytes of data
Of the code word 4-1.
This is shown in FIG. 4b.   Subcode is 6 byte data, 22 byte data
And a 4-byte first parity. Where the sign
As shown in the configuration 3-8 in FIG. 4C, the dummy data 1,
It is generated by adding 4-15 and dummy data groups 2, 3-7.   Here, as a specific configuration of the data, for example, FIG.
Indicates the mode word and track number as in 3-4 of d.
Word, word indicating sector number, word indicating head number, and 2
It is composed of byte copy prohibition words and the like.   By configuring the subcode as described above,
When recording after the recorded sector,
From the subcode in the sector
By extracting the number etc., the track to be recorded and
You can check the sector.   In this case, for example, 1 /
If about 4 parts are reproduced, the same information can be extracted
become. This allows you to record, track, or
It is possible to speed up the check of the locator.   Fig. 5 shows the structure of subframes and data frames
This will be described using a specific configuration example. FIG. 5a) shows the sub
Frame, b) shows a data frame.   All frame lengths are 44 bytes or 352 bits.
You.   The frames have 1-byte sync signals 5-1 and 2 and are the same.
A pattern or the same pattern group. Next is the frame
Address 5-3,4, 5-3 0,5-4 128-255
The first frame continues in order of 128 or less,
The subsequent 128th frame is 255.   Next are various control signals with subcodes 5-5 and 6. Next is pa
Frame addresses 5-3, 4 and
Generated from the code 5-5,6.   Next is the first parity 5-9, 10 and the frame address 5-
First parity 5-9,10 after 3,4 and parity 5-7,8
Galois field 2 generated from 36 bytes of data before⁸
This is the upper Reed-Solomon code (41,37,5).   Next, the second parity 5-11 is obtained from data of another frame.
The generated Reed-Solomon code (36, 32, 5).   FIG. 6 shows a subframe and data frame processing circuit.
Is shown.   This will be described below with reference to FIG. Subframe and data
Data frame signals are sequentially input from the signal input terminal 6-1.
Is done. The signal is input to the synchronization signal detection circuit 6-2.
Then, the synchronization signal is detected. Data synchronization signal generation circuit 6
3 generates a data synchronization signal from the detected synchronization signal
You.   The data synchronization circuit 6-4 is connected to the signal input terminal 6-1.
Signal and the data generated by the data synchronization signal generation circuit 6-3.
Data synchronization signal is input and data is synchronized, for example, 1 byte
Is output on the data bus line 6-9 in signal units of.   The parity decoding circuit 6-5 has a data bus line 6-9.
From frame address, subcode and parity
A byte signal is input and decoded, and the frame address
And outputs a subcode output signal 6-7.   The first parity decoding circuit has a frame address and 40 bytes.
Input and decode data signals to detect data errors and
Perform correction processing. Memory 6-8 is on data bus line
Signal input / output. The above circuits are shown in FIG.
Are not described, but the control signals and
And a memory address control signal.   Next, input / output of data and encoding / decoding of error correction code
7 and 8 show the operation of the memory used for
It will be described using FIG.   FIG. 7 is a diagram showing the allocation of data in the memory.
You.   First, 8K words (8 bits per word) memory capacity
An example in which is used will be described. FIG. 7 (a)
Assumes a memory of 64 × 128 and stores 4096 words of data in 3
It is arranged in a 2 × 128 area. Next, half the 32x128 area
Divide again and assign the second parity to the 4 × 128 area,
The first parity is stored in a 4 × 128 area, and the remaining A area is
Frame address, subcode, subframe, first
Parity flag, second parity flag, etc.
Place.   In the remaining B area, track or sector search etc.
Read sub-frames and sub-codes
Area or the like. That is, the data is
When recording on a disk, the encoding process and
Code must be generated. Next, to be recorded
Detect a rack or sector and record it in the target area
You.   Here, track and sector detection and confirmation
Is used to read subframes or subcodes.
It is. For this purpose, subcode error detection and correction processing
Is required. These processes require memory
Uses the area of B or B 'on the memory map of FIG.
That is possible.   Fig. 7 (b) shows the case where the memory is assumed to be 32x256.
In this arrangement, the regions A 'and B'
And the contents of the B area.   Furthermore, regarding the frame address, the frame number
Omitted by associating with memory addresses
Can be done. Thereby, when decoding with the first parity,
Read the frame address, etc.
Can be substituted by the counter value.   In FIG. 7, 7-1, 2 and 3 represent 4096 words.
It indicates the order / array of data or the order of transmission. No.
In FIG. 7, the address of the memory is the row (or column)
Upper (or lower), column (or row) lower (or upper)
Address is set by assigning
It is.   Next, control of the memory as shown in FIG.
The configuration will be described with reference to FIG. 8-1 performs data processing
8-2 is a part of the system of the memory 8-3.
Part of the data input / output unit connected to the
A part of a microcomputer system. memory
8-3 is a memory control signal group 8-16 and an address signal group 8-
15 and a data input / output signal group 8-14.   In the data processing system 8-1, the memory control signal group 8
-16, the memory write signal 8-8, and the read signal 8
-9 and the memory 8-3 via the input / output control circuit 8-4.
Connect to Address signal 8-10 is input / output control circuit
It is connected to the memory 8-3 via 8-5.   Further, the data input / output unit 8-2 provides a memory write signal.
No. 8-11 and the read signal 8-12 form the input / output control circuit 8-
6 to the memory 8-3. Also address
No. 8-13 passes through the input / output control circuit 8-7 to the memory 8--13.
Connect to 3.   Thus, the data processing system 8-1 and the data input
The signals from the output unit 8-2 are transmitted to the input / output control circuits 8-4, 5, 6 and
By connecting to the memory via
By controlling the force control circuits 8-4, 5, 6 and 7,
It is possible to control the memory 8-3 from either side.
Wear.   For example, the data processing system 8-1 becomes a recording / reproducing device.
The data input / output unit 8-2 is a microcomputer
If included in the data from the microcomputer
Input / output is recorded or read directly to / from the memory 8-3,
Signal processing for recording or playback with a disk is data processing.
For example, it is possible to adopt a method of performing the processing in a physical system.   With the above configuration, the data recorded in the memory 8-9
Performs predetermined encoding processing on the
Processing and writing to floppy, and from floppy
Is read into the memory 8-9 and is subjected to a predetermined encoding process.
The processing for performing the processing is performed by the data processing system 8-1.
Perform in.   The data to be written to the floppy is stored in the memory 8-3.
Processing of data that has been transferred or decrypted by 8-2
Do.   Here, the former processing involves processing including data distribution and the like.
Address control of the memory 8-3 associated with it.
But the latter processing is sequential from memory
It becomes possible by reading.   Further, the data is read from the memory and read on the disk.
Data to be recorded on the disc or data read from the disc
When recording to the memory, in addition to the 32-byte data,
Parity other data need to be read or recorded
Perform formatting as shown in Fig. 7
As a result, for example, together with a counter indicating 32 bytes,
For example, by changing the bit indicating the parity area on the memory
It is possible to address each area continuously
Wear.   For example, the memory map shown in FIG.
If the dress advances in the direction of 7-1, first,
Recording or reading to the data area
Two⁰, 2¹, 2^Two, 2^Three, 2^Four, 2⁶, 2⁷, 2⁸, 2⁹, 2^Ten, 2¹¹And 2¹²Address
Signal 2^FiveIs set to 0.   Next, write down the note on the disc or the disc playback output.
The data is recorded or read in block units.
Out is 2 of memory address⁰, 2¹, 2^Two, 2^Three, 2^Four, 2^FiveDone by
When selecting a block, 2⁶, 2⁷, 2⁸, 2
⁹, 2^Ten, 2¹¹And 2¹²Performed by   In the case of performing with the memory map of FIG. 7 (b),
First, recording or reading to or from the data area of 4096 words
Moly Address 2⁰, 2¹, 2^Two, 2^Three, 2^Four, 2^Five, 2⁶, 2⁷, 2⁸, 2⁹, 2^TenPassing
Two¹¹By applying an address signal to the   Next, recording on the disc or reproducing the disc
Recording to memory can be performed by recording data in block units or
For reading, the memory address 2⁰, 2¹, 2^Two, 2^Three, 2^FourAnd 2
¹²The memory address is used to select a block.
of 2^Five, 2⁶, 2⁷, 2⁸, 2⁹, 2^TenAnd 2¹¹Performed by   By taking the memory map as described above, FIG.
4096 words of data in the data input / output unit 8-2 shown in
When reading or writing data,
For recording or reading words in the data area
This is possible by controlling the memory address.
Address signals such as a 12-bit counter output.
More possible. 〔The invention's effect〕   According to the present invention, control of track numbers, sector numbers, etc.
The signal is multiplexed at the beginning of the data and in the data block.
Control signals can be extracted prior to data.
Control signal can be extracted from the middle of data.
You.   In addition, the majority of the control signals are processed because they are overwritten.
This has the effect of improving the reliability of data.

【図面の簡単な説明】 第１図は本発明の実施例のデータ記録再生装置の回路構
成図，第２図はトラックフォーマット図，第３図はセク
タフォーマット図，第４図はサブコードフォーマット
図，第５図はフレームフォーマット図，第６図はフレー
ム処理回路構成図，第７図はメモリマップ図，第８図は
メモリ制御回路構成図である。 １……フレキシブル磁気ディスク、 ２……ハブ、 ３……スピンドル、 ４……スピンドルモータ、 ５……インデックス検出子、 ６……インデックス検出回路、 ７……記録再生用磁気ヘッド、 ８……キャリジ、 ９……ステップモータ、 10……制御部、 11……信号発生回路、 12……記録増幅回路、 13……再生増幅回路、 14……変調回路、 15……復調回路、 16……インデックスマーク検出回路、 17……メモリ、 18……符号化回路、 19……復号化回路、 20……バス、 21……ホストシステム、 22……サブコード生成回路、 23……サブコード抽出回路、 101……トラック、 104−2,105−2,106−2,107−２……セクタ、 118−１……サブフレーム、 118−２……データフレーム群、 ３−３……データフレーム中のサブコード、 ３−４……サブコードブロック、 ３−6,7……ダミーデータ、 ３−９……サブフレーム。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit configuration diagram of a data recording / reproducing apparatus according to an embodiment of the present invention, FIG. 2 is a track format diagram, FIG. 3 is a sector format diagram, and FIG. 5 is a frame format diagram, FIG. 6 is a frame processing circuit configuration diagram, FIG. 7 is a memory map diagram, and FIG. 8 is a memory control circuit configuration diagram. DESCRIPTION OF SYMBOLS 1 ... Flexible magnetic disk, 2 ... Hub, 3 ... Spindle, 4 ... Spindle motor, 5 ... Index detector, 6 ... Index detection circuit, 7 ... Magnetic head for recording / reproducing, 8 ... Carriage 9 Step motor, 10 Control unit, 11 Signal generation circuit, 12 Recording amplifier circuit, 13 Reproduction amplifier circuit, 14 Modulation circuit, 15 Demodulation circuit, 16 Index Mark detection circuit, 17 memory, 18 encoding circuit, 19 decoding circuit, 20 bus, 21 host system, 22 subcode generation circuit, 23 subcode extraction circuit, 101 ... track, 104-2, 105-2, 106-2, 107-2 ... sector, 118-1 ... subframe, 118-2 ... data frame group, 3-3 ... subcode in data frame, 3-4 ...... Subcode block, 3 6, 7 ...... dummy data, 3-9 ...... sub-frame.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三瓶 徹 横浜市戸塚区吉田町292番地 株式会社 日立製作所家電研究所内 (72)発明者 荒井 孝雄 横浜市戸塚区吉田町292番地 株式会社 日立製作所家電研究所内 (56)参考文献 特開 昭59−188815（ＪＰ，Ａ) 特開 昭58−177537（ＪＰ，Ａ) 特開 昭59−84317（ＪＰ，Ａ) 特開 昭56−153565（ＪＰ，Ａ)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Toru Sampei               292 Yoshida-cho, Totsuka-ku, Yokohama-shi Co., Ltd.               Hitachi, Ltd. (72) Inventor Takao Arai               292 Yoshida-cho, Totsuka-ku, Yokohama-shi Co., Ltd.               Hitachi, Ltd.                (56) References JP-A-59-188815 (JP, A)                 JP-A-58-177753 (JP, A)                 JP-A-59-84317 (JP, A)                 JP-A-56-153565 (JP, A)

Claims (1)

(57)【特許請求の範囲】 １．データフレーム群の前のサブフレームを、該データ
フレーム群を構成する所定バイト数の単位フレームと同
じバイトで且つ該データフレーム群の前のサブフレーム
の制御信号の一部を該データフレーム群にも付加して構
成し、該サブフレームと該データフレーム群で構成する
単位にセクタを、記録媒体の各データトラックに複数記
録する記録回路と、該記録媒体を再生し該制御信号及び
該データフレーム群のデータを検出する再生回路を具備
してなることを特徴とするデータ記録再生装置。 ２．特許請求の範囲第１項において、該記録回路は、さ
らに、該サブフレームと同じ制御信号の一部を該データ
フレーム群の複数箇所にも分割配置して記録することを
特徴とするデータ記録再生装置。(57) [Claims] A subframe before the data frame group is the same byte as a unit frame of a predetermined number of bytes constituting the data frame group, and a part of the control signal of the subframe before the data frame group is also part of the data frame group. A recording circuit for recording a plurality of sectors in each data track of a recording medium in a unit constituted by the subframe and the data frame group; a control circuit for reproducing the recording medium and the control signal and the data frame group; A data recording / reproducing apparatus, comprising: a reproducing circuit for detecting the data. 2. 2. A data recording / reproducing apparatus according to claim 1, wherein said recording circuit further records a part of the same control signal as that of said sub-frame by dividing and arranging it at a plurality of positions of said data frame group. apparatus.