JP2693688B2 - 多入出力低損失ボルテージレギュレータ - Google Patents

多入出力低損失ボルテージレギュレータ

Info

Publication number
JP2693688B2
JP2693688B2 JP4140254A JP14025492A JP2693688B2 JP 2693688 B2 JP2693688 B2 JP 2693688B2 JP 4140254 A JP4140254 A JP 4140254A JP 14025492 A JP14025492 A JP 14025492A JP 2693688 B2 JP2693688 B2 JP 2693688B2
Authority
JP
Japan
Prior art keywords
chip
output
chips
pnp
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4140254A
Other languages
English (en)
Other versions
JPH05335469A (ja
Inventor
満 細木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4140254A priority Critical patent/JP2693688B2/ja
Publication of JPH05335469A publication Critical patent/JPH05335469A/ja
Application granted granted Critical
Publication of JP2693688B2 publication Critical patent/JP2693688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＰＮＰ型トランジスタ
チップとこれのベース電流を制御する出力制御用ＩＣチ
ップとを各々１個づつ１組として組み合わせ、これの複
数組をリードフレームの放熱フィン部として機能するチ
ップ搭載部に搭載し、これらをモールド樹脂で被覆封止
してなる多入出力低損失ボルテージレギュレータに関す
るものである。
【０００２】
【従来の技術】一般に、低損失ボルテージレギュレータ
は、図４に示すように、ＰＮＰ形トランジスタチップ
（１）と、これのベース電流を制御する出力制御用ＩＣ
チップ（２）とを組み合わせて構成され、電圧入力端子
（Ｖｉ）から入力される非安定の入力電圧を一定電圧に
安定化して電圧出力端子（Ｖｏ）から出力するようにな
っている。ＰＮＰ形トランジスタチップ（１）を用いる
ことにより、通常ダーリントン接続構成として用いられ
るＮＰＮ形トランジスタチップの場合に比し低損失にな
っている。
【０００３】そして、前述の低損失ボルテージレギュレ
ータは、図３に示すように、リードフレーム（３）の各
放熱フィン部としても機能するチップ搭載部（３ａ）
に、各々１個のＰＮＰ形トランジスタチップ（１）と出
力制御用ＩＣチップ（２）とを１組として搭載し、ＰＮ
Ｐ形トランジスタチップ（１）と出力制御用ＩＣチップ
（２）相互間およびこれらと入力用、出力用および接地
用の各リード端子（３ｂ）〜（３ｄ）との所要間を、金
線等の金属ワイヤ（４）をワイヤボンディングすること
により電気的に接続し、１点鎖線で示す所定部分をモー
ルド樹脂（５）で被覆封止した後に、破線で示す部分を
切断してリードフレーム（３）の連結片（３ｆ）および
補強片（３ｅ）を除去し、個々の低損失ボルテージレギ
ュレータに分離する工程を経て製作される。また、ＰＮ
Ｐ形トランジスタチップ（１）は、図５に示すように、
一面にベース電極（Ｂ）とエミッタ電極（Ｅ）とが形成
され、且つ他面にコレクタ電極（Ｃ）が形成された構成
になっている。従って、ＰＮＰ形トランジスタチップ
（１）は、リードフレーム（３）の出力用リード端子
（３ｃ）と一体であって電圧出力部となったチップ搭載
部（３ｃ）に、コレクタ電極（Ｃ）を半田（６）付して
搭載されている。一方、出力制御用ＩＣチップ（２）
は、ボンディングすべき面が接地部であってチップ搭載
部（３ａ）に対し電気的絶縁状態に搭載する必要がある
ため、エポキシ系の絶縁ペースト（７）によりダイボン
ディングされている。
【０００４】
【発明が解決しようとする課題】ところで、低損失ボル
テージレギュレータを構成要素とする電子機器の多機能
化が近年において促進されるに伴い、多入出力を有する
低損失ボルテージレギュレータが要望されている。然し
乍ら、前述の低損失ボルテージレギュレータでは、リー
ドフレーム（３）のチップ搭載部（３ａ）が出力用リー
ド端子（３ｃ）と一体の電圧出力部となっているため
に、このチップ搭載部（３ａ）に複数個のＰＮＰ形トラ
ンジスタチップ（１）を搭載できないことから複数入出
力構成にすることができない。そのため、単入出力の低
損失ボルテージレギュレータを複数個用いて多入出力構
成に組み立てており、比較的広い取付スペースやレギュ
レータ相互の配線等を要して機器が大型化する問題があ
る。
【０００５】そこで本発明は、同一リードフレームに複
数組のＰＮＰ形トランジスタチップと出力制御用ＩＣチ
ップとを搭載して多入出力に構成できる低損失ボルテー
ジレギュレータを提供することを技術的課題とするもの
である。
【０００６】
【課題を解決するための手段】本発明は、上記した課題
を達成するための技術的手段として、多入出力低損失ボ
ルテージレギュレータを次のように構成した。即ち、各
々１個づつのＰＮＰ形トランジスタチップとこれのベー
ス電流を制御する出力制御用ＩＣチップとの組み合わせ
を複数組備え、単一の前記ＰＮＰ形トランジスタチップ
を、単一のリードフレームにおける電圧出力部となるチ
ップ搭載部に電気的接続状態に搭載し、その他の前記各
ＰＮＰ形トランジスタチップをそれぞれ個別の金属シー
トの一面に電気的接続状態に接着するとともに、該各金
属シートの他面を前記チップ搭載部に絶縁ペーストを介
在して取着し、前記各出力用制御用ＩＣチップを、各々
対応する前記各ＰＮＰ形トランジスタチップに近接して
前記チップ搭載部に絶縁ペーストにより搭載し、組をな
す前記ＰＮＰ形トランジスタチップと出力制御用ＩＣチ
ップ相互間および該各チップと各々対応するリード端子
間を金属ワイヤでそれぞれ接続し、且つ前記各金属シー
トを、各々対応する出力用リード端子に金属ワイヤで接
続したことを特徴として構成されている。
【０００７】
【作用】単一のＰＮＰ形トランジスタチップのみが、単
一のリードフレームの電圧出力部となるチップ搭載部に
電気的接続状態にダイボンディングされて該チップ搭載
部に一体の出力用リード端子に導出され、その他の各Ｐ
ＮＰ形トランジスタチップは、個々の金属シートに接着
された状態で絶縁ペーストを介在して電気的絶縁状態と
することによりチップ搭載部に取着できるようにし、且
つ各金属シートおよび金属ワイヤを介して対応する出力
用リード端子に個々に導出されているので、単一のリー
ドフレームを用いながらも多入出力構成となっている。
この所要の入出力数の低損失ボルテージレギュレータを
電子機器を適用すれば、従来の単入出力低損失ボルテー
ジレギュレータを複数個用いる場合に比較して格段に小
型化できる。また、実使用においては、多入出力に対し
負荷が択一的に加わる場合が殆どであるため、放熱フィ
ン部として機能するリードフレームのチップ搭載部の面
積およびモールド樹脂等によるパッケージサイズが従来
の単入出力低損失ボルテージレギュレータに比較して格
段に大きいことから極めて良好な放熱効果を得るれる他
に、金属シートがＰＮＰトランジスタチップの発熱時の
過渡熱抵抗および飽和熱抵抗を良くするよう作用して該
トランジスタチップの熱破壊を防止するので、使用範囲
を拡大できる。
【０００８】
【実施例】以下、本発明の好適な一実施例について図面
を参照しながら詳述する。図１は本発明の一実施例の製
造過程における平面図を示し、同図において図３と同一
若しくは同等のものには同一の符号を付してその説明を
省略する。同図には、ＰＮＰ形トランジスタチップ
（１）および出力制御用ＩＣチップ（２）を２組設けた
場合を例示してある。従って、リードフレーム（８）の
放熱フィン部となるチップ搭載部（８ａ）は、各々２個
づつのＰＮＰ形トランジスタチップ（１）および出力制
御用ＩＣチップ（２）を搭載できる面積に形成されてい
るとともに、このチップ搭載部（８ａ）に特定の第１出
力用リード端子（８ｃ）が一体的に連結されており、他
の第２出力用リード端子（８ｆ）および各々２個づつの
入力用リード端子（８ｂ），（８ｅ）と接地用リード端
子（８ｄ），（８ｇ）が、モールド樹脂（５）で被覆後
に連結片（８ｉ）および補強片（８ｈ）を切断除去した
時に個々に独立する形態に設けられている。
【０００９】そして、図の左方に示す１組のＰＮＰ形ト
ランジスタチップ（１）および出力制御用ＩＣチップ
（２）は、それぞれ従来と同様に半田（６）および絶縁
ペースト（７）によりチップ搭載部（８ａ）にダイボン
ディングされている。一方、図の右方に示す他のＰＮＰ
形トランジスタチップ（１）は、金属シート（９）上に
半田（６）により電気的接続状態に取り付けた後に、こ
の金属シート（９）が絶縁ペースト（７）によりチップ
搭載部（８ａ）上に電気的絶縁状態に取着されてチップ
搭載部（８ａ）に対し電気的絶縁状態に取り付けられて
いる。
【００１０】更に、各組のＰＮＰ形トランジスタチップ
（１）と出力制御用ＩＣチップ（２）相互間、これらと
各々対応する各入力用、出力用および接地用の各リード
端子（８ｂ）〜（８ｇ）との各間および金属シート
（９）と第２出力用リード端子（８ｆ）間が、金線等の
金属ワイヤ（４）をワイヤボンディングすることにによ
りそれぞれ電気的に接続され、１点鎖線で示す所定部分
をモールド樹脂（５）で被覆封止して図示状態とした後
に、破線で示す部分を切断してリードフレーム（８）の
連結片（８ｉ）および補強片（８ｈ）を除去して個々の
低損失ボルテージレギュレータに分離される。
【００１１】この低損失ボルテージレギュレーシは、左
方に示す特定の単一のＰＮＰ形トランジスタチップ
（１）のみをリードフレーム（８）の電圧出力部となる
チップ搭載部（８ａ）に電気的接続状態にダイボンディ
ングし、右方に示す他方のＰＮＰ形トランジスタチップ
（１）を、絶縁ペースト（７）を介在して電気的絶縁状
態とすることによりチップ搭載部（８ａ）に対し取り付
けできるようにするとともに、各々のコレクタ電極が金
属シート（９）および金属ワイヤ（４）を介して対応す
る各第２出力用リード端子（８ｆ）に接続されている。
従って、単一のリードフレーム（８）を用いるだけであ
りながら２入出力構成となっている。
【００１２】尚、３個以上のＰＮＰ形トランジスタチッ
プ（１）のうちの単一のＰＮＰ形トランジスタチップ
（１）のみを半田（６）によりチップ搭載部（８ａ）に
電気的接続状態にダイボンディングするとともに、それ
ぞれ出力制御用ＩＣチップ（２）と組み合わせた他の所
要個数のＰＮＰ形トランジスタチップ（１）を、金属シ
ート（９）および絶縁ペースト（７）を介してチップ搭
載部（８ａ）に電気的絶縁状態に並設することにより、
３入出力以上の多入出力構成とすることもできる。この
所要の入出力数の低損失ボルテージレギュレータを用い
て電子機器を構成すれば、従来の単入出力低損失ボルテ
ージレギュレータを複数個用いる場合に比較して格段に
小型化できる。また、実使用においては、多入出力に対
し負荷が択一的に加わる場合が殆どであり、その場合に
は、リードフレーム（８）のチップ搭載部（８ａ）の面
積およびモールド樹脂（５）によるパッケージサイズが
従来の単入出力低損失ボルテージレギュレータに比較し
て格段に大きいことから極めて良好な放熱効果を得るれ
る他に、金属シート（９）がＰＮＰトランジスタチップ
（１）の発熱時の過渡熱抵抗および飽和熱抵抗を良くす
るよう作用して該トランジスタチップ（１）の熱破壊を
防止するので、使用範囲を拡大できる。
【００１３】図２は本発明の他の実施例を示し、同図に
おいて図１と同一若しくは同等のものには同一の符号を
付してあり、相違する点は、金属シート（９）および絶
縁ペースト（７）を介してチップ搭載部（１０ａ）に電
気的絶縁状態に取り付けるＰＮＰ形トランジスタチップ
（１）とこれと組み合わせた出力制御用ＩＣチップ
（２）の位置を図１に対し左右入れ換え、それに応じて
リードフレーム（１０）を第２入力用リード端子（１０
ｆ）と第２出力用リード端子（１０ｅ）との位置を図１
に対し左右入れ換えた形状とし、接地用リード端子（１
０ｄ）を共通として図１よりもリード端子数を１本削減
した構成のみであり、図１と同様の効果を得られる。
【００１４】
【発明の効果】以上のように本発明の多入出力低損失ボ
ルテージレギュレータによると、複数個のうちの単一の
ＰＮＰ形トランジスタチップのみを単一のリードフレー
ムの電圧出力部となるチップ搭載部に電気的接続状態に
搭載し、その他の各ＰＮＰ形トランジスタチップを、個
々の金属シートに接着した状態で絶縁ペーストを介在し
て電気的絶縁状態とすることによりチップ搭載部に取着
できるようにし、且つ金属シートおよび金属ワイヤを介
して対応する各出力用リード端子に個々に導出した構成
としたので、単一のリードフレームにより多入出力構成
とすることができ、所要の入出力数の低損失ボルテージ
レギュレータを電子機器に適用することにより従来の単
入出力低損失ボルテージレギュレータを複数個用いる場
合に比較して格段に小型化できる。また、リードフレー
ムのチップ搭載部の面積およびパッケージサイズが従来
の単入出力低損失ボルテージレギュレータに比較して格
段に大きいことから極めて良好な放熱効果を得るれる他
に、金属シートがＰＮＰトランジスタチップの発熱時の
過渡熱抵抗および飽和熱抵抗を良くするよう作用して該
トランジスタチップの熱破壊を防止するので、使用範囲
を拡大できる利点がある。
【図面の簡単な説明】
【図１】本発明の一実施例の製造過程における平面図で
ある。
【図２】本発明の他の実施例の製造過程における平面図
である。
【図３】従来の低損失ボルテージレギュレータの製造過
程における平面図である。
【図４】同上の電気系のブロック図である。
【図５】ボルテージレギュレータに用いるＰＮＰ形トラ
ンジスタチップの概略斜視図である。
【符号の説明】
１ ＰＮＰ形トランジスタチップ ２ 出力制御用ＩＣチップ ４ 金属ワイヤ ６ 半田 ７ 絶縁ペースト ８，１０ リードフレーム ８ａ，１０ａ チップ搭載部 ８ｂ〜８ｇ，１０ｂ〜１０ｆ リード端子 ９ 金属シート

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 各々１個づつのＰＮＰ形トランジスタチ
    ップとこれのベース電流を制御する出力制御用ＩＣチッ
    プとの組み合わせを複数組備え、単一の前記ＰＮＰ形ト
    ランジスタチップを、単一のリードフレームにおける電
    圧出力部となるチップ搭載部に電気的接続状態に搭載
    し、その他の前記各ＰＮＰ形トランジスタチップをそれ
    ぞれ個別の金属シートの一面に電気的接続状態に接着す
    るとともに、該各金属シートの他面を前記チップ搭載部
    に絶縁ペーストを介在して取着し、前記各出力用制御用
    ＩＣチップを、各々対応する前記各ＰＮＰ形トランジス
    タチップに近接して前記チップ搭載部に絶縁ペーストに
    より搭載し、組をなす前記ＰＮＰ形トランジスタチップ
    と出力制御用ＩＣチップ相互間および該各チップと各々
    対応するリード端子間を金属ワイヤでそれぞれ接続し、
    且つ前記各金属シートを、各々対応する出力用リード端
    子に金属ワイヤで接続したことを特徴とする多入出力低
    損失ボルテージレギュレータ。
JP4140254A 1992-06-01 1992-06-01 多入出力低損失ボルテージレギュレータ Expired - Fee Related JP2693688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4140254A JP2693688B2 (ja) 1992-06-01 1992-06-01 多入出力低損失ボルテージレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4140254A JP2693688B2 (ja) 1992-06-01 1992-06-01 多入出力低損失ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
JPH05335469A JPH05335469A (ja) 1993-12-17
JP2693688B2 true JP2693688B2 (ja) 1997-12-24

Family

ID=15264509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4140254A Expired - Fee Related JP2693688B2 (ja) 1992-06-01 1992-06-01 多入出力低損失ボルテージレギュレータ

Country Status (1)

Country Link
JP (1) JP2693688B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
JP7042117B2 (ja) * 2018-03-08 2022-03-25 ローム株式会社 リニアレギュレータ

Also Published As

Publication number Publication date
JPH05335469A (ja) 1993-12-17

Similar Documents

Publication Publication Date Title
US10685895B2 (en) Power module with lead component and manufacturing method thereof
US5792676A (en) Method of fabricating power semiconductor device and lead frame
US5942797A (en) Power semiconductor module
US5075759A (en) Surface mounting semiconductor device and method
EP0546731B1 (en) Internal wiring structure of a semiconductor device
EP1172850A2 (en) Semiconductor device having at least three power terminals superposed on each other
EP0585578A1 (en) Semiconductor device with reduced floating inductance and method of fabricating same
US4748538A (en) Semiconductor module
JPH064595Y2 (ja) ハイブリッドｉｃ
JP2693688B2 (ja) 多入出力低損失ボルテージレギュレータ
JP4449724B2 (ja) 半導体モジュール
JP2000243905A (ja) 半導体モジュール
KR101629470B1 (ko) 전력용 반도체 모듈의 조립방법 및 이를 이용하여 제조된 전력용 반도체 모듈
US7145223B2 (en) Semiconductor device
US4984051A (en) Semiconductor device having directly connected source terminal
JPS61139051A (ja) 半導体装置
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JP2002026246A (ja) 半導体装置
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
JPH098224A (ja) 半導体モジュールと電力変換装置
JP2596399B2 (ja) 半導体装置
JPH05283582A (ja) 正負安定化電源装置
JP2000196009A (ja) 半導体パワーモジュール
US6472731B2 (en) Solder clad lead frame for assembly of semiconductor devices and method
JP2002208675A (ja) パワー系電子部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees