JP2692564B2 - 水平表示位置自動補正回路 - Google Patents
水平表示位置自動補正回路Info
- Publication number
- JP2692564B2 JP2692564B2 JP5336195A JP33619593A JP2692564B2 JP 2692564 B2 JP2692564 B2 JP 2692564B2 JP 5336195 A JP5336195 A JP 5336195A JP 33619593 A JP33619593 A JP 33619593A JP 2692564 B2 JP2692564 B2 JP 2692564B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image signal
- image
- frame memory
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵで制御して画像
表示を行う草地の第１の画像信号と第１の画像信号以外
の画像信号を合成する装置に関する。
表示を行う草地の第１の画像信号と第１の画像信号以外
の画像信号を合成する装置に関する。
【０００２】
【従来の技術】ここでは、ＣＰＵで制御して画像表示を
行う装置の第１の画像信号と、第１の画像信号以外の画
像信号を合成する装置としてコンピュータ自体が生成す
る画面（以下、「ＰＣ画面」とビデオ画面を合成する、
ビデオオーバレイボードを例に上げ説明する。
行う装置の第１の画像信号と、第１の画像信号以外の画
像信号を合成する装置としてコンピュータ自体が生成す
る画面（以下、「ＰＣ画面」とビデオ画面を合成する、
ビデオオーバレイボードを例に上げ説明する。
【０００３】ビデオオーバレイボードは、ＰＣ画面とビ
デオ画面とを、ある位置及び範囲で切り換え表示する装
置である。
デオ画面とを、ある位置及び範囲で切り換え表示する装
置である。
【０００４】ＰＣ画面の画像データは各ＰＣ毎で、画像
信号内の水平同期信号と画像表示信号の開始位置とに差
がある。よって、ＰＣ画面位置を水平同期信号から一義
的に設定しようとすると、ＰＣ型に画像開始位置のズレ
が発生する。
信号内の水平同期信号と画像表示信号の開始位置とに差
がある。よって、ＰＣ画面位置を水平同期信号から一義
的に設定しようとすると、ＰＣ型に画像開始位置のズレ
が発生する。
【０００５】ＰＣ画面にビデオ画面をはめ込む時に、上
記の位置ズレが発生していると、ＰＣ画面内で抜いた範
囲に、ビデオ画面が当てはまらず、ビデオ画面で表示し
たい部分が表示できない場合がある。
記の位置ズレが発生していると、ＰＣ画面内で抜いた範
囲に、ビデオ画面が当てはまらず、ビデオ画面で表示し
たい部分が表示できない場合がある。
【０００６】上記のＰＣ画面とビデオ画面を合成し表示
する、前記ビデオオーバレイボードを例に上げ提示した
位置ズレを回避するために従来までは、ソフトウェア
（チューニングソフト）を利用し対処していた。このソ
フトウェアを利用したチューニング方法を前記ビデオオ
ーバレイボードを例に上げ以下に示す。
する、前記ビデオオーバレイボードを例に上げ提示した
位置ズレを回避するために従来までは、ソフトウェア
（チューニングソフト）を利用し対処していた。このソ
フトウェアを利用したチューニング方法を前記ビデオオ
ーバレイボードを例に上げ以下に示す。
【０００７】図９と図１０はそれぞれ、上記ソフトウェ
アを利用したチューニングする場合のブロック図及びフ
ローチャートである。図９の、ハードウェア内の各ブロ
ックを説明する。
アを利用したチューニングする場合のブロック図及びフ
ローチャートである。図９の、ハードウェア内の各ブロ
ックを説明する。
【０００８】フレームメモリは、ビデオ映像信号等で有
効画像信号をデジタル信号（たとえば、輝度信号Ｙ；色
差信号Ｃｒ，Ｃｂ各８ビット精度）に変換して書き込む
ためのメモリである。
効画像信号をデジタル信号（たとえば、輝度信号Ｙ；色
差信号Ｃｒ，Ｃｂ各８ビット精度）に変換して書き込む
ためのメモリである。
【０００９】ＰＣデータ書き込みタイミング制御部は、
ＰＣ側の水平同期信号とＰＣ−ＲＧＢデータとの時間差
タイミングを調整する。
ＰＣ側の水平同期信号とＰＣ−ＲＧＢデータとの時間差
タイミングを調整する。
【００１０】水平位置補正レジスタは、水平位置を調整
する場合の補正値を入れるレジスタである。
する場合の補正値を入れるレジスタである。
【００１１】ＰＣ水平位置調整部は、上記ＰＣデータ書
き込みタイミング制御部で書き込み開始位置の基準とな
る水平同期信号の位相を、上記水平位置補正レジスタの
値によって調整し出力する。
き込みタイミング制御部で書き込み開始位置の基準とな
る水平同期信号の位相を、上記水平位置補正レジスタの
値によって調整し出力する。
【００１２】ＥＥＰＲＯＭは、水平位置調整終了後、上
記水平位置補正レジスタのデータを書き込むメモリであ
る。
記水平位置補正レジスタのデータを書き込むメモリであ
る。
【００１３】次に、図９及び図１０を参照して、従来例
の動作を説明する。
の動作を説明する。
【００１４】ＰＣ本体の電源投入後、前記チューニング
ソフトを立ち上げる。前記チューニングソフトでは、ま
ずハードウェア内の前記水平位置補正レジスタの値を読
み込む（この読み込まれたデータは、電源投入時に前記
ＥＥＰＲＯＭより、前記水平位置補正レジスタに設定さ
れた値である）。その状態で、ＰＣグラフィックス機能
を使用して、ＣＲＴ上の任意の座標にグラフィックを表
示する。同時に、フレームメモリへのデータの書き込み
によって、前記ＰＣグラフィックスで表示した水平位置
と同じ座標・幅で任意のデータを設定し、ＣＲＴ上に表
示する。これらＰＣグラフィックスでＣＲＴ上に表示さ
れた部分と、前記フレームメモリに書き込まれたＣＲＴ
上に表示された部分が、重なっているか否かを目視によ
り確認する。２つの表示位置が重なっていない場合、前
記水平位置補正レジスタの値を、ＰＣ本体からのキーボ
ードまたはマウス等により操作し変更する。前記水平位
置補正レジスタの値を変更することによって、前記ＰＣ
水平位置調整部から出力される水平同期信号の位相が変
化し、ＰＣグラフィックスの表示位置が水平方向に移動
する。ここで、もう一度目視によりＰＣグラフィックス
でＣＲＴ上に表示された部分と、前記フレームメモリに
書き込まれＣＲＴに表示された部分と、前記フレームメ
モリに書き込まれＣＲＴ上に表示された部分が重なるま
で続け、重なった場合は前記水平位置補正レジスタの値
を前記ＥＥＰＲＯＭに書き込みチューニングを終了す
る。
ソフトを立ち上げる。前記チューニングソフトでは、ま
ずハードウェア内の前記水平位置補正レジスタの値を読
み込む（この読み込まれたデータは、電源投入時に前記
ＥＥＰＲＯＭより、前記水平位置補正レジスタに設定さ
れた値である）。その状態で、ＰＣグラフィックス機能
を使用して、ＣＲＴ上の任意の座標にグラフィックを表
示する。同時に、フレームメモリへのデータの書き込み
によって、前記ＰＣグラフィックスで表示した水平位置
と同じ座標・幅で任意のデータを設定し、ＣＲＴ上に表
示する。これらＰＣグラフィックスでＣＲＴ上に表示さ
れた部分と、前記フレームメモリに書き込まれたＣＲＴ
上に表示された部分が、重なっているか否かを目視によ
り確認する。２つの表示位置が重なっていない場合、前
記水平位置補正レジスタの値を、ＰＣ本体からのキーボ
ードまたはマウス等により操作し変更する。前記水平位
置補正レジスタの値を変更することによって、前記ＰＣ
水平位置調整部から出力される水平同期信号の位相が変
化し、ＰＣグラフィックスの表示位置が水平方向に移動
する。ここで、もう一度目視によりＰＣグラフィックス
でＣＲＴ上に表示された部分と、前記フレームメモリに
書き込まれＣＲＴに表示された部分と、前記フレームメ
モリに書き込まれＣＲＴ上に表示された部分が重なるま
で続け、重なった場合は前記水平位置補正レジスタの値
を前記ＥＥＰＲＯＭに書き込みチューニングを終了す
る。
【００１５】補正値は、前記ＥＥＰＲＯＭに書き込んで
いるため、電源投入毎にチューニングを設定する必要は
ない。
いるため、電源投入毎にチューニングを設定する必要は
ない。
【００１６】
【発明が解決しようとする課題】従来、この水平位置を
合わせるためのソフトチューニングでは、ビデオ画面の
座標位置の設定を、水平位置補正レジスタを持ち、ユー
ザーが逐次手動入力を行い、かつ目視でズレの補正を行
っていた。また、座標位置の調整幅（移動量）が大きく
取ることも出来ず、元から取り込まれた位置が、原点座
標より前記データがあったりすると、調整ができない場
合があった。
合わせるためのソフトチューニングでは、ビデオ画面の
座標位置の設定を、水平位置補正レジスタを持ち、ユー
ザーが逐次手動入力を行い、かつ目視でズレの補正を行
っていた。また、座標位置の調整幅（移動量）が大きく
取ることも出来ず、元から取り込まれた位置が、原点座
標より前記データがあったりすると、調整ができない場
合があった。
【００１７】
【課題を解決するための手段】上記ＰＣ画面とビデオ画
面を合成し表示する、前記ビデオオーバレイボードを例
に上げ提示した目的を達成するため本発明は、ＣＰＵで
制御して画像表示を行う装置の第１の画像信号以外の画
像信号データを取り込むフレームメモリと、前記フレー
ムメモリに書き込む第１の画像信号以外の画像信号デー
タを制御するデータ制御部と、第１の画像信号データの
値を制御するデータ制御部と、前記ＣＰＵで制御して画
像表示を行う装置の画面上に、第１の画像信号以外の画
像信号データの表示範囲を設定するウインドウ位置・幅
設定レジスタを用い、第１の画像信号データと、前記フ
レームメオリに書き込まれている第１の画像信号以外の
画像信号データとを合成させるデータセルクタと、前記
データセレクタにより合成された画像データのうち、指
定された座標データを読みとる合成データ取得レジスタ
を用い、データをデコードし、前記フレームメモリに書
き込まれている第１の画像信号以外の画像信号データ
と、第１の画像信号データの座標位置を比較する座標表
示位置比較器と、前記座標表示位置比較器からの補正値
を設定する水平位置補正レジスタを用い、第１の画像信
号内の水平同期信号のデイレイ量を変化させる水平位置
調整部と、を具備する構成とした。
面を合成し表示する、前記ビデオオーバレイボードを例
に上げ提示した目的を達成するため本発明は、ＣＰＵで
制御して画像表示を行う装置の第１の画像信号以外の画
像信号データを取り込むフレームメモリと、前記フレー
ムメモリに書き込む第１の画像信号以外の画像信号デー
タを制御するデータ制御部と、第１の画像信号データの
値を制御するデータ制御部と、前記ＣＰＵで制御して画
像表示を行う装置の画面上に、第１の画像信号以外の画
像信号データの表示範囲を設定するウインドウ位置・幅
設定レジスタを用い、第１の画像信号データと、前記フ
レームメオリに書き込まれている第１の画像信号以外の
画像信号データとを合成させるデータセルクタと、前記
データセレクタにより合成された画像データのうち、指
定された座標データを読みとる合成データ取得レジスタ
を用い、データをデコードし、前記フレームメモリに書
き込まれている第１の画像信号以外の画像信号データ
と、第１の画像信号データの座標位置を比較する座標表
示位置比較器と、前記座標表示位置比較器からの補正値
を設定する水平位置補正レジスタを用い、第１の画像信
号内の水平同期信号のデイレイ量を変化させる水平位置
調整部と、を具備する構成とした。
【００１８】
【実施例】ここでは本発明について、前記ＣＰＵで制御
して画像表示を行う装置の第１の画像信号と、第１の画
像信号以外の画像信号を合成する装置について、ＰＣ画
面とビデオ画面を合成する装置を例に上げ、図面を参照
して説明する。
して画像表示を行う装置の第１の画像信号と、第１の画
像信号以外の画像信号を合成する装置について、ＰＣ画
面とビデオ画面を合成する装置を例に上げ、図面を参照
して説明する。
【００１９】図１はこの発明の実施例を示すブロック図
である。各ブロックごとに実施例を説明する。フレーム
メモリデータ制御部１は、ビデオ画面を扱うためのフレ
ームメモリ１−１と、そのフレームメモリに書き込むデ
ータの制御をするデータ制御部１−２からなる。ＰＣデ
ータ制御部２は、ＰＣ本体のＲＧＢデータの制御をする
ＰＣ−ＲＧＢデータ制御部２−１と、ＰＣ側の水平同期
信号のタイミングによってＰＣ−ＲＧＢデータの書き込
みのタイミングを制御するデータ書き込みタイミング制
御部２−２からなる。水平位置制御部３は、前記水平同
期信号のディレイ量を調整する水平同期調整部３−１
と、前記水平同期信号のディレイ量を調整する際の補正
値を設定する水平位置補正レジスタ３−２からなる。一
致検出部４は、ＰＣ−ＲＧＢデータと、フレームメモリ
データの合成されたデータの中から、任意の座標のデー
タを手得する構成データ取得レジスタ４−１と、その取
得したデータからＰＣ−ＲＧＢデータと、フレームメモ
リデータとの位置検出のために設定した座標位置データ
が一致しているかを検出する座標位置比較器４−２から
なる。その他、ＰＣ−ＲＧＢデータと、フレームメモリ
のデータを合成するデータセレクタ５と、ＰＣ画面上
の、どの位置・幅でＰＣ画面上にビデオ画面を表示する
かを設定するウインドウ表示位置・幅設定レジスタ６か
らなる。各ブロック内での回路構成を以下に示す。
である。各ブロックごとに実施例を説明する。フレーム
メモリデータ制御部１は、ビデオ画面を扱うためのフレ
ームメモリ１−１と、そのフレームメモリに書き込むデ
ータの制御をするデータ制御部１−２からなる。ＰＣデ
ータ制御部２は、ＰＣ本体のＲＧＢデータの制御をする
ＰＣ−ＲＧＢデータ制御部２−１と、ＰＣ側の水平同期
信号のタイミングによってＰＣ−ＲＧＢデータの書き込
みのタイミングを制御するデータ書き込みタイミング制
御部２−２からなる。水平位置制御部３は、前記水平同
期信号のディレイ量を調整する水平同期調整部３−１
と、前記水平同期信号のディレイ量を調整する際の補正
値を設定する水平位置補正レジスタ３−２からなる。一
致検出部４は、ＰＣ−ＲＧＢデータと、フレームメモリ
データの合成されたデータの中から、任意の座標のデー
タを手得する構成データ取得レジスタ４−１と、その取
得したデータからＰＣ−ＲＧＢデータと、フレームメモ
リデータとの位置検出のために設定した座標位置データ
が一致しているかを検出する座標位置比較器４−２から
なる。その他、ＰＣ−ＲＧＢデータと、フレームメモリ
のデータを合成するデータセレクタ５と、ＰＣ画面上
の、どの位置・幅でＰＣ画面上にビデオ画面を表示する
かを設定するウインドウ表示位置・幅設定レジスタ６か
らなる。各ブロック内での回路構成を以下に示す。
【００２０】・フレームメモリデータ制御部１（図２） フレームメモリ１−１は、ビデオ信号等で、有効画像信
号をデジタル信号（例えば、輝度Ｙ；色差信号Ｃｒ，Ｃ
ｂ各８ビット制度）に変換した画像データを書き込むた
めのメモリである。
号をデジタル信号（例えば、輝度Ｙ；色差信号Ｃｒ，Ｃ
ｂ各８ビット制度）に変換した画像データを書き込むた
めのメモリである。
【００２１】データ制御部１−２は、ビット制御部１−
２−１・表示位置制御部１−２−２からなり、有効画像
データ取り込みスタート時から水平位置の設定した座標
位置が終了するまでを、ウインドウ表示位置・幅設定レ
ジスタ６によって、ビデオ画像を表示する画面の座標と
幅を取得し、その範囲に対してビット制御部１−２−１
を用いて、本来フレームメモリ１−１に有効画像開始位
置から、設定した座標位置まで、任意の一定値データを
書き込む。
２−１・表示位置制御部１−２−２からなり、有効画像
データ取り込みスタート時から水平位置の設定した座標
位置が終了するまでを、ウインドウ表示位置・幅設定レ
ジスタ６によって、ビデオ画像を表示する画面の座標と
幅を取得し、その範囲に対してビット制御部１−２−１
を用いて、本来フレームメモリ１−１に有効画像開始位
置から、設定した座標位置まで、任意の一定値データを
書き込む。
【００２２】・ＰＣデータ制御部２（図３） ＰＣ−ＲＧＢデータ制御部２−１は、ビット制御部２−
１−１・表示位置制御部２−１-2からなり、有効画像デ
ータ取り込みスタート時から水平位置の設定した座標位
置が終了するまで、ウィンドウ表示位置・幅設定レジス
タ６によってビデオ画像を表示する画面の座標と幅を取
得し、水平同期信号とＡＤクロックをカウントすること
で、ビット制御部２−１−１によりレジスタで設定され
た座標に、任意の一定値を設定する。
１−１・表示位置制御部２−１-2からなり、有効画像デ
ータ取り込みスタート時から水平位置の設定した座標位
置が終了するまで、ウィンドウ表示位置・幅設定レジス
タ６によってビデオ画像を表示する画面の座標と幅を取
得し、水平同期信号とＡＤクロックをカウントすること
で、ビット制御部２−１−１によりレジスタで設定され
た座標に、任意の一定値を設定する。
【００２３】ＰＣデータ書き込みタイミング制御部２−
２は、ＰＣ側の水平同期信号とＰＣ−ＲＧＢデータとの
時間差タイミングを調整する。
２は、ＰＣ側の水平同期信号とＰＣ−ＲＧＢデータとの
時間差タイミングを調整する。
【００２４】・水平位置制御部３（図４） ＰＣ水平位置調整部３−１は、ディレイ量制御部３−１
−１・セレクタ３−１−２からなり、本来のＰＣ−ＲＧ
Ｂデータの水平同期信号に対して、１ドット単位でディ
レイさせた水平同期信号を発生させ、それらのディレイ
量の中から、水平位置補正レジスタ３−２で設定されら
ディレイ量の水平同期信号を、セレクタ３−１−２によ
り選択し出力する。
−１・セレクタ３−１−２からなり、本来のＰＣ−ＲＧ
Ｂデータの水平同期信号に対して、１ドット単位でディ
レイさせた水平同期信号を発生させ、それらのディレイ
量の中から、水平位置補正レジスタ３−２で設定されら
ディレイ量の水平同期信号を、セレクタ３−１−２によ
り選択し出力する。
【００２５】水平位置補正レジスタ３−２は、前記ＰＣ
水平位置調整部３−１での、水平同期信号のディレイ量
となる補正値を設定するレジスタである。
水平位置調整部３−１での、水平同期信号のディレイ量
となる補正値を設定するレジスタである。
【００２６】・一致検出部４（図５） 合成データ取得レジスタ４−１は、データセレクタ５に
より合成された画像データのうち指定された座標のデー
タを取得するレジスタである。
より合成された画像データのうち指定された座標のデー
タを取得するレジスタである。
【００２７】座標位置比較器４−２は、デコード回路４
−２−１・カウンタ４−２−２・数個の論理ゲートから
なる。合成データ取得レジスタ４−１により、水平ライ
ン方向に取得されたデータは、デコード回路４−２−１
を用いて、データ制御部１−２、ＰＣ−ＲＧＢデータ制
御部２−１によって設定した座標位置の合成画面データ
値をデコードする。デコード回路４−２−１の動作は、
データ制御部１−２、ＰＣ−ＲＧＢデータ制御部２−１
によって設定した任意の一定値の場合は”Ｈ”信号、そ
の他のデータの場合は”Ｌ”信号に設定する。ここで、
デコード回路４−２−１から出力された信号の、Ｌ状態
をＤ／Ａクロックでカウントし、カウントされた値が１
以上の場合は、ＰＣ−ＲＧＢデータと、フレームメモリ
内のデータの座標がずれていることを示し、前記座標位
置比較器４−２の出力がＨ状態となり、カウントされた
値が一致していることを示し、前記座標位置比較器４−
２の出力がＬ状態となる。
−２−１・カウンタ４−２−２・数個の論理ゲートから
なる。合成データ取得レジスタ４−１により、水平ライ
ン方向に取得されたデータは、デコード回路４−２−１
を用いて、データ制御部１−２、ＰＣ−ＲＧＢデータ制
御部２−１によって設定した座標位置の合成画面データ
値をデコードする。デコード回路４−２−１の動作は、
データ制御部１−２、ＰＣ−ＲＧＢデータ制御部２−１
によって設定した任意の一定値の場合は”Ｈ”信号、そ
の他のデータの場合は”Ｌ”信号に設定する。ここで、
デコード回路４−２−１から出力された信号の、Ｌ状態
をＤ／Ａクロックでカウントし、カウントされた値が１
以上の場合は、ＰＣ−ＲＧＢデータと、フレームメモリ
内のデータの座標がずれていることを示し、前記座標位
置比較器４−２の出力がＨ状態となり、カウントされた
値が一致していることを示し、前記座標位置比較器４−
２の出力がＬ状態となる。
【００２８】データセレクタ５は、ＰＣ側のＲＧＢデー
タと、フレームメモリ側のデータを切り換え制御を行う
ものであり、これにより画面合成が可能となる。
タと、フレームメモリ側のデータを切り換え制御を行う
ものであり、これにより画面合成が可能となる。
【００２９】ウインドウ表示位置・幅設定レジスタ６
は、ビデオ画面を表示する画面の座標と幅を設定するレ
ジスタである。
は、ビデオ画面を表示する画面の座標と幅を設定するレ
ジスタである。
【００３０】次に再度図１を参照して、本実施例の動作
について説明する。
について説明する。
【００３１】まず、前記データ制御部１−２が、前記ウ
インドウ表示位置・幅設定レジスタ６より設定された座
標の範囲内の前記フレームメモリ１−１に書き込むデー
タをすべて任意の一定値に設定し（図６中のハッチング
部）、垂直ライン方向に対する表示幅の左右端のみは、
図６のように別の値を設定する。同時に、前記ＰＣ−Ｒ
ＧＢデータ制御部２−１では、前記ウインドウ表示位置
・幅設定レジスタ６により設定された座標の左右端に対
応する座標（図７中ハッチング部）に図７のように垂直
ライン方向表示幅の任意の一定値を設定する。これら前
記データ制御部１−２及び前記ＰＣ−ＲＧＢデータ制御
部２−１で設定されたデータを含む、ＰＣ−ＲＧＢデー
タと、フレームメモリのデータを前記データセレクタ５
により合成する。
インドウ表示位置・幅設定レジスタ６より設定された座
標の範囲内の前記フレームメモリ１−１に書き込むデー
タをすべて任意の一定値に設定し（図６中のハッチング
部）、垂直ライン方向に対する表示幅の左右端のみは、
図６のように別の値を設定する。同時に、前記ＰＣ−Ｒ
ＧＢデータ制御部２−１では、前記ウインドウ表示位置
・幅設定レジスタ６により設定された座標の左右端に対
応する座標（図７中ハッチング部）に図７のように垂直
ライン方向表示幅の任意の一定値を設定する。これら前
記データ制御部１−２及び前記ＰＣ−ＲＧＢデータ制御
部２−１で設定されたデータを含む、ＰＣ−ＲＧＢデー
タと、フレームメモリのデータを前記データセレクタ５
により合成する。
【００３２】次に、前記合成データ取得レジスタ４−１
により合成されたデータを図８のように水平ライン方向
に取得する。取得されたデータは、１つずつ前記座標位
置比較器４−２に送られる。１ライン単位でのデータの
取得が終わると、前記座標位置比較器４−２で、ＰＣ−
ＲＧＢデータと、フレームメモリ内のデータの座標が一
致しているかを、前記座標位置比較器４−２の出力が”
Ｌ”信号状態か”Ｈ”信号状態かで判定する。
により合成されたデータを図８のように水平ライン方向
に取得する。取得されたデータは、１つずつ前記座標位
置比較器４−２に送られる。１ライン単位でのデータの
取得が終わると、前記座標位置比較器４−２で、ＰＣ−
ＲＧＢデータと、フレームメモリ内のデータの座標が一
致しているかを、前記座標位置比較器４−２の出力が”
Ｌ”信号状態か”Ｈ”信号状態かで判定する。
【００３３】ここで、前記座標位置比較器４−２から前
記水平位置補正レジスタ３−２へ、ＰＣ−ＲＧＢデータ
と、フレームメモリ内のデータの設定した座標データが
前記座標位置比較器４−２の出力により”Ｈ”信号状
態、つまり一致していない状態の場合、前記水平位置補
正レジスタ３−２内の補正値の変更（シフト）が行わ
れ、ゼンィＰＣ水平位置調整部３−１から出力される水
平同期信号のディレイ量が変化する。水平同器信号のデ
ィレイ量が変化したら、タイミングのずれたＰＣ−ＲＧ
Ｂデータと、フレームメモリのデータを前記データケレ
クタ５により合成し、前記合成データ取得レジスタ４−
１でのデータの取得を行い、上記の動作を前記座標位置
比較器４−２の出力が、一致していることを示す”Ｌ”
信号状態になるまで繰り返す。前記座標位置比較器４−
２からＰＣ−ＲＧＢデータと、フレームメモリのデータ
の画像位置データが一致していることを示す”Ｌ”信号
状態が返ってきたら、水平位置調整動作を終了し、映像
信号の取り込み及び表示を開始する。
記水平位置補正レジスタ３−２へ、ＰＣ−ＲＧＢデータ
と、フレームメモリ内のデータの設定した座標データが
前記座標位置比較器４−２の出力により”Ｈ”信号状
態、つまり一致していない状態の場合、前記水平位置補
正レジスタ３−２内の補正値の変更（シフト）が行わ
れ、ゼンィＰＣ水平位置調整部３−１から出力される水
平同期信号のディレイ量が変化する。水平同器信号のデ
ィレイ量が変化したら、タイミングのずれたＰＣ−ＲＧ
Ｂデータと、フレームメモリのデータを前記データケレ
クタ５により合成し、前記合成データ取得レジスタ４−
１でのデータの取得を行い、上記の動作を前記座標位置
比較器４−２の出力が、一致していることを示す”Ｌ”
信号状態になるまで繰り返す。前記座標位置比較器４−
２からＰＣ−ＲＧＢデータと、フレームメモリのデータ
の画像位置データが一致していることを示す”Ｌ”信号
状態が返ってきたら、水平位置調整動作を終了し、映像
信号の取り込み及び表示を開始する。
【００３４】
【発明の効果】本発明は、前記ＣＰＵで制御して画像表
示を行う装置の第１の画像信号と、第１の画像信号以外
の画像信号を合成する装置において、ＰＣ画面とビデオ
画面を合成する装置を例に上げ説明した、上記のような
構成を有することにより、以下のような効果を奏する。
示を行う装置の第１の画像信号と、第１の画像信号以外
の画像信号を合成する装置において、ＰＣ画面とビデオ
画面を合成する装置を例に上げ説明した、上記のような
構成を有することにより、以下のような効果を奏する。
【００３５】この回路を組み込むことによって、従来の
ようにユーザーが逐次手動入力を行い、かつ目視によっ
て確認するわずらわしい設定作業がなくなる。また、前
記ＣＰＵで制御し画像表示を行う装置の第１の画像信号
と第１の画像信号以外の画像信号を合成表示する度に調
整を行うため、装置などの設置を行う度にチューニング
を行う必要がなくなる。
ようにユーザーが逐次手動入力を行い、かつ目視によっ
て確認するわずらわしい設定作業がなくなる。また、前
記ＣＰＵで制御し画像表示を行う装置の第１の画像信号
と第１の画像信号以外の画像信号を合成表示する度に調
整を行うため、装置などの設置を行う度にチューニング
を行う必要がなくなる。
【図１】本発明の一実施例による水平位置自動補正回路
の全体構成を示すブロック図である。
の全体構成を示すブロック図である。
【図２】図１のフレームメモリデータ制御部１の具体的
な構成例を示すブロック図である。
な構成例を示すブロック図である。
【図３】ＰＣデータ制御部２の具体的な構成例を示すブ
ロック図である。
ロック図である。
【図４】水平位置調整部３の具体的な構成例を示すブロ
ック図である。
ック図である。
【図５】一致検出部４の具体的な構成例を示すブロック
図である。
図である。
【図６】フレームメモリデータ制御部１によってフレー
ムメモリに設定するデーターの一例を示す図。
ムメモリに設定するデーターの一例を示す図。
【図７】ＰＣデータ制御部によって設定するデータの一
例を示す図である。
例を示す図である。
【図８】一致検出部によってデータを読み込む際の、読
み込み方の一例を示す図である。
み込み方の一例を示す図である。
【図９】従来技術で水平位置調整を行う場合の全体構成
を示すブロック図である。
を示すブロック図である。
【図１０】従来技術で水平位置調整を行う場合の全体の
流れを示すフローチャートである。
流れを示すフローチャートである。
１ フレームメモリデータ制御部 ２ ＰＣデータ制御部 ３ 水平位置制御部 ４ 一致検出部 ５ データセレクタ ６ ウインドウ位置・幅設定レジスタ
Claims (1)
- 【請求項１】 ＣＰＵで制御して画像表示を行う装置の
画面像に表示される第１の画像信号と、第１の画像信号
以外の画像信号を合成する装置において、 第１の画像信号以外の画像信号データを書き込むフレー
ムメモリと、前記フレームメモリに書き込む第１の画像
信号以外の画像信号データの制御をするデータ制御部
と、 第１の画像信号データの値を制御するデータ制御部と、
前記ＣＰＵで制御して画像表示を行う装置の画面上に、
第１の画像信号以外の画像信号データの表示範囲を設定
するウィンドウ表示位置・幅設定レジスタを用い、第１
の画像信号データと、前記フレームメモリに書き込まれ
ている第１の画像信号以外の画像信号データとを合成さ
せるデータセレクタと、 前記データセレクタにより合成された画像データのう
ち、指定された座標データを読みとる合成データ取得レ
ジスタを用い、データをデコードし、前記フレームメモ
リに書き込まれている第１の画像信号以外の画像信号デ
ータと、第１の画像信号データの座標位置を比較する座
標表示位置比較器と、 前記座標表示位置比較器からの補正値を設定する水平位
置補正レジストを用い、第１の画像信号内の水平同期信
号のディレイ量を変化させる水平位置調整部と、 を具備することを特徴とした水平表示位置自動補正回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336195A JP2692564B2 (ja) | 1993-12-28 | 1993-12-28 | 水平表示位置自動補正回路 |
| US08/358,365 US5548307A (en) | 1993-12-28 | 1994-12-19 | Horizontal position compensation circuit |
| US08/615,165 US5635960A (en) | 1993-12-28 | 1996-03-12 | Horizontal position compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336195A JP2692564B2 (ja) | 1993-12-28 | 1993-12-28 | 水平表示位置自動補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07199904A JPH07199904A (ja) | 1995-08-04 |
| JP2692564B2 true JP2692564B2 (ja) | 1997-12-17 |
Family
ID=18296632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336195A Expired - Fee Related JP2692564B2 (ja) | 1993-12-28 | 1993-12-28 | 水平表示位置自動補正回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5548307A (ja) |
| JP (1) | JP2692564B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2692564B2 (ja) * | 1993-12-28 | 1997-12-17 | 日本電気株式会社 | 水平表示位置自動補正回路 |
| US5926482A (en) * | 1994-05-05 | 1999-07-20 | Sprint Communications Co. L.P. | Telecommunications apparatus, system, and method with an enhanced signal transfer point |
| JP2692636B2 (ja) * | 1995-03-22 | 1997-12-17 | 日本電気株式会社 | 状態表示回路 |
| US6014163A (en) * | 1997-06-09 | 2000-01-11 | Evans & Sutherland Computer Corporation | Multi-camera virtual set system employing still store frame buffers for each camera |
| US5847701A (en) * | 1997-06-10 | 1998-12-08 | Paradise Electronics, Inc. | Method and apparatus implemented in a computer system for determining the frequency used by a graphics source for generating an analog display signal |
| US5987624A (en) * | 1997-06-10 | 1999-11-16 | Paradise Electronics, Inc. | Method and apparatus for automatically determining signal parameters of an analog display signal received by a display unit of a computer system |
| TW368645B (en) * | 1998-02-06 | 1999-09-01 | Benq Corp | Jumping prevention method for OSD display area on the screen and the device thereof |
| US6606127B1 (en) * | 1999-06-10 | 2003-08-12 | Enseo, Inc. | System and method for synchronizing, storing and accurately reproducing video signals |
| JP4660879B2 (ja) * | 2000-04-27 | 2011-03-30 | ソニー株式会社 | 情報提供装置および方法、並びにプログラム |
| CN113568700B (zh) * | 2021-09-22 | 2022-01-11 | 卡莱特云科技股份有限公司 | 显示画面调整方法、装置、计算机设备和存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4802007A (en) * | 1986-12-18 | 1989-01-31 | U.S. Philips Corporation | Picture pick-up and display system with electronic and printed picture display |
| JP2584307B2 (ja) * | 1988-12-20 | 1997-02-26 | 株式会社ピーエフユー | 表示位置自動調整方式 |
| US5020116A (en) * | 1989-12-13 | 1991-05-28 | Hughes Aircraft Company | Image registration method and apparatus |
| US5144418A (en) * | 1990-12-18 | 1992-09-01 | General Electric Company | Crystal stabilization of amplitude of light valve horizontal sweep |
| JP2692564B2 (ja) * | 1993-12-28 | 1997-12-17 | 日本電気株式会社 | 水平表示位置自動補正回路 |
-
1993
- 1993-12-28 JP JP5336195A patent/JP2692564B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-19 US US08/358,365 patent/US5548307A/en not_active Expired - Fee Related
-
1996
- 1996-03-12 US US08/615,165 patent/US5635960A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5548307A (en) | 1996-08-20 |
| JPH07199904A (ja) | 1995-08-04 |
| US5635960A (en) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466220B1 (en) | Graphics engine architecture | |
| JP5744418B2 (ja) | 投影装置及び投影方法 | |
| US4920571A (en) | Image processing system with capability of enlarging and reducing operations | |
| JP2002527953A (ja) | キーストーン歪みを防止する方法および装置 | |
| JP2692564B2 (ja) | 水平表示位置自動補正回路 | |
| US20050180655A1 (en) | Image conversion device image conversion method and image projection device | |
| JPH0792953A (ja) | 映像表示装置 | |
| US7050077B2 (en) | Resolution conversion device and method, and information processing apparatus | |
| JPH08317309A (ja) | 映像信号処理回路 | |
| JPH0363771A (ja) | 電子画像処理システム | |
| JP2001324952A (ja) | 映像信号処理装置 | |
| JP5676924B2 (ja) | 投影装置及び投影方法 | |
| JP2006308665A (ja) | 画像処理装置 | |
| JP2009089137A (ja) | 映像信号処理装置および映像信号処理方法 | |
| JP2002238064A (ja) | 大画面表示装置 | |
| US20080174601A1 (en) | Video Control for Providing Multiple Screen Resolutions Using Modified Timing Signal | |
| US5905821A (en) | Compression/expansion circuit having transfer means and storage means with address management of the storage means | |
| JP2005275242A (ja) | 映像キャプチャ回路及び映像キャプチャ方法 | |
| JP6040217B2 (ja) | 投影装置及び投影方法 | |
| JPH07311568A (ja) | 画像出力方法および装置 | |
| CN116723302A (zh) | 一种投影机垂直梯形校正方法、装置、设备及存储介质 | |
| JP2002271751A (ja) | 表示制御方法及び装置 | |
| JP2004129212A (ja) | 画像投射装置および画像変換方法 | |
| JPH06324669A (ja) | 合成表示制御装置及びその合成表示制御方法 | |
| JPS62221275A (ja) | 拡大・縮小可能な画像処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |