JP2689543B2 - Dynamic frequency divider - Google Patents
Dynamic frequency dividerInfo
- Publication number
- JP2689543B2 JP2689543B2 JP29683488A JP29683488A JP2689543B2 JP 2689543 B2 JP2689543 B2 JP 2689543B2 JP 29683488 A JP29683488 A JP 29683488A JP 29683488 A JP29683488 A JP 29683488A JP 2689543 B2 JP2689543 B2 JP 2689543B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- gate
- pass filter
- low
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、例えば、GaAsダイナミック型分周回路のよ
うに、マイクロ波帯等の高い周波数領域で動作をするダ
イナミック型分周回路に関する。Description: TECHNICAL FIELD The present invention relates to a dynamic frequency divider circuit that operates in a high frequency region such as a microwave band, such as a GaAs dynamic frequency divider circuit.
[従来の技術] 簡単な回路構成で高速動作が実現できるダイナミック
型分周回路は、従来よりマイクロ波帯等の高い周波数領
域で頻繁に使用されている。第2図はこのダイナミック
型分周回路の構成を示す。ダイナミック型分周回路はイ
ンバータ回路21、第1のトランスファーゲート22、バッ
ファ回路23及び第2のトランスファーゲート24を環状に
接続して構成されている。この回路では、第1のトラン
スファーゲート22に入力信号がゲート信号として与えら
れると共に、第2のトランスファーゲート24に入力反転
回路25による入力反転信号がゲート信号として与えら
れ、両信号の位相差に基く帰還信号の遅延によって分周
動作を行うものとなっている。なお、一般にGaAs集積回
路では、高速動作を行うインバータ回路21として第3図
に示すような回路が、またバッファ回路23として第4図
に示す回路が用いられる。[Prior Art] A dynamic frequency dividing circuit capable of realizing high-speed operation with a simple circuit configuration has been frequently used in a high frequency region such as a microwave band as compared with the related art. FIG. 2 shows the configuration of this dynamic frequency dividing circuit. The dynamic frequency dividing circuit is configured by connecting an inverter circuit 21, a first transfer gate 22, a buffer circuit 23, and a second transfer gate 24 in a ring shape. In this circuit, the input signal is given to the first transfer gate 22 as a gate signal, and the input inverted signal from the input inverting circuit 25 is given to the second transfer gate 24 as a gate signal, which is based on the phase difference between the two signals. The frequency division operation is performed by the delay of the feedback signal. Generally, in a GaAs integrated circuit, a circuit as shown in FIG. 3 is used as the inverter circuit 21 which operates at high speed, and a circuit as shown in FIG. 4 is used as the buffer circuit 23.
[発明が解決しようとする課題] 上記のように構成されたダイナミック型分周回路の上
限動作周波数(fmax)を上げるには、トランスファーゲ
ートFETのゲート幅(Wg)を大きくすることが効果的で
あるが、ゲート幅を大きくするとトランスファーゲート
FETのカットオフ時のリーク電流も増加し、トランスフ
ァーゲート端子の電位保持時間が短くなり、下限動作周
波数(fmin)も増加してしまう。このため、動作周波数
帯域が広い分周回路を実現できないという欠点があっ
た。[Problems to be Solved by the Invention] In order to increase the upper limit operating frequency (fmax) of the dynamic frequency dividing circuit configured as described above, it is effective to increase the gate width (Wg) of the transfer gate FET. There is a transfer gate if the gate width is increased.
The leakage current at the FET cutoff also increases, the potential holding time of the transfer gate terminal becomes shorter, and the lower limit operating frequency (fmin) also increases. Therefore, there is a drawback that a frequency divider circuit having a wide operating frequency band cannot be realized.
本発明はかかる問題点に鑑みてなされたものであっ
て、動作周波数帯域が広いダイナミック型分周回路を提
供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a dynamic frequency dividing circuit having a wide operating frequency band.
[課題を解決するための手段] 本発明は、インバータ出力とバッファ入力との間に介
挿される第1のトランスファーゲートを、ゲート幅の大
きな第1のトランスファーゲートFETとゲート幅の小さ
な第2のトランスファーゲートFETとの並列接続により
構成すると共に、バッファ出力とインバータ入力との間
に介挿される第2のトランスファーゲートを、ゲート幅
の大きな第3のトランスファーゲートFETとゲート幅の
小さな第4のトランスファーゲートFETとの並列接続に
より構成している。そして、入力信号を低域濾波及び高
域濾波する第1のハイパスフィルタ及び第1のローパス
フィルタと、入力反転信号を低域濾波及び高域濾波する
第2のハイパスフィルタ及び第2のローパスフィルタと
を設け、第1のハイパスフィルタの出力を第1のトラン
スファーゲートFETのゲート信号として与え、第1のロ
ーパスフィルタの出力を第2のトランスファーゲートFE
Tのゲート信号として与え、第2のハイパスフィルタの
出力を第3のトランスファーゲートFETのゲート信号と
して与え、第2のローパスフィルタの出力を第4のトラ
ンスファーゲートFETのゲート信号として与えるように
している。[Means for Solving the Problems] According to the present invention, a first transfer gate interposed between an inverter output and a buffer input is provided as a first transfer gate FET having a large gate width and a second transfer gate having a small gate width. The second transfer gate, which is configured by parallel connection with the transfer gate FET and is interposed between the buffer output and the inverter input, is connected to the third transfer gate FET having a large gate width and the fourth transfer gate having a small gate width. It is configured by parallel connection with the gate FET. Then, a first high-pass filter and a first low-pass filter for low-pass filtering and a high-pass filtering of the input signal, and a second high-pass filter and a second low-pass filter for low-pass filtering and high-pass filtering of the input inverted signal. Is provided, and the output of the first high-pass filter is given as the gate signal of the first transfer gate FET, and the output of the first low-pass filter is supplied to the second transfer gate FE.
The gate signal of T, the output of the second high-pass filter is given as the gate signal of the third transfer gate FET, and the output of the second low-pass filter is given as the gate signal of the fourth transfer gate FET. .
[作用] 本発明によれば、周波数が高い入力信号については、
第1,第2のハイパスフィルタ出力が第1,第3のトランス
ファーゲートFETのゲートに与えられるので、ゲート幅
(Wg)の大きなトランスファーゲートFETが選択され、
上限周波数の上昇を図ることができる。一方、周波数の
低い入力信号については、第1,第2のローパスフィルタ
出力が第2,第4のトランスファーゲートFETのゲートに
与えられるので、ゲート幅(Wg)の小さなトランスファ
ーゲートFETが選択され、下限周波数の低下を図ること
ができる。[Operation] According to the present invention, for an input signal having a high frequency,
Since the first and second high-pass filter outputs are given to the gates of the first and third transfer gate FETs, a transfer gate FET having a large gate width (Wg) is selected,
The upper limit frequency can be increased. On the other hand, for low-frequency input signals, the output of the first and second low-pass filters is given to the gates of the second and fourth transfer gate FETs, so a transfer gate FET with a small gate width (Wg) is selected. It is possible to reduce the lower limit frequency.
このような、ハイパスフィルタ及びローパスフィルタ
は、入力信号の周波数に応じてゲート幅の大きいFETと
小さいFETとを切換える切換手段として機能する。従っ
て、本発明によれば、広い動作周波数を実現できる。Such a high-pass filter and a low-pass filter function as switching means for switching between the FET having a large gate width and the FET having a small gate width according to the frequency of the input signal. Therefore, according to the present invention, a wide operating frequency can be realized.
[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。Example Next, an example of the present invention will be described with reference to the accompanying drawings.
第1図は本発明の実施例に係るダイナミック型分周回
路の構成を示す図である。インバータ回路1の出力は、
並列接続されたトランスファーゲートFET3,5を介してバ
ッファ回路2の入力に接続され、更に、バッファ回路2
の出力は並列接続されたトランスファゲートFET4,6を介
してインバータ回路1の入力に接続されている。トラン
スファゲートFET3,4は比較的Wgの大きな(例えば、50μ
m)FETで構成され、そのゲート電極端子7,8はMIM(Met
al Insulator Metal)キャパシタ15,16、R素子からな
るハイパスフィルタ11,12を夫々介して入力端子IN,▲
▼に接続されている。これに対し、トランスファーゲ
ートFET5,6は比較的Wgの小さな(例えば、10μm)FET
で構成され、そのゲート電極端子9,10はローパスフィル
タ13,14を夫々介して入力端子IN,▲▼に接続されて
いる。FIG. 1 is a diagram showing the configuration of a dynamic frequency divider circuit according to an embodiment of the present invention. The output of the inverter circuit 1 is
It is connected to the input of the buffer circuit 2 via the transfer gate FETs 3 and 5 connected in parallel.
Is connected to the input of the inverter circuit 1 via transfer gate FETs 4 and 6 connected in parallel. The transfer gate FETs 3 and 4 have a relatively large Wg (for example, 50μ
m) FET, whose gate electrode terminals 7 and 8 are MIM (Met
al Insulator Metal) Input terminals IN and ▲ via high-pass filters 11 and 12 composed of capacitors 15 and 16 and R elements, respectively.
Connected to ▼. On the other hand, the transfer gate FETs 5 and 6 have relatively small Wg (for example, 10 μm)
The gate electrode terminals 9 and 10 are connected to the input terminal IN and ▲ ▼ via the low-pass filters 13 and 14, respectively.
いま、入力端子(IN,▲▼)に夫々入力信号及び
入力反転信号が印加されると、各フィルタの特性に従っ
て減衰した信号がトランスファーゲートFET3,4,5,6に加
えられることになる。ここで、ハイパス及びローパスフ
ィルタのカットオフ周数数を、例えば、トランスファー
ゲートFET3,4のWgから決まるfmaxと、トランスファーゲ
ートFET5,6のWgから決まるfminの中間に適当な重なりを
もってすらせて選び、且つ、フィルタのカットオフレベ
ルをトランスファーゲートFET3,4及び5,6の入力感度レ
ベル以下に設定すれば、上限動作周波数に近い領域では
トランスファーゲートFET3,4が動作をし、トランスファ
ーゲートFET5,6は動作せず、下限動作周波数に近い領域
ではトランスファーゲートFET5,6が動作し、トランスフ
ァーゲートFET3,4は動作をしないようにすることが可能
となる。Now, when an input signal and an input inverted signal are applied to the input terminals (IN, ▲ ▼), respectively, signals attenuated according to the characteristics of each filter are added to the transfer gate FETs 3, 4, 5, 6. Here, the cutoff frequency of the high-pass and low-pass filters is selected, for example, by making an appropriate overlap between the fmax determined by Wg of the transfer gate FETs 3 and 4 and the fmin determined by Wg of the transfer gate FETs 5 and 6. Moreover, if the cutoff level of the filter is set below the input sensitivity level of the transfer gate FETs 3, 4 and 5, 6, the transfer gate FETs 3 and 4 will operate in the region near the upper limit operating frequency, and the transfer gate FETs 5 and 6 will operate. Does not operate, the transfer gate FETs 5 and 6 operate in a region close to the lower limit operating frequency, and it is possible to prevent the transfer gate FETs 3 and 4 from operating.
これにより、各トランスファーゲートFET3,4,5,6の特
性に応じた動作周波数の拡大を図ることができる。As a result, the operating frequency can be expanded according to the characteristics of the transfer gate FETs 3, 4, 5, and 6.
なお、本発明は上述した実施例に限定されるものでは
ない。上記実施例ではハイパスフィルタ11,12にMIMキャ
パシタ15,16を使用したが、その代わりにダイオードを
用いたり、又は、FETに逆バイアスを印加してキャパシ
タとして使用することも考えられる。この場合、逆バイ
アス値を調節して容量値を調整することが可能となる。The present invention is not limited to the embodiments described above. Although the MIM capacitors 15 and 16 are used for the high-pass filters 11 and 12 in the above-mentioned embodiment, it is possible to use diodes instead of them or to use reverse bias to the FETs to use them as capacitors. In this case, the capacitance value can be adjusted by adjusting the reverse bias value.
[発明の効果] 以上述べたことからも明らかなように、本発明は分周
回路の動作周波数帯域を決める要素の一つであるトラン
スファーゲートFETのWgに着目し、高周波領域及び低周
波領域の夫々に適したWgを設定した異なるトランスファ
ーゲートFETを2種類用意し、それらを使用周波数帯域
によって切換えるようにしているので、最上限動作周波
数の引き上げと最下限動作周波数の引き下げを図ること
ができ、動作周波数範囲を拡大できるという効果があ
る。[Effects of the Invention] As is clear from the above description, the present invention focuses on Wg of the transfer gate FET, which is one of the factors that determine the operating frequency band of the frequency dividing circuit, and focuses on the high frequency region and the low frequency region. Two different transfer gate FETs with Wg suitable for each are prepared and switched according to the frequency band used, so it is possible to raise the maximum operating frequency and lower the minimum operating frequency. This has the effect of expanding the operating frequency range.
第1図は本発明の実施例に係るダイナミック型分周回路
の回路図、第2図は従来のダイナミック型分周回路のブ
ロック構成図、第3図は第2図におけるインバータ回路
の回路図、第4図は第2図におけるバッファ回路の回路
図である。 1,21;インバータ回路、2,23;バッファ回路、3乃至6;ト
ランスファーゲートFET、7乃至10;ゲート電極端子、1
1,21;ハイパスフィルタ、13,14;ローパスフィルタ、15,
16;MIMキャパシタ、17;出力端子、IN,▲▼;入力端
子、22,24;トランスファーゲート、25;入力反転回路FIG. 1 is a circuit diagram of a dynamic divider circuit according to an embodiment of the present invention, FIG. 2 is a block diagram of a conventional dynamic divider circuit, and FIG. 3 is a circuit diagram of an inverter circuit in FIG. FIG. 4 is a circuit diagram of the buffer circuit in FIG. 1, 21; Inverter circuit, 2, 23; Buffer circuit, 3 to 6; Transfer gate FET, 7 to 10; Gate electrode terminal, 1
1,21; High-pass filter, 13,14; Low-pass filter, 15,
16; MIM capacitor, 17; output terminal, IN, ▲ ▼; input terminal, 22, 24; transfer gate, 25; input inverting circuit
Claims (1)
ト、バッファ及び第2のトランスファーゲートをこの順
に環状に接続し、第1のトランスファーゲートに入力信
号が、第2のトランスファーゲートに入力反転信号が夫
々ゲート信号として入力され、前記バッファから出力が
取り出されるダイナミック型分周回路において、前記入
力信号を高域濾波する第1のハイパスフィルタと、前記
入力信号を低域濾波する第1のローパスフィルタと、前
記入力反転信号を高域濾波する第2のハイパスフィルタ
と、前記入力反転信号を低域濾波する第2のローパスフ
ィルタとを備え、前記第1のトランスファーゲートは、
前記第1のハイパスフィルタの出力をゲート信号として
入力するゲート幅の大きな第1のトランスファーゲート
FETと、前記第1のローパスフィルタの出力をゲート信
号として入力するゲート幅の小さな第2のトランスファ
ーゲートFETとを並列接続して構成され、前記第2のト
ランスファーゲートは、前記第2のハイパスフィルタの
出力をゲート信号として入力するゲート幅の大きな第3
のトランスファーゲートFETと、前記第2のローパスフ
ィルタの出力をゲート信号として入力するゲート幅の小
さな第4のトランスファーゲートとを並列接続して構成
されたものであることを特徴とするダイナミック型分周
回路。1. An inverter, a first transfer gate, a buffer and a second transfer gate are circularly connected in this order, and an input signal is gated to the first transfer gate and an input inverted signal is gated to the second transfer gate. In a dynamic frequency divider circuit which is inputted as a signal and whose output is taken out from the buffer, a first high-pass filter for high-pass filtering the input signal, a first low-pass filter for low-pass filtering the input signal, A second high-pass filter for high-pass filtering the input inverted signal; and a second low-pass filter for low-pass filtering the input inverted signal, wherein the first transfer gate comprises:
A first transfer gate having a large gate width for inputting the output of the first high-pass filter as a gate signal
An FET and a second transfer gate FET having a small gate width for inputting the output of the first low-pass filter as a gate signal are connected in parallel, and the second transfer gate is the second high-pass filter. With a large gate width that inputs the output of
Of the second low-pass filter and a fourth transfer gate having a small gate width for inputting the output of the second low-pass filter as a gate signal are connected in parallel to each other. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29683488A JP2689543B2 (en) | 1988-11-24 | 1988-11-24 | Dynamic frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29683488A JP2689543B2 (en) | 1988-11-24 | 1988-11-24 | Dynamic frequency divider |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02142218A JPH02142218A (en) | 1990-05-31 |
JP2689543B2 true JP2689543B2 (en) | 1997-12-10 |
Family
ID=17838759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29683488A Expired - Fee Related JP2689543B2 (en) | 1988-11-24 | 1988-11-24 | Dynamic frequency divider |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2689543B2 (en) |
-
1988
- 1988-11-24 JP JP29683488A patent/JP2689543B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02142218A (en) | 1990-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2689543B2 (en) | Dynamic frequency divider | |
US4275357A (en) | Active filter | |
US4763088A (en) | Switching scheme for switched capacitor filters | |
JPS5923126B2 (en) | Cut-off frequency variable filter | |
JPH03192904A (en) | Variable frequency oscillator circuit | |
JPS6313418A (en) | Diode high frequency switch | |
JPH0416023A (en) | Dynamic frequency division circuit | |
US3558925A (en) | Low ripple double demodulator subject to integration | |
JPS6012815B2 (en) | phase control circuit | |
JPS61135214A (en) | Variable band pass filter for voltage control | |
JPH04354407A (en) | Frequency discriminator | |
JPS592417A (en) | Electronic variable attenuation circuit | |
US3947784A (en) | Dual-coupled monolithic crystal element for modifying response of filter | |
SU574847A1 (en) | Suppression filter of ac signal quadrature component | |
SU517986A1 (en) | Broadband amplifier | |
JPH03230604A (en) | Oscillator | |
JPH03195109A (en) | Differential amplifier circuit | |
JPS6152016A (en) | Low pass filter circuit | |
JPH0322644A (en) | Pilot signal eliminating system | |
JPH01265710A (en) | Switched capacitor type automatic variable resistor circuit | |
JPS59218041A (en) | High frequency switching circuit | |
JPH0416004A (en) | Voltage controlled oscillator | |
JPH0787333B2 (en) | Active filter | |
JPH0344102A (en) | Oscillating circuit | |
JPH03109428U (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |