JP2688436B2 - Inverter device - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電源を整流平滑して得られる直流電力
を高周波電力に変換して負荷を駆動するインバータ装置
に関するものである。Description: TECHNICAL FIELD The present invention relates to an inverter device for driving a load by converting DC power obtained by rectifying and smoothing an AC power supply into high frequency power.

［従来の技術］ 従来例１ 第13図は従来例の回路図である。以下、その回路構成
について説明する。トランジスタQ₁,Q₂には、それぞれ
ダイオードD₁,D₂が逆並列接続されている。トランジス
タQ₁,Q₂の直列回路には、ダイオードD₃,D₄の直列回路が
逆並列接続されている。トランジスタQ₁,Q₂の接続点
は、交流電源Vsの一端に接続されている。交流電源Vsの
他端は、インダクタL₁,L₂を介して、ダイオードD₃,D₄の
接続点に接続されている。インダクタL₁,L₂の接続点は
コンデンサC₁を介して交流電源Vsの一端に接続されてい
る。トランジスタQ₁,Q₂の直列回路には、コンデンサC₂
が並列接続されている。コンデンサC₂に得られる直流電
力は、インバータ回路１により高周波電力に変換され
て、負荷Ｒに供給される。[Prior Art] Conventional Example 1 FIG. 13 is a circuit diagram of a conventional example. Hereinafter, the circuit configuration will be described. Diodes D ₁ and D ₂ are connected in antiparallel to the transistors Q ₁ and Q ₂ , respectively. A series circuit of the diodes D ₃ and D ₄ is connected in antiparallel to the series circuit of the transistors Q ₁ and Q ₂ . The connection point of the transistors Q ₁ and Q ₂ is connected to one end of the AC power supply Vs. The other end of the AC power supply Vs is connected to the connection point of the diodes D ₃ and D ₄ via the inductors L ₁ and L ₂ . The connection point of the inductors L ₁ and L ₂ is connected to one end of the AC power supply Vs via the capacitor C ₁ . In the series circuit of transistors Q ₁ and Q ₂ , a capacitor C ₂
Are connected in parallel. The DC power obtained in the capacitor C ₂ is converted into high frequency power by the inverter circuit 1 and supplied to the load R.

以下、その動作について説明する。交流電源Vsが正の
半サイクルにあるときに、トランジスタQ₁がオンする
と、インダクタL₂、ダイオードD₃、トランジスタQ₁を通
る経路で交流電源VsからインダクタL₂に電流が流れ、イ
ンダクタL₂の電流は入力交流電圧Vinの瞬時値に比例し
た傾きで増加して行き、インダクタL₂にエネルギーが蓄
積される。そして、トランジスタQ₁がオフすると、イン
ダクタL₂のエネルギーはダイオードD₃、コンデンサC₂、
ダイオードD₂を通る経路で放出され、コンデンサC₂を充
電する。そして、交流電源Vsの正の半サイクルの間は、
上記過程を繰り返す。Hereinafter, the operation will be described. When the transistor Q ₁ turns on while the AC power supply Vs is in the positive half cycle, a current flows from the AC power supply Vs to the inductor L ₂ along the path passing through the inductor L ₂ , the diode D ₃ , and the transistor Q ₁ , and the inductor L ₂ Current increases with a slope proportional to the instantaneous value of the input AC voltage Vin, and energy is stored in the inductor L ₂ . Then, when the transistor Q ₁ is turned off, the energy of the inductor L ₂ is changed to the diode D ₃ , the capacitor C ₂ ,
Emitted along the path through diode D ₂ and charges capacitor C ₂ . And during the positive half cycle of the AC power supply Vs,
The above process is repeated.

次に、交流電源Vsの負の半サイクルでは、トランジス
タQ₂がオンすると、トランジスタQ₂、ダイオードD₄、イ
ンダクタL₂を通る経路で交流電源VsからインダクタL₂に
電流が流れる。インダクタL₂に流れる電流は、入力交流
電圧Vinの瞬時値に比例した傾きで、正の半サイクルの
ときとは反対方向に増大して行き、インダクタL₂にエネ
ルギーが蓄積される。トランジスタQ₂がオフすると、イ
ンダクタL₂のエネルギーは交流電源VsもしくはACフィル
タ３のコンデンサC₁、ダイオードD₁、コンデンサC₂、ダ
イオードD₄を通る経路で放出され、コンデンサC₂が充電
される。そして、交流電源Vsの負の半サイクルの間、上
記過程を繰り返す。Next, in the negative half cycle of the AC power supply Vs, when the transistor Q ₂ is turned on, current flows from the AC power supply Vs to the inductor L ₂ in a path passing through the transistor Q ₂ , the diode D ₄ , and the inductor L ₂ . The current flowing through the inductor L ₂ has a slope proportional to the instantaneous value of the input AC voltage Vin, increases in the direction opposite to that in the positive half cycle, and energy is accumulated in the inductor L ₂ . When the transistor Q ₂ is turned off, the energy of the inductor L ₂ is discharged through the path passing through the capacitor C ₁ , the diode D ₁ , the capacitor C ₂ and the diode D ₄ of the AC power supply Vs or the AC filter 3, and the capacitor C ₂ is charged. . Then, the above process is repeated during the negative half cycle of the AC power supply Vs.

以上のように、交流電源Vsの正負の半サイクルで、そ
れぞれトランジスタQ₁,Q₂を高速でオン・オフさせるこ
とで、交流電源Vsの正負の半サイクルに同期してチョッ
パー動作を行わせることができる。そして、チョッパー
回路２の前段にACフィルタ３を挿入することで、入力電
流を連続的にすることができ、入力電流の歪率を小さく
することができる。As described above, the chopper operation is performed in synchronization with the positive and negative half cycles of the AC power supply Vs by turning on and off the transistors Q ₁ and Q ₂ at high speed in the positive and negative half cycles of the AC power supply Vs. You can By inserting the AC filter 3 in the previous stage of the chopper circuit 2, the input current can be made continuous, and the distortion factor of the input current can be reduced.

この従来例にあっては、交流電源Vsの正又は負の半サ
イクルにおいて、チョッパーとして働かない方のトラン
ジスタQ₂又はQ₁が、チョッパーとして働く他方のトラン
ジスタQ₁又はQ₂のオン時に同時にオンしないように制御
する必要がある。それには、トランジスタQ₁,Q₂に供給
するドライブ信号を、オン時間の等しい互いに反転した
信号とすることが最も簡単である。今、デューティ・フ
ァクターが50％で、周波数を固定した矩形波信号を一方
のトランジスタQ₁のドライブ信号とし、その反転信号を
他方のトランジスタQ₂のドライブ信号とした場合、交流
電源Vsからの入力電圧Vin、入力電流Iin、チョッパー電
流（インダクタL₂に流れる電流I_L2）、及びトランジス
タQ₁,Q₂のドライブ信号は第14図に示すようになる。同
図から明らかなように、この制御方式では、交流電源Vs
からの入力電圧Vinが高い期間と低い期間とで、チョッ
パー電流I_L2の導通期間が著しく異なる。つまり、入力
電圧Vinのピーク値付近では、チョッパー電流I_L2にほと
んど休止期間が無いのに対して、入力電圧Vinのゼロク
ロス点付近では、チョッパー電流I_L2は、チョッパーと
して働くトランジスタのオン期間とオフした直後の僅か
な期間にしか流れず、休止期間が長い。したがって、交
流電源Vsからの入力電流Vinは入力電圧の低い期間で
は、第14図の点線で示す正弦波から若干ずれた波形とな
る。In this conventional example, in the positive or negative half cycle of the AC power supply Vs, the transistor Q ₂ or Q ₁ that does not work as a chopper turns on at the same time when the other transistor Q ₁ or Q _{2 that} works as a chopper turns on. It is necessary to control not to do it. For that purpose, it is easiest to make the drive signals supplied to the transistors Q ₁ and Q ₂ mutually inverted signals having the same on-time. If a rectangular wave signal with a fixed duty factor of 50% is used as the drive signal for _one transistor Q ₁ and its inverted signal is used as the drive signal for the other transistor Q ₂ , the input from AC power supply Vs The voltage Vin, the input current Iin, the chopper current (current I _L2 flowing through the inductor L ₂ ) and the drive signals of the transistors Q ₁ and Q ₂ are as shown in FIG. As is clear from the figure, in this control method, the AC power supply Vs
The conduction period of the chopper current I _L2 is significantly different between the period when the input voltage Vin from is high and the period when the input voltage Vin is low. That is, near the peak value of the input voltage Vin, the chopper current I _L2 has almost no rest period, while near the zero crossing point of the input voltage Vin, the chopper current I _L2 is the on period and off of the transistor that acts as the chopper. It flows only for a short period immediately after, and the rest period is long. Therefore, the input current Vin from the AC power supply Vs has a waveform slightly deviated from the sine wave shown by the dotted line in FIG. 14 in the period when the input voltage is low.

この問題を解決するための制御方式も多数知られてお
り、その１つとして例えばPWM制御がある。上記の回路
におけるPWM制御には次の２通りが考えられる。Many control methods for solving this problem are known, and one of them is PWM control, for example. There are two possible PWM controls in the above circuit.

チョッパーとして働くトランジスタのデューティ・フ
ァクター（１周期に占めるオン時間の割合）が50％を越
える制御方式（第15図参照）。A control method in which the duty factor of the transistor that acts as a chopper (the ratio of ON time in one cycle) exceeds 50% (see Fig. 15).

この制御方式では、第15図（ａ）に示すように、鋸歯
状波を発生させて、入力電圧Vinの整流波形を分圧した
脈流波形とレベル比較し、第15図（ｂ），（ｃ）に示す
ように、鋸歯状波が脈流波形を越えていない期間に“Hi
gh"レベルとなる方形波信号を発生させる。そして、同
図（ｂ）の信号が“High"レベルである期間に“Low"レ
ベルとなる信号（同図（ｄ）参照）をトランジスタQ₁の
ドライブ信号とし、同図（ｃ）の信号が“High"レベル
である期間に“Low"レベルとなる信号（同図（ｅ）参
照）をトランジスタQ₂のドライブ信号とする。このよう
に制御すれば、入力電圧Vinの低い期間においては、ト
ランジスタQ₁,Q₂のオン時間が長くなるので、インダク
タL₂に流れるチョッパー電流L_L2の休止期間は無くな
り、入力電流Iinは正弦波に近い波形となる。ただし、
この制御方式では、第15図（ｄ），（ｅ）から明らかな
ように、トランジスタQ₁,Q₂が同時にオンとなる期間が
存在するので、チョッパーとして働かない方のトランジ
スタへのドライブ信号を遮断するための回路が必要とな
る。In this control method, as shown in FIG. 15 (a), a sawtooth wave is generated and the level of the rectified waveform of the input voltage Vin is compared with the divided pulsating flow waveform. As shown in c), when the sawtooth wave does not exceed the pulsating flow waveform, "Hi
A square wave signal of gh "level is generated, and a signal of" Low "level (refer to (d) of FIG. 6) is supplied to the transistor Q _{1 while} the signal of (b) is" High "level. and a drive signal, the signal in FIG (c) is a "High" becomes "Low" level period is a level signal (Fig. (e) refer) drive signal of the transistor Q _2. Thus control them For example, in the period when the input voltage Vin is low, the on-time of the transistors Q ₁ and Q ₂ becomes long, so that there is no dwell period of the chopper current L _L2 flowing in the inductor L ₂ , and the input current Iin has a waveform close to a sine wave. However,
In this control method, as is apparent from FIGS. 15 (d) and 15 (e), there is a period in which the transistors Q ₁ and Q ₂ are simultaneously turned on. Therefore, the drive signal to the transistor that does not work as a chopper is applied. A circuit for shutting off is required.

チョッパーとして働くトランジスタのデューティ・フ
ァクターを50％未満とする制御方式（第16図参照）。A control method in which the duty factor of the transistor that functions as a chopper is less than 50% (see Fig. 16).

この制御方式では、第16図（ａ）に示すように、鋸歯
状波を発生させて、入力電圧Vinの整流波形を分圧した
脈流波形とレベル比較し、第15図（ｂ），（ｃ）に示す
ように、鋸波状波が脈流波形を越えていない期間に“Hi
gh"レベルとなる方形波信号を発生させ、同図（ｂ）の
信号をトランジスタQ₁のドライブ信号とし、同図（ｃ）
の信号をトランジスタQ₂のドライブ信号とする。このよ
うに制御すれば、チョッパー電流I_L2の休止期間は存在
するが、入力電圧Vinの低い期間においては、トランジ
スタQ₁,Q₂のオン時間が長くなるので、インダクタL₂に
流れるチョッパー電流I_L2の平均値を入力電圧Vinに比例
させることができ、入力電流Iinは正弦波に近い波形と
なる。この制御方式では、第15図（ｂ），（ｃ）から明
らかなように、トランジスタQ₁,Q₂が同時にオンとなる
期間が存在しないので、トランジスタQ₁,Q₂には第15図
（ｂ），（ｃ）に示すドライブ信号をそのまま供給すれ
ば良い。In this control method, as shown in FIG. 16 (a), a sawtooth wave is generated to compare the level of the rectified waveform of the input voltage Vin with the divided pulsating flow waveform, and FIG. 15 (b), ( As shown in c), when the sawtooth wave does not exceed the pulsating waveform, "Hi
A square wave signal of gh "level is generated, and the signal of FIG. 2B is used as the drive signal of the transistor Q ₁ , and the signal of FIG.
Is used as the drive signal for the transistor Q ₂ . With this control, although there is a dwell period of the chopper current I _L2 , the on-time of the transistors Q ₁ and Q ₂ is long during the low input voltage Vin, so that the chopper current I L flowing through the inductor L ₂ is increased. The average value of _L2 can be made proportional to the input voltage Vin, and the input current Iin has a waveform close to a sine wave. In this control scheme, FIG. 15 (b), as is clear from (c), the transistors Q _1, Q ₂ there is no period when simultaneously turned on, FIG. 15 to the transistor Q _1, Q ₂ ( The drive signals shown in b) and (c) may be supplied as they are.

以上のPWM制御では、チョッパーとして働くトランジ
スタのオン時間を可変としているが、これとは逆に、ト
ランジスタのオン時間を一定にしておき、オフ時間を入
力電圧Vinが高いときには長くし、入力電圧Vinが低いと
きには短くするように制御することにより、チョッパー
電流I_L2の休止期間が無くなるように、又は短くなるよ
うに制御することができる。In the above PWM control, the on-time of the transistor that acts as a chopper is variable, but on the contrary, the on-time of the transistor is kept constant and the off-time is lengthened when the input voltage Vin is high, and the input voltage Vin By controlling so that it is shortened when is low, it is possible to control so that the idle period of the chopper current I _L2 is eliminated or shortened.

従来例２ 第17図は他の従来例（特願昭63−235982号）の回路図
である。以下、その回路構成について説明する。トラン
ジスタQ₁,Q₂はバイポーラ型のトランジスタよりなる。
トランジスタQ₁のエミッタは、トランジスタQ₂のコレク
タに接続されている。トランジスタQ₁,Q₂のコレクタ及
びエミッタには、ダイオードD₁,D₂のカソード及びアノ
ードが夫々接続されている。トランジスタQ₁のベース・
エミッタ間には、第１の矩形波信号が入力されており、
トランジスタQ₂のベース・エミッタ間には、第１の矩形
波信号が高レベルのときに低レベルとなり、第１の矩形
波信号が低レベルのときに高レベルとなる第２の矩形波
信号が入力されている。これにより、トランジスタQ₁,Q
₂は交互にオンオフされる。トランジスタQ₁のコレクタ
にはダイオードD₃のカソードが接続され、ダイオードD₃
のアノードはダイオードD₄のカソードに接続され、ダイ
オードD₄のアノードはトランジスタQ₂のエミッタに接続
されている。トランジスタQ₁のコレクタには、コンデン
サC₂の一端が接続され、コンデンサC₂の他端はコンデン
サC₃の一端に接続され、コンデンサC₃の他端はトランジ
スタQ₂のエミッタに接続されている。トランジスタQ₁,Q
₂の接続点とコンデンサC₂,C₃の接続点の間には、負荷回
路Ｒが接続されている。ここでは、説明を簡単化するた
めに負荷回路Ｒとして抵抗素子を用いているが、誘導性
リアクタンスや容量性リアクタンスを含んでいても良
い。トランジスタQ₁,Q₂の接続点は交流電源Vsの一端に
接続されている。交流電源Vsの他端は、インダクタL₁,L
₂を介して、ダイオードD₃,D₄の接続点に接続されてい
る。インダクタL₁,L₂の接続点と交流電源Vsの一端との
間には、コンデンサC₁が接続されている。インダクタL₁
とコンデンサC₁はACフィルタ３を構成している。また、
トランジスタQ₁,Q₂とダイオードD₁,D₂及びコンデンサ
C₂,C₃は、ダイオードD₃,D₄及びインダクタL₂と共にチョ
ッパー回路２を構成し、且つ負荷回路Ｒと共にインバー
タ回路１を構成している。Conventional Example 2 FIG. 17 is a circuit diagram of another conventional example (Japanese Patent Application No. 63-235982). Hereinafter, the circuit configuration will be described. The transistors Q ₁ and Q ₂ are bipolar transistors.
The emitter of transistor Q ₁ is connected to the collector of transistor Q ₂ . The cathodes and anodes of the diodes D ₁ and D ₂ are connected to the collectors and emitters of the transistors Q ₁ and Q ₂ , respectively. Base of transistor Q ₁
The first rectangular wave signal is input between the emitters,
Between the base and the emitter of the transistor Q ₂ , there is a second rectangular wave signal that becomes low level when the first rectangular wave signal is high level and becomes high level when the first rectangular wave signal is low level. It has been entered. As a result, the transistors Q ₁ , Q
₂ is turned on and off alternately. The collector of the transistor Q ₁ is connected the cathode of a diode D _3, diode D ₃
The anode is connected to the cathode of the diode D _4, the anode of the diode D ₄ is connected to the emitter of the transistor Q _2. The collector of the transistor Q ₁ is, one end of the capacitor C ₂ is connected, the other end of the capacitor C ₂ is connected to one end of the capacitor C _3, the other end of the capacitor C ₃ is connected to the emitter of the transistor Q ₂ . Transistors Q ₁ and Q
_A load circuit R is connected between the connection point of ₂ and the connection points of the capacitors C ₂ and C ₃ . Here, a resistance element is used as the load circuit R to simplify the description, but an inductive reactance or a capacitive reactance may be included. The connection point of the transistors Q ₁ and Q ₂ is connected to one end of the AC power supply Vs. The other end of the AC power supply Vs has inductors L ₁ , L
_It is connected via ₂ to the connection point of the diodes D ₃ and D ₄ . A capacitor C ₁ is connected between the connection point of the inductors L ₁ and L ₂ and one end of the AC power supply Vs. Inductor L ₁
And the capacitor C _{1 form} the AC filter 3. Also,
Transistors Q ₁ and Q ₂ and diodes D ₁ and D ₂ and capacitors
C ₂ and C ₃ form the chopper circuit 2 together with the diodes D ₃ and D ₄ and the inductor L ₂ , and form the inverter circuit 1 together with the load circuit R.

第18図乃至第21図は上記回路の動作説明のための回路
図である。まず、交流電源Vsが正の半サイクルのとき
に、トランジスタQ₁がオンすると、第18図に示すよう
に、インダクタL₂、ダイオードD₃、トランジスタQ₁を通
る経路で交流電源VsからインダクタL₂に電流が流れ、そ
の電流値は入力交流電圧Vinの瞬時値に比例した傾きで
増加していく。このとき、トランジスタQ₁はインバータ
用のスイッチング素子としても機能し、コンデンサC₂か
らトランジスタQ₁を介して負荷回路Ｒに電流を流す。18 to 21 are circuit diagrams for explaining the operation of the above circuit. First, when the AC power source Vs is a positive half cycle, when transistor Q ₁ is turned on, as shown in FIG. 18, inductor L _2, diode D _3, the inductor from the AC power source Vs through a path passing through the transistor Q ₁ L _A current flows in ₂ , and the current value increases with a slope proportional to the instantaneous value of the input AC voltage Vin. At this time, the transistor Q ₁ also functions as a switching element for the inverter, and a current flows from the capacitor C ₂ to the load circuit R via the transistor Q ₁ .

次に、トランジスタQ₁がオフすると、第19図に示すよ
うに、インダクタL₂、ダイオードD₃、コンデンサC₂,
C₃、ダイオードD₂、交流電源Vsを通る経路で、インダク
タL₂のエネルギーが放出され、コンデンサC₂及びC₃を充
電する。このとき、トランジスタQ₂がオンしており、コ
ンデンサC₃から負荷回路Ｒ、トランジスタQ₂を通る経路
で、第18図に示す方向とは逆方向に負荷回路Ｒに電流を
流す。Next, when the transistor Q ₁ is turned off, as shown in FIG. 19, the inductor L ₂ , the diode D ₃ , the capacitor C ₂ ,
The energy of the inductor L ₂ is released through a path that passes through C ₃ , the diode D ₂ , and the AC power supply Vs, and charges the capacitors C ₂ and C ₃ . At this time, the transistor Q ₂ is on, and a current flows through the load circuit R in the direction opposite to the direction shown in FIG. 18 on the path from the capacitor C ₃ to the load circuit R and the transistor Q ₂ .

このように、交流電源Vsが正の半サイクルでは、トラ
ンジスタQ₁がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子を兼ね、トランジスタQ₂はイ
ンバータ用のスイッチング素子としてだけ機能する。As described above, in the half cycle in which the AC power supply Vs is positive, the transistor Q ₁ serves as the switching element for the chopper and the switching element for the inverter, and the transistor Q ₂ functions only as the switching element for the inverter.

次に、交流電源Vsが負の半サイクルのときに、トラン
ジスタQ₂がオンすると、第20図に示すように、交流電源
Vs、トランジスタQ₂、ダイオードD₄、インダクタL₂を通
る経路で、インダクタL₂に電流が流れ、その電流値は入
力交流電圧Vinの瞬時値に比例した傾きで増加して行
く。このとき、トランジスタQ₂はインバータ用のスイッ
チング素子としても機能し、コンデンサC₃から負荷回路
Ｒ、トランジスタQ₂を通る経路で負荷回路Ｒに電流を流
す。Next, when the transistor Q ₂ turns on while the AC power supply Vs is in the negative half cycle, as shown in FIG.
Vs, the transistor Q _2, the diode D _4, a path through the inductor L _2, a current flows through the inductor L _2, the current value is gradually increased with a slope proportional to the instantaneous value of the input AC voltage Vin. At this time, the transistor Q ₂ also functions as a switching element for the inverter, and a current flows through the load circuit R from the capacitor C ₃ through the load circuit R and the transistor Q ₂ .

次に、トランジスタQ₂がオフすると、第21図に示すよ
うに、交流電源Vs、ダイオードD₁、コンデンサC₂,C₃、
ダイオードD₄、インダクタL₂を通る経路で、インダクタ
L₂のエネルギーが放出され、コンデンサC₂及びC₃を充電
する。このとき、トランジスタQ₁がオンしており、コン
デンサC₂からトランジスタQ₁を介して、第20図に示す方
向とは逆方向に負荷回路Ｒに電流を流す。Next, when the transistor Q ₂ is turned off, as shown in FIG. 21, an AC power source Vs, a diode D ₁ , capacitors C ₂ , C ₃ ,
In the path through diode D ₄ and inductor L ₂ ,
The energy of L ₂ is released, charging capacitors C ₂ and C ₃ . At this time, the transistor Q ₁ is on, and a current flows from the capacitor C ₂ through the transistor Q ₁ to the load circuit R in the direction opposite to the direction shown in FIG.

このように、交流電源Vsが負の半サイクルでは、トラ
ンジスタQ₂がチョッパー用のスイッチング素子とインバ
ータ用のスイッチング素子の働きを兼ねて、トランジス
タQ₁はインバータ用のスイッチング素子としてだけ機能
する。As described above, in the half cycle in which the AC power supply Vs is negative, the transistor Q ₂ functions as a switching element for the chopper and a switching element for the inverter, and the transistor Q ₁ functions only as a switching element for the inverter.

なお、上記回路におけるダイオードD₁,D₂はコンデン
サC₂,C₃を充電して負荷回路Ｒに安定した平滑出力を供
給するものである。つまり、第17図におけるダイオード
D₁,D₂を除去した場合、コンデンサC₂,C₃を充電する経路
は一応存在するが、負荷回路Ｒを介して経路となるの
で、安定した平滑出力を供給するにはトランジスタQ₁,Q
₂の制御に工夫を要したり、負荷回路Ｒのインピーダン
ス値に制約が生じたりする恐れがある。The diodes D ₁ and D ₂ in the above circuit charge the capacitors C ₂ and C ₃ and supply a stable smoothed output to the load circuit R. That is, the diode in FIG.
When D ₁ and D ₂ are removed, there is a path for charging the capacitors C ₂ and C ₃ , but since the path is via the load circuit R, the transistor Q ₁ , Q
There is a possibility that some control may be required for the control of ₂ or that the impedance value of the load circuit R may be restricted.

上記回路にあっては、インバータ用のスイッチング素
子がチョッパー用のスイッチング素子を兼ね、且つ少な
い素子数で構成されており、電力損失が少なく、回路構
成も簡単になるという利点がある。また、交流電源Vsの
半サイクル毎に各トランジスタQ₁,Q₂が交互にチョッパ
ー用のスイッチング素子として働くので、スイッチング
素子１個当たりのストレスが軽減されるという利点があ
り、またスイッチング素子（トランジスタQ₁,Q₂）の電
力損失のバランスが取れているので、例えば放熱構造は
同じで良い。さらに、スイッチング素子（トランジスタ
Q₁,Q₂）はインバータ用のスイッチング素子としても動
作しているから、別個にチョッパー駆動回路を設ける必
要がなく、また駆動回路の構成も簡単化される。なお、
交流電源VsとインダクタL₂の間に、ACフィルタ３を挿入
して入力電流を連続的にすることにより、入力電流歪率
を低減することができ、また、入力電流を入力電圧と同
相の正弦波にできるので、入力力率はほぼ１となる。In the above circuit, the switching element for the inverter also serves as the switching element for the chopper and is configured with a small number of elements, which has the advantages of low power loss and a simple circuit configuration. In addition, each of the transistors Q ₁ and Q ₂ alternately acts as a switching element for the chopper every half cycle of the AC power supply Vs, so that there is an advantage that the stress per switching element is reduced. Since the power losses of Q ₁ and Q ₂ ) are balanced, for example, the heat radiation structure may be the same. In addition, switching elements (transistors
Since Q ₁ and Q ₂ ) also operate as switching elements for the inverter, it is not necessary to separately provide a chopper drive circuit, and the drive circuit configuration is simplified. In addition,
By inserting the AC filter 3 between the AC power supply Vs and the inductor L ₂ to make the input current continuous, the input current distortion can be reduced, and the input current can be sinusoidal in phase with the input voltage. Since it can be made into a wave, the input power factor becomes almost 1.

［発明が解決しようとする課題］ ところが、第17図に示す従来例にあっては、PWM制御
が困難であるという問題がある。つまり、PWM制御を行
う場合には、上述の第15図（ｄ），（ｅ）又は第16図
（ｂ），（ｃ）に示すドライブ信号をトランジスタQ₁,Q
₂に供給することになるが、デューティ・ファクターが5
0％を越える前者では、両方のトランジスタQ₁,Q₂が同時
にオンする期間が存在し、平滑用のコンデンサC₂,C₃を
短絡してしまうので、採用できない。一方、デューティ
・ファクターが50％を越えない後者では、入力電圧Vin
のピーク値付近では両方のトランジスタQ₁,Q₂が共にオ
フしている時間が長くなるので、負荷回路Ｒが共振負荷
の場合には、以下に述べるような不都合が生じる。[Problems to be Solved by the Invention] However, the conventional example shown in FIG. 17 has a problem that PWM control is difficult. That is, when performing PWM control, the drive signals shown in FIGS. 15 (d) and (e) or FIGS. 16 (b) and (c) are applied to the transistors Q ₁ and Q.
₂ but with a duty factor of 5
In the former case where it exceeds 0%, there is a period in which both transistors Q ₁ and Q ₂ are simultaneously turned on, and the smoothing capacitors C ₂ and C ₃ are short-circuited. On the other hand, in the latter case where the duty factor does not exceed 50%, the input voltage Vin
In the vicinity of the peak value of, both the transistors Q ₁ and Q ₂ are turned off for a long time, so that the following inconvenience occurs when the load circuit R is a resonant load.

第22図は共振負荷Ｚを有する直列共振型インバータ回
路の回路図である。ここでは、チョッパー回路の図示は
省略してある。直流電源となるコンデンサC₂の両端に
は、トランジスタQ₁,Q₂の直列回路が接続されている。
各トランジスタQ₁,Q₂には、それぞれダイオードD₁,D₂が
逆並列接続されている。トランジスタQ₁の両端には、直
流成分カット用のコンデンサC₃と共振及び限流用のイン
ダクタL₃を介して負荷回路Ｒが接続されており、負荷回
路Ｒには共振用のコンデンサC₄が並列接続されている。
インダクタL₃とコンデンサC₄は直列共振回路を構成して
おり、共振負荷Ｚには振動電流が流れる。この回路にお
いて、第23図（ａ），（ｂ）に示すようなドライブ信号
をトランジスタQ₁,Q₂に供給すると、トランジスタQ₁,Q₂
に流れる電流は、第23図（ｃ）に示すようになる。つま
り、トランジスタQ₂がオフした後、共振電流はダイオー
ドD₁に流れるが、トランジスタQ₁,Q₂が同時にオフして
いる時間が長いために、共振電流の極性が反転してもト
ランジスタQ₁はオンせず、共振電流はダイオードD₂に流
れる。そして、ダイオードD₂に電流が流れているとき
に、トランジスタQ₁がオンされて、トランジスタQ₁に共
振電流が流れる。この場合、ダイオードD₂の逆回復時間
が経過するまでは、ダイオードD₂が逆方向電流を阻止で
きないので、トランジスタQ₁とダイオードD₂が同時にオ
ンすることになり、第23図（ｃ）に示すように、過大電
流Ixが流れる。FIG. 22 is a circuit diagram of a series resonant inverter circuit having a resonant load Z. Here, the illustration of the chopper circuit is omitted. A series circuit of transistors Q ₁ and Q ₂ is connected to both ends of a capacitor C ₂ that serves as a DC power source.
Diodes D ₁ and D ₂ are connected in antiparallel to the transistors Q ₁ and Q ₂ , respectively. A load circuit R is connected to both ends of the transistor Q _{1 through} a DC component cutting capacitor C ₃ and a resonance and current limiting inductor L ₃ , and the load circuit R is connected to a resonance capacitor C ₄ in parallel. It is connected.
The inductor L ₃ and the capacitor C _{4 form} a series resonance circuit, and an oscillating current flows through the resonance load Z. In this circuit, Figure 23 (a), it is supplied to the transistors Q _1, Q ₂ drive signal (b), the transistors Q _1, Q ₂
The electric current flowing through is as shown in FIG. 23 (c). That is, after the transistor Q ₂ turns off, the resonance current flows through the diode D ₁ , but since the transistors Q ₁ and Q ₂ remain off for a long time, even if the polarity of the resonance current is reversed, the transistor Q ₁ Does not turn on, and the resonance current flows through the diode D ₂ . Then, when the current is flowing through the diode D ₂ , the transistor Q ₁ is turned on, and the resonance current flows through the transistor Q ₁ . In this case, since the diode D ₂ cannot block the reverse current until the reverse recovery time of the diode D ₂ , the transistor Q ₁ and the diode D ₂ are turned on at the same time, as shown in FIG. 23 (c). As shown, an excessive current Ix flows.

つまり、第17図の回路では、トランジスタQ₁,Q₂がイ
ンバータ用のスイッチング素子としても働いているため
に、両方のトランジスタQ₁,Q₂が同時にオフする時間は
余り長くすることができない。したがって、PWM制御を
行う場合には、トランジスタQ₁,Q₂のドライブ信号を反
転させて、一方のトランジスタがオンしているときには
他方が必ずオフし、しかも常にどちらか一方はオンして
いるように制御する必要がある。That is, in the circuit of FIG. 17, since the transistors Q ₁ and Q ₂ also function as switching elements for the inverter, the time when both transistors Q ₁ and Q ₂ are turned off at the same time cannot be made too long. Therefore, when performing PWM control, the drive signals of the transistors Q ₁ and Q ₂ are inverted so that when one transistor is on, the other is always off, and one of them is always on. Need to control.

本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、チョッパー用のスイッチング
素子をインバータ用のスイッチング素子として兼用し、
使用素子数を低減し、電力損失が少なく、制御も簡単で
ありながら、高入力力率、低入力電流歪率を達成できる
インバータ装置において、安定したパルス幅制御を可能
とすることにある。The present invention has been made in view of such a point,
For that purpose, the switching element for the chopper is also used as the switching element for the inverter,
The object of the present invention is to enable stable pulse width control in an inverter device that can achieve a high input power factor and a low input current distortion factor while reducing the number of elements used, reducing power loss, and controlling easily.

［課題を解決するための手段］ 本発明に係るインバータ装置にあっては、上記の課題
を解決するために、第１図に示すように、順方向に交互
にオンオフされ、逆方向電流は阻止しない第１のスイッ
チング要素（Q₁,D₁）及び第２のスイッチング要素（Q₂,
D₂）を順方向が一致するように直列接続した回路と、第
１及び第２のダイオードD₃,D₄を順方向が一致するよう
に直列接続した回路とを、各ダイオードD₃,D₄の順方向
が各スイッチング要素（Q₁,D₁），（Q₂,D₂）の逆方向と
一致するように並列接続し、第１及び第２のスイッチン
グ要素（Q₁,D₁），（Q₂,D₂）の接続点と第１及び第２の
ダイオードD₃,D₄の接続点の間に、インダクタL₂を介し
て交流電源Vsを接続し、第１及び第２のスイッチング要
素（Q₁,D₁），（Q₂,D₂）の直列回路の両端に第１のコン
デンサC₂を並列接続し、一方のスイッチング要素（Q₁,D
₁）と並列に負荷回路Ｚと第２のコンデンサC₃の直列回
路を接続して成るインバータ回路において、第２図に示
すように、ダイオードD₄の両端電圧を検出する回路を設
けたことを特徴とするものである。[Means for Solving the Problem] In the inverter device according to the present invention, in order to solve the above problem, as shown in FIG. 1, the inverter device is alternately turned on and off in the forward direction and the reverse current is blocked. No first switching element (Q ₁ , D ₁ ) and second switching element (Q ₂ ,
D ₂₎ and a circuit connected in series so that the forward direction coincides, and a circuit connected in series to the first and second diodes D _3, D ₄ forward match, each diode D _3, D ₄ forward each switching element _{(Q 1, D 1),} (Q 2, D 2) in parallel connected so as to coincide with the opposite direction of the first and second switching elements (Q _1, D ₁₎ , (Q ₂ , D ₂ ) and the connection point of the first and second diodes D ₃ , D ₄ are connected to the AC power supply Vs via the inductor L ₂ , and the first and second A first capacitor C ₂ is connected in parallel at both ends of a series circuit of switching elements (Q ₁ , D ₁ ) and (Q ₂ , D ₂ ), and one switching element (Q ₁ , D _1
1 ) In an inverter circuit formed by connecting a load circuit Z and a second capacitor C ₃ in series in parallel with each other, a circuit for detecting the voltage across the diode D ₄ is provided as shown in FIG. It is a feature.

［作用］ 第１図の回路において、PWM制御を可能とするには、
第15図（ｄ），（ｅ）又は第16図（ｂ），（ｃ）に示す
ようなPWM制御信号を発生させ、トランジスタQ₁,Q₂のう
ち、チョッパーとして働いている方にはPWM制御信号を
そのままドライブ信号として入力し、他方には前記PWM
制御信号の反転信号をドライブ信号として入力すれば良
い。それには、トランジスタQ₁,Q₂のうちどちらがチョ
ッパーとして働いているかを検出する必要がある。本発
明は、その検出手段を提供するものであり、第２図に示
すように、ダイオードD₄の両端電圧を検出することによ
り、トランジスタQ₁,Q₂のうちどちらがチョッパーとし
て働いているかを検出することができる。[Operation] In the circuit of FIG. 1, in order to enable PWM control,
A PWM control signal as shown in FIG. 15 (d), (e) or FIG. 16 (b), (c) is generated, and one of the transistors Q ₁ and Q ₂ which is acting as a chopper has a PWM. The control signal is input as it is as the drive signal, and the PWM signal is input to the other side.
The inverted signal of the control signal may be input as the drive signal. For that purpose, it is necessary to detect which _one of the transistors Q ₁ and Q ₂ is acting as a chopper. The present invention provides the detection means, and as shown in FIG. 2, by detecting the voltage across the diode D ₄ , it is possible to detect which of the transistors Q ₁ and Q ₂ is functioning as a chopper. can do.

本発明の更に詳しい構成及び作用については、以下に
述べる実施例の説明において詳述する。The more detailed structure and operation of the present invention will be described in detail in the following description of the embodiments.

［実施例１］ 第１図は本発明の第１実施例に用いるインバータ回路
の回路図である。このインバータ回路は、実質的には、
第17図に示す従来例における負荷回路Ｒを共振負荷Ｚに
置き換えたものであり、共振負荷Ｚの構成については、
第22図に示した構成と同様である。[First Embodiment] FIG. 1 is a circuit diagram of an inverter circuit used in a first embodiment of the present invention. This inverter circuit is, in effect,
The load circuit R in the conventional example shown in FIG. 17 is replaced with a resonant load Z. Regarding the configuration of the resonant load Z,
The configuration is similar to that shown in FIG.

第２図は本実施例に用いる検出回路の回路図であり、
上記インバータ回路におけるダイオードD₄の両端電圧V
_D4を検出するために、ダイオードD₄の両端に抵抗R₁,R₂
の直列回路を並列接続している。抵抗R₂の両端には、ダ
イオードD₄の両端電圧V_D4を分圧した電圧V_R2が得られ
る。抵抗R₂の両端には、抵抗R₃,R₄とコンデンサC₅より
なる平均化回路を接続しており、抵抗R₂の両端電圧V_R2
を平均化した電圧を発生し、コンパレータCPの正入力端
子に印加している。コンパレータCPの負入力端子には、
制御電源電圧Vccを抵抗R₅,R₆にて分圧して得られた基準
電圧が印加されている。FIG. 2 is a circuit diagram of the detection circuit used in this embodiment,
Voltage V across diode D ₄ in the above inverter circuit
To detect _D4, resistor across the diode D ₄ R _1, R ₂
Are connected in parallel. A voltage V _R2 obtained by dividing the voltage V _D4 across the diode D ₄ is obtained across the resistor R ₂ . At both ends of the resistor R _2, resistors R _3, R ₄ and connects the averaging circuit consisting of a capacitor C _5, the voltage across the resistor R ₂ V _R2
Is generated and applied to the positive input terminal of the comparator CP. The negative input terminal of the comparator CP
A reference voltage obtained by dividing the control power supply voltage Vcc by resistors R ₅ and R ₆ is applied.

第３図は本実施例に用いる制御回路の回路図である。
論理積回路A₁,A₂の一方の入力には、それぞれ第15図
（ｄ），（ｅ）又は第16図（ｂ），（ｃ）に示すよう
な、トランジスタQ₁,Q₂のPWM制御信号P₁,P₂が入力され
ている。論理積回路A₁,A₂の一方の入力には、それぞれ
コンパレータCPの出力信号よりなる第１のチョッパー制
御信号CH1と、コンパレータCPの出力信号を論理反転し
た信号よりなる第２のチョッパー制御信号CH2が入力さ
れている。論理積回路A₁の出力を反転回路N₁にて論理反
転した出力と第１のチョッパー制御信号CH1は論理積回
路A₃に入力されている。論理積回路A₃の論理積出力と、
論理積回路A₂の論理積出力は論理和回路O₂に入力され
て、その論理和出力がトランジスタQ₂のドライブ信号と
されている。また、論理積回路A₂の出力を反転回路N₂に
て論理反転した出力と第２のチョッパー制御信号CH2は
論理積回路A₄に入力されている。論理積回路A₄の論理積
出力と、論理積回路A₁の論理積出力は論理和回路O₁に入
力されて、その論理和出力がトランジスタQ₁のドライブ
信号とされている。FIG. 3 is a circuit diagram of the control circuit used in this embodiment.
One of the inputs of the AND circuits A ₁ and A ₂ is supplied to the PWM of the transistors Q ₁ and Q ₂ as shown in FIGS. 15 (d) and (e) or FIGS. 16 (b) and (c), respectively. The control signals P ₁ and P ₂ are input. The first chopper control signal CH1 composed of the output signal of the comparator CP and the second chopper control signal composed of a signal obtained by logically inverting the output signal of the comparator CP are input to one inputs of the AND circuits A ₁ and A _2. CH2 is input. The output of the AND circuit A ₁ is logically inverted by the inverting circuit N ₁ and the first chopper control signal CH 1 is input to the AND circuit A ₃ . AND output of AND circuit A ₃ ,
The logical product output of the logical product circuit A ₂ is input to the logical sum circuit O ₂ , and the logical sum output is used as the drive signal of the transistor Q ₂ . The output of the AND circuit A ₂ is logically inverted by the inverting circuit N ₂ and the second chopper control signal CH 2 is input to the AND circuit A ₄ . A logical product output of the AND circuit A _4, AND output of the AND circuit A ₁ is input to the OR circuit O _1, the logical sum output is the drive signal of the transistor Q _1.

以下、本実施例の動作について説明する。第４図は本
実施例の動作説明図であり、入力交流電圧Vinが正の半
サイクル（第４図（ａ）参照）では、ダイオードD₄の両
端電圧V_D4は、チョッパー電流I_L2が流れているときに
は、平滑コンデンサC₂の平滑電圧Ｅに等しくなり、チョ
ッパー電流I_L2が流れていないときには、V_D4＝Ｅ−|Vin
|となる。したがって、トランジスタQ₁がチョッパー用
のスイッチング素子として働いているときには、ダイオ
ードD₄の両端電圧V_D4は必ず平滑コンデンサC₂の平滑電
圧Ｅに等しくなる区間が存在する。反対に、入力交流電
圧Vinが負の半サイクル（第４図（ｂ）参照）では、ダ
イオードD₄の両端電圧V_D4は、チョッパー電流I_L2が流れ
ているときには０ボルトとなり、チョッパー電流I_L2が
流れていないときには、V_D4＝Ｅ−|Vin|となる。したが
って、トランジスタQ₂がチョッパー用のスイッチング素
子として働いているときには、ダイオードD₄の両端電圧
V_D4は必ず０ボルトとなる区間が存在する。Hereinafter, the operation of the present embodiment will be described. FIG. 4 is a diagram for explaining the operation of the present embodiment. In the half cycle in which the input AC voltage Vin is positive (see FIG. 4 (a)), the voltage V _D4 across the diode D ₄ is the chopper current I _L2. Is equal to the smoothing voltage E of the smoothing capacitor C ₂ , and when the chopper current I _L2 is not flowing, V _D4 = E− | Vin
| Therefore, when the transistor Q ₁ acts as a switching element for the chopper, there is a section in which the voltage V _D4 across the diode D ₄ is always equal to the smoothing voltage E of the smoothing capacitor C ₂ . On the contrary, in the half cycle in which the input AC voltage Vin is negative (see FIG. 4 (b)), the voltage V _D4 across the diode D ₄ becomes 0 V when the chopper current I _L2 is flowing, and the chopper current I _L2 Is not flowing, V _D4 = E− | Vin |. Therefore, when the transistor Q ₂ acts as a switching element for the chopper, the voltage across the diode D ₄
There is a section where V _D4 is always 0 volt.

第５図（ａ）は第１図に示す回路から要部を抜き出し
て示した図であり、同図に示す入力交流電圧Vinの方向
を正の半サイクルとし、同図に示すダイオードD₄の両端
電圧V_D4の方向を正極性とすれば、ダイオードD₄の両端
電圧V_D4は、入力交流電圧Vinの変化に応じて、第５図
（ｂ）に示すように変化することになる。FIG. 5 (a) is a diagram showing a main part extracted from the circuit shown in FIG. 1. The direction of the input AC voltage Vin shown in FIG. 5 is a positive half cycle, and the diode D ₄ shown in FIG. if the direction of the voltage across V _D4 and positive polarity, the voltage across V _D4 of the diode D ₄ is, in accordance with the change of the input AC voltage Vin, it will change as shown in FIG. 5 (b).

そこで、上述の第２図に示すような検出回路を用い
て、ダイオードD₄の両端電圧を抵抗R₁,R₂で分圧し、抵
抗R₃,R₄とコンデンサC₅よりなるローパスフィルターで
平均化し、コンデンサC₅の両端に、ダイオードD₄の両端
電圧V_D4を平均化した電圧と相似な電圧を発生させて、
この電圧と適当な値に設定された基準電圧とをコンパレ
ータCPで比較することにより、コンパレータCPの出力に
は、交流電源Vsが正の半サイクルでトランジスタQ₁がチ
ョッパー用のスイッチング素子として働いているときに
“High"レベルとなる信号が得られる。このコンパレー
タCPの出力を第３図に示す第１のチョッパー制御信号CH
1とし、その反転信号を第２のチョッパー制御信号CH2と
すれば、第15図（ｄ），（ｅ）又は第16図（ｂ），
（ｃ）に示すようなPWM制御信号P₁,P₂を用いてPWM制御
することが可能となる。Therefore, by using the detection circuit as shown in FIG. 2 above, the voltage across the diode D ₄ is divided by the resistors R ₁ and R ₂ , and averaged by a low-pass filter consisting of the resistors R ₃ and R ₄ and the capacitor C _5. To generate a voltage across the capacitor C ₅ that is similar to the averaged voltage across the diode D ₄ V _D4 ,
By comparing this voltage with the reference voltage set to an appropriate value by the comparator CP, the output of the comparator CP is that the transistor Q ₁ works as a switching element for the chopper in the positive half cycle of the AC power supply Vs. A signal that becomes "High" level is obtained when The output of this comparator CP is the first chopper control signal CH shown in FIG.
1 and its inverted signal is the second chopper control signal CH2, FIG. 15 (d), (e) or FIG. 16 (b),
It is possible to perform PWM control using the PWM control signals P ₁ and P ₂ shown in (c).

つまり、チョッパーとして働く方のトランジスタQ
₁（又はQ₂）のドライブ信号にはPWM制御信号P₁（又は
P₂）をそのまま入力し、その反転信号を他方のトランジ
スタQ₂（又はQ₁）のドライブ信号とする。これによっ
て、トランジスタQ₁,Q₂は交互にいずれかがオンとな
り、しかも、チョッパーとして働く方のトランジスタは
PWM制御されることになる。In other words, the transistor Q that works as a chopper
₁ (or Q ₂ ) drive signal is PWM control signal P ₁ (or
P ₂ ) is input as it is, and its inverted signal is used as the drive signal for the other transistor Q ₂ (or Q ₁ ). As a result, one of the transistors Q ₁ and Q ₂ is turned on alternately, and the transistor acting as the chopper is
It will be PWM controlled.

なお、本実施例では、ダイオードD₄の両端電圧を検出
する回路例を示したが、ダイオードD₃の両端電圧を検出
しても良い。この場合には、第６図に示すような回路と
なる。同回路の構成は、ダイオードD₄に代えてダイオー
ドD₃の両端に抵抗R₁,R₂の直列回路を並列接続した点、
並びに抵抗R₂の両端電圧をパルストランスPTを用いてイ
ンバータ回路のグランドレベルにレベルシフトしている
点を除いて、第２図に示す回路と同様の構成を有してい
る。このように、インバータ回路のグランドレベルと検
出回路のグランドレベルが異なる場合には、レベルシフ
トを行うために、何らかの絶縁手段が必要となる。この
点から、ダイオードD₄の両端電圧を検出する第２図の方
式がより優れていることは明らかである。In this embodiment, the circuit example for detecting the voltage across the diode D ₄ is shown, but the voltage across the diode D ₃ may be detected. In this case, the circuit is as shown in FIG. The configuration of the circuit is that a series circuit of resistors R ₁ and R ₂ is connected in parallel to both ends of the diode D ₃ instead of the diode D ₄ .
The circuit has the same configuration as that shown in FIG. 2 except that the voltage across the resistor R ₂ is level-shifted to the ground level of the inverter circuit by using the pulse transformer PT. As described above, when the ground level of the inverter circuit and the ground level of the detection circuit are different from each other, some kind of insulating means is required to perform the level shift. From this point, it is clear that the method of FIG. 2 for detecting the voltage across the diode D ₄ is superior.

［実施例２］ 第７図は本発明の第２の実施例の要部回路図である。
主回路の構成は、第１図と同様である。第１図の回路で
は、トランジスタQ₂がチョッパーとして働いているとき
に、トランジスタQ₂にはチョッパー電流とインバータ電
流が共に流れるので、トランジスタQ₂の電流が多くなっ
たことを検出して、トランジスタQ₂がチョッパーとして
働いていることを検出できる。本実施例では、トランジ
スタQ₂に流れる電流を検出するために、トランジスタQ₂
のエミッタに抵抗R₂を直列に挿入し、トランジスタQ₂に
流れる電流に比例する電圧V_R2を抵抗R₂の両端に得てい
る。抵抗R₂の両端には、実施例１と同様に、抵抗R₃,R₄
とコンデンサC₅よりなる平均化回路を接続しており、抵
抗R₁の両端電圧V_R1を平均化した電圧を発生し、コンパ
レータCPの正入力端子に印加している。コンパレータCP
の負入力端子には、制御電源電圧Vccを抵抗R₅,R₆にて分
圧して得られた基準電圧が印加されている。本実施例で
は、コンパレータCPの出力は、第３図における第２のチ
ョッパー制御信号CH2となる。そして、その反転信号が
第１のチョッパー制御信号CH1となる。[Embodiment 2] FIG. 7 is a circuit diagram of a main portion of a second embodiment of the present invention.
The configuration of the main circuit is the same as in FIG. In the circuit of FIG. 1, when the transistor Q ₂ is acting as chopper, the transistor Q ₂ is flows through the chopper current and the inverter current are both detects that the current of the transistor Q ₂ becomes large, the transistor You can detect that Q ₂ is acting as a chopper. In this embodiment, in order to detect the current flowing through the transistor Q _2, the transistor Q ₂
A resistor R ₂ is inserted in series to the emitter of the transistor and a voltage V _R2 proportional to the current flowing through the transistor Q ₂ is obtained across the resistor R ₂ . The resistors R ₃ and R ₄ are connected to both ends of the resistor R ₂ as in the first embodiment.
An averaging circuit composed of a capacitor C ₅ and a capacitor C ₅ is connected to generate a voltage obtained by averaging the voltage V _R1 across the resistor R ₁ and applying it to the positive input terminal of the comparator CP. Comparator CP
A reference voltage obtained by dividing the control power supply voltage Vcc by resistors R ₅ and R ₆ is applied to the negative input terminal of the. In the present embodiment, the output of the comparator CP becomes the second chopper control signal CH2 in FIG. Then, the inverted signal becomes the first chopper control signal CH1.

なお、トランジスタQ₁に流れる電流が多くなることを
検出して、トランジスタQ₁がチョッパーとして働いてい
ることを検出しても構わない。この場合には、第８図の
ような回路構成となる。同回路では、カレントトランス
CTによりトランジスタQ₁に流れる電流を検出すると共
に、その検出信号をインバータ回路のグランドレベルに
レベルシフトしている。The fact that the current flowing through the transistor Q ₁ increases may be detected to detect that the transistor Q _{1 functions} as a chopper. In this case, the circuit configuration is as shown in FIG. In the same circuit, the current transformer
The current flowing in the transistor Q ₁ is detected by CT, and the detection signal is level-shifted to the ground level of the inverter circuit.

［実施例３］ 第９図は本発明の第３実施例の回路図である。本実施
例にあっては、トランジスタQ₂のエミッタとダイオード
D₄のアノードの間に流れる電流を検出して、トランジス
タQ₂がチョッパーとして働いている期間を検出するもの
である。本実施例の回路構成は、電流検出用の抵抗R₂を
トランジスタQ₂のエミッタとダイオードD₄のアノードの
間に挿入した点を除いては、第７図に示す実施例２の回
路構成と同様である。本実施例では、コンパレータCPの
出力は、第３図における第２のチョッパー制御信号CH2
となる。そして、その反転信号が第１のチョッパー制御
信号CH1となる。Third Embodiment FIG. 9 is a circuit diagram of the third embodiment of the present invention. In this embodiment, the emitter of the transistor Q ₂ and the diode
The current flowing between the anodes of D ₄ is detected to detect the period when the transistor Q ₂ acts as a chopper. The circuit configuration of this embodiment is the same as that of the second embodiment shown in FIG. 7, except that a resistor R ₂ for current detection is inserted between the emitter of the transistor Q ₂ and the anode of the diode D ₄ . It is the same. In this embodiment, the output of the comparator CP is the second chopper control signal CH2 in FIG.
Becomes Then, the inverted signal becomes the first chopper control signal CH1.

なお、ダイオードD₃のカソードとトランジスタQ₁のコ
レクタの間に流れる電流を検出して、トランジスタQ₁が
チョッパーとして働いていることを検出しても構わな
い。この場合には、第10図のような回路構成となる。同
回路では、カレントトランスCTによりダイオードD₃のカ
ソードとトランジスタQ₁のコレクタの間に流れる電流を
検出すると共に、その検出信号をインバータ回路のグラ
ンドレベルにレベルシフトしている。Incidentally, by detecting the current flowing between the collector of the cathode and the transistor to Q ₁ diode D _3, the transistor Q ₁ is may be detected that is working as a chopper. In this case, the circuit configuration is as shown in FIG. In this circuit, the current transformer CT detects the current flowing between the cathode of the diode D ₃ and the collector of the transistor Q ₁ , and the detection signal is level-shifted to the ground level of the inverter circuit.

［実施例４］ 第11図は本発明の第４実施例の回路図である。本実施
例にあっては、ダイオードD₃,D₄の接続点と、トランジ
スタQ₁,Q₂の接続点の間に接続された交流電源Vsに流れ
る電流の極性を検出することにより、トランジスタQ₁,Q
₂のどちらがチョッパーとして働くかを検出している。
カレントトランスCTの２次巻線の極性の取り方で異なる
が、第11図に図示されたような極性の場合には、トラン
ジスタQ₂がチョッパーとして働いているときに、コンデ
ンサC₅に電圧が現れるので、トランジスタQ₂がチョッパ
ーとして働く期間を検出できる。したがって、コンパレ
ータCPの出力は、第３図における第２のチョッパー制御
信号CH2となる。そして、その反転信号が第１のチョッ
パー制御信号CH1となる。[Fourth Embodiment] FIG. 11 is a circuit diagram of a fourth embodiment of the present invention. In the present embodiment, the transistor Q is detected by detecting the polarity of the current flowing in the AC power supply Vs connected between the connection point of the diodes D ₃ and D _{4 and} the connection point of the transistors Q ₁ and Q _{2. 1} , Q
Detecting which of the _two works as a chopper.
Although different in how to take the polarity of the secondary winding of the current transformer CT, in the case of polar as illustrated in FIG. 11, when the transistor Q ₂ is acting as chopper, the voltage on capacitor C ₅ As it appears, the period during which the transistor Q ₂ acts as a chopper can be detected. Therefore, the output of the comparator CP becomes the second chopper control signal CH2 in FIG. Then, the inverted signal becomes the first chopper control signal CH1.

以上の実施例は、全て検出信号をローパスフィルター
で平均化した検出電圧を、コンパレータにより所定の基
準電圧と比較し、その比較出力に応じて、チョッパーと
して働くトランジスタを検出しているが、次に述べるよ
うに、ローパスフィルターやコンパレータのようなアナ
ログ回路を用いずに検出回路を構成することも可能であ
る。In the above embodiments, the detection voltage obtained by averaging all the detection signals by the low-pass filter is compared with the predetermined reference voltage by the comparator, and the transistor acting as the chopper is detected according to the comparison output. As described above, the detection circuit can be configured without using an analog circuit such as a low pass filter or a comparator.

［実施例５］ 第12図は本発明の第５実施例の回路図である。本実施
例では、ＤフリップフロップFFと反転回路N₃というデジ
タル回路で検出回路を構成している。上述の第４図
（ｂ）から明らかなように、トランジスタQ₁がチョッパ
ー用のスイッチング素子として働いているときは、トラ
ンジスタQ₁のPWM制御信号P₁が立ち上がると、ダイオー
ドD₄の両端電圧はV_D4＝Ｅとなり、チョッパーとして働
いていないときには、PWM制御信号P₁が立ち上がると、
ダイオードD₄の両端電圧はV_D4＝０となるので、トラン
ジスタQ₁のPWM制御信号P₁が立ち上がったときのダイオ
ードD₄の両端電圧V_D4をＤフリップフロップFFにて検出
し、V_D4＝ＥであればトランジスタQ₁がチョッパーとし
て働いていると判定し、V_D4＝０であればトランジスタQ
₁がチョッパーとして働いていないと判定する。具体的
には、ダイオードD₄の両端電圧V_D4を抵抗R₁,R₂にて分圧
し、ＤフリップフロップFFのデータ入力Ｄに入力する。
また、トランジスタQ₁のPWM制御信号P₁を反転回路N₃に
より反転させて、ＤフリップフロップFFのクロック入力
CKに入力する。このＤフリップフロップFFは、クロック
入力CKが“High"レベルから“Low"レベルに立ち下がっ
たときのデータ入力Ｄを、Ｑ出力にラッチするように構
成されている。したがって、トランジスタQ₁がチョッパ
ーとして働いているときには、ＤフリップフロップFFの
Ｑ出力は“High"レベルとなる。このＱ出力を第13図に
おける第１のチョッパー制御信号CH1とし、これを反転
した出力を第２のチョッパー制御信号CH2とすること
で、PWM制御が可能となる。[Fifth Embodiment] FIG. 12 is a circuit diagram of a fifth embodiment of the present invention. In the present embodiment, the D flip-flop FF and the inverting circuit N ₃ are digital circuits that constitute the detection circuit. As is clear from FIG. 4 (b) described above, when the transistor Q _{1 functions} as a switching element for a chopper, when the PWM control signal P ₁ of the transistor Q ₁ rises, the voltage across the diode D ₄ changes. When V _D4 = E and the PWM control signal P ₁ rises when not working as a chopper,
Since the voltage across the diode D ₄ becomes V _D4 = 0, the voltage V _D4 across the diode D ₄ when the PWM control signal P ₁ of the transistor Q ₁ rises is detected by the D flip-flop FF, and V _D4 = If it is E, it is determined that the transistor Q ₁ is acting as a chopper, and if V _D4 = 0, the transistor Q ₁ is
Determine that ₁ is not working as a chopper. Specifically, the voltage V _D4 across the diode D ₄ is _divided by the resistors R ₁ and R ₂ and input to the data input D of the D flip-flop FF.
Further, by inverting the inversion circuit N ₃ a PWM control signal P ₁ of the transistor Q _1, the clock input of the D flip-flop FF
Input to CK. The D flip-flop FF is configured to latch the data input D at the Q output when the clock input CK falls from the "High" level to the "Low" level. Therefore, when the transistor Q ₁ acts as a chopper, the Q output of the D flip-flop FF becomes "High" level. PWM control becomes possible by using the Q output as the first chopper control signal CH1 in FIG. 13 and the inverted output thereof as the second chopper control signal CH2.

なお、本実施例において、第１のPWM制御信号P₁を反
転回路N₃に入力しているのは、ＤフリップフロップFFの
クロック入力CKを立ち下がりでトリガーする意味もある
が、PWM制御信号P₁の立ち上がりとダイオードD₄の両端
電圧V_D4の立ち上がりとでは、タイミング的にPWM制御信
号P₁の方が早いために、PWM制御信号P₁を遅延させて、
ダイオードD₄の両端電圧V_D4が立ち上がった後に、クロ
ック入力CKが立ち下がるようにする意味もある。したが
って、第12図では１個の反転回路N₃を用いているが、奇
数個（例えば３個又は５個）の反転回路を継続接続して
用いた方が良い場合もある。In the present embodiment, the input of the first PWM control signal P ₁ to the inverting circuit N ₃ has the meaning of triggering the clock input CK of the D flip-flop FF at the falling edge. Since the PWM control signal P ₁ is earlier in timing between the rising _edge of P _{1 and} the rising edge voltage V _D4 of the diode D ₄ , the PWM control signal P ₁ is delayed,
It also means that the clock input CK falls after the voltage V _D4 across the diode D ₄ rises. Therefore, although one inverting circuit N ₃ is used in FIG. 12, it may be better to continuously connect and use an odd number (for example, 3 or 5) of inverting circuits.

以上、実施例１〜５を例示したが、要するに、第１又
は第２のスイッチング要素のうち、オン状態でありかつ
交流電源とインダクタと第１又は第２のダイオードと閉
回路を形成し、この閉回路に電流を流しているスイッチ
ング要素がいずれの方かを検出する手段を設ければ良い
ものである。Although Examples 1 to 5 have been illustrated above, in short, among the first or second switching elements, an AC power supply, an inductor, a first or second diode, and a closed circuit are formed, and It suffices to provide a means for detecting which of the switching elements is supplying current to the closed circuit.

本発明の実施例の中で、第２図、第７図、第９図、第
12図の回路例では、検出回路のグランドレベルとインバ
ータ回路のグランドレベルとを一致させることができる
ので、トランス等の絶縁手段を必要とせず、構成が簡単
となる。特に、第12図に示す回路例では、簡単なデジタ
ル回路で検出回路を構成でき、部品点数が少なくて済む
という利点がある。Among the embodiments of the present invention, FIG. 2, FIG. 7, FIG.
In the circuit example of FIG. 12, since the ground level of the detection circuit and the ground level of the inverter circuit can be made to coincide with each other, an insulating means such as a transformer is not required and the configuration is simplified. In particular, the circuit example shown in FIG. 12 has an advantage that the detection circuit can be configured by a simple digital circuit and the number of parts can be reduced.

以上の実施例では、第15図又は第16図に示すように、
スイッチング周期を一定に保ちながら、チョッパーとし
て働くトランジスタのオン時間のみを可変とするPWM制
御の例について説明したが、チョッパーとして働くトラ
ンジスタのオフ時間を可変としても良いし、トランジス
タQ₁,Q₂のデューティ・ファクターが異なるように制御
しても良い。In the above embodiment, as shown in FIG. 15 or FIG.
While maintaining the switching period constant, an example is described of a PWM control only on time of the transistor acting as chopper is variable, to the off-time of the transistor acting as a chopper may be variable, the transistors Q _1, Q ₂ You may control so that a duty factor may differ.

［発明の効果］ 本発明によれば、交流電源の正負の半サイクル毎に、
第１及び第２のスイッチング要素が交互にチョッパー用
のスイッチング要素として作用し、且ついずれの半サイ
クルにおいても各スイッチング要素はインバータ用のス
イッチング要素として作用するので、各スイッチング要
素にバランス良くストレスが分散され、１つのスイッチ
ング要素ごとのストレスが軽減されるという効果があ
り、ダイオードブリッジ回路、チョッパー回路及びイン
バータ回路を素子を兼用して構成しているので、少ない
素子数で、高入力力率、低入力電流歪率のインバータ装
置を実現でき、電力損失が少なく構成が簡単になるとい
う効果があり、しかも、第１又は第２のダイオードの両
端電圧、第１又は第２のスイッチング要素に流れる電
流、あるいは交流電源から第１又は第２のスイッチング
要素に流れる電流のいずれかを検出することにより、ど
ちらのスイッチング要素がチョッパー用のスイッチング
要素として作用しているかを検出することができるの
で、そのスイッチング要素のパルス幅制御を容易に行う
ことができるという特有の効果がある。EFFECT OF THE INVENTION According to the present invention, every positive and negative half cycle of the AC power supply,
The first and second switching elements alternately act as switching elements for the chopper, and in each half cycle, each switching element acts as a switching element for the inverter, so that stress is distributed in a balanced manner in each switching element. This has the effect of reducing the stress of each switching element. Since the diode bridge circuit, chopper circuit and inverter circuit are configured to also serve as elements, a high input power factor and low power factor can be achieved with a small number of elements. There is an effect that an inverter device having an input current distortion rate can be realized, the power loss is small, and the configuration is simple. Moreover, the voltage across the first or second diode, the current flowing through the first or second switching element, Alternatively, the current flowing from the AC power supply to the first or second switching element By detecting this, it is possible to detect which switching element is acting as the switching element for the chopper, so that there is a unique effect that the pulse width of the switching element can be easily controlled. is there.

なお、どちらのスイッチング要素がチョッパー用のス
イッチング要素として作用しているかを検出するための
検出手段のグランドレベルをインバータ回路のグランド
レベルと一致させれば、トランス等の絶縁手段が不要と
なり、回路構成が簡単になるという効果がある。If the ground level of the detection means for detecting which switching element acts as the switching element for the chopper matches the ground level of the inverter circuit, the insulating means such as a transformer becomes unnecessary and the circuit configuration Has the effect of being easy.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１実施例の主回路の構成を示す回路
図、第２図は同上に用いる検出回路の構成を示す回路
図、第３図は同上に用いる制御回路の構成を示す回路
図、第４図（ａ），（ｂ）はそれぞれ同上の正及び負の
半サイクルにおける動作波形図、第５図（ａ）は同上の
要部回路図、第５図（ｂ）は同上の動作波形図、第６図
は本発明の第１実施例の一変形例を示す回路図、第７図
は本発明の第２実施例の回路図、第８図は本発明の第２
実施例の一変形例を示す回路図、第９図は本発明の第３
実施例の回路図、第10図は本発明の第３実施例の一変形
例を示す回路図、第11図は本発明の第４実施例の回路
図、第12図は本発明の第５実施例の回路図、第13図は従
来例の回路図、第14図は同上の動作波形図、第15図及び
第16図は同上のそれぞれ別のPWM制御例を示す動作波形
図、第17図は他の従来例の回路図、第18図乃至第21図は
同上の動作波形図、第22図は従来例の問題点を説明する
ための回路図、第23図は同上の動作波形図である。 Q₁,Q₂はトランジスタ、D₁〜D₄はダイオード、C₁〜C₃は
コンデンサ、Ｚは負荷回路、L₁〜L₃はインダクタ、Vsは
交流電源である。1 is a circuit diagram showing a configuration of a main circuit of a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a configuration of a detection circuit used in the same as above, and FIG. 3 is a configuration of a control circuit used in the above. Circuit diagrams, FIGS. 4 (a) and 4 (b) are operation waveform diagrams in positive and negative half cycles, respectively, FIG. 5 (a) is a circuit diagram of a main part of the same, and FIG. 5 (b) is the same. FIG. 6 is a circuit diagram showing a modification of the first embodiment of the present invention, FIG. 7 is a circuit diagram of the second embodiment of the present invention, and FIG. 8 is a second view of the present invention.
FIG. 9 is a circuit diagram showing a modification of the embodiment, and FIG.
FIG. 10 is a circuit diagram showing a modification of the third embodiment of the present invention, FIG. 11 is a circuit diagram of the fourth embodiment of the present invention, and FIG. 12 is a fifth view of the present invention. Circuit diagram of an embodiment, FIG. 13 is a circuit diagram of a conventional example, FIG. 14 is an operation waveform diagram of the same, FIG. 15 and FIG. 16 are operation waveform diagrams showing different PWM control examples of the same, 17 FIG. 18 is a circuit diagram of another conventional example, FIGS. 18 to 21 are operation waveform diagrams of the same, FIG. 22 is a circuit diagram for explaining problems of the conventional example, and FIG. 23 is an operation waveform diagram of the same. Is. Q ₁ and Q ₂ are transistors, D _{1 to} D ₄ are diodes, C _{1 to} C ₃ are capacitors, Z is a load circuit, L _{1 to} L ₃ are inductors, and Vs is an AC power supply.

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】順方向に交互にオンオフされ、逆方向電流
は阻止しない第１及び第２のスイッチング要素を順方向
が一致するように直列接続した回路と、第１及び第２の
ダイオードを順方向が一致するように直列接続した回路
とを、各ダイオードの順方向が各スイッチング要素の逆
方向と一致するように並列接続し、第１及び第２のスイ
ッチング要素の接続点と第１及び第２のダイオードの接
続点の間に、インダクタを介して交流電流を接続し、第
１及び第２のスイッチング要素の直列回路の両端に第１
のコンデンサを並列接続し、少なくとも一方のスイッチ
ング要素と並列に負荷回路と第２のコンデンサの直列回
路を接続して成るインバータ回路において、前記第１又
は第２のスイッチング要素のうち、オン状態でありかつ
前記交流電源と前記インダクタと第１又は第２のダイオ
ードと閉回路を形成し、この閉回路に電流を流している
スイッチング要素がいずれの方かを検出する手段を設け
たことを特徴とするインバータ装置。1. A circuit in which first and second switching elements, which are alternately turned on and off in the forward direction and do not block a reverse current, are connected in series so that the forward directions coincide with each other, and the first and second diodes are connected in order. And a circuit connected in series so that directions thereof match, and connected in parallel so that the forward direction of each diode matches the reverse direction of each switching element, and the connection point of the first and second switching elements and the first and second switching elements. An alternating current is connected between the connection points of the two diodes via an inductor, and the first current is connected to both ends of the series circuit of the first and second switching elements.
A parallel connection of at least one switching element and a load circuit and a series circuit of a second capacitor connected in parallel with at least one switching element, the first or second switching element being in an ON state. Further, a means for forming a closed circuit with the AC power supply, the inductor, the first or second diode, and detecting which of the switching elements is flowing a current is provided in the closed circuit. Inverter device. 【請求項２】前記閉回路に電流を流しているスイッチン
グ要素がいずれの方かを検出する手段として、第１又は
第２のダイオードの両端電圧を検出する手段を設けたこ
とを特徴とする請求項１記載のインバータ装置。2. A means for detecting the voltage across the first or second diode is provided as means for detecting which one of the switching elements is supplying a current to the closed circuit. The inverter device according to Item 1. 【請求項３】前記閉回路に電流を流しているスイッチン
グ要素がいずれの方かを検出する手段として、第１又は
第２のスイッチング要素に流れる電流を検出する手段を
設けたことを特徴とする請求項１記載のインバータ装
置。3. A means for detecting a current flowing through the first or second switching element is provided as means for detecting which of the switching elements is supplying a current to the closed circuit. The inverter device according to claim 1. 【請求項４】前記閉回路に電流を流しているスイッチン
グ要素がいずれの方かを検出する手段として、第１又は
第２のスイッチング要素と交流電源を通る経路内に電流
の極性を検出する手段を設けたことを特徴とする請求項
１記載のインバータ装置。4. A means for detecting the polarity of a current in a path passing through the first or second switching element and an AC power source, as means for detecting which of the switching elements is supplying a current to the closed circuit. The inverter device according to claim 1, wherein the inverter device is provided. 【請求項５】検出手段のグランドレベルをインバータ回
路のグランドレベルと一致させたことを特徴とする請求
項２又は３記載のインバータ装置。5. The inverter device according to claim 2, wherein the ground level of the detecting means is made to coincide with the ground level of the inverter circuit.