JP2687800B2 - Communication error detection device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はシステム装置内に実装さ
れた被制御パッケージの肯定応答に関し、特に伝送装置
の装置内故障監視方式である通信異常検出装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an affirmative response of a controlled package mounted in a system device, and more particularly to a communication error detecting device which is an in-device failure monitoring system of a transmission device.

【０００２】[0002]

【従来の技術】従来技術の例を図４に示す。この図にお
いて、被制御パッケージ１，２，３はバックボード４に
実装されている。制御部５から各パッケージ１，２，３
へと、前記バックボード４及び制御インターフェース部
６を介して信号線７，８，９，１０がバス接続されてい
る。信号線７はクロック、信号線８はフレームパルス、
信号線９はシリアル送信データ信号をそれぞれ送出して
いる。また信号線１０は各パッケージから制御部５へ送
出されるシリアルの応答データ信号線である。2. Description of the Related Art An example of the prior art is shown in FIG. In this figure, the controlled packages 1, 2 and 3 are mounted on a backboard 4. From the control unit 5 to each package 1, 2, 3
The signal lines 7, 8, 9 and 10 are connected to the bus via the backboard 4 and the control interface unit 6. The signal line 7 is a clock, the signal line 8 is a frame pulse,
The signal lines 9 respectively output serial transmission data signals. The signal line 10 is a serial response data signal line sent from each package to the control unit 5.

【０００３】各パッケージ１，２，３には信号線７，
８，９，１０に接続されたデータ送受信回路１１がそれ
ぞれ実装されており、その応答データ出力部１１１には
スリーステートバッファ１２が接続されている。このバ
ッファ１２は前記回路１１から出力されるイネーブル信
号線１３がローレベルの時、回路１１の応答データ信号
が出力され、信号１３がハイレベルの時、バッファ１２
の出力側はハイインピーダンスに保たれる。Each package 1, 2, 3 has a signal line 7,
Data transmission / reception circuits 11 connected to 8, 9, and 10 are mounted respectively, and a three-state buffer 12 is connected to the response data output unit 111 thereof. The buffer 12 outputs the response data signal of the circuit 11 when the enable signal line 13 output from the circuit 11 is at the low level, and the buffer 12 when the signal 13 is at the high level.
The output side of is kept high impedance.

【０００４】前記送信データ信号９は前記フレームパル
ス８で区切られたフレームを持ち、そのデータの一部に
は送信先パッケージに固有のアドレスが設定されてい
る。各パッケージの回路１１はそのアドレスを読取り、
自パッケージに向けて送信されたデータであると判別す
ると、予め決められたフレーム数の後にイネーブル信号
１３をローレベルにし、信号線１０により制御部５へ応
答データ５１を返す。応答データ５１を返すとき以外
は、イネーブル信号１３はハイレベルに保たれている。
以上の経時関係を示した信号７，８，９，１０，１３の
タイムチャートを図５に示す。なお、図５では遅延フレ
ーム数を２としている。The transmission data signal 9 has a frame divided by the frame pulse 8, and an address peculiar to the destination package is set in a part of the data. The circuit 11 of each package reads its address,
When it is determined that the data is the data transmitted to the own package, the enable signal 13 is set to the low level after the predetermined number of frames, and the response data 51 is returned to the control unit 5 through the signal line 10. The enable signal 13 is kept at the high level except when the response data 51 is returned.
FIG. 5 shows a time chart of the signals 7, 8, 9, 10, and 13 showing the above-mentioned temporal relationship. In FIG. 5, the number of delayed frames is 2.

【０００５】また、各パッケージ１，２，３には前記ク
ロック７及びフレームパルス８のパルス断検出回路１４
が備えられており、パルスが入力されないことを検出し
た場合はパラレルのパルス断検出信号１５によってロー
レベルの信号として、前記制御インターフェース部６に
伝えられる。制御インターフェース部６ではパラレル／
シリアル変換回路１６でパルス断検出信号１５をシリア
ル信号に変換して信号線１７により、各パッケージにお
けるクロック断情報を制御部５に伝える。Further, each package 1, 2, 3 has a pulse break detection circuit 14 for the clock 7 and frame pulse 8.
Is provided, and when it is detected that no pulse is input, it is transmitted to the control interface unit 6 as a low level signal by the parallel pulse break detection signal 15. The control interface unit 6 uses parallel /
The serial conversion circuit 16 converts the pulse break detection signal 15 into a serial signal and transmits the clock break information in each package to the control unit 5 through the signal line 17.

【０００６】[0006]

【発明が解決しようとする課題】この従来の技術では、
制御部５からの送信信号の送信先アドレスがパッケージ
１に対してのものであるときに、パッケージ２のデータ
送受信回路の誤動作により、パッケージ１の応答データ
５１送信と同時にパッケージ２の応答データ５１も同時
に送信された場合、パッケージ１の応答データ５１が乱
され、制御部５はパッケージ１の応答データ異常を検出
してパッケージ１が故障したと認識するため、実際のパ
ッケージ２そのものの故障が認識できないという問題が
あった。In this prior art,
When the destination address of the transmission signal from the control unit 5 is for the package 1, the response data 51 of the package 1 is transmitted at the same time as the response data 51 of the package 1 is transmitted due to the malfunction of the data transmission / reception circuit of the package 2. When transmitted at the same time, the response data 51 of the package 1 is disturbed, and the control unit 5 detects an abnormality in the response data of the package 1 and recognizes that the package 1 has failed. Therefore, the actual failure of the package 2 itself cannot be recognized. There was a problem.

【０００７】[0007]

【課題を解決するための手段】上記課題を解決するため
の本発明の第一の解決手段は、データ送受信回路とパル
ス断検出回路とを実装した複数の被制御パッケージが、
制御インターフェース部を介して制御部とバス信号線に
よって接続されて、この制御部と前記被制御パッケージ
との間でデータを送受信し、しかも前記制御部からの送
信データ信号に応答して前記複数の被制御パッケージの
内の一つがデータ送受信回路によって応答データ信号を
前記制御部に返すシステム装置の通信異常検出装置にお
いて、前記制御部から各パッケージへ入力された通信用
クロックの断と、及び各パッケージから制御部へのデー
タ出力状態を示すイネーブル信号との論理積信号を前記
各被制御パッケージそれぞれから前記制御インターフェ
ース部へＳＵＢＡＣＫ信号として通知する回路を前記被
制御パッケージそれぞれに備え、前記ＳＵＢＡＣＫ信号
と、前記制御部から送信された前記シリアル送信データ
信号上に付加された送信先アドレス値とを比較して、こ
の送信先アドレス値に対応すべき前記被制御パッケージ
とは異なる被制御パッケージからのＳＵＢＡＣＫ信号が
あったことを検出することと、前記クロック信号入力断
の発生した被制御パッケージを検出して、前記制御部へ
その故障の発生した被制御パッケージを特定して通知す
る故障パッケージ識別回路を前記制御インターフェース
部に備えたことを特徴とする。According to a first solution of the present invention for solving the above-mentioned problems, a plurality of controlled packages having a data transmission / reception circuit and a pulse break detection circuit are mounted,
The control unit is connected to the control unit via a bus signal line to transmit / receive data between the control unit and the controlled package, and further, in response to a transmission data signal from the control unit One of the controlled packages is a communication error detecting device of a system device that returns a response data signal to the control unit by a data transmission / reception circuit, and disconnects the communication clock input from the control unit to each package, and From each of the controlled packages to the control interface section as a SUBACK signal from a logical product signal with an enable signal indicating a data output state from the control package to the control section, each of the controlled packages is provided with the SUBACK signal, It is added to the serial transmission data signal transmitted from the control unit. Detecting that there is a SUBACK signal from a controlled package different from the controlled package that should correspond to the destination address value by comparing the destination address value, and the occurrence of the clock signal input interruption The control interface unit is provided with a faulty package identification circuit that detects the controlled package and specifies and notifies the controlled unit of the controlled package in which the fault has occurred.

【０００８】[0008]

【実施例】図１に本発明の一実施例を示す。この図１に
おいて、被制御パッケージ１，２，３はバックボード４
に実装されており、制御部５と各パッケージ１，２，３
間には前記バックボード４及び制御インターフェース部
６を介して信号線７，８，９，１０がバス接続されてい
る。信号線７はクロック、信号線８はフレームパルス、
信号線９はシリアルの送信データ信号が伝送されてい
る。信号線１０は各パッケージ１，２，３から制御部５
へ送出されるシリアルの応答データ５１信号である。ま
た信号線９は制御インターフェース６内に実装された故
障パッケージ識別回路２０に入力される。FIG. 1 shows an embodiment of the present invention. In FIG. 1, the controlled packages 1, 2 and 3 are backboards 4
Mounted on the control unit 5 and each package 1, 2, 3
Signal lines 7, 8, 9, and 10 are bus-connected between the backboard 4 and the control interface unit 6. The signal line 7 is a clock, the signal line 8 is a frame pulse,
A serial transmission data signal is transmitted to the signal line 9. The signal line 10 is connected from each package 1, 2, 3 to the controller 5
It is the serial response data 51 signal transmitted to the. Further, the signal line 9 is input to the faulty package identification circuit 20 mounted in the control interface 6.

【０００９】各パッケージ１，２，３には信号線７，
８，９，１０に接続されたデータ送受信回路１１がそれ
ぞれ実装されており、各データ送受信回路１１の応答デ
ータ出力部１１１にはスリーステートバッファ１２が接
続されている。このバッファ１２は前記回路１１から出
力されたイネーブル信号線１３１がローレベルのとき、
回路１１の応答データ５１を制御部５へ出力し、ハイレ
ベルの時バッファ１２の出力をハイインピーダンスに保
ち、他のパッケージのバッファ１２の応答データ５１を
出力しているバッファ１２それぞれとワイヤードオア接
続されている。Each package 1, 2, 3 has a signal line 7,
Data transmission / reception circuits 11 connected to 8, 9, 10 are mounted respectively, and a three-state buffer 12 is connected to the response data output unit 111 of each data transmission / reception circuit 11. When the enable signal line 131 output from the circuit 11 is at low level, the buffer 12
The response data 51 of the circuit 11 is output to the control unit 5, the output of the buffer 12 is kept at high impedance when it is at a high level, and the wired connection is made with each of the buffers 12 that output the response data 51 of the buffer 12 of another package. Has been done.

【００１０】また、各パッケージ１，２，３には前記ク
ロック７及びフレームパルス８のパルス断検出回路１４
が備えられている。パルス断検出回路１４から出力され
るパルス断検出信号１５１はクロック７またはフレーム
パルス８が断となったときローレベルとなり、正常時は
ハイレベルに保たれる。Further, each package 1, 2, 3 has a pulse break detection circuit 14 for the clock 7 and frame pulse 8.
Is provided. The pulse breakage detection signal 151 output from the pulse breakage detection circuit 14 is at a low level when the clock 7 or the frame pulse 8 is cut off, and is maintained at a high level during normal operation.

【００１１】前記イネーブル信号１３１及びパルス断検
出信号１５１はアンドゲート１８に入力され、ゲート１
８の出力はそれぞれＳＵＢＡＣＫ信号１９１，１９２，
１９３により制御インターフェース部６へ通知される。
制御インターフェース部６には故障パッケージ識別回路
２０が備えられており、制御部５から被制御パッケージ
１，２，３何れかへのシリアル送信データ信号９による
送信先アドレス値と、そのシリアル送信データ信号９に
応答したパッケージが何れであるかを、各パッケージか
らのＳＵＢＡＣＫ信号１９１，１９２，１９３によって
判断し、前記送信先アドレス値に応答すべきパッケージ
とは異なるパッケージからのＳＵＢＡＣＫ信号が出力さ
れたとき、その応答を返したパッケージが故障していて
ると判断して、故障パッケージ識別結果信号１７１によ
り何れのパッケージが故障となったかを制御部５に伝達
する。The enable signal 131 and the pulse break detection signal 151 are input to the AND gate 18, and the gate 1
The outputs of 8 are SUBACK signals 191, 192, respectively.
The control interface unit 6 is notified by 193.
The control interface unit 6 is provided with a failure package identification circuit 20, and the destination address value by the serial transmission data signal 9 from the control unit 5 to any of the controlled packages 1, 2 and 3 and the serial transmission data signal thereof. 9 is determined by the SUBACK signals 191, 192, 193 from each package, and when a SUBACK signal from a package different from the package that should respond to the destination address value is output. It is determined that the package that has returned the response is defective, and the defective package identification result signal 171 informs the control unit 5 which package has failed.

【００１２】例えば、制御部５から被制御パッケージ１
に対する送信先アドレス値を付加して送信コマンドをシ
リアル送信データ信号９に送出したとき、パッケージ
２，３のデータ送受信回路１１が正常動作していれば、
パッケージ１の応答データ５１のみが制御部５へ送信さ
れ、パッケージ１からのＳＵＢＡＣＫ信号１９１のみが
アクティブとなり、パッケージ２，３からのＳＵＢＡＣ
Ｋ信号１９２若しくはパッケージ３からのＳＵＢＡＣＫ
信号１９３はノーアクティブのままである。以上の関係
を表したタイムチャートを図２に示す。つまりシリアル
送信データ信号９によってパッケージ１の回路１１が２
フレーム間隔の後応答し、バッファ１２からシリアル応
答データ信号１０が出力されると共に、ＳＵＢＡＣＫ信
号１９１もアクティブとなっており、ＳＵＢＡＣＫ信号
１９２はアクティブとはなっていないことを示してい
る。なお、図２では遅延フレーム数を２としている。For example, the control unit 5 to the controlled package 1
If the data transmission / reception circuit 11 of the packages 2 and 3 is operating normally when the transmission command is transmitted to the serial transmission data signal 9 by adding the destination address value to
Only the response data 51 of the package 1 is transmitted to the control unit 5, only the SUBACK signal 191 from the package 1 becomes active, and the SUBAC from the packages 2 and 3 are activated.
K signal 192 or SUBACK from package 3
Signal 193 remains inactive. A time chart showing the above relationship is shown in FIG. That is, the serial transmission data signal 9 causes the circuit 11 of the package 1 to
In response to the frame interval, the serial response data signal 10 is output from the buffer 12, the SUBACK signal 191 is also active, and the SUBACK signal 192 is not active. In FIG. 2, the number of delayed frames is 2.

【００１３】またパッケージ２が故障した場合を述べる
と、制御部５からパッケージ１に対する送信先アドレス
値を付加して送信先コマンドをシリアル送信データ信号
９に送出したとき、パッケージ２上の送受信回路１１の
誤動作により、パッケージ１の応答データ５１の送信と
同時にパッケージ２の応答データ５１が送信される。こ
れと共にパッケージ１からのＳＵＢＡＣＫ信号１９１と
パッケージ２からのＳＵＢＡＣＫ信号１９２が同時にロ
ーレベルとなり、前記故障パッケージ識別回路２０はＳ
ＵＢＡＣＫ信号を返すべきでないパッケージ２からのＳ
ＵＢＡＣＫ信号が入力されたことにより、パッケージ２
の故障を認識し故障パッケージ識別結果信号１７で制御
部５にその故障発生を通知する。以上の関係を表したタ
イムチャートを図３に示す。なお図３では遅延フレーム
数は図２と同様２フレームとしている。The case where the package 2 fails will be described. When the destination address value for the package 1 is added from the control unit 5 and the destination command is sent to the serial transmission data signal 9, the transceiver circuit 11 on the package 2 is sent. The response data 51 of the package 2 is transmitted at the same time as the response data 51 of the package 1 is transmitted. At the same time, the SUBACK signal 191 from the package 1 and the SUBACK signal 192 from the package 2 are simultaneously set to the low level, and the fault package identification circuit 20 outputs S.
S from package 2 that should not return UBACK signal
Since the UBACK signal is input, the package 2
The failure is recognized and the failure occurrence is notified to the control unit 5 by the failure package identification result signal 17. A time chart showing the above relationship is shown in FIG. Note that in FIG. 3, the number of delayed frames is two, as in FIG.

【００１４】また、パッケージ２へクロック入力されな
くなった時もＳＵＢＡＣＫ信号１９２はローレベルだ
が、このクロックの断によりパッケージ２は自己へのシ
リアル送信データ信号９を識別できず、制御部５へ応答
データ５１を送出することは不可能なので、制御部５で
パッケージ２からの応答がないことからパッケージ２の
故障を認識できる。Even when the clock is no longer input to the package 2, the SUBACK signal 192 is at a low level, but due to the interruption of the clock, the package 2 cannot identify the serial transmission data signal 9 to itself, and the control unit 5 receives the response data. Since it is impossible to send 51, the controller 5 can recognize the failure of the package 2 because there is no response from the package 2.

【００１５】[0015]

【発明の効果】以上説明したように本発明の通信異常検
出装置では、各被制御パッケージをコントロールしてい
る制御部が送信したシリアルデータ上の送信先アドレス
値と，各被制御パッケージの応答時またはクロック断時
にローレベルとなる信号の状態とを比較し、送信先アド
レス値に対して応答すべきパッケージとは異なるパッケ
ージが応答したことを検出し、制御部へ通知する故障パ
ッケージ識別回路を制御インターフェース部に備えたの
で、従来のように本来応答すべきパッケージ以外のパッ
ケージが誤動作により応答したときに故障パッケージが
特定できないという欠点を解消できる。また被制御パッ
ケージの応答状態を示す信号線を従来使われてきたクロ
ック断状態を示す信号線と共用したことにより、被制御
パッケージと制御インターフェース部との間に新たに信
号線を増やす必要がなくコスト上昇を低く抑えられる。As described above, according to the communication error detecting apparatus of the present invention, the destination address value on the serial data transmitted by the control unit controlling each controlled package and the response time of each controlled package. Alternatively, it controls the faulty package identification circuit that compares the state of the signal that becomes low level when the clock is cut off and detects that a package different from the package that should respond to the destination address value responded and notifies the control unit. Since the interface unit is provided, it is possible to eliminate the drawback that a faulty package cannot be specified when a package other than the package that originally should respond to responds due to a malfunction as in the past. In addition, by sharing the signal line indicating the response state of the controlled package with the signal line indicating the clock disconnection state that has been conventionally used, it is not necessary to newly add a signal line between the controlled package and the control interface section. Cost rise can be kept low.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例のブロック構成図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図２】本実施例の正常応答時の各信号のフローチャー
ト図である。FIG. 2 is a flow chart diagram of each signal at the time of normal response in the present embodiment.

【図３】本実施例における何れかのパッケージが故障し
た場合の各信号のフローチャート図である。FIG. 3 is a flow chart diagram of each signal when one of the packages fails in this embodiment.

【図４】従来技術の説明を示す図である。FIG. 4 is a diagram showing a description of a conventional technique.

【図５】従来技術による各信号のフローチャート図であ
る。FIG. 5 is a flowchart of each signal according to the related art.

【符号の説明】[Explanation of symbols]

１，２，３ 被制御パッケージ ４ バックボード ５ 制御部 ６ 制御インターフェース部 ７ クロック ８ フレームパルス ９ シリアル送信データ信号 １０ シリアル応答データ信号 １１ データ送受信回路 １２ スリーステートバッファ １３ イネーブル信号 １４ パルス断検出回路 １５ パルス断検出信号 １５１ クロック・フレームパルス断信号 １６ パラレル信号／シリアル信号変換回路 １７ クロック・フレームパルス断信号 １７１ 故障パッケージ識別結果信号 １８ アンドゲート１８ １９ クロック・フレームパルス断またはパッケージ応
答状態（イネーブル状態）を示す信号 １９１，１９２，１９３ ＳＵＢＡＣＫ信号 ２０ 故障パッケージ識別回路 １３１ イネーブル信号1,2,3 Controlled package 4 Backboard 5 Control unit 6 Control interface unit 7 Clock 8 Frame pulse 9 Serial transmission data signal 10 Serial response data signal 11 Data transmission / reception circuit 12 Three-state buffer 13 Enable signal 14 Pulse break detection circuit 15 Pulse loss detection signal 151 Clock / frame pulse loss signal 16 Parallel signal / serial signal conversion circuit 17 Clock / frame pulse loss signal 171 Fault package identification result signal 18 AND gate 18 19 Clock / frame pulse loss or package response state (enabled state) 191, 192, 193 SUBACK signal 20 Fault package identification circuit 131 Enable signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】データ送受信回路とパルス断検出回路とを
実装した複数の被制御パッケージが、制御インターフェ
ース部を介して制御部とバス信号線によって接続され
て、この制御部と前記被制御パッケージとの間でデータ
を送受信し、しかも前記制御部からの送信データ信号に
応答して前記複数の被制御パッケージの内の一つがデー
タ送受信回路によって応答データ信号を前記制御部に返
すシステム装置の通信異常検出装置において、 前記制御部から各パッケージへ入力された通信用クロッ
クの断と、及び各パッケージから制御部へのデータ出力
状態を示すイネーブル信号との論理積信号を前記各被制
御パッケージそれぞれから前記制御インターフェース部
へＳＵＢＡＣＫ信号として通知する回路を前記被制御パ
ッケージそれぞれに備え、 前記ＳＵＢＡＣＫ信号と、前記制御部から送信された前
記シリアル送信データ信号上に付加された送信先アドレ
ス値とを比較して、この送信先アドレス値に対応すべき
前記被制御パッケージとは異なる被制御パッケージから
のＳＵＢＡＣＫ信号があったことを検出することと、前
記クロック信号入力断の発生した被制御パッケージを検
出して、前記制御部へその故障の発生した被制御パッケ
ージを特定して通知する故障パッケージ識別回路を前記
制御インターフェース部に備えたことを特徴とする通信
異常検出装置。1. A plurality of controlled packages mounted with a data transmission / reception circuit and a pulse break detection circuit are connected to a control unit via a control interface unit by a bus signal line, and the control unit and the controlled package are connected. Communication error of the system device in which data is transmitted and received between the control units and one of the plurality of controlled packages returns a response data signal to the control unit by the data transmitting and receiving circuit in response to the transmission data signal from the control unit. In the detection device, a logical product signal of disconnection of the communication clock input from the control unit to each package and an enable signal indicating a data output state from each package to the control unit is output from each of the controlled packages. A circuit for notifying the control interface unit as a SUBACK signal is provided in each of the controlled packages, The SUBACK signal is compared with the destination address value added on the serial transmission data signal transmitted from the control unit, and the controlled package is different from the controlled package that should correspond to the destination address value. Detecting that there is a SUBACK signal from the package, detecting the controlled package in which the clock signal input is cut off, and notifying the control unit by specifying the controlled package in which the failure has occurred. A communication anomaly detection device comprising a package identification circuit in the control interface unit.