JP2685640B2 - Protective relay - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電力系統を保護する保護継電器に関するも
のである。The present invention relates to a protective relay that protects a power system.

〔従来の技術〕[Conventional technology]

第11図は、例えば「電気協同研究，第41巻第４号，デ
ィジタルリレー」P45の第４−１−３表の方式，積形Ｃ
に示された従来のディジタル演算形電力方向継電器のア
ルゴリズムを説明するための図である。FIG. 11 shows, for example, the method of Table 4-1-3 of "Electrical Cooperation Research, Vol. 41, No. 4, Digital Relay" P45, product form C
FIG. 7 is a diagram for explaining an algorithm of the conventional digital operation type power direction relay shown in FIG.

電力方向を得る演算原理式として、上掲の表には下式
が示されている。The following formula is shown in the above table as a calculation principle formula for obtaining the electric power direction.

｜｜・｜cosθ｜＝v_m・i_m＋v_m-3・i_m-3 ……（１） ここで、右辺のｍ−３は時点ｍより３サンプル前の時
点のデータで、30゜サンプリングの場合を示し、電気角
で90゜隔った時刻のデータであることを示している。||| cosθ | = v _m · i _m + v _m-3 · i _m-3 (1) where m-3 on the right side is the data 3 samples before the time m, and is sampled at 30 ° In the above case, the data are at time points separated by an electrical angle of 90 °.

次に、式（１）の電力方向リレーとしての動作につい
て説明する。Next, the operation of the power direction relay of Expression (1) will be described.

今、継電器への入力電気量を第11図のように表わすと
（２），（３）式が得られる。Now, when the amount of electricity input to the relay is expressed as shown in FIG. 11, equations (2) and (3) are obtained.

ｉ（ｔ）＝I_psin（ω₀t） ……（２） ｖ（ｔ）＝V_psin（ω₀t＋θ） ……（３） ここで、サンプリングｍ時点におけるω₀tの値をαと
すれば各サンプル値は、 i_m＝I_psinα ……（４） v_m＝V_psin（α＋θ） ……（５） で与えられ、ｍ−ｋ時点におけるサンプル値は、 i_m-k＝I_psin（α−ｋβ） ……（６） v_m-k＝V_psin（α−ｋβ＋θ） ……（７） で与えられる。i (t) = I _p sin (ω ₀ t) (2) v (t) = V _p sin (ω ₀ t + θ) (3) where the value of ω ₀ t at the sampling m point is α Then, each sample value is given by i _m = I _p sin α (4) v _m = V _p sin (α + θ) (5), and the sample value at the time of _mk is i _mk = I _p sin (α-kβ) ・ ・ ・ (6) v _mk = V _p sin (α-kβ + θ) ・ ・ ・ (7)

但し、 β：サンプリング時間（間隔）巾 θ：電流を基準とした時の電圧の進み角 k:k＝1,2,3,… である。 However, β: width of sampling time (interval) θ: lead angle of voltage when current is used as reference k: k = 1,2,3, ....

ここで式（１）の右辺に着目すると下記となる。 Here, focusing on the right side of Expression (1), the following is obtained.

v_m・i_m＋v_m-3・i_m-3 ＝V_psin（α＋θ）・I_psinα ＋V_psin（α−３β＋θ）・I_psin（α−３β） ＝V_pI_p｛sin（α＋θ）sinα ＋sin（α＋θ−90゜）sin（α−90゜）｝ ＝V_pI_p｛sin（α＋θ）sinα ＋cos（α＋θ）cosα｝ ＝V_pI_pcosθ ……（８） この演算原理は、系統周波数とサンプリング時間巾β
とが常に一定の関係にあり、かつｍ時点のサンプリング
値が正弦（sin）成分であれば、これより規定サンプル
前（前述の説明では90゜隔ったデータを意味してい
る。）のサンプリング値は余弦（cos）成分で表わすこ
とができることを拠り所にして構築されるものである。v _m・ i _m + v _m-3・ i _m-3 = V _p sin (α + θ) ・ I _p sinα + V _p sin (α-3β + θ) ・ I _p sin (α-3β) = V _p I _p {sin ( α + θ) sinα + sin ( α + θ-90 °) sin (α-90 _{°)} = V p I p {} sin (α + θ) sinα + cos (α + θ) cosα} = V p I p cosθ ...... (8) the operation principle , System frequency and sampling time width β
And are always in a constant relationship, and if the sampling value at the time point m is a sine component, sampling before the specified sample (in the above description means data separated by 90 °). The value is constructed on the basis that it can be represented by a cosine component.

従って、50Hz系統では、サンプリング時間巾βはβ₅₀
であり、60Hz系統ではβ₆₀としてサンプリング時間巾β
の厳密な管理が必要である。Therefore, in the 50Hz system, the sampling time width β is β ₅₀
In the 60Hz system, β _{60 is set} as the sampling time width β
Strict management of is required.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来の保護継電器は以上のように構成されているの
で、系統周波数は常に一定であり、一般的なディジタル
・リレーとして成立させるためには、周波数50Hz,60Hz
に対応してサンプリング時間巾βを正確に定める必要が
あるとの前提のもとに演算原理式が構成されている。Since the conventional protective relay is configured as above, the system frequency is always constant, and in order to be established as a general digital relay, the frequency of 50Hz, 60Hz
The calculation principle formula is constructed on the assumption that the sampling time width β needs to be accurately determined in accordance with the above.

このため、系統の周波数変動に対しては、式（８）の
中の、 sin（α−３β）sin（α−３β＋θ）＝cosαcos（α＋θ） の前提が崩れてしまい等号が成立しなくなり、演算原理
上、誤差が大となって保護能力的に無視し得ない影響を
受ける他、周波数50Hz,60Hzではサンプリング時間巾β
を変えないといけない等の課題があった。Therefore, for frequency fluctuations in the system, the premise of sin (α-3β) sin (α-3β + θ) = cosαcos (α + θ) in equation (8) is broken, and the equal sign is no longer established. Due to the calculation principle, the error becomes large and the protection ability cannot be ignored, and the sampling time width β at frequencies 50 Hz and 60 Hz.
There was a problem such as having to change

更には、系統周波数に従属して、サンプリング時間巾
βを30゜の倍数に設定する必要があり、式（８）の場
合、電力方向リレーとして有効な演算結果を得るために
は、電気角で90゜（60Hzベースで4.167ms,50Hzベースで
は5ms）相当の時間が必要（処理装置の処理に要する時
間はこれを無視してある）であり、従来の演算原理で
は、これ以上に検出時間を短縮することは困難であり、
高速度動作に対しては、限界に近いという課題があっ
た。Furthermore, depending on the system frequency, it is necessary to set the sampling time width β to a multiple of 30 °, and in the case of formula (8), in order to obtain an effective calculation result as a power direction relay, A time equivalent to 90 ° (4.167ms at 60Hz base, 5ms at 50Hz base) is necessary (the processing time of the processing device is neglected), and the conventional calculation principle requires more detection time. Difficult to shorten,
For high speed operation, there was a problem that it was close to the limit.

この発明は、上記のような課題を解消するためになさ
れたもので、周波数変動による特性変化（誤差）を改善
すると共に、事故検出対象の系の周波数変動に対して
も、高精度の判定結果が得られ、周波数50Hz,60Hz共用
形の演算処理を行うことができる保護継電器を得ること
を目的とする。The present invention has been made to solve the above problems, and improves the characteristic change (error) due to frequency fluctuations, and also provides a highly accurate determination result for frequency fluctuations in the system of the accident detection target. It is an object of the present invention to obtain a protective relay capable of performing the arithmetic processing of both frequency 50Hz and 60Hz.

更に、水力発電機の起動時のように、周波数がゆっく
りと変動する系への適用や、系統周波数に従属しないで
サンプリング時間巾を設定し得る、即ち、高速度動作の
可能な保護継電器を得ることを目的とする。Furthermore, it can be applied to a system in which the frequency fluctuates slowly, such as when starting a hydropower generator, or the sampling time width can be set independently of the system frequency, that is, a protective relay capable of high-speed operation can be obtained. The purpose is to

〔課題を解決するための手段〕[Means for solving the problem]

この発明に係る保護継電装置は、電力系統の電圧，電
流を検出した電圧データ及び電流データを所定のサンプ
リング時間巾でサンプリングし、量子化して一時保管す
る電流データの一時的保管室、及び電圧データの一時的
保管室と、その一時的保管室に格納された電流，電圧の
サンプリング値及びの演算順序を規定して、演算処理す
る演算回路により第１の電気量及び第２の電気量を出力
する四則演算回路と、前記電力系統の電流の振巾値及び
電圧の振巾値の２乗の積量とを被除数とした第１のサン
プリング演算式とからなる前記第１の電気量を、前記電
力系統の電圧の振巾値を除数とする第２のサンプリング
演算式とからなる第２の電気量で除して得た電力方向成
分が零より大か否かを判定し結果を出力する判定量導出
部とを設けたものである。A protective relay device according to the present invention is a temporary storage room for storing current data in which voltage data and current data obtained by detecting voltage and current of a power system are sampled for a predetermined sampling time width, quantized, and temporarily stored, and a voltage. The first storage quantity of the data and the calculation order of the current and voltage sampling values stored in the temporary storage room are defined, and the first electric quantity and the second electric quantity are calculated by the arithmetic circuit that performs the arithmetic processing. The first electric quantity comprising a four arithmetic operation circuit for outputting and a first sampling arithmetic expression whose dividend is a product quantity of the amplitude value of the current and the amplitude value of the voltage of the power system, It is determined whether or not the power direction component obtained by dividing by the second quantity of electricity consisting of the second sampling arithmetic expression having the amplitude value of the voltage of the power system as a divisor is greater than zero, and the result is output. With a judgment amount derivation unit That.

〔作 用〕(Operation)

この発明における保護継電器は、電力系統の電流，電
圧のサンプリングデータの積量を導出して第１の電気量
と第２の電気量とを得、該電気量の３つの成分、すなわ
ち、電流，電圧の位相差（θ）に関連する成分と第２調
波に関連する成分（α）、及びサンプリング時間巾
（β）に関連する成分のうち、サンプリング時間巾と第
２調波に関連する成分を位相差成分から除去して電流，
電圧の位相差に関する成分のみとなるよう入力サンプリ
ングデータの順序を制御するので、周波数変動に対して
誤差を伴わない特性及び50^Hz,60^Hzでサンプリング時間
巾を共用化した継電器が得られる。A protective relay according to the present invention derives a first quantity of electricity and a second quantity of electricity by deriving a product quantity of current and voltage sampling data of a power system, and obtains three components of the quantity of electricity, namely, a current, Of the component related to the phase difference (θ) of the voltage, the component (α) related to the second harmonic, and the component related to the sampling time width (β), the component related to the sampling time width and the second harmonic. Is removed from the phase difference component and the current,
Since the order of the input sampling data is controlled so that there is only the component related to the phase difference of the voltage, it is possible to obtain a characteristic that does not involve an error with respect to frequency fluctuations and a relay that shares the sampling time width at 50 ^Hz and 60 ^Hz .

〔発明の実施例〕(Example of the invention)

以下、この発明の一実施例を図について説明する。最
初に第１図を参照して、この発明の動作原理について説
明する。図において、１はディジタル量化された電流デ
ータの配分路、２は電圧データの配分路、３〜５は電流
データの一時的保管室、６〜９は電圧データの一時的保
管室、10はデータ流通路、11〜14は乗算回路、15,16は
加算回路、17は乗算回路、18,19は電気量変形回路、20
は減算回路、21は除算回路、22は代入回路、23は判定量
導出部である。An embodiment of the present invention will be described below with reference to the drawings. First, the operating principle of the present invention will be described with reference to FIG. In the figure, 1 is a distribution path for digitized current data, 2 is a distribution path for voltage data, 3 to 5 are temporary storage rooms for current data, 6 to 9 are temporary storage rooms for voltage data, and 10 is data. Flow passage, 11 to 14 are multiplication circuits, 15 and 16 are addition circuits, 17 is a multiplication circuit, 18 and 19 are electric quantity transformation circuits, 20
Is a subtraction circuit, 21 is a division circuit, 22 is an assignment circuit, and 23 is a determination amount derivation unit.

次に動作について説明する。まず、電流，電圧データ
の配分路1,2には夫々ディジタルデータ列…i_m,i_m+1,i
_m+2,…及び…v_m-2,…,v_m,v_m+1,v_m+2…がサンプリング時
間巾βに同期して流れており、電流，電圧データの一時
的保管室３〜９には、今、夫々にi_m+2,i_m+1,i_m,v_m+2,v
_m+1,v_m,v_m-2が保管されているものとする。Next, the operation will be described. First, digital data strings ... i _m , i _{m + 1} , i are respectively allocated to current and voltage distribution channels 1 and 2.
_{m + 2} , ... and ... v _m-2 , ..., v _m , v _{m + 1} , v _{m + 2} ... flow in synchronization with the sampling time width β, and the temporary storage room 3 for the current and voltage data is provided. In ~ 9, i _{m + 2} , i _{m + 1} , i _m , v _{m + 2} , v
It is assumed that _{m + 1} , v _m , v _m-2 are stored.

この保管室に格納されたデータの出し入れは別の制御
系（図示せず）によって制御されている。例えば、最新
のデータとして電流データi_m+3が電流データの配分路１
に現れると（勿論、これと同期して電圧データの配分路
２にも電圧データv_m+3が現れていることはいうまでもな
い。）、電流データの一時的保管室５では、電流データ
i_mがクリアされ、データi_m+1を収納すると同時に電流デ
ータの一時的保管室４ではデータi_m+1がクリアされ、デ
ータi_m+2を収納する。同様にして電流データの一時的保
管室３ではi_m+3が収納されることになる。The loading / unloading of the data stored in this storage room is controlled by another control system (not shown). For example, as the latest data, the current data i _{m + 3} is the current data distribution path 1
Appears (of course, voltage data v _{m + 3} also appears in the voltage data distribution path 2 in synchronism therewith), and the current data is temporarily stored in the temporary storage room 5 of the current data.
i _m is cleared and the data i _{m + 1} is stored, and at the same time, the data i _{m + 1} is cleared and the data i _{m + 2} is stored in the temporary storage room 4 for the current data. Similarly, i _{m + 3} will be stored in the temporary storage room 3 for the current data.

この時、電圧データの一時的保管室６〜９のデータの
クリア、収納が電流データの場合と同様に別の制御系に
同期して行われている。すなわち、データv_m+3が保管室
６に収納された時、電圧データの一時的保管室７にはデ
ータv_m+2が、また電圧データの一時的保管室８にはデー
タv_m+1が、さらに電圧データの一時的保管室９にはデー
タv_m-1が夫々収納されている。At this time, the clearing and storing of the voltage data in the temporary storage rooms 6 to 9 are performed in synchronization with another control system as in the case of the current data. That is, when the data v _{m + 3} is stored in the storage room 6, the data v _{m + 2} is stored in the temporary storage room 7 for voltage data, and the data v _{m + 1} is stored in the temporary storage room 8 for voltage data. However, the data v _m-1 is stored in the temporary storage room 9 for the voltage data.

乗算回路11〜14には、データ流通路10経由で各データ
の一時的保管室からデータを入手して夫々内積値を導出
して出力している。The multiplication circuits 11 to 14 obtain the data from the temporary storage room of each data via the data flow passage 10, derive the inner product value of each data, and output it.

まず、乗算回路11はデータの一時的保管室3,8から得
たデータで積量i_m+2v_mを導出し、乗算回路12はデータの
一時的保管室4,7から得たデータで積量i_m+1v_m+1を導出
し、乗算回路13はデータの一時的保管室5,6から得たデ
ータで積量i_m v_m+2を導出し、乗算回路14はデータの一
時的保管室８から得たデータで積量2v_mを導出し、ま
た、加算回路15はデータの一時的保管室6,9から得たデ
ータで和量v_m+2＋v_m-2を夫々導出して出力している。First, the multiplication circuit 11 derives the product quantity i _{m + 2} v _m from the data obtained from the temporary data storage rooms 3 and 8, and the multiplication circuit 12 uses the data obtained from the temporary data storage rooms 4 and 7. The product amount i _{m + 1} v _{m + 1} is derived, the multiplication circuit 13 derives the product amount i _m v _{m + 2} from the data obtained from the temporary storage rooms 5 and 6, and the multiplication circuit 14 The product amount 2v _m is derived from the data obtained from the temporary storage room 8, and the addition circuit 15 calculates the sum v _{m + 2} + v _m-2 of the data obtained from the temporary storage rooms 6 and 9, respectively. It is derived and output.

加算回路16は乗算回路11,13の出力を夫々入力とし
て、 i_m+2v_m＋i_mv_m+2 ＝I_pV_p（sin（α＋２β）sin（α＋θ） ＋sinαsin（α＋２β＋θ）｝ ＝I_pV_p｛cosθcos2β−cos（２α＋２β＋θ）｝ ……（９） を導出して出力している。The adder circuit 16 receives the outputs of the multiplier circuits 11 and 13 as inputs, respectively, i _{m + 2} v _m + i _m v _{m + 2} = I _p V _p (sin (α + 2β) sin (α + θ) + sin αsin (α + 2β + θ)} = I _p V _p {cos θcos 2β−cos (2α + 2β + θ)} (9) is derived and output.

乗算回路17は乗算回路12の出力を入力として、 2i_m+1v_m+1 ＝2_pV_psin（α＋β）sin（α＋β＋θ） ＝I_pV_p｛cosθ−cos（２α＋２β＋θ）｝ ……（10） を導出して出力している。The multiplier circuit 17 receives the output of the multiplier circuit 12 as an input, and has 2i _{m + 1} v _{m + 1} = 2 _p V _p sin (α + β) sin (α + β + θ) = I _p V _p {cos θ−cos (2α + 2β + θ)} ... ( 10) is derived and output.

除算回路21は加算回路15,乗算回路14の出力を夫々入
力として、 を導出して出力している（但し、Vsin（α＋θ）≠0,v_m
≠０とする）。The divider circuit 21 receives the outputs of the adder circuit 15 and the multiplier circuit 14, respectively, Is derived and output (however, Vsin (α + θ) ≠ 0, v _m
≠ 0).

電気量変形回路18は加算回路16の出力を入力として、 I_pV_pcos（２α＋２β＋θ） ＝I_pV_pcosθ −（i_m+2v_m＋i_mv_m+2） ……（12） の如く変形して、右辺を導出して出力している。The electric quantity transformation circuit 18 receives the output of the adder circuit 16 as an input, and I _p V _p cos (2α + 2 β + θ) = I _p V _p cos θ − (i _{m + 2} v _m + i _m v _{m + 2} ) (12) Then, the right side is derived and output.

電気量変形回路19は乗算回路17の出力を入力として、 I_pV_pcos（２α＋２β＋θ） ＝I_pV_pcosθ２β −2i_m+1v_m+1 ……（13） の如く変形して、右辺を導出して出力している。Electric quantity modification circuit 19 as an input the output of the multiplier circuit 17, and deformed as _{I p V p cos (2α +} 2β + θ) = I p V p cosθ2β -2i m + 1 v m + 1 ...... (13), the right side Is derived and output.

また、減算回路20は、電気量変形回路18,19の出力を
夫々入力として、 I_pV_pcos（２α＋２β＋θ） −I_pV_pcos（２α＋２β＋θ） ＝｛I_pV_pcosθcos2β−（i_m+2v_m＋i_mv_m+2）｝ −｛I_pV_pcosθ−2i_m+1v_m+1｝ ……（14） 即ち、 を導出して出力している（但し、cos2β−１≠０とす
る）。式（14）の左辺は、当然零となっている。Further, the subtraction circuit 20 receives the outputs of the electric quantity transformation circuits 18 and 19 as inputs, and I _p V _p cos (2α + 2β + θ) −I _p V _p cos (2α + 2β + θ) = {I _p V _p cos θ cos2β− (im _{+ 2} v _m + i _m v _{m + 2} )} − {I _p V _p cos θ−2i _{m + 1} v _{m + 1} } …… (14) That is, Is derived and output (however, cos2β-1 ≠ 0). The left side of equation (14) is naturally zero.

そして、代入回路22は減算回路20,除算回路21の出力
を夫々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠0,v
_m≠０とする）。Then, the substitution circuit 22 inputs the outputs of the subtraction circuit 20 and the division circuit 21, respectively, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0, v
_m ≠ 0).

判定量導出部23は代入回路22の出力I_pV_pcosθを導出
している。The determination amount deriving unit 23 derives the output I _p V _p cos θ of the substitution circuit 22.

以上の説明では、各演算式中の分母が零にならない場
合について述べているが、分母が零となる場合には演算
結果を棄てる等別途処理を行うことは言う迄もない。In the above description, the case where the denominator in each arithmetic expression does not become zero is described, but it goes without saying that when the denominator becomes zero, a separate process such as discarding the calculation result is performed.

この量は、図示はしていないが下記条件を満足した時
に保護継電器としての出力接点を閉じるように制御す
る。Although not shown, this amount is controlled to close the output contact as a protective relay when the following conditions are satisfied.

I_pV_pcosθ≧０ ……（15−１） ここでは、電流，電圧の内積値を得た時の第２調波成
分を減算回路20で示した如く、差分により消去し、サン
プリング時間巾の成分cos2βを独立して導出し、代入回
路22で電流，電圧の内積値として得た量のcos2βに代入
することにより消去し、式（15）を得るようにしてい
る。I _p V _p cos θ ≧ 0 (15-1) Here, the second harmonic component when the inner product value of the current and the voltage is obtained is eliminated by the difference as shown in the subtraction circuit 20, and the sampling time width is (15) is obtained by independently deriving the component cos2β of Eq. (3) and substituting it into the amount of cos2β obtained as the inner product value of the current and voltage in the substitution circuit 22 to obtain the equation (15).

すなわち、この発明の主旨は、電流，電圧のサンプリ
ング値を求め、そのサンプリング値を所要回路を用いて
式（15）右辺の分子を演算し（演算結果は同一でも後述
の実施例に入られるように演算式は様々で分子の形は変
化する。）、第１の電気量として、 I_pV_p ²・sin（α＋θ）cosθ（cos2β−１） を導出する。That is, the gist of the present invention is to obtain the sampling values of current and voltage, and to calculate the numerator on the right side of Expression (15) using the required circuit using the required circuits (even if the calculation results are the same, they can be included in the embodiments described later. The calculation formula is various and the shape of the molecule changes.), And I _p V _p ² · sin (α + θ) cosθ (cos2β-1) is derived as the first electric quantity.

また、分母を演算して第２の電気量 V_p・sin（α＋θ）（cos2β−１） を導出し（但し零ではない）、前記第１の電気量を第２
の電気量で除して得た電力方向成分I_pV_pcosθが零より
大か否かを判定基準に照らして判定し、保護継電器の出
力を得るようにしている。Further, the denominator is calculated to derive the second electric quantity V _p · sin (α + θ) (cos2β-1) (however, it is not zero), and the first electric quantity is set to the second electric quantity.
The power direction component I _p V _p cos θ obtained by dividing by the amount of electricity is determined based on the determination criteria, and the output of the protective relay is obtained.

ここで、第１及び第２の電気量算出式の電流，電圧の
位相差（θ）に関する成分、及びサンプリング時間巾
（β）の成分に関するcos2βの関連項を以下のように呼
称する。Here, the related term of cos2β related to the components of the current and voltage phase difference (θ) and the sampling time width (β) of the first and second electric quantity calculation formulas will be referred to as follows.

sin（α＋θ）cosθ（cos2β−１）を第１のサンプリ
ング演算式 sin（α＋θ）（cos2β−１）を第２のサンプリング演
算式。sin (α + θ) cosθ (cos2β-1) is the first sampling calculation formula sin (α + θ) (cos2β-1) is the second sampling calculation formula.

以下、この発明の一実施例（式（15）右辺の実現例）
を図について説明する。図中、第１図と同一の部分は同
一の符号をもって図示した第10図において、31は加算回
路で、乗算回路11,13の出力を夫々入力として、i_m+2v_m
＋i_mv_m+2を導出して、出力している。Hereinafter, one embodiment of the present invention (implementation example of the right side of Expression (15))
Will be described with reference to FIG. In FIG. 10, the same parts as in FIG. 1 are shown with the same reference numerals. In FIG. 10, 31 is an adder circuit, and the outputs of the multiplying circuits 11 and 13 are used as inputs, and i _{m + 2} v _m
It derives + i _m v _{m + 2} and outputs it.

32は減算回路で、乗算回路14,加算回路15の出力を夫
々入力として、v_m+2−2v_m＋v_m+2を導出して、出力して
いる。A subtraction circuit 32 receives the outputs of the multiplication circuit 14 and the addition circuit 15 as inputs, derives v _{m + 2} −2v _m + v _{m + 2} , and outputs it.

33は除算回路で、乗算回路14,減算回路32の出力を夫
々入力として、 を出力して、導出している（但し、v_m+2−2v_m＋v_m-2≠
0,cos2β−１≠０とする）。33 is a division circuit, the output of the multiplication circuit 14, the subtraction circuit 32 as an input, Is output and derived (however, v _{m + 2} −2v _m + v _m-2 ≠
0, cos2β-1 ≠ 0).

34は減算回路で、乗算回路17,加算回路31の出力を夫
々入力として、 i_m+2v_m＋i_mv_m+2−2i_m+1v_m+1 ＝I_pV_pcosθ（cos2β−１） ……（17） を導出して出力している。34 is a subtraction circuit, a multiplication circuit 17, the output of the summing circuit 31 respectively as the _{input, i m + 2 v m +} i m v m + 2 -2i m + 1 v m + 1 = I p V p cosθ (cos2β- 1)… (17) is derived and output.

35は乗算回路で、減算回路34、除算回路33の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠0,V
_psin（α＋θ）（cos2β−１）≠０とする）。判定量導
出部23には、式（18）に示した結果が得られたことにな
る。Reference numeral 35 denotes a multiplication circuit, which receives the outputs of the subtraction circuit 34 and the division circuit 33, respectively, Is derived and output (however, v _{m + 2} −2v _m ＋ v _m-2 ≠ 0, V
_p sin (α + θ) (cos2β-1) ≠ 0). The determination amount derivation unit 23 has obtained the result shown in Expression (18).

分母が零となる場合は第１図動作原理図で述べたと同
様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle diagram of FIG. 1 is necessary.

これの判定基準は図示してはいないが、 I_pV_pcosθ≧０ ……（19） を満足したとき、方向リレーとしての接点を閉じる如く
構成される。Although not shown in the drawing as a criterion for this, the contact as a directional relay is closed when I _p V _p cos θ ≧ 0 (19) is satisfied.

なお、式（18）がこの発明を実現する唯一の方法では
なく、下記に述べるいくつかの演算式でもこの発明と完
全に等価な結果を得ることができる。Note that the equation (18) is not the only method for realizing the present invention, and the results that are completely equivalent to the present invention can be obtained even with some arithmetic expressions described below.

第２図には、別の実施例を示す。 FIG. 2 shows another embodiment.

ここで、具体的な実現方法を記述する前に、演算アル
ゴリズムについて述べる。Here, before describing a concrete implementation method, an arithmetic algorithm will be described.

（但し、v_m+2−2v_m＋v_m-2≠0,V_psin（α＋θ）（cos2β
−１）≠０とする）。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, V _p sin (α + θ) (cos2β
-1) ≠ 0).

即ち、式（20）の左辺に示す電流，電圧のサンプリン
グデータの関係であっても、その３式目は式（18）の３
式目と同じ結果となっている。That is, even if there is a relationship between the current and voltage sampling data shown on the left side of Expression (20), the third expression is the same as Expression (18).
The result is the same as the ceremony.

これは式（15）は右辺（ ）内のｍをｍ−１で置換し
たものに等価である。This is equivalent to Expression (15) in which m in the right side () is replaced with m-1.

第２図は、式（20）左辺の実際回路のブロック図であ
り、図中、第１図及び第10図と同一符号は同一又は相当
部分を示す。FIG. 2 is a block diagram of an actual circuit on the left side of the equation (20), in which the same reference numerals as those in FIGS. 1 and 10 indicate the same or corresponding portions.

40は乗算回路で、データ流通路10−１経由、データの
一時的保管室３−1,8−１の出力を夫々入力として、i
_m+1v_m-1を出して出力している。Reference numeral 40 denotes a multiplication circuit, which receives the output of the data temporary storage room 3-1 and 8-1 via the data flow path 10-1 as an input.
Outputs _{m + 1} v _m-1 .

41は乗算回路で、データ流通路10−１経由、データの
一時的保管室４−1,8の出力を夫々入力としてi_mv_mを導
出して出力している。Reference numeral 41 denotes a multiplication circuit which derives and outputs i _m v _m using the outputs of the data temporary storage rooms 4-1 and 8 via the data flow path 10-1 as inputs.

42は乗算回路で、データ流通路10−１経由、データの
一時的保管室５−1,7の出力を夫々入力としてi_m-1v_m+1
を夫々導出して出力している。Reference numeral 42 denotes a multiplication circuit, which receives data from the temporary storage rooms 5-1 and 7 of the data via the data flow path 10-1 as inputs, i _m-1 v _{m + 1}
Are derived and output.

43は加算回路で、乗算回路40,42の出力を夫々入力と
して、i_m+1v_m-1＋i_m-1v_m+1を導出して出力している。An adder circuit 43 receives the outputs of the multiplying circuits 40 and 42 as inputs and derives and outputs i _{m + 1} v _m-1 + i _m-1 v _{m + 1} .

44は乗算回路で、乗算回路41の出力を入力として2i_mv
_mを導出して出力している。44 is a multiplication circuit, which receives the output of the multiplication circuit 41 as an input and outputs 2i _m v
_{Derives m} and outputs it.

45は減算回路で、加算回路43,乗算回路44の出力を夫
々入力として、 （i_m+1v_m-1＋i_m-1v_m+1）−2i_mv_m を導出して出力している。Reference numeral 45 is a subtraction circuit, which receives (i _{m + 1} v _m-1 + i _m-1 v _{m + 1} ) −2i _m v _m from the outputs of the addition circuit 43 and the multiplication circuit 44 as inputs and outputs it. There is.

46は乗算回路で、減算回路45,除算回路23の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。46 is a multiplication circuit, which receives the outputs of the subtraction circuit 45 and the division circuit 23, respectively, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

分母が零となる場合は、第１図動作原理で述べたと同
様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

判定量導出部23には、式（20）に示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result shown in Expression (20).

また、第３図には、別の実施例を示す。 Further, FIG. 3 shows another embodiment.

この演算アルゴリズムは以下の通りである。 This calculation algorithm is as follows.

（但し、v_m+2−2v_m＋v_m-2≠0,v_psin（α＋θ）（cos2β
−１）≠０とする）。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, v _p sin (α + θ) (cos2β
-1) ≠ 0).

即ち、式（21）に示す電流，電圧サンプリングデータ
の関係であっても、その３式目は式（18）の３式目と同
じ結果となっている。That is, even in the relation between the current and voltage sampling data shown in the equation (21), the third equation has the same result as the third equation of the equation (18).

第３図は、式（21）左辺の実現回路のブロック図であ
る。図中、第１図，第２図ないし第10図と同一符号は同
一又は相当部分を示す。FIG. 3 is a block diagram of a realization circuit on the left side of Expression (21). In the drawings, the same reference numerals as those in FIGS. 1 and 2 to 10 indicate the same or corresponding parts.

50は乗算回路で、データ流通路10−２経由で、データ
の一時的保管室５−1,8−１の出力を夫々入力としてi
_m-1v_m-1を導出して出力している。Reference numeral 50 designates a multiplication circuit, which receives data from the temporary storage rooms 5-1 and 8-1 as an input via the data flow path 10-2.
_m-1 v _m-1 is derived and output.

51は加算回路で、乗算回路12,50の出力を夫々入力と
してi_m+1v_m+1＋i_m-1v_m-1を導出して出力している。Reference numeral 51 denotes an adder circuit, which receives the outputs of the multiplier circuits 12 and 50 as inputs and derives and outputs i _{m + 1} v _{m + 1} + i _m-1 v _m-1 .

52は乗算回路で、データ流通路10−２経由、データの
一時的保管室４−1,加算回路15の出力を夫々入力とし
て、i_m（v_m+2＋v_m-2）を導出して出力している。Reference numeral 52 is a multiplication circuit which derives i _m (v _{m + 2} + v _m-2 ) via the data flow path 10-2 and the outputs of the temporary storage room 4-1 and the addition circuit 15 respectively as inputs. It is outputting.

53は減算回路で、加算回路51,乗算回路52の出力を夫
々入力として、 i_m（v_m+2＋v_m-2）−（i_m+1v_m+1＋i_m-1v_m-1） を導出して出力している。Reference numeral 53 denotes a subtraction circuit, which receives the outputs of the addition circuit 51 and the multiplication circuit 52 as inputs, i _m (v _{m + 2} + v _m-2 ) − (i _{m + 1} v _{m + 1} + i _m-1 v _m-1 ) Is derived and output.

54は乗算回路で、除算回路33,減算回路53の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。54 is a multiplication circuit, which receives the outputs of the division circuit 33 and the subtraction circuit 53, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

分母が零となる場合は第１図の動作原理で述べたと同
様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

判定量導出部23には、式（20）に示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result shown in Expression (20).

また、第４図には別の実施例を示す。 Further, FIG. 4 shows another embodiment.

この演算アルゴリズムを以下に示す。 This calculation algorithm is shown below.

（但し、v_m+2−2v_m＋v_m-2≠0,v_psin（α＋θ）（cos2β
−１）≠０とする）。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, v _p sin (α + θ) (cos2β
-1) ≠ 0).

分母が零となる場合は、第１図の動作原理で述べたと
同様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

即ち、式（22）に示す電流，電圧サンプリングデータ
の関係であっても、その３式目は式（18）の３式目と同
じ結果となっている。That is, even with the relation between the current and voltage sampling data shown in the equation (22), the third equation has the same result as the third equation of the equation (18).

式（22）は式（20）の変形で、下記に着目したもので
ある。Expression (22) is a modification of Expression (20) and focuses on the following.

i_m+1v_m-1＋i_m-1v_m+1 ＝（i_m+1i_m-1）−（i_m+1v_m+1＋i_m-1v_m-1） ……（22−１） 第４図は、式（22）左辺の実現回路のブロック図であ
る。図中、第１図，第２図，第３図，第10図と同一符号
は同一又は相当部分を示す。i _{m + 1} v _m-1 + i _m-1 v _{m + 1} = (i _{m + 1} i _m-1 ) − (i _{m + 1} v _{m + 1} + i _m-1 v _m-1 ) ... (22 -1) FIG. 4 is a block diagram of an implementation circuit on the left side of Expression (22). In the figure, the same reference numerals as those in FIGS. 1, 2, 3, and 10 indicate the same or corresponding portions.

55は減算回路で、データ流通路10−３経由、データの
一時的保管室３−1,5−１の出力を夫々入力として、i
_m+1−i_m-1を導出て出力している。Reference numeral 55 denotes a subtraction circuit, which outputs data from the temporary storage rooms 3-1 and 5-1 via the data flow path 10-3, respectively.
_It derives and outputs _{m + 1} −i _m-1 .

56は減算回路で、データ流通路10−３経由、データの
一時的保管室7,8−１の出力を夫々入力としてv_m+1−v
_m-1を導出して出力している。56 is a subtraction circuit, which receives the output of the data temporary storage room 7,8-1 as an input via the data flow path 10-3, v _{m + 1} −v
_It derives _m-1 and outputs it.

57は加算回路で、乗算回路40,42の出力を夫々入力と
して、i_m+1v_m+1＋i_m-1v_m-1を導出して出力している。Reference numeral 57 denotes an adder circuit, which receives the outputs of the multiplier circuits 40 and 42 as inputs and derives and outputs i _{m + 1} v _{m + 1} + i _m-1 v _m-1 .

58は乗算回路で、減算回路55,56の出力を夫々入力と
して、（i_m+1−i_m-1）（v_m+1−v_m-1）を導出している。Reference numeral 58 is a multiplication circuit which derives (i _{m + 1} −i _m−1 ) (v _{m + 1} −v _m−1 ) using the outputs of the subtraction circuits 55 and 56 as inputs.

60は乗算回路で、乗算回路41の出力を入力として2i_mv
_mを導出して出力している。60 is a multiplication circuit, which receives the output of the multiplication circuit 41 as an input and outputs 2i _m v
_{Derives m} and outputs it.

59は加算回路で、乗算回路58,60の出力を夫々入力と
して、 （i_m+1−i_m-1）（v_m+1−v_m-1）＋2i_mv_m を導出して出力している。Reference numeral 59 is an adder circuit, which inputs (i _{m + 1} −i _m-1 ) (v _{m + 1} −v _m-1 ) + 2i _m v _m using the outputs of the multiplier circuits 58 and 60 as inputs, and outputs it. ing.

61は減算回路で、加算回路57,59の出力を夫々入力と
して、 −（i_m+1−i_m-1）（v_m+1−v_m-1） ＋（i_m+1v_m+1＋i_m-1v_m-1）−2i_mv_m を導出して出力している。Reference numeral 61 denotes a subtraction circuit, which receives the outputs of the addition circuits 57 and 59 as inputs, and outputs − (i _{m + 1} −i _m-1 ) (v _{m + 1} −v _m-1 ) + (i _{m + 1} v _{m + 1} + i _m-1 v _m-1 ) −2i _m v _m is derived and output.

62は乗算回路で、除算回路33,減算回路61の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。62 is a multiplication circuit, which receives the outputs of the division circuit 33 and the subtraction circuit 61, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

判定量導出部23には、式（22）に示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result shown in Expression (22).

また、第５図には別の実施例を示す。 Further, FIG. 5 shows another embodiment.

この演算アルゴリズムを以下に示す。 This calculation algorithm is shown below.

分母が零となる場合は第１図の動作原理で述べたと同
様の処理が必要である。 When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

式（23）は式（21）の変形で、下記に着目したもので
ある。Expression (23) is a modification of Expression (21) and focuses on the following.

（但し、v_m≠０とする）。 (However, v _m ≠ 0).

第５図は、式（23）左辺の実現回路ブロック図であ
る。図中、第１図〜第４図及び第10図と同一符号は同一
又は相当部分を示す。FIG. 5 is a block diagram of an implementation circuit on the left side of Expression (23). In the drawings, the same reference numerals as those in FIGS. 1 to 4 and 10 denote the same or corresponding parts.

10−４はデータ流通路、63は乗算回路、63−１は除算
回路、64は乗算回路、65は減算回路、66は乗算回路であ
り、乗算回路63は電圧データの一時的保管室８の出力を
入力して2v_mを出力している。除算回路63−１は、乗算
回路63、加算回路15の出力を夫々入力として を導出して出力している（但し、v_m≠０とする）。乗算
回路64は、乗算回路60、除算回路63の出力を夫々入力と
して を導出して出力している（但し、v_m≠０とする）。減算
回路65は加算回路51,乗算回路60の出力を夫々入力とし
て、 を導出して出力している（但し、v_m≠０とする）。10-4 is a data flow path, 63 is a multiplication circuit, 63-1 is a division circuit, 64 is a multiplication circuit, 65 is a subtraction circuit, 66 is a multiplication circuit, and the multiplication circuit 63 is a temporary storage room 8 for voltage data. Input the output and output 2v _m . The division circuit 63-1 receives the outputs of the multiplication circuit 63 and the addition circuit 15 as inputs. Is output (however, v _m ≠ 0). The multiplication circuit 64 receives the outputs of the multiplication circuit 60 and the division circuit 63 as inputs, respectively. Is output (however, v _m ≠ 0). The subtraction circuit 65 receives the outputs of the addition circuit 51 and the multiplication circuit 60, respectively, Is output (however, v _m ≠ 0).

66は乗算回路で、除算回路33,減算回路65の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠0,v
_m≠０とする）。66 is a multiplication circuit, which receives the outputs of the division circuit 33 and the subtraction circuit 65, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0, v
_m ≠ 0).

判定量導出部23には、式（23）に示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result shown in Expression (23).

また、第６図には別の実施例を示す。 Further, FIG. 6 shows another embodiment.

この演算アルゴリズムを以下に示す。 This calculation algorithm is shown below.

（但し、v_m+2−2v_m＋v_m-2≠0,V_psin（α＋θ）（cos2β
−１）≠０とする）。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, V _p sin (α + θ) (cos2β
-1) ≠ 0).

分母が零となる場合は、第１図の動作原理で述べたと
同様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

式（24）は式（20）の変形で下記に着目したものであ
る。Expression (24) is a modification of Expression (20) and focuses on the following.

i_m+1v_m-1＋i_m-1v_m+1 ＝（i_m+1＋i_m-1）（v_m+1＋v_m-1） −（i_m+1v_m+1＋i_m-1v_m-1） ……（24−１） 第６図は式（24）の実現回路のブロック図である。図
中、第１図〜第５図及び第10図と同一符号は同一又は相
当部分を示す。i _{m + 1} v _m-1 + i _m-1 v _{m + 1} = (i _{m + 1} + i _m-1 ) (v _{m + 1} + v _m-1 ) − (i _{m + 1} v _{m + 1} + i _{m- 1} v _m-1 ) (24-1) Fig. 6 is a block diagram of a circuit for realizing the equation (24). In the drawings, the same reference numerals as those in FIGS. 1 to 5 and 10 denote the same or corresponding parts.

70は加算回路で、データ流通路10−５経由、データの
一時的保管室３−1,5−１の出力を夫々入力として、i
_m+1＋i_m-1を導出して出力している。Reference numeral 70 denotes an adder circuit, which outputs data from the temporary storage rooms 3-1 and 5-1 via the data flow path 10-5, respectively.
_It derives and outputs _{m + 1} + i _m-1 .

71は加算回路で、データ流通路10−５経由、データの
一時的保管室7,8−１の出力を夫々入力として、v_m+1＋v
_m-1を導出して出力している。Reference numeral 71 denotes an adder circuit, which inputs v _{m + 1} + v through the data flow passage 10-5 and the outputs of the temporary storage rooms 7 and 8-1 for data, respectively.
_It derives _m-1 and outputs it.

72は加算回路で、乗算回路12,50の出力を夫々入力と
して、i_m+1v_m+1＋i_m-1v_m-1を導出して出力している。Reference numeral 72 denotes an adder circuit which receives the outputs of the multiplier circuits 12 and 50 as inputs and derives and outputs i _{m + 1} v _{m + 1} + i _m-1 v _m-1 .

73は乗算回路で、加算回路70,71の出力を夫々入力と
して、（i_m+1i_m-1）（v_m+1＋v_m-1）を導出して出力して
いる。Reference numeral 73 denotes a multiplication circuit, which receives (i _{m + 1} i _m-1 ) (v _{m + 1} + v _m-1 ) as an input using the outputs of the addition circuits 70 and 71, respectively, and outputs it.

74は加算回路で、加算回路72,乗算回路60の出力を夫
々入力として、 （i_m+1v_m+1＋i_m-1v_m-1）＋2i_mv_m を導出して出力している。74 is an adder circuit, which receives (i _{m + 1} v _{m + 1} + i _m-1 v _m-1 ) + 2i _m v _m from the outputs of the adder circuit 72 and the multiplier circuit 60, respectively, and outputs it. .

75は減算回路で、乗算回路73,加算回路72の出力を夫
々入力として、 −（i_m+1v_m+1＋i_m-1v_m-1）−2i_mv_m ＋（i_m+1＋i_m-1）（v_m+1＋v_m-1） を導出して出力している。Reference numeral 75 denotes a subtraction circuit, which receives − (i _{m + 1} v _{m + 1} + i _m-1 v _m-1 ) −2i _m v _m + (i _{m + 1} as outputs of the multiplication circuit 73 and the addition circuit 72, respectively. + I _m-1 ) (v _{m + 1} + v _m-1 ) is derived and output.

76は乗算回路で、除算回路33,減算回路75の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。76 is a multiplication circuit, which receives the outputs of the division circuit 33 and the subtraction circuit 75, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

判定量導出部23には、式（24）で示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result represented by the equation (24).

第７図には別の実施例を示す。 FIG. 7 shows another embodiment.

この演算アルゴリズムは以下の通りである。 This calculation algorithm is as follows.

（但し、v_m+2−2v_m＋v_m-2≠0,V_psin（α＋θ）（cos2β
−１）≠０とする）。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, V _p sin (α + θ) (cos2β
-1) ≠ 0).

分母が零となる場合は、第１図の動作原理で述べたと
同様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

第７図は、式（25）の実現回路のブロック図である。
図中、第１図〜第６図及び第10図と同一符号は同一又は
相当部分を示す。FIG. 7 is a block diagram of a circuit realizing the equation (25).
In the drawings, the same reference numerals as those in FIGS. 1 to 6 and 10 denote the same or corresponding parts.

10−６はデータ流通路である。32−１は加算回路で、
乗算回路14,加算回路15の出力を夫々入力として、v_m+2
＋2v_m＋v_m-2を導出して出力している。10-6 is a data flow path. 32-1 is an adder circuit,
The output of the multiplier circuit 14 and the adder circuit 15 are used as inputs, and v _{m + 2}
+ 2v _m + v _m-2 is derived and output.

33−１は除算回路で、乗算回路14,加算回路32−１の
出力を夫々入力として、 を導出して出力している（但し、v_m+2＋2v_m＋v_m-2≠０
とする）。33-1 is a division circuit, and the outputs of the multiplication circuit 14 and the addition circuit 32-1 are input, Is derived and output (however, v _{m + 2} + 2v _m + v _m-2 ≠ 0
And).

80は乗算回路で、乗算回路73,除算回路33−１の出力
を夫々入力として、 を導出して出力している。80 is a multiplication circuit, which receives the outputs of the multiplication circuit 73 and the division circuit 33-1 as inputs, Is derived and output.

81は減算回路で、加算回路57,乗算回路80の出力を夫
々入力として、 を導出して出力している（但し、v_m+2＋2v_m＋v_m-2≠０
とする）。81 is a subtraction circuit, which receives the outputs of the addition circuit 57 and the multiplication circuit 80, Is derived and output (however, v _{m + 2} + 2v _m + v _m-2 ≠ 0
And).

82は乗算回路で、除算回路33,減算回路81の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。Reference numeral 82 denotes a multiplication circuit, which receives the outputs of the division circuit 33 and the subtraction circuit 81, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

判定量導出部23には、式（25）で示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result shown in Expression (25).

また、第８図には別の実施例を示す。 Further, FIG. 8 shows another embodiment.

この演算アルゴリズムは以下の通りである。 This calculation algorithm is as follows.

（但し、v_m+2−2v_m＋v_m-2≠0,v_m≠0,V_psin（α＋θ）
（cos2β−１）≠０とする）。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, v _m ≠ 0, V _p sin (α + θ)
(Cos2β-1) ≠ 0).

第８図は、式（26）の実現回路のブロック図であり、
図中、第１図〜第７図及び第10図と同一符号は同一又は
相当部分を示す。FIG. 8 is a block diagram of an implementation circuit of the equation (26),
In the drawings, the same reference numerals as those in FIGS. 1 to 7 and 10 denote the same or corresponding parts.

10−７はデータ流通路である。 10-7 is a data flow path.

加算回路85は乗算回路44,加算回路16の出力を夫々入
力として、 （i_mv_m+2＋i_m+2v_m）−2i_m+1v_m+1 を導出して出力している。The adder circuit 85 receives the outputs of the multiplier circuit 44 and the adder circuit 16, respectively, and derives and outputs (i _m v _{m + 2} + i _{m + 2} v _m ) −2i _{m + 1} v _{m + 1} .

86は乗算回路で、除算回路33,減算回路85の出力を夫
々入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。86 is a multiplication circuit, which receives the outputs of the division circuit 33 and the subtraction circuit 85, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

判定量導出部23には、式（26）で示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result represented by the equation (26).

また、第９図には別の実施例を示す。 FIG. 9 shows another embodiment.

この演算アルゴリズムは以下の通りである。 This calculation algorithm is as follows.

（但し、v_m+2−2v_m＋v_m-2≠0,V_psin（α＋θ）（cos2β
−１）≠０とする。 (However, v _{m + 2} −2v _m + v _m-2 ≠ 0, V _p sin (α + θ) (cos2β
-1) ≠ 0.

式（27）は式（26）の変形で、式（26）のｍをｍ−２
と置換したものである。Expression (27) is a modification of Expression (26), and m of Expression (26) is m-2.
It has been replaced with.

分母が零となる場合は、第１図の動作原理で述べたと
同様の処理が必要である。When the denominator becomes zero, the same processing as described in the operation principle of FIG. 1 is necessary.

第９図は、式（27）の実現回路のブロック図であり、
図中、第１図〜第８図及び第10図と同一符号は同一又は
相当部分を示す。FIG. 9 is a block diagram of an implementation circuit of the equation (27),
In the drawings, the same reference numerals as those in FIGS. 1 to 8 and 10 denote the same or corresponding parts.

３−２〜５−２はデータの一時的保管室で、順にi_m,i
_m-1,i_m-2が保管されている。3-2～5-2 is a temporary storage room of the data, in order i _m, i
_m-1 and i _m-2 are stored.

90は乗算回路で、データ流通路10−８経由、データの
一時的保管室３−2,9の出力を夫々入力としてi_mv_m-2を
導出して出力している。Reference numeral 90 denotes a multiplying circuit, which outputs and outputs i _m v _m -2 via the data flow path 10-8 and the outputs of the temporary storage rooms 3-2 and 9 for data respectively.

91は乗算回路で、データ流通路10−８経由、データの
一時的保管室52,8の出力を夫々入力として、i_m-2v_mを導
出して出力している。Reference numeral 91 denotes a multiplication circuit, which outputs i _m -2 v _m by deriving the outputs of the data temporary storage rooms 52, 8 via the data flow paths 10-8, respectively.

加算回路92は、乗算回路90,乗算回路91の出力を夫々
入力として、i_mv_m-2＋i_m-2v_mを導出して出力している。The adding circuit 92 receives the outputs of the multiplying circuit 90 and the multiplying circuit 91, respectively, and derives and outputs i _m v _m-2 + i _m-2 v _m .

乗算回路93は、乗算回路50の出力を入力として、2i
_m-1v_m-1を導出して出力している。The multiplication circuit 93 receives the output of the multiplication circuit 50 as input and outputs 2i
_m-1 v _m-1 is derived and output.

減算回路94は、加算回路92,乗算回路93の出力を夫々
入力として、 （i_mv_m-2＋i_m-2v_m）−2i_m-1v_m-1 を導出して出力している。The subtractor circuit 94 receives the outputs of the adder circuit 92 and the multiplier circuit 93, respectively, and derives and outputs (i _m v _m-2 + i _m-2 v _m ) −2i _m-1 v _m-1 . .

乗算回路95は、除算回路33,減算回路94の出力を夫々
入力として、 を導出して出力している（但し、v_m+2−2v_m＋v_m-2≠０
とする）。The multiplication circuit 95 receives the outputs of the division circuit 33 and the subtraction circuit 94, respectively, Is derived and output (however, v _{m + 2} −2v _m + v _m-2 ≠ 0
And).

判定量導出部23には、式（27）で示した結果が得られ
たことになる。The determination amount derivation unit 23 has obtained the result shown by the equation (27).

なお、上記実施例の変形は、２大別することが可能で
ある。その１は、式（26）に於いてｍを変化させても本
発明のデータの制御手順に従えば、その２式目のβをco
s2βとしたまま電力方向成分を得ることが可能である。The modifications of the above embodiment can be roughly classified into two. According to the control procedure of the data of the present invention, even if m is changed in the equation (26), β of the second equation is
It is possible to obtain the power direction component while keeping s2β.

一般化して、式（26）のｍをｍ＋ｋ（ｋは整数とす
る）で置換すると下式を得る。Generalizing and substituting m + k (k is an integer) for m in Expression (26), the following expression is obtained.

（但し、v_m+k+2-2v_m+k＋v_m+k-2≠0,V_psin（α＋ｋβ＋
θ）（cos2β−１）≠０とする）。 (However, v _{m + k + 2-} 2v _{m + k} + v _{m + k-2} ≠ 0, V _p sin (α + kβ +
θ) (cos2β-1) ≠ 0).

式（26）は、ｋ＝０の場合に相当する。 Expression (26) corresponds to the case of k = 0.

さて、その２は式（26）において、ｍを変化させても
本発明のデータの制御手順に従えば、その２本目のβを
cos2lβ（ｌは整数とする）としても、電力方向成分を
得ることが可能である。By the way, the second is that in the equation (26), if the data control procedure of the present invention is followed even if m is changed, the second β is
Even with cos2lβ (where l is an integer), the power direction component can be obtained.

一般化して、各添数字にｌを付して示すが、i_m,v_mに
ついては添字ｌとは無関係とすることが必要である。Although it is generalized and shown with l added to each subscript, it is necessary to make i _m and v _m irrelevant to the subscript l.

（但し、v_m+2l−2v_m−v_m-2l≠0,V_psin（α＋θ）（cos2
lβ−１）≠０とする）。 (However, v _{m + 2l} −2v _m −v _m-2l ≠ 0, V _p sin (α + θ) (cos2
lβ-1) ≠ 0).

式（26）はｌ＝１の場合に相当する。 Expression (26) corresponds to the case of l = 1.

これは式（26）の２式目が、 で示されていたのが、ｌとすると、 が得られることを示す。This is the second equation of equation (26) Was indicated by, and if l, Is obtained.

この２種類の変化形は特定の実施例のみについてあて
はまるものではなく、全実施例についてあてはまるこの
は言うまでもない。It goes without saying that these two types of variations are not applicable only to the specific embodiment, and are applicable to all the embodiments.

更に、ここではcos2β、或いは を導出するのに電圧データを用いているが、電流データ
を用いても何ら効果は変わらない。Furthermore, here cos2β, or Although the voltage data is used to derive, the effect does not change even if the current data is used.

具体的には、以下の通りである。 Specifically, it is as follows.

cos2βを下記のように扱うことも可能である。 It is also possible to handle cos2β as follows.

例として式（29），（30）の場合で示す。As an example, the case of equations (29) and (30) is shown.

これは下記により明らかである。 This will be clear from the following.

第１図で述べた通り、この発明では、従来リレーのよ
うに不変周波数の正弦波であれば、サンプリング時間巾
βを電気角30゜にとり、３サンプル前（又は、後）のデ
ータを使えば、そのデータは、現在のデータよりも90゜
前（又は、後）のデータであり、前者をsin成分とすれ
ば、後者はcos成分となるの前提によらない演算原理と
するため、入力データの取り込み順序をどのように行う
べきかを規定する手段について示した。 As described with reference to FIG. 1, according to the present invention, if a sine wave having a constant frequency like a conventional relay is used, the sampling time width β is set to an electrical angle of 30 °, and data of three samples before (or after) is used. , That data is 90 ° before (or after) the current data, and if the former is a sin component, the latter will be a cos component. We have shown the means to define how the uptake order of

従って、この発明によれば、サンプリング時間巾β
を、系統周波数に無関係に設定することが可能となるた
め、周波数50Hz,60Hzで、サンプリング時間巾βを共用
化することが可能となる他、処理装置の能力が向上すれ
ばする程、サンプリング時間巾βを短く設定し得ること
になる。Therefore, according to the present invention, the sampling time width β
Can be set independently of the system frequency, so that the sampling time width β can be shared at frequencies of 50 Hz and 60 Hz, and the more the processing device capacity improves, the more the sampling time The width β can be set short.

具体的には、この発明で電力方向リレーとして解を得
るためには、ｍ−２〜ｍ＋２までの５サンプルデータ
（従来リレーはｍ〜ｍ＋３までの３サンプルデータ）で
あり、サンプリング時間巾βを縮めてゆけば従来リレー
よりも高速度動作が可能となる。Specifically, in order to obtain a solution as a power direction relay in the present invention, 5 sample data from m−2 to m + 2 (3 sample data from m to m + 3 in the conventional relay) is used, and the sampling time width β is If shortened, it will be possible to operate at higher speed than conventional relays.

更には、この５サンプルデータの間、系統の周波数を
ほぼ一定とみなし得る程度の周波数変動であれば、即
ち、水力発電機が起動して、定格周波数になるまでの間
の保護にも適用可能となる。Furthermore, during this 5 sample data, if the frequency fluctuation is such that the frequency of the system can be regarded as almost constant, that is, it can be applied to protection until the hydropower generator starts up to the rated frequency. Becomes

また、この発明の付随した効果としては、時限協調が
従来リレーに比べて容易になることである。Further, as an additional effect of the present invention, timed cooperation becomes easier as compared with the conventional relay.

即ち、従来リレーはタップ値、抑制スプリング、接点
間隔等で電源端から負荷端迄の時限協調をとっている
が、この発明では負荷側程サンプリング時間巾βを短
く、電源端側程サンプリング時間巾βを長く設定すれ
ば、事故時には各区間をほぼ同一の電流が貫通して事故
点に向かって流れるため、同一原理のリレーで確実に時
限協調がはかれることになる。That is, in the conventional relay, the tap value, the restraining spring, the contact interval, etc. are used for timed cooperation from the power source end to the load end. If β is set to be long, almost the same current will flow through each section toward the accident point in the event of an accident, and thus relays of the same principle can reliably perform timed cooperation.

この時、あわせて演算結果の照合回数を電流端側程多
くする等配慮すれば信頼度の向上にも資する。At this time, if consideration is also given to increase the number of collations of the calculation results toward the current end side, the reliability can be improved.

更に、この発明の考え方は、インピーダンスリレーへ
応用してもよく、上記実施例と同様の効果を奏する。Furthermore, the idea of the present invention may be applied to an impedance relay, and has the same effect as the above embodiment.

〔発明の効果〕〔The invention's effect〕

以上のようにこの発明によれば、電流，電圧のサンプ
リング値を用いて所要関係式を満たす四則演算回路によ
り第１の電気量と第２の電気量を求め、前記第１の電気
量を第２の電気量で除算して得た電力方向成分が零より
大か否かを判定するように回路構成したので、周波数変
動にも無関係な特性が得られ、50Hz,60Hzサンプリング
時間巾を共用化した継電器となし得る。また、時限協調
に優れ、高速動作可能なリレーが得られる効果がある。As described above, according to the present invention, the first electric quantity and the second electric quantity are obtained by the four arithmetic circuits that satisfy the required relational expressions using the sampling values of the current and the voltage, and the first electric quantity is calculated as the first electric quantity. Since the circuit is configured to judge whether the power direction component obtained by dividing by the electric quantity of 2 is greater than zero, characteristics that are unrelated to frequency fluctuations can be obtained, and 50 Hz and 60 Hz sampling time widths are shared. It can be used as a relay. Moreover, there is an effect that a relay capable of operating at high speed is obtained with excellent time coordination.

【図面の簡単な説明】 第１図はこの発明の原理を説明するための回路構成ブロ
ック図、第２図はこの発明の一実施例を示す回路ブロッ
ク図、第３図ないし第10図はこの発明の他の実施例を示
す回路ブロック図、第11図は従来の電力方向継電器のア
ルゴリズムを説明する波形図である。 図において、３〜５は電流データの一時的保管室、６〜
９は電圧データの一時的保管室、例えば16〜21は四則演
算回路、23は判定量導出部である。 なお、図中、同一符号は同一、又は相当部分を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit block diagram for explaining the principle of the present invention, FIG. 2 is a circuit block diagram showing an embodiment of the present invention, and FIGS. FIG. 11 is a circuit block diagram showing another embodiment of the invention, and FIG. 11 is a waveform diagram illustrating an algorithm of a conventional power direction relay. In the figure, 3 to 5 are temporary storage rooms for current data, and 6 to
Reference numeral 9 is a temporary storage room for voltage data, for example, 16 to 21 are four arithmetic circuits, and 23 is a determination amount deriving unit. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】電力系統の電圧、電流を検出した電圧デー
タ及び電流データを所定のサンプリング時間巾でサンプ
リングし量子化して、一時保管する電流データの一時保
管室及び電圧データの一時的保管室と、前記一時的保管
室に格納された電流、電圧のサンプリング値を用いて下
記第１の電気量及び第２の電気量を出力する演算手段
と、下記第１の電気量を第２の電気量で除して得た下記
電力方向成分が零より大か否かを判定し結果を出力する
判定量導出部とを備えた保護継電器。 記 第１の電気量 I_PV_P ²・sin（α＋θ）cosθ（cos2β−１） 第２の電気量 V_P・sin（α＋θ）（cos2β−１） 電力方向成分 I_PV_Pcosθ ここで、 I_P:電流の振幅値 V_P:電圧の振幅値 α：サンプリングｍ時点におけるω₀t β：サンプリング時間（間隔）巾 θ：電圧、電流の位相差1. A temporary storage room for current data and a temporary storage room for voltage data, which is obtained by sampling and quantizing voltage data and current data obtained by detecting voltage and current of a power system in a predetermined sampling time width. Calculating means for outputting a first electric quantity and a second electric quantity described below by using sampling values of current and voltage stored in the temporary storage chamber, and a first electric quantity described below as a second electric quantity. A protective relay having a determination amount derivation unit that determines whether the following power direction component obtained by dividing by is greater than zero and outputs the result. Note First electric quantity I _P V _P ² · sin (α + θ) cos θ (cos 2 β −1) Second electric quantity V _P · sin (α + θ) (cos 2 β −1) Power direction component I _P V _P cos θ Where: I _P : Amplitude value of current V _P : Amplitude value of voltage α: ω ₀ t β at sampling point m: Sampling time (interval) width θ: Phase difference between voltage and current