JP2677703B2 - Ｍｓｓｒ通話路のスイッチ段番号設定方式 - Google Patents
Ｍｓｓｒ通話路のスイッチ段番号設定方式Info
- Publication number
- JP2677703B2 JP2677703B2 JP21710190A JP21710190A JP2677703B2 JP 2677703 B2 JP2677703 B2 JP 2677703B2 JP 21710190 A JP21710190 A JP 21710190A JP 21710190 A JP21710190 A JP 21710190A JP 2677703 B2 JP2677703 B2 JP 2677703B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- self
- number setting
- stage number
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 ディジタル交換方式に係り、さらに詳しくは、広帯域
ISDNの如き非同期転送モード（ATM）伝送方式を用い
て、音声・データおよび動画像などのようにトラヒック
特性の異なる情報を結合して交換するためのATM通話路
であって、マルチステージ自己ルーティング方式のATM
通話路の段番号の設定方式に関し、 任意の自己ルーティングモジュールを任意の段番号に
適用することを可能とし、かつ、各段の自己ルーティン
グモジュールにおいて段番号を確実に設定可能にするこ
とを目的とし、 各自己ルーティングモジュール内に設けられ、前段の
自己ルーティングモジュールから入力する段番号設定信
号を認識して自モジュール内の各スイッチ手段に段番号
を設定する認識手段と、各自己ルーティングモジュール
内に設けられ、前段の自己ルーティングモジュールから
入力する段番号設定信号を更新して次段の自己ルーティ
ングモジュールへ出力する更新手段と、マルチステージ
自己ルーティング通話路内の最前段の自己ルーティング
モジュールに、所定の段番号設定信号を出力する段番号
設定手段と、を有するように構成する。
ISDNの如き非同期転送モード（ATM）伝送方式を用い
て、音声・データおよび動画像などのようにトラヒック
特性の異なる情報を結合して交換するためのATM通話路
であって、マルチステージ自己ルーティング方式のATM
通話路の段番号の設定方式に関し、 任意の自己ルーティングモジュールを任意の段番号に
適用することを可能とし、かつ、各段の自己ルーティン
グモジュールにおいて段番号を確実に設定可能にするこ
とを目的とし、 各自己ルーティングモジュール内に設けられ、前段の
自己ルーティングモジュールから入力する段番号設定信
号を認識して自モジュール内の各スイッチ手段に段番号
を設定する認識手段と、各自己ルーティングモジュール
内に設けられ、前段の自己ルーティングモジュールから
入力する段番号設定信号を更新して次段の自己ルーティ
ングモジュールへ出力する更新手段と、マルチステージ
自己ルーティング通話路内の最前段の自己ルーティング
モジュールに、所定の段番号設定信号を出力する段番号
設定手段と、を有するように構成する。
または、各自己ルーティングモジュール内に設けら
れ、前段の自己ルーティングモジュールから入力する段
番号設定情報が付加されたセルを受信しスイッチングす
ると共に、該セル内の段番号設定情報を認識して自モジ
ュール内の各スイッチ手段に段番号を設定する受信手段
と、各自己ルーティングモジュール内に設けられ、受信
手段で受信されたセルの段番号設定情報を更新し、それ
を該セルに付加し直して次段の自己ルーティングモジュ
ールへ出力する更新手段と、マルチステージ自己ルーテ
ィング通話路内の最前段の自己ルーティングモジュール
に、所定の段番号設定情報が付加されたセルを出力する
セル出力手段と、を有するように構成する。
れ、前段の自己ルーティングモジュールから入力する段
番号設定情報が付加されたセルを受信しスイッチングす
ると共に、該セル内の段番号設定情報を認識して自モジ
ュール内の各スイッチ手段に段番号を設定する受信手段
と、各自己ルーティングモジュール内に設けられ、受信
手段で受信されたセルの段番号設定情報を更新し、それ
を該セルに付加し直して次段の自己ルーティングモジュ
ールへ出力する更新手段と、マルチステージ自己ルーテ
ィング通話路内の最前段の自己ルーティングモジュール
に、所定の段番号設定情報が付加されたセルを出力する
セル出力手段と、を有するように構成する。
本発明は、ディジタル交換方式に係り、さらに詳しく
は、広帯域ISDNの如き非同期転送モード（ATM）伝送方
式を用いて、音声・データおよび動画像などのようにト
ラヒック特性の異なる情報を結合して交換するためのAT
M通話路であって、マルチステージ自己ルーティング方
式のATM通話路の段番号の設定方式に関する。
は、広帯域ISDNの如き非同期転送モード（ATM）伝送方
式を用いて、音声・データおよび動画像などのようにト
ラヒック特性の異なる情報を結合して交換するためのAT
M通話路であって、マルチステージ自己ルーティング方
式のATM通話路の段番号の設定方式に関する。
近年のデータ通信の普及に伴い、従来の音声ばかりで
なく重要なデータも公衆回線を使用して通信されるよう
になってきたため、将来の通信網では高品質の転送、交
換が要求される。このような要求に対し、音声や低速デ
ータばかりでなく動画像等に関する150Mbps〜600Mbpsの
高速度データを提供できる通信サービス用のネットワー
クとして、広帯域ISDN（Ｂ−ISDN）が実用段階を迎え、
各種インタフェースにおける標準化が進められている。
CCITTにおいては、Ｂ−ISDNの実現技術として、非同期
転送モード（ATM:Asynchronous Transfer Mode）伝送方
式が、1992年の勧告に向けて検討が進められている。
なく重要なデータも公衆回線を使用して通信されるよう
になってきたため、将来の通信網では高品質の転送、交
換が要求される。このような要求に対し、音声や低速デ
ータばかりでなく動画像等に関する150Mbps〜600Mbpsの
高速度データを提供できる通信サービス用のネットワー
クとして、広帯域ISDN（Ｂ−ISDN）が実用段階を迎え、
各種インタフェースにおける標準化が進められている。
CCITTにおいては、Ｂ−ISDNの実現技術として、非同期
転送モード（ATM:Asynchronous Transfer Mode）伝送方
式が、1992年の勧告に向けて検討が進められている。
ATM伝送方式では、帯域の異なった通信情報が、例え
ば数十バイトのセルと呼ばれる固定長の情報単位に分割
されて転送・交換とされる。このセルには、受信側加入
者に関する情報であるチャネル識別子（VCL:Virtual Ch
annel Identifier）等を格納したヘッダが付加されてお
り、ATM交換機は、このヘッダを用いてハードウエアに
より高速に受信側加入者までのセルの転送・交換を行
う。これにより、異なる転送速度を要求するサービスに
柔軟に対処でき、転送路を効率的に利用できる。
ば数十バイトのセルと呼ばれる固定長の情報単位に分割
されて転送・交換とされる。このセルには、受信側加入
者に関する情報であるチャネル識別子（VCL:Virtual Ch
annel Identifier）等を格納したヘッダが付加されてお
り、ATM交換機は、このヘッダを用いてハードウエアに
より高速に受信側加入者までのセルの転送・交換を行
う。これにより、異なる転送速度を要求するサービスに
柔軟に対処でき、転送路を効率的に利用できる。
上述の交換動作においては、ATM交換機のスイッチ内
でどのバッファに各セルがライトされるべきかがVCIに
対応して交換機のプロセッサから指定され、セルは自律
的にネットワーク内を流れていくため自己ルーティング
（SR）と呼ばれる。受信加入者側では、ATMハイウェイ
からVCIを基にして必要なセルを抽出し、ヘッダを取り
除いてユーザ情報を再生する。
でどのバッファに各セルがライトされるべきかがVCIに
対応して交換機のプロセッサから指定され、セルは自律
的にネットワーク内を流れていくため自己ルーティング
（SR）と呼ばれる。受信加入者側では、ATMハイウェイ
からVCIを基にして必要なセルを抽出し、ヘッダを取り
除いてユーザ情報を再生する。
第６図は、ATM交換機の通話路の一般的な構成図であ
る。同図において、入力側の加入者線１は各トランク部
２によって収容され、各トランク部２の出力は、複数の
マルチプレクサ（MUX）３によって部分的に多重され
る。各MUX3の出力はそれぞれに対応した＃１〜＃４の入
力ハイウエイ４に接続される。各入力ハイウエイ４は、
チャネル制御部（VCC:Virtual Channel Controller）５
に入力する。VCC5は、交換機の中央制御装置（CC、以下
同じ）13から制御装置インタフェース（CPIF、以下同
じ）12を介して入力する呼制御情報に基づいて、各入力
ハイウエイ４別に、そのハイウエイから入力したセルの
ヘッダに付加されている行き先情報の示すVCIを、次の
出力ノード（ATM交換機）へのVCIに付け替えるととも
に、次に説明するMSSR6内において、セルがどのような
経路でスイッチされて目的の出力ハイウエイ８に出力さ
れるかを示す情報を、タグという形でセルの先頭に付加
する。これについては後述する。
る。同図において、入力側の加入者線１は各トランク部
２によって収容され、各トランク部２の出力は、複数の
マルチプレクサ（MUX）３によって部分的に多重され
る。各MUX3の出力はそれぞれに対応した＃１〜＃４の入
力ハイウエイ４に接続される。各入力ハイウエイ４は、
チャネル制御部（VCC:Virtual Channel Controller）５
に入力する。VCC5は、交換機の中央制御装置（CC、以下
同じ）13から制御装置インタフェース（CPIF、以下同
じ）12を介して入力する呼制御情報に基づいて、各入力
ハイウエイ４別に、そのハイウエイから入力したセルの
ヘッダに付加されている行き先情報の示すVCIを、次の
出力ノード（ATM交換機）へのVCIに付け替えるととも
に、次に説明するMSSR6内において、セルがどのような
経路でスイッチされて目的の出力ハイウエイ８に出力さ
れるかを示す情報を、タグという形でセルの先頭に付加
する。これについては後述する。
VCC5の各出力は、実質的な通話路部分であるマルチス
テージ自己ルーティング部（MSSR）６に入力する。MSSR
6は、自己ルーティングモジュール（SRM）７を複数備え
た構成を有する。同図の例では、第１段目がSRM7（＃
11）と７（＃12）第２段目がSRM7（＃21）と７（＃
22）、第３段目がSRM7（＃31）と７（＃32）の２×３段
の多段構成となっている。SRM7の構成については後述す
る。
テージ自己ルーティング部（MSSR）６に入力する。MSSR
6は、自己ルーティングモジュール（SRM）７を複数備え
た構成を有する。同図の例では、第１段目がSRM7（＃
11）と７（＃12）第２段目がSRM7（＃21）と７（＃
22）、第３段目がSRM7（＃31）と７（＃32）の２×３段
の多段構成となっている。SRM7の構成については後述す
る。
MSSR6から出力されたセルは、＃１〜＃４の出力ハイ
ウエイ８に出力され、それぞれ対応するデマルチプレク
サ（DMUX）９でデマルチプレクサされ、対応する出力用
のトランク部10を介して出力側の加入者線11に出力され
る。
ウエイ８に出力され、それぞれ対応するデマルチプレク
サ（DMUX）９でデマルチプレクサされ、対応する出力用
のトランク部10を介して出力側の加入者線11に出力され
る。
第６図の構成においては、一方向のセルの通話路部分
のみが示されているが、逆方向のセルに対する通話路部
分も同様に構成されることは勿論である。
のみが示されているが、逆方向のセルに対する通話路部
分も同様に構成されることは勿論である。
第７図は、第６図のSRM7の構成例を簡単に示した図で
ある。同図において、各SRM7は、複数の入力および出力
を、ここではそれぞれ２本づつを持ち、それぞれの入力
線と出力線の４つのクロスポイントには、それぞれスイ
ッチ部SW11、SW12、SW21およびSW22が設けられる。この
場合には、１つのSRM7あたりのスイッチ部の数は、２入
力、２出力に対応して４個となる。なお、実際の通話路
においては、上記入出力数はもっと多く構成されるが、
基本的な接続関係は上述の場合と全く同様であるため、
以下の２×２の場合で説明する。
ある。同図において、各SRM7は、複数の入力および出力
を、ここではそれぞれ２本づつを持ち、それぞれの入力
線と出力線の４つのクロスポイントには、それぞれスイ
ッチ部SW11、SW12、SW21およびSW22が設けられる。この
場合には、１つのSRM7あたりのスイッチ部の数は、２入
力、２出力に対応して４個となる。なお、実際の通話路
においては、上記入出力数はもっと多く構成されるが、
基本的な接続関係は上述の場合と全く同様であるため、
以下の２×２の場合で説明する。
次に、上記各スイッチ部SWの構成を第８図に示す。同
図におて、まず、ヘッダチェック部14は、入力したATM
セルのタグ（後述する）を識別し、自スイッチ部で入力
すべきセルと判断した場合には、そのATMセルをセルバ
ッファ15に保持する。このように保持されたATMセル
は、出力すべきセルタイミングでMUX16によって出力側
に多重され、交換動作が完了する。ヘッダチェック部14
において、自スイッチ部で入力すべきセルと判断されな
かった場合には、そのATMセルはヘッダチェック部14の
手前から分岐するラインから次のスイッチ部へ送られ
る。
図におて、まず、ヘッダチェック部14は、入力したATM
セルのタグ（後述する）を識別し、自スイッチ部で入力
すべきセルと判断した場合には、そのATMセルをセルバ
ッファ15に保持する。このように保持されたATMセル
は、出力すべきセルタイミングでMUX16によって出力側
に多重され、交換動作が完了する。ヘッダチェック部14
において、自スイッチ部で入力すべきセルと判断されな
かった場合には、そのATMセルはヘッダチェック部14の
手前から分岐するラインから次のスイッチ部へ送られ
る。
続いて、第６図のATM交換機で扱われるATMセルのデー
タ構成を第９図に示す。
タ構成を第９図に示す。
ATMセルは、通常、以下のようなデータ構成を有す
る。すなわち、まず、第９図（ａ）のように、通信情報
を格納する例えば48オクテットの情報部18を有する。ま
た、受信側加入者に関する宛先情報VCI又はVPI、誤り訂
正用のCRC符号、セルのペイロードタイプを示す情報、
輻輳時に優先的に廃棄すべきか否かを示す情報等を格納
する例えば５オクテットのヘッダ部17を有する。さら
に、セルがMSSR6内のどの経路でスイッチされて目的の
出力ハイウエイ８に出力されるかを示す情報を格納する
例えば１オクテットのタグ部19を有する。このタグ部19
は、第２図のVCC5によって、受信されたATMセルに付加
される。
る。すなわち、まず、第９図（ａ）のように、通信情報
を格納する例えば48オクテットの情報部18を有する。ま
た、受信側加入者に関する宛先情報VCI又はVPI、誤り訂
正用のCRC符号、セルのペイロードタイプを示す情報、
輻輳時に優先的に廃棄すべきか否かを示す情報等を格納
する例えば５オクテットのヘッダ部17を有する。さら
に、セルがMSSR6内のどの経路でスイッチされて目的の
出力ハイウエイ８に出力されるかを示す情報を格納する
例えば１オクテットのタグ部19を有する。このタグ部19
は、第２図のVCC5によって、受信されたATMセルに付加
される。
第９図（ｂ）に、上記タグ部19の構成を示す。同図の
如く、タグ部19は、第２図のMSSR6内の３段のSRM7内の
各スイッチ部SW（第７図参照）で選択を行わせるため
の、それぞれが例えば２ビットずつの１段目〜３段目の
タグ情報20を有する。
如く、タグ部19は、第２図のMSSR6内の３段のSRM7内の
各スイッチ部SW（第７図参照）で選択を行わせるため
の、それぞれが例えば２ビットずつの１段目〜３段目の
タグ情報20を有する。
次に、上述のタグ情報20によって、MSSR6において、
どのように経路が選択されるかを、第10図及び第11図の
例に基づいて説明する。
どのように経路が選択されるかを、第10図及び第11図の
例に基づいて説明する。
第６図の例では、MSSR6におけるSRM7は、前述した如
く、第１段目がSRM7（＃11）と７（＃12）、第２段目が
SRM7（＃21）と７（＃22）、第３段目がSRM7（＃31）と
７（＃32）の３段構成となっている。そして、各SRM7内
には、第７図で説明したように、それぞれ４つのスイッ
チ部SW11、SW12、SW21およびSW22が設けられている。６
つのSRM7全体の接続関係の例を第10図に示す。
く、第１段目がSRM7（＃11）と７（＃12）、第２段目が
SRM7（＃21）と７（＃22）、第３段目がSRM7（＃31）と
７（＃32）の３段構成となっている。そして、各SRM7内
には、第７図で説明したように、それぞれ４つのスイッ
チ部SW11、SW12、SW21およびSW22が設けられている。６
つのSRM7全体の接続関係の例を第10図に示す。
ここで、第１段目のSRM7（＃11）と７（＃12）の各ス
イッチ部SWは、内部のヘッタチェック部14（第８図参
照）が、ATMセルに付加されているタグ部19の１段目の
２ビットのタグ情報20（第９図参照）を参照する。そし
て、例えばこのタグ情報20の値が１（２進数で“01"）
ならば、第１段目のSRM7（＃11）と７（＃12）内のスイ
ッチ部SW11とSW12が各セルバッファ15（第８図参照）に
ATMセルを取り込み、タグ情報20の値が２（２進数で“1
0"）ならば、第１段目のSRM7（＃11）と７（＃12）内の
スイッチ部SW21とSW22が各セルバッファ15（第８図参
照）にATMセルを取り込む。また、第２段目のSRM7（＃2
1）と７（＃22）の各スイッチ部SWは、内部のヘッダチ
ェック部14が、ATMセルに付加されているタグ部19の２
段目の２ビットのタグ情報20（第９図参照）を参照す
る。そして、第１段目の場合と同様に、このタグ情報20
の値により、第２段目のSRM7（＃21）と７（＃22）内の
スイッチ部SW11とSW12またはスイッチ部SW21とSW22のい
ずれかの組がバッファリングを行う。さらに、第３段目
のSRM7（＃31）と７（＃32）の各スイッチ部SWは、内部
のヘッダチェック部14が、ATMセルに付加されているタ
グ部19の３段目の２ビットのタグ情報20（第９図参照）
を参照して、第１段目、第２段目の場合と同様に動作す
る。以上は、各SRM7が４つのスイッチ部SWから構成され
ている場合の例であり、例えば１つの入力ハイウエイ４
（＃１）に対して、SRM7（＃11）では２個のスイッチ部
SW11とSW21が選択され得るが、実際には、SRM7は、例え
ば４入力・４出力に対応して16個のスイッチ部から構成
され、１入力ハイウエイにあたり４個のスイッチ部SWが
選択され得る。これらを、第９図（ｂ）のような、各段
毎２ビットのタグ情報によって選択することが可能であ
る。
イッチ部SWは、内部のヘッタチェック部14（第８図参
照）が、ATMセルに付加されているタグ部19の１段目の
２ビットのタグ情報20（第９図参照）を参照する。そし
て、例えばこのタグ情報20の値が１（２進数で“01"）
ならば、第１段目のSRM7（＃11）と７（＃12）内のスイ
ッチ部SW11とSW12が各セルバッファ15（第８図参照）に
ATMセルを取り込み、タグ情報20の値が２（２進数で“1
0"）ならば、第１段目のSRM7（＃11）と７（＃12）内の
スイッチ部SW21とSW22が各セルバッファ15（第８図参
照）にATMセルを取り込む。また、第２段目のSRM7（＃2
1）と７（＃22）の各スイッチ部SWは、内部のヘッダチ
ェック部14が、ATMセルに付加されているタグ部19の２
段目の２ビットのタグ情報20（第９図参照）を参照す
る。そして、第１段目の場合と同様に、このタグ情報20
の値により、第２段目のSRM7（＃21）と７（＃22）内の
スイッチ部SW11とSW12またはスイッチ部SW21とSW22のい
ずれかの組がバッファリングを行う。さらに、第３段目
のSRM7（＃31）と７（＃32）の各スイッチ部SWは、内部
のヘッダチェック部14が、ATMセルに付加されているタ
グ部19の３段目の２ビットのタグ情報20（第９図参照）
を参照して、第１段目、第２段目の場合と同様に動作す
る。以上は、各SRM7が４つのスイッチ部SWから構成され
ている場合の例であり、例えば１つの入力ハイウエイ４
（＃１）に対して、SRM7（＃11）では２個のスイッチ部
SW11とSW21が選択され得るが、実際には、SRM7は、例え
ば４入力・４出力に対応して16個のスイッチ部から構成
され、１入力ハイウエイにあたり４個のスイッチ部SWが
選択され得る。これらを、第９図（ｂ）のような、各段
毎２ビットのタグ情報によって選択することが可能であ
る。
今、第10図の＃１の入力ハイウエイ４から入力するAT
Mセルのタグ部19に付加されているタグ情報20（第９図
参照）が、第11図に示される如くであるとする。この場
合にATMセルは、以下に示されるように、第10図の太線
の経路で示されるように伝送される。
Mセルのタグ部19に付加されているタグ情報20（第９図
参照）が、第11図に示される如くであるとする。この場
合にATMセルは、以下に示されるように、第10図の太線
の経路で示されるように伝送される。
すなわち、＃１の入力ハイウエイ４から入力したATM
セルは、第10図の如く、SRM7（＃11）内のスイッチ部SW
11およびSW21に入力する。今、各スイッチ部内のヘッダ
チェック部14内の特には図示しないレジスタ等には、予
め自スイッチ部が１段目のSRM（＃11）内に設けられて
いる旨の情報が設定されているとする。従って、SRM7
（＃11）内のスイッチ部SW11およびSW21の各ヘッダチェ
ック部14は、前述したように、受信したATMセルのタグ
部19の第１段目の２ビットのタグ情報20である値“01"
（第11図参照）を認識する。これにより、前述したよう
に、スイッチ部SW11においてのみ、ATMセルが当該スイ
ッチ部内のセルバッファ15に取り込まれる。そして、セ
ルバッファ15に保持されたATMセルは、MUX16（第８図参
照）において、所定のセルタイミングで、スイッチ部SW
12に向かう出力ハイウエイに多重される。
セルは、第10図の如く、SRM7（＃11）内のスイッチ部SW
11およびSW21に入力する。今、各スイッチ部内のヘッダ
チェック部14内の特には図示しないレジスタ等には、予
め自スイッチ部が１段目のSRM（＃11）内に設けられて
いる旨の情報が設定されているとする。従って、SRM7
（＃11）内のスイッチ部SW11およびSW21の各ヘッダチェ
ック部14は、前述したように、受信したATMセルのタグ
部19の第１段目の２ビットのタグ情報20である値“01"
（第11図参照）を認識する。これにより、前述したよう
に、スイッチ部SW11においてのみ、ATMセルが当該スイ
ッチ部内のセルバッファ15に取り込まれる。そして、セ
ルバッファ15に保持されたATMセルは、MUX16（第８図参
照）において、所定のセルタイミングで、スイッチ部SW
12に向かう出力ハイウエイに多重される。
このように多重されたATMセルは、SRM7（＃11）内の
スイッチ部SW12のMUX16（第８図参照）を通過した後、
第２段目のSRM7（＃21）内のスイッチ部SW11およびSW21
に入力する。今、各スイッチ部内のヘダチェック部14内
の特には図示しないレジスタ等には、予め自スイッチ部
が２段目のSRM7（＃21）内に設けられている旨の情報が
設定されているとする。従って、SRM7（＃21）内のスイ
ッチ部SW11およびSW21の各ヘッダチェック部14は、前述
したように、受信したATMセルのタグ部19の第２段目の
２ビットのタグ情報20である値“10"（第11図参照）を
認識する。これにより、前述してように、スイッチ部SW
21においてのみ、ATMセルが当該スイッチ部内のセルバ
ッファ15に取り込まれる。そして、セルバッファ15に保
持されたATMセルは、MUX16（第８図参照）において、所
定のセルタイミングで、スイッチ部SW22に向かう出力ハ
イウエイに多重される。
スイッチ部SW12のMUX16（第８図参照）を通過した後、
第２段目のSRM7（＃21）内のスイッチ部SW11およびSW21
に入力する。今、各スイッチ部内のヘダチェック部14内
の特には図示しないレジスタ等には、予め自スイッチ部
が２段目のSRM7（＃21）内に設けられている旨の情報が
設定されているとする。従って、SRM7（＃21）内のスイ
ッチ部SW11およびSW21の各ヘッダチェック部14は、前述
したように、受信したATMセルのタグ部19の第２段目の
２ビットのタグ情報20である値“10"（第11図参照）を
認識する。これにより、前述してように、スイッチ部SW
21においてのみ、ATMセルが当該スイッチ部内のセルバ
ッファ15に取り込まれる。そして、セルバッファ15に保
持されたATMセルは、MUX16（第８図参照）において、所
定のセルタイミングで、スイッチ部SW22に向かう出力ハ
イウエイに多重される。
このATMセルは、さらにSRM7（＃21）内のスイッチ部S
W22のMUX16（第８図参照）を通過した後、第３段目のSR
M7（＃32）内のスイッチ部SW12およびSW22に入力する。
今、各スイッチ部内のヘッダチェック部14内の特には図
示しないレジスタ等には、予め自スイッチ部が３段目の
SRM7（＃32）内に設けられている旨の情報が設定されて
いるとする。これにより、SRM7（＃32）内のスイッチ部
SW12およびSW22の各ヘッダチェック部14は、前述したよ
うに、受信したATMセルのタグ部19の第３段目の２ビッ
トのタグ情報20である値“10"（第11図参照）を認識す
る。これにより、前述したように、スイッチ部SW22にお
いてのみ、ATMセルが当該スイッチ部内のセルバッファ1
5に取り込まれる。そして、セルバッファ15に保持され
たATMセルは、MUX16（第８図参照）において、所定のセ
ルタイミングで、＃４の出力ハイウエイ８に多重され、
交換機から出力される。
W22のMUX16（第８図参照）を通過した後、第３段目のSR
M7（＃32）内のスイッチ部SW12およびSW22に入力する。
今、各スイッチ部内のヘッダチェック部14内の特には図
示しないレジスタ等には、予め自スイッチ部が３段目の
SRM7（＃32）内に設けられている旨の情報が設定されて
いるとする。これにより、SRM7（＃32）内のスイッチ部
SW12およびSW22の各ヘッダチェック部14は、前述したよ
うに、受信したATMセルのタグ部19の第３段目の２ビッ
トのタグ情報20である値“10"（第11図参照）を認識す
る。これにより、前述したように、スイッチ部SW22にお
いてのみ、ATMセルが当該スイッチ部内のセルバッファ1
5に取り込まれる。そして、セルバッファ15に保持され
たATMセルは、MUX16（第８図参照）において、所定のセ
ルタイミングで、＃４の出力ハイウエイ８に多重され、
交換機から出力される。
以上説明したように、MSSR6内の各段のSRM7のスイッ
チ部SWにおいては、各SWが含まれるSRM7が何段目である
かによって、受信されるATMセルのタグ部19において識
別されるタグ情報20のビット位置（第９図（ｂ）参照）
が異なる。従って、各SRM7には、それぞれ何段目のモジ
ュールであるかという段番号が設定される必要がある。
チ部SWにおいては、各SWが含まれるSRM7が何段目である
かによって、受信されるATMセルのタグ部19において識
別されるタグ情報20のビット位置（第９図（ｂ）参照）
が異なる。従って、各SRM7には、それぞれ何段目のモジ
ュールであるかという段番号が設定される必要がある。
第12図に、第６図の各SRM7に段番号を設定するための
第１の従来例の構成を示す。第１の従来例では、各SRM7
内に設けられる段番号設定部21から固定的な電位として
得られる、例えば２種類の段番号設定信号ST0及びST1に
よって、自モジュールの段番号がハードウエア的に固定
される。すなわち、例えば段番号１が設定される場合に
は、段番号設定信号ST0及びST1としてそれぞれハイレベ
ル電位およびローレベル電位が、段番号設定部21から出
力される。同設定部は、例えば電源VCCから抵抗Ｒを介
して正電位を有する段番号設定信号ST0を生成し、一
方、接地電位として段番号設定信号ST1を生成する。こ
のようにして得られる段番号設定信号ST0およびST1に基
づき、自SRM7内の４つのスイッチ部SW11、SW12、SW21お
よびSW22（第７図参照）における各ヘッダチェック部14
（第８図参照）内の特には図示しないレジスタ等に、段
番号が設定され、以後、前述した交換動作が実現され
る。
第１の従来例の構成を示す。第１の従来例では、各SRM7
内に設けられる段番号設定部21から固定的な電位として
得られる、例えば２種類の段番号設定信号ST0及びST1に
よって、自モジュールの段番号がハードウエア的に固定
される。すなわち、例えば段番号１が設定される場合に
は、段番号設定信号ST0及びST1としてそれぞれハイレベ
ル電位およびローレベル電位が、段番号設定部21から出
力される。同設定部は、例えば電源VCCから抵抗Ｒを介
して正電位を有する段番号設定信号ST0を生成し、一
方、接地電位として段番号設定信号ST1を生成する。こ
のようにして得られる段番号設定信号ST0およびST1に基
づき、自SRM7内の４つのスイッチ部SW11、SW12、SW21お
よびSW22（第７図参照）における各ヘッダチェック部14
（第８図参照）内の特には図示しないレジスタ等に、段
番号が設定され、以後、前述した交換動作が実現され
る。
第13図に、第６図の各SRM7に段番号を設定するための
第２の従来例の構成を示す。第２の従来例では、各SRM7
内に設けられた段番号設定部22から得られる例えば２種
類の段番号設定信号ST0及びST1によって、自モジュール
の段番号が設定される。この場合、段番号設定部22内の
２つのディップスイッチＳによって、各段番号設定信号
ST0およびST1の電位を可変させることができ、これによ
り、各SRM7毎に段番号を変更できる、すなわち、例えば
段番号１が設定される場合には、段番号設定信号ST0と
してそれに関係するディップスイッチＳをオフして電源
VCCから抵抗Ｒを介して正電位が与えられ、段番号設定
信号ST1としてそれに関係するディップスイッチＳをオ
ンして接地電位が与えられる。このようにして得られる
段番号設定信号ST0およびST1に基づいて、第１の従来例
の場合と同様に、自SRM7内の４つのスイッチ部に、段番
号が設定される。
第２の従来例の構成を示す。第２の従来例では、各SRM7
内に設けられた段番号設定部22から得られる例えば２種
類の段番号設定信号ST0及びST1によって、自モジュール
の段番号が設定される。この場合、段番号設定部22内の
２つのディップスイッチＳによって、各段番号設定信号
ST0およびST1の電位を可変させることができ、これによ
り、各SRM7毎に段番号を変更できる、すなわち、例えば
段番号１が設定される場合には、段番号設定信号ST0と
してそれに関係するディップスイッチＳをオフして電源
VCCから抵抗Ｒを介して正電位が与えられ、段番号設定
信号ST1としてそれに関係するディップスイッチＳをオ
ンして接地電位が与えられる。このようにして得られる
段番号設定信号ST0およびST1に基づいて、第１の従来例
の場合と同様に、自SRM7内の４つのスイッチ部に、段番
号が設定される。
しかし、第12図の第１の従来例では、例えば第６図の
MSSR6内に設置される６個のSRM7の基本的な機能はほと
んど差がないにもかかわらず、段番号設定部21の構成を
各段毎に変更しなければならない。このため、或る段の
SRM7を他の段に適用することがきず、自由度に乏しくな
ってしまうという問題点を有している。
MSSR6内に設置される６個のSRM7の基本的な機能はほと
んど差がないにもかかわらず、段番号設定部21の構成を
各段毎に変更しなければならない。このため、或る段の
SRM7を他の段に適用することがきず、自由度に乏しくな
ってしまうという問題点を有している。
これに対して、第13図の第２の従来例では、段番号設
定部22内のディップスイッチによって、各SRM7の段番号
を任意に変更することができ、或る段のSRM7を他の段に
適用する。しかし、段番号の設定を誤った場合、そのSR
M7内の各スイッチ部はタグ情報20（第９図（ｂ）参照）
の誤ったビット位置を識別してしまう。この結果、MSSR
6全体で、ATMセルの廃棄、あるいは誤った出力ハイウエ
イへのATMセルの出力等の重大な障害を起こす可能性が
あるという問題点を有している。このような事態は、MS
SR内のSRMの数が増えれば増えるほど、発生する可能性
が高くなってしまう。
定部22内のディップスイッチによって、各SRM7の段番号
を任意に変更することができ、或る段のSRM7を他の段に
適用する。しかし、段番号の設定を誤った場合、そのSR
M7内の各スイッチ部はタグ情報20（第９図（ｂ）参照）
の誤ったビット位置を識別してしまう。この結果、MSSR
6全体で、ATMセルの廃棄、あるいは誤った出力ハイウエ
イへのATMセルの出力等の重大な障害を起こす可能性が
あるという問題点を有している。このような事態は、MS
SR内のSRMの数が増えれば増えるほど、発生する可能性
が高くなってしまう。
本発明は、任意の自己ルーティングモジュールを任意
の段番号に適用することを可能とし、かつ、各段の自己
ルーティングモジュールにおいて段番号を確実に設定可
能とすることを目的とする。
の段番号に適用することを可能とし、かつ、各段の自己
ルーティングモジュールにおいて段番号を確実に設定可
能とすることを目的とする。
〔課題を解決するたの手段〕 本発明は、マルチステージ自己ルーティング方式の非
同期転送モード通話路内の各段に配置される各自己ルー
ティングモジュールに、該各段を識別するための段番号
を設定するスイッチ段番号設定方式を前提とする。
同期転送モード通話路内の各段に配置される各自己ルー
ティングモジュールに、該各段を識別するための段番号
を設定するスイッチ段番号設定方式を前提とする。
まず、第１図（ａ）は、本発明の第１の態様のブロッ
ク図である。
ク図である。
認識手段25は、各自己ルーティングモジュール24内に
設けられ、前段の自己ルーティングモジュールから入力
する段番号設定信号28を認識して自モジュール内の特に
は図示しない各スイッチ手段に、レジスタ等を介して段
番号を設定する。
設けられ、前段の自己ルーティングモジュールから入力
する段番号設定信号28を認識して自モジュール内の特に
は図示しない各スイッチ手段に、レジスタ等を介して段
番号を設定する。
更新手段26も、各自己ルーティングモジュール24内に
設けられ、前段の自己ルーティングモジュールから入力
する段番号設定信号28を更新して次段の自己ルーティン
グモジュールへ出力する。
設けられ、前段の自己ルーティングモジュールから入力
する段番号設定信号28を更新して次段の自己ルーティン
グモジュールへ出力する。
一方、段番号設定手段27は、マルチステージ自己ルー
ティング通話路23内の最前段の自己ルーティングモジュ
ールに、所定の段番号設定信号28を出力する。同信号
は、例えばマルチステージ自己ルーティング通話路23に
おける自己ルーティングモジュール24の段数の値を計数
可能な信号である。そして、段番号設定手段27は、段番
号設定信号28として、マルチステージ自己ルーティング
通話路23内の最前段の自己ルーティングモジュール24
（＃１）の段番号に対応する値を表現可能な信号を出力
する。この場合、段番号設定手段27は、例えばマルチス
テージ自己ルーティング通話路23の前段に接続されるバ
ーチャルチャネルコントローラ内に設けられる。また、
上記動作に対応して、各自己ルーティングモジュール24
内に設けられる更新手段26は例えば前段の自己ルーティ
ングモジュールから入力する段番号設定信号28で表現さ
れる値に＋１を加算した値を表現する段番号設定信号28
を次段の自己ルーティングモジュールへ出力する。
ティング通話路23内の最前段の自己ルーティングモジュ
ールに、所定の段番号設定信号28を出力する。同信号
は、例えばマルチステージ自己ルーティング通話路23に
おける自己ルーティングモジュール24の段数の値を計数
可能な信号である。そして、段番号設定手段27は、段番
号設定信号28として、マルチステージ自己ルーティング
通話路23内の最前段の自己ルーティングモジュール24
（＃１）の段番号に対応する値を表現可能な信号を出力
する。この場合、段番号設定手段27は、例えばマルチス
テージ自己ルーティング通話路23の前段に接続されるバ
ーチャルチャネルコントローラ内に設けられる。また、
上記動作に対応して、各自己ルーティングモジュール24
内に設けられる更新手段26は例えば前段の自己ルーティ
ングモジュールから入力する段番号設定信号28で表現さ
れる値に＋１を加算した値を表現する段番号設定信号28
を次段の自己ルーティングモジュールへ出力する。
なお、段番号設定手段27と自己ルーティングモジュー
ル24、または、自己ルーティングモジュール24同士の間
を転送される段番号設定信号28は、例えば非同期転送モ
ードの伝送路の空き線を使用して転送される。
ル24、または、自己ルーティングモジュール24同士の間
を転送される段番号設定信号28は、例えば非同期転送モ
ードの伝送路の空き線を使用して転送される。
次に、第１図（ｂ）は、本発明の第２の態様のブロッ
ク図である。
ク図である。
受信手段31は、各自己ルーティングモジュール30内に
設けられ、前段の自己ルーティングモジュールから入力
する段番号設定情報35が付加されたセル34を受信しスイ
ッチイングすると共に、該セル内の段番号設定部情報35
を認識して自モジュール内の特には図示しない各スイッ
チ手段のレジスタ等に段番号を設定する。
設けられ、前段の自己ルーティングモジュールから入力
する段番号設定情報35が付加されたセル34を受信しスイ
ッチイングすると共に、該セル内の段番号設定部情報35
を認識して自モジュール内の特には図示しない各スイッ
チ手段のレジスタ等に段番号を設定する。
更新手段32は、各自己ルーティングモジュール30内に
設けられ、受信手段31で受信されたセル34の段番号設定
情報35を更新し、それを該セルに付加し直して次段の自
己ルーティングモジュールへ出力する。
設けられ、受信手段31で受信されたセル34の段番号設定
情報35を更新し、それを該セルに付加し直して次段の自
己ルーティングモジュールへ出力する。
なお、上述の受信手段31および更新手段32は、例えば
自己ルーティングモジュール30内の特には図示しない１
つのスイッチ手段に設けられる。
自己ルーティングモジュール30内の特には図示しない１
つのスイッチ手段に設けられる。
一方、セル出力手段33は、マルチステージ自己ルーテ
ィング通話路29内の最前段の自己ルーティングモジュー
ルに、所定の段番号設定部情報35が付加されたセル34を
出力する。同情報は、例えばマルチステージ自己ルーテ
ィング通話路29における自己ルーティングモジュール30
の段数の値を計数可能なデータである。
ィング通話路29内の最前段の自己ルーティングモジュー
ルに、所定の段番号設定部情報35が付加されたセル34を
出力する。同情報は、例えばマルチステージ自己ルーテ
ィング通話路29における自己ルーティングモジュール30
の段数の値を計数可能なデータである。
そして、セル出力手段33は、マルチステージ自己ルー
ティング通話路29内の最前段の自己ルーティングモジュ
ール30（＃１）の段番号に対応する値を表現可能なデー
タが段番号設定情報35として付加されたセル34を出力す
る。この場合、セル出力手段33は、例えばマルチステー
ジ自己ルーティング通話路29の前段に接続されるバーチ
ャルチャネルコントローラ内に設けられ、段番号設定情
報35は、セル出力手段33から出力されるセル34のタグ部
に付加される。また、上記動作に対応して、各自己ルー
ティングモジュール30内に設けられる更新手段32は、受
信手段31で受信されたセル34に付加されている段番号設
定情報35で表現される値に＋１を加算した値を表現する
段番号設定情報35を該セルに付加し直して次段の自己ル
ーティングモジュールへ出力する。
ティング通話路29内の最前段の自己ルーティングモジュ
ール30（＃１）の段番号に対応する値を表現可能なデー
タが段番号設定情報35として付加されたセル34を出力す
る。この場合、セル出力手段33は、例えばマルチステー
ジ自己ルーティング通話路29の前段に接続されるバーチ
ャルチャネルコントローラ内に設けられ、段番号設定情
報35は、セル出力手段33から出力されるセル34のタグ部
に付加される。また、上記動作に対応して、各自己ルー
ティングモジュール30内に設けられる更新手段32は、受
信手段31で受信されたセル34に付加されている段番号設
定情報35で表現される値に＋１を加算した値を表現する
段番号設定情報35を該セルに付加し直して次段の自己ル
ーティングモジュールへ出力する。
第１の態様によれば、各段の自己ルーティングモジュ
ール24を、非同期転送モードの伝送路によって多段接続
する場合に、段番号設定手段27と第１段目の自己ルーテ
ィングモジュール24の認識手段25および更新手段26、ま
たは、各段の自己ルーティングモジュール24の認識手段
25と更新手段26同士が順次接続される。このように接続
が終了した後は、段番号設定手段27から出力される段番
号設定信号28が、各段の自己ルーティングモジュール24
内の更新手段26で順次更新されながら次段へ送られ、こ
のようにして送られてくる段番号設定信号28が、各段の
自己ルーティングモジュール24内の認識手段25で認識さ
れる。このように、第１の態様では、段番号設定信号28
によって示される段番号が各段の自己ルーティングモジ
ュール24を通過する間に順次自律的に設定されてゆく。
従って、自己ルーティングモジュール24間の伝送路の接
続さえ間違えなければ、各段の自己ルーティングモジュ
ール24に確実にそれぞれの段番号を設定することができ
る。
ール24を、非同期転送モードの伝送路によって多段接続
する場合に、段番号設定手段27と第１段目の自己ルーテ
ィングモジュール24の認識手段25および更新手段26、ま
たは、各段の自己ルーティングモジュール24の認識手段
25と更新手段26同士が順次接続される。このように接続
が終了した後は、段番号設定手段27から出力される段番
号設定信号28が、各段の自己ルーティングモジュール24
内の更新手段26で順次更新されながら次段へ送られ、こ
のようにして送られてくる段番号設定信号28が、各段の
自己ルーティングモジュール24内の認識手段25で認識さ
れる。このように、第１の態様では、段番号設定信号28
によって示される段番号が各段の自己ルーティングモジ
ュール24を通過する間に順次自律的に設定されてゆく。
従って、自己ルーティングモジュール24間の伝送路の接
続さえ間違えなければ、各段の自己ルーティングモジュ
ール24に確実にそれぞれの段番号を設定することができ
る。
一方、第２の態様でも、第１の態様と同様、段番号が
各段の自己ルーティングモジュール24を通過する間に順
次自律的に設定されてゆくが、この段番号は、自己ルー
ティングモジュール24同士を接続する通常の非同期転送
モードの伝送路上を伝送されてくるセル34に付加された
段番号設定情報35として与えられる。従って、段番号の
情報を転送するための特別な伝送線は必要ない。
各段の自己ルーティングモジュール24を通過する間に順
次自律的に設定されてゆくが、この段番号は、自己ルー
ティングモジュール24同士を接続する通常の非同期転送
モードの伝送路上を伝送されてくるセル34に付加された
段番号設定情報35として与えられる。従って、段番号の
情報を転送するための特別な伝送線は必要ない。
特に、セル出力手段33をバーチャルチャネルコントロ
ーラ内に設け、段番号設定情報35をセル34のタグ部に付
加するようにすれば、在来のハードウエアをほとんど変
更することなく効率的な段番号の設定を行える。
ーラ内に設け、段番号設定情報35をセル34のタグ部に付
加するようにすれば、在来のハードウエアをほとんど変
更することなく効率的な段番号の設定を行える。
以下、図面を参照しながら本発明の実施例につき説明
する。
する。
第２図は、本発明の第１の実施例の構成のうち、特に
本発明に関係する部分のみを示した構成図である。第１
の実施例では、基本的には第６図のATM交換機の一般な
構成と同じ構成を有する。
本発明に関係する部分のみを示した構成図である。第１
の実施例では、基本的には第６図のATM交換機の一般な
構成と同じ構成を有する。
そして、第２図において、VCC5内に設けられる段番号
設定部38と、各SRM7内の認識部36及び各SRM7の加算部37
とその次の段のSRM7内の認識部36とを接続する段番号設
定線SISは、第６図において示されるATM伝送路とは別に
設けられる。なお、実際には、ATM伝送路を構成するケ
ーブルの空き線が用いられる。
設定部38と、各SRM7内の認識部36及び各SRM7の加算部37
とその次の段のSRM7内の認識部36とを接続する段番号設
定線SISは、第６図において示されるATM伝送路とは別に
設けられる。なお、実際には、ATM伝送路を構成するケ
ーブルの空き線が用いられる。
第２図の段番号設定部38は、２本で構成される段番号
設定線SISに、２種類の段番号設定信号ST1及びST0を手
段する。同手段は、例えば２本の段番号設定線SISがと
もに接地された簡単な構成を有し、段番号設定信号ST1
およびST0として、ともにローレベル電位の信号を出力
する。これは、一般的に値０を示す２ビットのディジタ
ル信号となる。
設定線SISに、２種類の段番号設定信号ST1及びST0を手
段する。同手段は、例えば２本の段番号設定線SISがと
もに接地された簡単な構成を有し、段番号設定信号ST1
およびST0として、ともにローレベル電位の信号を出力
する。これは、一般的に値０を示す２ビットのディジタ
ル信号となる。
段番号設定部38から出力される段番号設定線SISは、
まず、MSSR6内の第１段目のSRM7（＃11）または７（＃1
2）内の各認識部36（＃11）または36（＃12）に入力す
る。同認識部は、段番号設定信号ST1およびST0が論理値
“00"であることを識別するとによって、自SRM7（＃
11）または７（＃12）の段番号が１であることを認識す
る。これにより、認識部36（＃11）または36（＃12）
は、自SRM7内の４つのスイッチ部SW11、SW12、SW21およ
びSW22（第７図参照）における各ヘッダチェック部14
（第８図参照）内の特には図示しないレジスタ等に、段
番号１の情報を設定する。
まず、MSSR6内の第１段目のSRM7（＃11）または７（＃1
2）内の各認識部36（＃11）または36（＃12）に入力す
る。同認識部は、段番号設定信号ST1およびST0が論理値
“00"であることを識別するとによって、自SRM7（＃
11）または７（＃12）の段番号が１であることを認識す
る。これにより、認識部36（＃11）または36（＃12）
は、自SRM7内の４つのスイッチ部SW11、SW12、SW21およ
びSW22（第７図参照）における各ヘッダチェック部14
（第８図参照）内の特には図示しないレジスタ等に、段
番号１の情報を設定する。
次に、第１段目のSRM7（＃11）または７（＃12）内の
各加算部37（＃11）または37（＃12）は、論理値“00"
を示す段番号設定信号ST1およびST0に論理値“1"を加算
することにより、論理値“01"を示す段番号設定信号ST1
およびST0を、段番号設定線SISを介して第２段目のSRM7
（＃21）または７（＃22）に出力する。
各加算部37（＃11）または37（＃12）は、論理値“00"
を示す段番号設定信号ST1およびST0に論理値“1"を加算
することにより、論理値“01"を示す段番号設定信号ST1
およびST0を、段番号設定線SISを介して第２段目のSRM7
（＃21）または７（＃22）に出力する。
第２段目のSRM7（＃21）または７（＃22）内の各認識
部36（＃21）または36（＃22）は、上記段番号設定信号
ST1およびST0が論理値“00"であることを識別すること
によって、自SRM7（＃21）または７（＃22）の段番号が
２であることを認識する。これにより、認識部36（＃
21）または36（＃22）は、第１段目の場合と同様に、自
SRM7内の４つのスイッチ部に、段番号２の情報を設定す
る。そして、第２段目のSRM7（＃21）または７（＃22）
内の各加算部37（＃21）または37（＃22）は、論理値
“01"を示す段番号設定信号ST1およびST0に論理値“1"
を加算することにより、論理値“10"を示す段番号設定
信号ST1およびST0を、段番号設定線SISを介して第３段
目のSRM7（＃31）または７（＃32）に出力する。
部36（＃21）または36（＃22）は、上記段番号設定信号
ST1およびST0が論理値“00"であることを識別すること
によって、自SRM7（＃21）または７（＃22）の段番号が
２であることを認識する。これにより、認識部36（＃
21）または36（＃22）は、第１段目の場合と同様に、自
SRM7内の４つのスイッチ部に、段番号２の情報を設定す
る。そして、第２段目のSRM7（＃21）または７（＃22）
内の各加算部37（＃21）または37（＃22）は、論理値
“01"を示す段番号設定信号ST1およびST0に論理値“1"
を加算することにより、論理値“10"を示す段番号設定
信号ST1およびST0を、段番号設定線SISを介して第３段
目のSRM7（＃31）または７（＃32）に出力する。
第３段目のSRM7（＃31）または７（＃32）内の各認識
部36（＃31）または36（＃32）は、上記段番号設定信号
ST1およびST0が論理値“10"であることを識別すること
によって、自SRM7（＃31）または７（＃32）の段番号が
３であることを認識する。これにより、認識部36（＃
31）または36（＃32）は、第１段目の場合と同様に、自
SRM7内の４つのスイッチ部に、段番号３の情報を設定す
る。
部36（＃31）または36（＃32）は、上記段番号設定信号
ST1およびST0が論理値“10"であることを識別すること
によって、自SRM7（＃31）または７（＃32）の段番号が
３であることを認識する。これにより、認識部36（＃
31）または36（＃32）は、第１段目の場合と同様に、自
SRM7内の４つのスイッチ部に、段番号３の情報を設定す
る。
以上のようにして、各段のSRM7に自律的に段番号が設
定され、以後、第10図および第11図等で説明した交換動
作が実現される。
定され、以後、第10図および第11図等で説明した交換動
作が実現される。
次に、本発明の第２の実施例につき説明する。第２実
施例も、基本的には第６図のATM交換機の一般的な構成
と同じであり、そのうちVCC5およびSRM7内の各スイッチ
部に特徴的な構成を有する。
施例も、基本的には第６図のATM交換機の一般的な構成
と同じであり、そのうちVCC5およびSRM7内の各スイッチ
部に特徴的な構成を有する。
第３図（ａ）は、第２の実施例におけるVCC5の構成
図、第３図（ｂ）は、同じくSRM7内の各スイッチ部SWの
構成図である。
図、第３図（ｂ）は、同じくSRM7内の各スイッチ部SWの
構成図である。
まず、第３図（ａ）において、VCC5は、同図の如く、
＃１〜＃４の各入力ハイウエイ４毎に設けられる＃１〜
＃４のVCI変換部39によって構成される。各VCI変換部39
では、従来例の項において説明したように、通常、入力
したATMセルのヘッダに付加されている行き先情報を示
すVCIを、次の出力ノード（ATM交換機）へのVCIに付け
替える。また、同変換部は、MSSR6内において、セルが
どのSRM7内のどのスイッチ部SW（第７図参照）でスイッ
チされた目的の出力ハイウエイ８に出力されるかを示す
タグ情報20を含むタグ部19をATMセルに付加する（第９
図参照）。
＃１〜＃４の各入力ハイウエイ４毎に設けられる＃１〜
＃４のVCI変換部39によって構成される。各VCI変換部39
では、従来例の項において説明したように、通常、入力
したATMセルのヘッダに付加されている行き先情報を示
すVCIを、次の出力ノード（ATM交換機）へのVCIに付け
替える。また、同変換部は、MSSR6内において、セルが
どのSRM7内のどのスイッチ部SW（第７図参照）でスイッ
チされた目的の出力ハイウエイ８に出力されるかを示す
タグ情報20を含むタグ部19をATMセルに付加する（第９
図参照）。
第２の実施例では、上述の各VCI変換部39におけるタ
グ付与機能を拡張して、同変換部が、例えば第４図に示
される如く、タグ部19（第９図（ａ）参照）の未使用の
下位10ビットのうち特定のビットを、段番号設定ビット
SSBとして付与する。SSBビットは、MSSR6の各段のSRM7
を特定できるだけのビット数を持っていればよく、第６
図の例では３段のSRM7が配置されるため、第４図の如
く、タグ部19の最下位２ビットを使用して、DN0およびD
N1という２ビット構成を有する。そして、段番号設定ビ
ットSSBの値は、段番号設定時以外は“00"とされ、段番
号設定時には“01"とされる。
グ付与機能を拡張して、同変換部が、例えば第４図に示
される如く、タグ部19（第９図（ａ）参照）の未使用の
下位10ビットのうち特定のビットを、段番号設定ビット
SSBとして付与する。SSBビットは、MSSR6の各段のSRM7
を特定できるだけのビット数を持っていればよく、第６
図の例では３段のSRM7が配置されるため、第４図の如
く、タグ部19の最下位２ビットを使用して、DN0およびD
N1という２ビット構成を有する。そして、段番号設定ビ
ットSSBの値は、段番号設定時以外は“00"とされ、段番
号設定時には“01"とされる。
一方、第６図のMSSR6の各SRM7を構成する各スイッチ
部SWのうち、スイッチ部SW11（第７図参照）は、第８図
で説明した構成を拡張した第３図（ｂ）の如き構成を有
する。同図において、第８図の場合と同じ番号を付した
部分は同じ機能を有する。同図の如く、入力部分に、AT
Mセルのタグ部分19に付加された第４図の段番号設定ビ
ットSSBを監視するSSB監視部40が設けられる。同監視部
は、通過するATMセルのSSBビットを常時監視し、SSBが
“00"であるうちは何も行わないが、SSBが“00"以外に
なることを検出すると、その値をSSB保持部41に保持す
る。このSSB保持部41は、自SRM7内の自スイッチ部SW11
以外の３つのスイッチ部SW12、SW21およびSW22（第７図
参照）に接続されており、これにより、SRM7内のすべて
のスイッチ部SWに、SSBビットで示される値に対応する
段番号が設定される。さらに、SSB監視部40でSSBビット
“00"以外であることが検出されると、セルバッファ15
の出力部に設けられたSSB更新部42に通知が行われる。
これにより、同更新部は、該当するATMセルの段番号設
定ビットSSBの値を＋１してMUX16に出力する。なお、ス
イッチ部SW11以外の３つのスイッチ部SW12、SW21および
SW22の構成は、第８図の通常の構成を有し、SSBの監視
機能は持たない。
部SWのうち、スイッチ部SW11（第７図参照）は、第８図
で説明した構成を拡張した第３図（ｂ）の如き構成を有
する。同図において、第８図の場合と同じ番号を付した
部分は同じ機能を有する。同図の如く、入力部分に、AT
Mセルのタグ部分19に付加された第４図の段番号設定ビ
ットSSBを監視するSSB監視部40が設けられる。同監視部
は、通過するATMセルのSSBビットを常時監視し、SSBが
“00"であるうちは何も行わないが、SSBが“00"以外に
なることを検出すると、その値をSSB保持部41に保持す
る。このSSB保持部41は、自SRM7内の自スイッチ部SW11
以外の３つのスイッチ部SW12、SW21およびSW22（第７図
参照）に接続されており、これにより、SRM7内のすべて
のスイッチ部SWに、SSBビットで示される値に対応する
段番号が設定される。さらに、SSB監視部40でSSBビット
“00"以外であることが検出されると、セルバッファ15
の出力部に設けられたSSB更新部42に通知が行われる。
これにより、同更新部は、該当するATMセルの段番号設
定ビットSSBの値を＋１してMUX16に出力する。なお、ス
イッチ部SW11以外の３つのスイッチ部SW12、SW21および
SW22の構成は、第８図の通常の構成を有し、SSBの監視
機能は持たない。
上述の構成の第２の実施例の動作例を第５図を用いて
説明する。
説明する。
まず、第３図（ａ）の＃１と＃３の各VCI変換部39か
らそれぞれ＃１と＃３の入力ハイウエイ４に、タグ部に
段番号設定ビットSSBの値として“01"を有するATMセル
が送出される。なお、このセルは、例えば各入力ハイウ
エイ４の空きセルのタイミングに挿入される。このよう
にして、＃１と＃３の入力ハイウエイ４に送出されたAT
Mセルは、それぞれ第５図の太線で示されるように＃１
と＃３の出力ハイウエイ８に接続される経路を進むこと
になる。＃１と＃３の各経路での動作は同じなので、以
下の説明では＃１の経路の場合のみを説明する。
らそれぞれ＃１と＃３の入力ハイウエイ４に、タグ部に
段番号設定ビットSSBの値として“01"を有するATMセル
が送出される。なお、このセルは、例えば各入力ハイウ
エイ４の空きセルのタイミングに挿入される。このよう
にして、＃１と＃３の入力ハイウエイ４に送出されたAT
Mセルは、それぞれ第５図の太線で示されるように＃１
と＃３の出力ハイウエイ８に接続される経路を進むこと
になる。＃１と＃３の各経路での動作は同じなので、以
下の説明では＃１の経路の場合のみを説明する。
まず、＃１の入力ハイウエイ４上を伝送されてきた段
番号設定用のATMセルは、第１段目のSRM7（＃11）に入
力し、スイッチ部SW11のSSB監視部40（第３図（ｂ）参
照）においてSSBビットが“00"以外の値の“01"である
ことが検出され、この値“01"がSSB保持部41に保持され
る。これにより、第１段目のSRM7（＃11）内のすべての
スイッチ部SW11、SW12、SW21およびSW22の各ヘッダチェ
ック部14（第３図（ｂ）または第８図）に、第５図の破
線矢印の如く、段番号１が設定される。
番号設定用のATMセルは、第１段目のSRM7（＃11）に入
力し、スイッチ部SW11のSSB監視部40（第３図（ｂ）参
照）においてSSBビットが“00"以外の値の“01"である
ことが検出され、この値“01"がSSB保持部41に保持され
る。これにより、第１段目のSRM7（＃11）内のすべての
スイッチ部SW11、SW12、SW21およびSW22の各ヘッダチェ
ック部14（第３図（ｂ）または第８図）に、第５図の破
線矢印の如く、段番号１が設定される。
SSB監視部40は、上述の状態を検出すると、特には図
示しない制御線によって第３図（ｂ）のヘッダチェック
部14に通知を行う。これにより、同チェック部は、上記
段番号設定用のATMセルを無条件にセルバッファ15にバ
ッファリングする。このようにして保持されたATMセル
は、所定の出力タイミングで出力側に出力される。
示しない制御線によって第３図（ｂ）のヘッダチェック
部14に通知を行う。これにより、同チェック部は、上記
段番号設定用のATMセルを無条件にセルバッファ15にバ
ッファリングする。このようにして保持されたATMセル
は、所定の出力タイミングで出力側に出力される。
これに同期して、SSB更新部42は、上記ATMセルのタグ
部の段番号設定ビットSSBの値“01"に値“1"を加算した
値“10"を新たなSSBビットとして設定し、MUX16に出力
する。
部の段番号設定ビットSSBの値“01"に値“1"を加算した
値“10"を新たなSSBビットとして設定し、MUX16に出力
する。
以上のようにして、第１段目のSRM7（＃11）のスイッ
チ部SW11から出力された段番号設定用のATMセルは、第
５図の如く、SRM7（＃11）のスイッチ部SW12内のMUX16
（第８図）を通過して、第２段目のSRM7（＃21）に入力
する。
チ部SW11から出力された段番号設定用のATMセルは、第
５図の如く、SRM7（＃11）のスイッチ部SW12内のMUX16
（第８図）を通過して、第２段目のSRM7（＃21）に入力
する。
そして、第２段目のSRM7（＃21）のスイッチ部SW11の
SSB監視部40（第３図（ｂ）参照）において、SSBビット
が“00"以外の値“10"であることが検出され、この値
“10"がSSB保持部41に保持される。これにより、第１段
目の場合と同様に、第２段目のSRM7（＃21）内のすべて
のスイッチ部に段番号２が設定される。上記ATMセル
は、セルバッファ15にバッファリングされた後、SSB更
新部42において、その段番号設定ビットSSBの値“10"に
値“1"が加算され、値“11"である新たなSSBビットを有
するATMセルとして、スイッチ部SW11からスイッチ部SW1
2を通過して、第３段目のSRM7（＃31）に送られる。
SSB監視部40（第３図（ｂ）参照）において、SSBビット
が“00"以外の値“10"であることが検出され、この値
“10"がSSB保持部41に保持される。これにより、第１段
目の場合と同様に、第２段目のSRM7（＃21）内のすべて
のスイッチ部に段番号２が設定される。上記ATMセル
は、セルバッファ15にバッファリングされた後、SSB更
新部42において、その段番号設定ビットSSBの値“10"に
値“1"が加算され、値“11"である新たなSSBビットを有
するATMセルとして、スイッチ部SW11からスイッチ部SW1
2を通過して、第３段目のSRM7（＃31）に送られる。
さらに、第３段目のSRM7（＃31）のスイッチ部SW11の
SSB監視部40（第３図（ｂ）参照）において、SSBビット
が“00"以外の値“11"であることが検出され、この値
“11"がSSB保持部41に保持される。これにより、第１段
目の場合と同様に、第３段目のSRM7（＃31）内のすべて
のスイッチ部に段番号３が設定される。
SSB監視部40（第３図（ｂ）参照）において、SSBビット
が“00"以外の値“11"であることが検出され、この値
“11"がSSB保持部41に保持される。これにより、第１段
目の場合と同様に、第３段目のSRM7（＃31）内のすべて
のスイッチ部に段番号３が設定される。
以上のようにして、各段のSRM7に自律的に段番号が設
定され、以後、第10図および第11図等で説明した交換動
作が実現される。
定され、以後、第10図および第11図等で説明した交換動
作が実現される。
本発明の第１の態様によれば、段番号設定信号によっ
て示される段番号が各段の自己ルーティングモジュール
を通過する間に順次自律的に設定されてゆくため、自己
ルーティングモジュール間の伝送路の接続さえ間違えな
ければ、各段の自己ルーティングモジュールに確実にそ
れぞれの段番号を設定することができる。
て示される段番号が各段の自己ルーティングモジュール
を通過する間に順次自律的に設定されてゆくため、自己
ルーティングモジュール間の伝送路の接続さえ間違えな
ければ、各段の自己ルーティングモジュールに確実にそ
れぞれの段番号を設定することができる。
本発明の第２の態様によれば、上記効果に加えてさら
に、段番号が、自己ルーティングモジュール同士を接続
する通常の非同期転送モードの伝送路上を伝送されてく
るセルに付加された段番号設定情報として与えられるた
め、段番号の情報を転送するための特別な伝送線は必要
ないという効果を有する。
に、段番号が、自己ルーティングモジュール同士を接続
する通常の非同期転送モードの伝送路上を伝送されてく
るセルに付加された段番号設定情報として与えられるた
め、段番号の情報を転送するための特別な伝送線は必要
ないという効果を有する。
特に、セル出力手段をバーチャルチャネルコントロー
ラ内に設け、段番号設定情報をセルのタグ部に付加する
ようにすれば、在来のハードウエアをほとんど変更する
ことなく効率的な段番号の設定を行える。
ラ内に設け、段番号設定情報をセルのタグ部に付加する
ようにすれば、在来のハードウエアをほとんど変更する
ことなく効率的な段番号の設定を行える。
以上のように本発明によれば、任意の自己ルーティン
グモジュールを任意の段番号に適用することが可能とな
り、かつ、各段の自己ルーティングモジュールにおいて
段番号を確実に設定することが可能となる。
グモジュールを任意の段番号に適用することが可能とな
り、かつ、各段の自己ルーティングモジュールにおいて
段番号を確実に設定することが可能となる。
第１図（ａ）、（ｂ）は、本発明のブロック図、 第２図は、本発明の第１の実施例の構成図、 第３図（ａ）、（ｂ）は、本発明の第２の実施例の構成
図、 第４図は、第２の実施例におけるタグ部の構成図、 第５図は、第２の実施例の動作説明図、 第６図は、ATM交換機の一般的な構成図、 第７図は、STMの構成図、 第８図は、SRM内のスイッチ部の構成図、 第９図（ａ）、（ｂ）は、ATMセルのデータ構成図、 第10図は、タグ情報と経路の関係図、 第11図は、タグ情報の例を示した図、 第12図は、第１の従来例の構成図、 第13図は、第２の従来例の構成図である。 23、29……マルチステージ自己ルーティング通話路、 24、30……自己ルーティングモジュール、 25……認識手段、 26、32……更新手段、 27……段番号設定手段、 28……段番号設定信号、 31……受信手段、 33……セル出力手段、 34……セル、 35……段番号設定情報。
図、 第４図は、第２の実施例におけるタグ部の構成図、 第５図は、第２の実施例の動作説明図、 第６図は、ATM交換機の一般的な構成図、 第７図は、STMの構成図、 第８図は、SRM内のスイッチ部の構成図、 第９図（ａ）、（ｂ）は、ATMセルのデータ構成図、 第10図は、タグ情報と経路の関係図、 第11図は、タグ情報の例を示した図、 第12図は、第１の従来例の構成図、 第13図は、第２の従来例の構成図である。 23、29……マルチステージ自己ルーティング通話路、 24、30……自己ルーティングモジュール、 25……認識手段、 26、32……更新手段、 27……段番号設定手段、 28……段番号設定信号、 31……受信手段、 33……セル出力手段、 34……セル、 35……段番号設定情報。
フロントページの続き (72)発明者 村山 雅美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−25134（ＪＰ，Ａ) 特開 平２−4069（ＪＰ，Ａ)
Claims (7)
- 【請求項１】マルチステージ自己ルーティング方式の非
同期転送モード通話路内の各段に配置される各自己ルー
ティングモジュールに、該各段を識別するための段番号
を設定するスイッチ段番号設定方式において、 前記各自己ルーティングモジュール（24）内に設けら
れ、前段の自己ルーティングモジュールから入力する段
番号設定信号（28）を認識して自モジュール内の各スイ
ッチ段に段番号を設定する認識手段（25）と、 前記各自己ルーティングモジュール（24）内に設けら
れ、前段の自己ルーティングモジュールから入力する段
番号設定信号（28）を更新して次段の自己ルーティング
モジュールへ出力する更新手段（26）と、 前記マルチステージ自己ルーティング通話路（23）内の
最前段の自己ルーティングモジュールに、所定の段番号
設定信号（28）を出力する段番号設定手段（27）と、 を有することを特徴とするMSSR通話路のスイッチ段番号
設定方式。 - 【請求項２】前記段番号設定信号は、前記マルチステー
ジ自己ルーティング通話路における前記自己ルーティン
グモジュールの段数の値を計数可能な信号であり、 前記段番号設定手段は、前記段番号設定信号として、前
記マルチステージ自己ルーティング通話路内の最前段の
自己ルーティングモジュールの段番号に対応する値を表
現可能な信号を出力し、 前記各自己ルーティングモジュール内に設けられる前記
更新手段は、前段の自己ルーティングモジュールから入
力する前記段番号設定信号で表現される値に＋１を加算
した値を表現する前記段番号設定信号を次段の自己ルー
ティングモジュールへ出力する、 ことを特徴とする請求項１記載のMSSR通話路のスイッチ
段番号設定方式。 - 【請求項３】前記段番号設定手段は、前記マルチステー
ジ自己ルーティング通話路の前段に接続されるバーチャ
ルチャネルコントローラ内に設けられることを特徴とす
る請求項１又は２記載のMSSR通話路のスイッチ段番号設
定方式。 - 【請求項４】マルチステージ自己ルーティング方式の非
同期転送モード通話路内の各段に配置される各自己ルー
ティングモジュールに、該各段を識別するための段番号
を設定するスイッチ段番号設定方式において、 前記各自己ルーティングモジュール（30）内に設けら
れ、前段の自己ルーティングモジュールから入力する段
番号設定情報（35）が付加されたセル（34）を受信しス
イッチイングすると共に、該セル内の段番号設定情報
（35）を認識して自モジュール内の各スイッチ手段に段
番号を設定する受信手段（31）と、 前記各自己ルーティングモジュール（30）内に設けら
れ、前記受信手段（31）で受信されたセル（34）の段番
号設定情報（35）を更新し、それを該セルに付加し直し
て次段の自己ルーティングモジュールへ出力する更新手
段（32）と、 前記マルチステージ自己ルーティング通話路（29）内の
最前段の自己ルーティングモジュールに、所定の段番号
設定情報（35）が付加されたセル（34）を出力するセル
出力手段（33）と、 を有することを特徴とするMSSR通話路のスイッチ段番号
設定方式。 - 【請求項５】前記段番号設定情報は、前記マルチステー
ジ自己ルーティング通話路における前記自己ルーティン
グモジュールの段数の値を計数可能なデータであり、 前記セル出力手段は、前記マルチステージ自己ルーティ
ング通話路内の最前段の自己ルーティングモジュールの
段番号に対応する値を表現可能なデータが前記段番号設
定情報として付加されたセルを出力し、 前記各自己ルーティングモジュール内に設けられる前記
更新手段は、前記受信手段で受信されたセルに付加され
ている前記段番号設定情報で表現される値に＋１を加算
した値を表現する前記段番号設定情報を該セルに付加し
直して次段の自己ルーティングモジュールへ出力する、 ことを特徴とする請求項４記載のMSSR通話路のスイッチ
段番号設定方式。 - 【請求項６】前記受信手段および前記更新手段は、前記
自己ルーティングモジュール内の１つのスイッチ手段に
設けられることを特徴とする請求項４又は５記載のMSSR
通話路のスイッチ段番号設定方式。 - 【請求項７】前記セル出力手段は、前記マルチステージ
自己ルーティング通話路の前段に接続されるバーチャル
チャネルコントローラ内に設けられ、 前記段番号設定情報は、前記セル出力手段から出力され
る前記セルのタグ部に付加される、 ことを特徴とする請求項４、５又は６記載のMSSR通話路
のスイッチ段番号設定方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21710190A JP2677703B2 (ja) | 1990-08-20 | 1990-08-20 | Ｍｓｓｒ通話路のスイッチ段番号設定方式 |
| US07/748,758 US5191577A (en) | 1990-08-20 | 1991-08-20 | Switch stage number setting apparatus for MSSR channels |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21710190A JP2677703B2 (ja) | 1990-08-20 | 1990-08-20 | Ｍｓｓｒ通話路のスイッチ段番号設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04100345A JPH04100345A (ja) | 1992-04-02 |
| JP2677703B2 true JP2677703B2 (ja) | 1997-11-17 |
Family
ID=16698864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21710190A Expired - Fee Related JP2677703B2 (ja) | 1990-08-20 | 1990-08-20 | Ｍｓｓｒ通話路のスイッチ段番号設定方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5191577A (ja) |
| JP (1) | JP2677703B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268532A (ja) * | 1990-03-19 | 1991-11-29 | Fujitsu Ltd | Ａｔｍセルのブロードキャスト方式 |
| JP2993715B2 (ja) * | 1990-08-17 | 1999-12-27 | 株式会社日立製作所 | Ａｔｍスイッチおよびその制御方法 |
| JP3110104B2 (ja) * | 1991-10-07 | 2000-11-20 | 富士通株式会社 | 交換機 |
| JPH05130134A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | Ａｔｍ交換における系切替方式 |
| US5345558A (en) * | 1992-11-23 | 1994-09-06 | Synoptics Communications, Inc. | Topology independent broadcast of cells in an ATM network or the like |
| EP0742677A3 (en) * | 1995-05-08 | 1999-09-15 | Fujitsu Limited | Header converting method |
| JPH11154954A (ja) | 1997-11-20 | 1999-06-08 | Hitachi Ltd | Ａｔｍスイッチ |
| US6693904B1 (en) * | 1998-04-09 | 2004-02-17 | Lucent Technologies Inc. | Trace format for a sliced switch fabric |
| US7463626B2 (en) * | 2000-11-21 | 2008-12-09 | Roy Subhash C | Phase and frequency drift and jitter compensation in a distributed telecommunications switch |
| US20030189923A1 (en) * | 2002-04-05 | 2003-10-09 | Gagnon Ronald J. | Data switching process |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4201891A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph Corporation | Expandable digital switching network |
| US4651318A (en) * | 1984-11-30 | 1987-03-17 | At&T Bell Laboratories | Self-routing packets with stage address identifying fields |
-
1990
- 1990-08-20 JP JP21710190A patent/JP2677703B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-20 US US07/748,758 patent/US5191577A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5191577A (en) | 1993-03-02 |
| JPH04100345A (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7613173B2 (en) | Interconnect network for operation within a communication node | |
| US6546011B1 (en) | ATM cell switching system | |
| US5101404A (en) | Signalling apparatus for use in an ATM switching system | |
| JP2907886B2 (ja) | スイッチングシステム | |
| US5577037A (en) | Method of processing inclusively STM signals and ATM signals and switching system employing the same | |
| US5390174A (en) | Method for handling information contained in a header portion of message cells transmitted in asynchronous transfer mode | |
| JPH06335079A (ja) | Ａｔｍ網におけるセル多重化装置 | |
| US5379295A (en) | Cross-connect system for asynchronous transfer mode | |
| US5303236A (en) | Signalling apparatus for use in an ATM switching system | |
| WO1999066758A2 (en) | An interconnect network for operation within a communication node | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| JP2677703B2 (ja) | Ｍｓｓｒ通話路のスイッチ段番号設定方式 | |
| EP0355797B2 (en) | Signalling apparatus for use in an ATM switching system | |
| US6289014B1 (en) | Multiline-correspondent cell header conversion apparatus and method | |
| US6137795A (en) | Cell switching method and cell exchange system | |
| US6628659B1 (en) | ATM cell switching system | |
| US5715251A (en) | Local network including concentric main and relief rings | |
| US7142547B2 (en) | Scheduling device and cell communication device | |
| US20010028652A1 (en) | ATM cell switching system | |
| JP2546490B2 (ja) | スイッチング・システム | |
| US7492790B2 (en) | Real-time reassembly of ATM data | |
| JP3014619B2 (ja) | 非同期転送モード通信システムおよびそのセル分解装置ならびに非同期転送モード通信方式 | |
| JPH04310033A (ja) | Ａｔｍクロスコネクト装置 | |
| US7466709B1 (en) | ATM switching equipment having a switching network | |
| JPH0522404A (ja) | Ｓｔｍ−ａｔｍ相互変換制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970715 |
|
| LAPS | Cancellation because of no payment of annual fees |