JP2675169B2 - Graphic processing system - Google Patents
Graphic processing systemInfo
- Publication number
- JP2675169B2 JP2675169B2 JP1332749A JP33274989A JP2675169B2 JP 2675169 B2 JP2675169 B2 JP 2675169B2 JP 1332749 A JP1332749 A JP 1332749A JP 33274989 A JP33274989 A JP 33274989A JP 2675169 B2 JP2675169 B2 JP 2675169B2
- Authority
- JP
- Japan
- Prior art keywords
- straight line
- register
- coordinate
- generating
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直線描画を行う図形処理装置に関し、特に
直線発生部で必要とする傾き，長さなどのパラメータを
算出する演算器と演算結果を該直線発生部に設定するた
めの制御装置に関する。Description: TECHNICAL FIELD The present invention relates to a graphic processing device that draws a straight line, and more particularly to a calculator and a calculation result for calculating parameters such as inclination and length required in a straight line generator. Relates to a control device for setting in the straight line generator.
従来の図形処理装置においては、直線発生を高速に行
うために、直線発生部をハードウエアで実現していた。
直線発生部は、直線の始点のX,Y座標と傾き，方向，長
さに従つて、直線上の画素のX,Y座標を生成し、さらに
３次元の直線発生では、直線の始点のＺ座標（深さ），
輝度と、Ｚ座標の増分，輝度の増分に従つて、直線上の
画素のＺ座標と輝度を生成する処理を行う。In the conventional graphic processing device, in order to generate a straight line at high speed, the straight line generating unit is realized by hardware.
The straight line generation unit generates X, Y coordinates of pixels on the straight line according to the X, Y coordinates of the start point of the straight line and the inclination, direction, and length. Furthermore, in three-dimensional straight line generation, the Z of the start point of the straight line is generated. Coordinates (depth),
According to the brightness, the increment of the Z coordinate, and the increment of the brightness, the process of generating the Z coordinate and the brightness of the pixel on the straight line is performed.
この直線発生部に対して与えるパラメータである直線
の傾き，方向，長さ,Z座標と輝度の増分を高速に求める
ことが、さらに直線発生を高速に行うために必要であ
り、例えば、特開昭63−90374号公報に開示されている
ように実現されていた。It is necessary to obtain the inclination, direction, length, Z coordinate and increment of brightness of the straight line, which are the parameters given to the straight line generating section, at high speed in order to further generate the straight line. It was realized as disclosed in Japanese Laid-Open Patent Publication No. 63-90374.
上記従来技術は、３次元の平面を塗り潰すためプリミ
テイブである直線発生を高速に行うための装置であり、
２次元の直線発生も高速に行う点について配慮がされて
おらず、必要以上に、パラメータを設定する必要があつ
た。The above-mentioned conventional technique is a device for performing high-speed straight line generation which is a primitive for filling a three-dimensional plane.
The fact that two-dimensional straight lines are generated at high speed was not considered, and it was necessary to set parameters more than necessary.
本発明の目的は、直線の始点と終点から、直線発生部
へ与えるパラメータを算出するパラメータ演算器の出力
を選択的に直線発生部へ設定可能とし、柔軟な制御を可
能とすることである。An object of the present invention is to make it possible to selectively set the output of a parameter calculator that calculates a parameter to be given to a straight line generation unit to the straight line generation unit from the start point and the end point of the straight line, thereby enabling flexible control.
また、本発明の目的は、直線の始点と終点から求めた
パラメータ演算器の出力を、その使用目的すなわち、２
次元の直線発生か、３次元の直線発生かに従つて必要と
なるパラメータだけを選択的に直線発生部に設定し、高
速な直線発生を行うことにある。Further, the object of the present invention is to obtain the output of the parameter calculator obtained from the starting point and the ending point of the straight line, and
The purpose is to selectively set only the parameters required in accordance with the generation of a three-dimensional straight line or a three-dimensional straight line in the straight line generation unit to perform high-speed straight line generation.
上記目的を達成するため、本発明はCPUと、CPUから送
られる命令、又はデータに基づいて表示するための図形
を生成する図形処理装置とを有する図形処理システムに
おいて、図形処理装置は、CPUから与えられる直線の始
終点のデータを格納する第１のレジスタ群と、このデー
タをもとに画面上の直線発生に必要な直線の長さ、傾
き、方向、及び、輝度又はＺ座標の増分を表す複数のパ
ラメータを生成する演算回路と、画面上の直線発生に必
要な直線の長さ、傾き、方向、及び、輝度又はＺ座標の
増分を表す複数のパラメータを格納する第２のレジスタ
群と、CPUからの命令に従い、演算回路により生成され
た複数のパラメータとCPUから与えられる画面上の直線
発生に必要な複数のパラメータとを、それぞれ選択的に
第２のレジスタ群に格納するためのセレクタ群とを有す
ることを特徴としている。In order to achieve the above object, the present invention is a graphics processing system having a CPU and a graphics processing device for generating graphics to be displayed based on an instruction or data sent from the CPU. Based on this data, the first register group that stores the data of the start and end points of a given straight line, and the length, slope, direction, and brightness or Z coordinate increment of the straight line necessary for generating the straight line on the screen are calculated. An arithmetic circuit that generates a plurality of parameters that represent a plurality of parameters, and a second register group that stores a plurality of parameters that represent the length, inclination, direction, and brightness or increment of the Z coordinate of a straight line necessary for generating a straight line on the screen. , A plurality of parameters generated by the arithmetic circuit and a plurality of parameters necessary for generating a straight line on the screen given by the CPU are selectively stored in the second register group according to the instruction from the CPU. It is characterized by having a selector group.
本発明の図形処理装置は、CPUから与えられる直線の
始終点のデータを第１のレジスタ群に格納し、このデー
タをもとに画面上の直線発生に必要な直線の長さ、傾
き、方向、及び、輝度又はＺ座標の増分を表す複数のパ
ラメータを演算回路によって生成する。そして、この演
算回路によって生成された複数のパラメータと、CPUか
ら与えられる複数のパラメータとをセレクタ群によって
選択し、第２のレジスタ群に格納するため、３次元の直
線発生のために設定した複数のパラメータから２次元の
直線発生のためのパラメータを選択し、表示することが
できる。また、２次元発生のためのパラメータのみが格
納されている場合でも、CPUから与えられる輝度及びＺ
座標に関するパラメータを選択すれば３次元の直線を発
生させることができる等、高速かつ柔軟に直線発生を行
うことができる。The graphic processing device of the present invention stores the data of the start and end points of the straight line given from the CPU in the first register group, and based on this data, the length, inclination and direction of the straight line necessary for generating the straight line on the screen. , And a plurality of parameters representing the brightness or the increment of the Z coordinate is generated by the arithmetic circuit. A plurality of parameters set for generating a three-dimensional straight line are generated in order to select a plurality of parameters generated by this arithmetic circuit and a plurality of parameters given from the CPU by the selector group and store them in the second register group. Parameters for generating a two-dimensional straight line can be selected and displayed from the parameters. Even if only the parameters for two-dimensional generation are stored, the brightness and Z given by the CPU
By selecting a parameter relating to coordinates, a three-dimensional straight line can be generated, and the straight line can be generated quickly and flexibly.
以下、本発明の一実施例を第１図，第２図，第３図，
第４図，第５図，第６図を用いて説明する。Hereinafter, one embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIGS. 4, 5, and 6.
第１図は、図形処理装置の構成を示す図である。 FIG. 1 is a diagram showing the configuration of a graphic processing device.
該図形処理装置は、全体を制御するCPU1と、バス300
と、描画する直線の始点と終点の情報から、直線発生部
に必要なパラメータを発生するDDAパラメータ発生部２
と、直線発生部３である、直線の傾き，長さ，方向,Z座
標と輝度の増分を保持するレジスタ群B8と、直線のX,Y
座標を生成するDDA9と、Ｚ座標と輝度を生成するDDA10
と、該直線発生部の出力するX,Y座標とＺ座標と輝度に
従つて発生する直線上の画素を保持するフレームメモリ
（FM）11と、該FM11を常時読み出して、表示を行うCRT
とから構成されている。The graphic processing device comprises a CPU 1 for controlling the whole and a bus 300.
And the DDA parameter generator 2 that generates the parameters required for the line generator based on the start and end information of the line to be drawn.
And a straight line generator 3, which is a group of registers B8 that holds the slope, length, direction, Z coordinate and increment of brightness of the straight line, and X, Y of the straight line.
DDA9 for generating coordinates and DDA10 for generating Z coordinates and luminance
And a frame memory (FM) 11 for holding pixels on a straight line generated according to the X, Y and Z coordinates output by the straight line generation unit and luminance, and a CRT for constantly reading and displaying the FM11.
It is composed of
また、前記DDAパラメータ発生部２は、直線の始点と
終点のX,Y座標とＺ座標と輝度を保持するレジスタ群A4
と、該レジスタ群A4の内容に従つて直線の傾き，長さ，
方向,Z座標と輝度の増分を求めるパラメータ生成演算回
路６と、該パラメータ生成演算回路６の出力と、CPU1か
らの書き込みアドレスでデータを選択するセレクタ回路
群７と、該セレクタ７の選択信号57と、前記レジスタ群
B8への書き込み信号58と、DDA9とDDA10への制御信号59
を発生する制御回路５と、から構成されている。Further, the DDA parameter generating section 2 includes a register group A4 for holding the X and Y coordinates, the Z coordinates, and the brightness of the start and end points of the straight line.
According to the contents of the register group A4, the slope of the straight line, the length,
Parameter generation arithmetic circuit 6 for obtaining the direction, Z coordinate, and increment of brightness, an output of the parameter generation arithmetic circuit 6, a selector circuit group 7 for selecting data by a write address from the CPU 1, and a selection signal 57 of the selector 7. And the register group
Write signal 58 to B8 and control signal 59 to DDA9 and DDA10
And a control circuit 5 for generating.
ここで、DDAパラメータ生成部２と、直線発生部３
は、Ｚ座標と輝度に関してはそれぞれ独立に演算可能で
あり、第６図に示すようなシステム構成を取つている。
すなわち、Ｚ座標と、赤（Ｒ），緑（Ｇ），青（Ｂ）の
３つの輝度に対応するDDAパラメータ生成部20〜23と直
線発生部30〜33を持ち、並列に直線を発生する。以下、
Ｚ座標、赤，緑，青の輝度を変数FZで代表して説明す
る。まず、第５図に示す直線を描画する場合について説
明する。Here, the DDA parameter generation unit 2 and the straight line generation unit 3
Can independently calculate the Z coordinate and the brightness, and has a system configuration as shown in FIG.
That is, the Z coordinate and the DDA parameter generation units 20 to 23 and the straight line generation units 30 to 33 corresponding to the three luminances of red (R), green (G), and blue (B) are provided, and straight lines are generated in parallel. . Less than,
The Z coordinate, the brightness of red, green, and blue will be described by using a variable FZ as a representative. First, the case of drawing the straight line shown in FIG. 5 will be described.
CPU1は、始点の座標が（XS,YS）、Ｚ座標又は輝度がF
ZSであり、終点の座標が（XE,YE）、Ｚ座標又は輝度がF
ZEである直線（第５図に示す）を、レジスタ群A4の対応
するレジスタにバス300を介して設定する。CPU1 has start point coordinates (XS, YS), Z coordinate or brightness F
ZS, the coordinates of the end point are (XE, YE), and the Z coordinate or brightness is F
A straight line ZE (shown in FIG. 5) is set in the corresponding register of the register group A4 via the bus 300.
レジスタ群A4は、第２図に示すような直線終点Ｙ座標
を格納するYEレジスタ40,直線始点Ｙ座標を格納するYS
レジスタ41,直線終点Ｘ座標を格納するXEレジスタ42,直
線始点Ｘ座標を格納するXSレジスタ43,直線終点の輝度
又はＺ座標を格納するFZEレジスタ44,直線始点の輝度又
はＺ座標を格納するFZSレジスタ45より構成される。レ
ジスタ群A4に格納されているデータは、信号線46を介し
て、パラメータ生成演算回路６へと供給される。The register group A4 is a YE register 40 for storing the Y coordinate of the straight line end point and a YS register for storing the Y coordinate of the straight line start point as shown in FIG.
Register 41, XE register 42 that stores the straight line end point X coordinate, XS register 43 that stores the straight line start point X coordinate, FZE register 44 that stores the straight line end point brightness or Z coordinate, FZS that stores the straight line start point brightness or Z coordinate It is composed of a register 45. The data stored in the register group A4 is supplied to the parameter generation arithmetic circuit 6 via the signal line 46.
パラメータ生成演算回路６は、第３図のようにレジス
タ群A4の内容に従つて以下のパラメータを発生する。The parameter generation arithmetic circuit 6 generates the following parameters according to the contents of the register group A4 as shown in FIG.
１）傾き:SLOPEXY min（|XE−XS|,|YE−YS|） ２）長さ:LENGTH max（|XE−XS|,|YE−YS|） ３）方向:LONGX,DIRX.DIRY LONGX:|XE−XS|≧|YE−YS|のとき１ DIRX:XE−XS＜０のとき１ DIRY:YE−YS＜０のとき１ ４）Ｚ座標又は輝度の増分:SLINTFZ SLMODFZ SLINTFZ＝（FZE−FZS）/LENGTH SLMODFZ＝（FZE−FZS）mod LENGTH ここで|A|は、Ａの絶対値、min（a,b）は、ａとｂの
最小値、max（a,b）は、ａとｂの最大値、a/bは、ａを
ｂで割つた商の整数部、a mod bは、ａをｂで割つた余
りを表す。すなわち、SLINTFZとSLMODFZは、それぞれＺ
座標又は輝度の増分の整数部と小数部を表している。1) Tilt: SLOPEXY min (| XE-XS |, | YE-YS |) 2) Length: LENGTH max (| XE-XS |, | YE-YS |) 3) Direction: LONGX, DIRX.DIRY LONGX: | XE-XS | ≧ | YE-YS | 1 DIRX: XE-XS <0 1 1 DIRY: YE-YS <0 1 4) Z coordinate or brightness increment: SLINTFZ SLMODFZ SLINTFZ = (FZE− FZS) / LENGTH SLMODFZ = (FZE−FZS) mod LENGTH where | A | is the absolute value of A, min (a, b) is the minimum value of a and b, and max (a, b) is a. The maximum value of b, a / b represents the integer part of the quotient obtained by dividing a by b, and a mod b represents the remainder obtained by dividing a by b. That is, SLINTFZ and SLMODFZ are Z
It represents the integer and fractional parts of the coordinate or brightness increment.
上記パラメータ群は、信号線67を介してセレクタ回路
群７へ送られる。第４図に示すようにセレクタ回路群７
は、７個のセレクタ回路70〜76から構成されており、各
セレクタは、パラメータ生成演算回路６からの出力とバ
ス300からのデータとを制御信号57に従つて選択し、制
御信号58に従つて、レジスタ群B8の該当するレジスタ80
〜86に出力する。例えばCPU1が、LONGXレジスタ80に値
を設定するときには、制御部５がレジスタアドレスを判
定し、制御信号57によりセレクタ回路70をバス300を選
択するようにし、制御信号58によりLONGXレジスタ80に
ライト信号を送出する。他のレジスタも同様にしてCPU1
から値を設定することができる。但し、SLINTFZレジス
タ85,SLMODFZレジスタ86は、実際には赤，緑，青の輝度
の増分の整数部SLINTR,SLINTG,SLINTBとＺ座標の増分の
整数部SLINTZ,赤，緑，青の輝度の増分の小数部SLMODR,
SLMODG,SLMODBとＺ座標の増分の小数部SLMODZとであ
り、第６図に示すDDAパラメータ生成部20〜23と直線発
生部30〜33がそれぞれ対応するパラメータをアクセスす
るようにする。すなわち、Ｒに対応するDDAパラメータ
生成部20では、SLINTRがSLINTFZに対応しており、SLINT
RがアクセスされたときだけSLINTFZがアクセスされる。
次に、パラメータ生成演算回路６の出力をレジスタ群B8
に設定するには以下のように行う。まず、全てのレジス
タ80〜86にたいして設定を行うためには、CPU1は、レジ
スタマツプに割り付けられたPSET3Dレジスタをライトア
クセスする。PSET3Dレジスタがアクセスされると、制御
部５は、全セレクタ70〜76に対して信号線67を選択する
ようにし、全レジスタ80〜86に対しライト信号を送出す
る。一方２次元の直線を発生するときに必要となる直線
の傾き，長さ，方向に対応するレジスタ群B8のレジスタ
80〜84を設定するためには、CPU1は、レジスタマツプに
割り付けられたPSET2Dレジスタをライトアクセスする。
PSET2Dレジスタがアクセスされると、制御部８は、全セ
レクタ70〜76に対して信号線67を選択するようにし、レ
ジスタ80〜84に対しライト信号を送出する。以上のよう
にして、レジスタ群B8の一部又は全部に対して、効率よ
くパラメータ生成演算部６の出力結果を設定することが
可能となる。The parameter group is sent to the selector circuit group 7 via the signal line 67. As shown in FIG. 4, the selector circuit group 7
Is composed of seven selector circuits 70 to 76, and each selector selects the output from the parameter generation arithmetic circuit 6 and the data from the bus 300 according to the control signal 57 and the control signal 58. The corresponding register 80 in register group B8.
Output to ~ 86. For example, when the CPU 1 sets a value in the LONGX register 80, the control unit 5 determines the register address, the control signal 57 selects the selector circuit 70 from the bus 300, and the control signal 58 writes a write signal to the LONGX register 80. Is sent. Other registers are also CPU1
You can set the value from. However, the SLINTFZ register 85 and SLMODFZ register 86 are actually the integer parts SLINTR, SLINTG, SLINTB of the increments of the brightness of red, green, and blue and the integer part SLINTZ of the increments of the Z coordinate, and the increments of the brightness of red, green, and blue. The fractional part of SLMODR,
SLMODG, SLMODB and the fractional part SLMODZ of the Z coordinate increment so that the DDA parameter generators 20-23 and straight line generators 30-33 shown in FIG. 6 access the corresponding parameters. That is, in the DDA parameter generation unit 20 corresponding to R, SLINTR corresponds to SLINTFZ, and SLINT
SLINTFZ is accessed only when R is accessed.
Next, the output of the parameter generation arithmetic circuit 6 is set to the register group B8.
To set to, do as follows. First, in order to set all the registers 80 to 86, the CPU 1 performs write access to the PSET3D register assigned to the register map. When the PSET3D register is accessed, the control unit 5 causes all the selectors 70 to 76 to select the signal line 67 and sends the write signal to all the registers 80 to 86. On the other hand, the registers of the register group B8 corresponding to the inclination, length, and direction of the straight line required when generating a two-dimensional straight line
To set 80 to 84, the CPU1 makes a write access to the PSET2D register assigned to the register map.
When the PSET2D register is accessed, the control unit 8 causes all the selectors 70 to 76 to select the signal line 67 and sends a write signal to the registers 80 to 84. As described above, the output result of the parameter generation calculation unit 6 can be efficiently set for a part or all of the register group B8.
レジスタ群Ｂの内容は、信号線89と信号線810を介し
て直線発生部のDDAに渡され、制御信号59の起動によつ
てX,Y座標を補間を行うDDA9と輝度とＺ座標の補間を行
うDDA10が、順次画素を発生しFMに描画を行う。The contents of the register group B are passed to the DDA of the straight line generation unit via the signal line 89 and the signal line 810, and the activation of the control signal 59 causes the DDA 9 to interpolate the X and Y coordinates and the interpolation of the luminance and the Z coordinate. The DDA 10 that performs the process sequentially generates pixels and draws on the FM.
以上示した一実施例によれば、直線描画を行う図形処
理装置において、直線発生部に対するパラメータをハー
ドウエアによつて高速に演算し、その結果を２次元の直
線と３次元の直線に対して必要となるパラメータだけを
１回のレジスタアクセスで設定できるため、高速な直線
発生を行うことが可能となる。According to the embodiment described above, in a graphic processing device for drawing a straight line, a parameter for a straight line generating unit is calculated at high speed by hardware, and the result is calculated for a two-dimensional straight line and a three-dimensional straight line. Since only the necessary parameters can be set with one register access, high-speed straight line generation can be performed.
また、直線発生部に対するパラメータを個別に設定で
きるようにしたことによつて、種々の直線発生に対し柔
軟な対応をすることが可能である。Further, since the parameters for the straight line generation unit can be individually set, it is possible to flexibly deal with various straight line generations.
本発明によれば、直線発生のためのパラメータを生成
する演算回路の出力の必要な結果だけを直線発生部に設
定できるため、高速かつ柔軟に直線発生を行わせること
が可能となる。具体的には、予め決められた３次元直線
用パラメータ設定レジスタをライトアクセスすることに
よつて、予め設定した始点と終点のX,Y座標と、Ｚ座標
と輝度から直線発生部に必要なパラメータを算出して設
定でき、また予め決められた２次元直線設定用パラメー
タ設定レジスタをライトアクセスることによつて、予め
設定した始点と終点のX,Y座標だけから直線発生部に必
要なパラメータを算出して設定することができる。According to the present invention, since only the necessary result of the output of the arithmetic circuit for generating the parameter for generating the straight line can be set in the straight line generating section, it is possible to perform the straight line generation at high speed and flexibly. Specifically, by performing write access to a predetermined three-dimensional straight line parameter setting register, the parameters necessary for the straight line generation unit are calculated from preset X and Y coordinates of the start point and end point, and Z coordinate and brightness. Can be calculated and set, and by writing access to the predetermined parameter setting register for two-dimensional straight line setting, the parameters necessary for the straight line generating section can be set only from the preset X and Y coordinates of the start point and end point. It can be calculated and set.
第１図は、本発明の一実施例の図形処理装置の構成を示
す図、第２図はレジスタ群Ａの内部構成を示す図、第３
図はパラメータ演算回路の入出力関係を示す図、第４図
はパラメータ選択制御を行うセレクタ回路群及びこの結
果を格納するレジスタ群Ｂの内部構成並びに両者の関係
を示す図、第５図は直線発生に必要なパラメータを示す
図、第６図は、DDAパラメータ生成部と、直線発生部
を、輝度とＺ座標に関して並列に処理する図形処理装置
の構成を示す図である。 １……CPU、２及び20〜23……DDAパラメータ生成部、３
及び30〜33……直線発生部、４……レジスタ群Ａ、５…
…制御回路、６……パラメータ生成演算回路、７……セ
レクタ回路群、８……レジスタ群Ｂ、９及び10……DD
A、11……FM、12……CRT。FIG. 1 is a diagram showing a configuration of a graphic processing device according to an embodiment of the present invention, FIG. 2 is a diagram showing an internal configuration of a register group A, and FIG.
FIG. 4 is a diagram showing the input / output relationship of the parameter arithmetic circuit, FIG. 4 is a diagram showing the internal configuration of the selector circuit group for performing parameter selection control and the register group B storing this result, and the relationship between both, and FIG. FIG. 6 is a diagram showing parameters necessary for generation, and FIG. 6 is a diagram showing a configuration of a graphic processing device that processes a DDA parameter generation unit and a straight line generation unit in parallel with respect to luminance and Z coordinates. 1 ... CPU, 2 and 20 to 23 ... DDA parameter generation unit, 3
And 30 to 33 ... Straight line generator, 4 ... Register group A, 5 ...
... Control circuit, 6 ... Parameter generation arithmetic circuit, 7 ... Selector circuit group, 8 ... Register group B, 9 and 10 ... DD
A, 11 …… FM, 12 …… CRT.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桂 晃洋 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 曽我 満 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 白石 雅弘 茨城県日立市大みか町５丁目２番１号 株式会社日立製作所大みか工場内 (56)参考文献 特開 昭64−33688（ＪＰ，Ａ) 特開 平１−311383（ＪＰ，Ａ) 特開 昭61−159689（ＪＰ，Ａ) 特開 昭62−175884（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiro Katsura 4026 Kuji Town, Hitachi City, Hitachi, Ibaraki Prefecture Hitachi Research Laboratory, Hitachi Ltd. (72) Mitsuru Soga 4026 Kuji Town, Hitachi City, Ibaraki Hitachi Research Institute, Hitachi Ltd. (72) Inventor Masahiro Shiraishi 52-1 Omika-cho, Hitachi-shi, Ibaraki Inside Omika factory, Hitachi, Ltd. (56) Reference JP-A-64-33688 (JP, A) JP-A-1-311383 ( JP, A) JP 61-159689 (JP, A) JP 62-175884 (JP, A)
Claims (1)
するための図形を生成する図形処理装置とを有する図形
処理システムにおいて、 上記図形処理装置は、 上記CPUから与えられる直線の始終点のデータを格納す
る第１のレジスタ群と、 このデータをもとに画面上の直線発生に必要な直線の長
さ、傾き、方向、及び、輝度又はＺ座標の増分を表す複
数のパラメータを生成する演算回路と、 画面上の直線発生に必要な直線の長さ、傾き、方向、及
び、輝度又はＺ座標の増分を表す複数のパラメータを格
納する第２のレジスタ群と、 上記CPUからの命令に従い、上記演算回路により生成さ
れた複数のパラメータと上記CPUから与えられる画面上
の直線発生に必要な複数のパラメータとを、それぞれ選
択的に上記第２のレジスタ群に格納するためのセレクタ
群とを有することを特徴とする図形処理システム。1. A graphic processing system having a CPU and a graphic processing device for generating a graphic to be displayed based on an instruction or data sent from the CPU, wherein the graphic processing device is provided from the CPU. A first register group that stores data of the start and end points of a straight line, and a plurality of lines that represent the length, inclination, direction, and brightness or Z coordinate increment of the straight line necessary for generating the straight line on the screen based on this data. And a second register group for storing a plurality of parameters representing the length, slope, direction, and brightness or increment of Z coordinate of a straight line necessary for generating a straight line on the screen, According to an instruction from the CPU, a plurality of parameters generated by the arithmetic circuit and a plurality of parameters required for generating a straight line on the screen given from the CPU are selectively selected in the second register group. Graphic processing system characterized by having a selector group for storing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332749A JP2675169B2 (en) | 1989-12-25 | 1989-12-25 | Graphic processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332749A JP2675169B2 (en) | 1989-12-25 | 1989-12-25 | Graphic processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194671A JPH03194671A (en) | 1991-08-26 |
| JP2675169B2 true JP2675169B2 (en) | 1997-11-12 |
Family
ID=18258427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332749A Expired - Fee Related JP2675169B2 (en) | 1989-12-25 | 1989-12-25 | Graphic processing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675169B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666520A (en) * | 1993-03-29 | 1997-09-09 | Hitachi, Ltd. | Graphics display system including graphics processor having a register storing a series of vertex data relating to a polygonal line |
| JP3701627B2 (en) | 2001-10-11 | 2005-10-05 | 株式会社ソニー・コンピュータエンタテインメント | Drawing processing program, recording medium storing drawing processing program, drawing processing apparatus and method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175884A (en) * | 1986-01-29 | 1987-08-01 | Panafacom Ltd | Display control device |
-
1989
- 1989-12-25 JP JP1332749A patent/JP2675169B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03194671A (en) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3107452B2 (en) | Texture mapping method and apparatus | |
| US5877769A (en) | Image processing apparatus and method | |
| JPH0916806A (en) | Stereoscopic image processor | |
| JP4707782B2 (en) | Image processing apparatus and method | |
| JPH1186029A (en) | Image drawing device | |
| JP2675169B2 (en) | Graphic processing system | |
| GB2226481A (en) | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system | |
| JP3979162B2 (en) | Image processing apparatus and method | |
| JP4069486B2 (en) | Memory circuit control device and graphic operation device | |
| JP3741053B2 (en) | Image processing device | |
| JP4622165B2 (en) | Image memory control device, graphic operation device, and rendering processing method | |
| JP3556517B2 (en) | 3D image processing device | |
| JPH06223199A (en) | Image composing device | |
| JP4635379B2 (en) | Image processing device | |
| JP4224887B2 (en) | Signal processing apparatus and image processing apparatus | |
| JP3324580B2 (en) | Image processing device | |
| JP3312560B2 (en) | Texture mapping device | |
| JPH11272548A (en) | Storage circuit control device and graphic operation device | |
| JP3358891B2 (en) | Z-value perspective transformation processing method and image processing apparatus | |
| JP4195953B2 (en) | Image processing device | |
| JP2656754B2 (en) | Image data processing apparatus and system using the same | |
| JP2656753B2 (en) | Image data processing apparatus and system using the same | |
| JP3311905B2 (en) | Image processing device | |
| JPS63247868A (en) | Display device for 3-dimensional pattern | |
| KR0155919B1 (en) | Pixel data processing method and apparatus in graphic accelerator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |