JP2674907B2 - Computer system DMA channel allocation device - Google Patents
Computer system DMA channel allocation deviceInfo
- Publication number
- JP2674907B2 JP2674907B2 JP21566991A JP21566991A JP2674907B2 JP 2674907 B2 JP2674907 B2 JP 2674907B2 JP 21566991 A JP21566991 A JP 21566991A JP 21566991 A JP21566991 A JP 21566991A JP 2674907 B2 JP2674907 B2 JP 2674907B2
- Authority
- JP
- Japan
- Prior art keywords
- dma channel
- board
- peripheral device
- device connection
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＤＭＡ方式を使用する
コンピュータシステムにおいて、接続している各周辺装
置に対してＤＭＡチャネルを割付けるためのコンピュー
タシステムのＤＭＡチャネル割付装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer system DMA channel assigning device for assigning a DMA channel to each connected peripheral device in a computer system using a DMA system.
【０００２】[0002]
【従来の技術】ダイレクトメモリアクセス（ＤＭＡ）方
式（中央処理装置の動作とは独立に周辺装置とメモリと
の間でデータの転送を行う方式）を使用するコンピュー
タシステムにおいては、そのシステムに接続されている
すべての周辺装置に対して重複しないようにＤＭＡチャ
ネルを割付ける必要があるが、このため、従来のコンピ
ュータシステムは、各周辺装置の接続ボード（周辺装置
接続ボード）に、当該周辺装置が選択したＤＭＡチャネ
ルの値を設定するための手動のスイッチを設け、すべて
の周辺装置に対してＤＭＡチャネルが重複しないように
割付けるように、操作員が手動でそのスイッチを操作し
て各周辺装置に対するＤＭＡチャネルを割付けている。2. Description of the Related Art A computer system using a direct memory access (DMA) system (a system for transferring data between a peripheral device and a memory independently of the operation of a central processing unit) is connected to the system. It is necessary to allocate the DMA channels to all the peripheral devices that are connected to each other so that they do not overlap with each other on the connection board (peripheral device connection board) of each peripheral device. A manual switch for setting the value of the selected DMA channel is provided, and the operator manually operates the switch so that all peripheral devices are assigned so that the DMA channels do not overlap, and each peripheral device is operated. Has allocated a DMA channel for.
【０００３】[0003]
【発明が解決しようとする課題】上述したようなコンピ
ュータシステムにおける従来のＤＭＡチャネル割付け手
段は、周辺装置接続ボードに設けた手動スイッチを操作
してＤＭＡチャネルを割付けならなければならないた
め、設定のための時間が長くかかり、また誤まった設定
を行う危険性が高いという欠点を有している。In the conventional DMA channel allocating means in the computer system as described above, the DMA channel must be allocated by operating the manual switch provided on the peripheral device connection board. It takes a long time and there is a high risk of making an incorrect setting.
【０００４】本発明の目的は、上述の従来のコンピュー
タシステムのＤＭＡチャネル割付け手段の問題点を解決
するため、接続しているすべての周辺装置に対して重複
しないように自動的にＤＭＡチャネル割付けることがで
きるコンピュータシステムのＤＭＡチャネル割付装置を
提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the conventional DMA channel allocating means of a computer system, so that the DMA channels are automatically allocated to all connected peripheral devices in a non-overlapping manner. It is an object of the present invention to provide a DMA channel allocating device for a computer system capable of performing the same.
【０００５】[0005]
【課題を解決するための手段】本発明のコンピュータシ
ステムのＤＭＡチャネル割付装置は、複数の周辺装置接
続ボードのうちの指定された１個の周辺装置接続ボード
を選択するレジスタ選択器と、ＤＭＡチャネル割付プロ
グラムを内蔵するＲＯＭと、前記レジスタ選択器によっ
て選択された前記周辺装置接続ボードに対して前記ＤＭ
Ａチャネル割付プログラムを実行するＣＰＵとを有する
ＣＰＵボードと、選択することが可能なＤＭＡチャネル
番号をあらかじめ保持しておりそれを前記ＣＰＵに対し
て送出するボード情報レジスタと、前記ボード情報レジ
スタから前記ＣＰＵに対して送出した前記ＤＭＡチャネ
ル番号が未使用のときにそのＤＭＡチャネル番号を前記
ＣＰＵから入力してＤＭＡチャネルの割付け番号として
登録するＤＭＡチャネル割付設定レジスタと、前記ボー
ド情報レジスタに設定してあるすべてのＤＭＡチャネル
番号が使用不可能のときに前記周辺装置接続ボードと前
記ＣＰＵボードとの接続を遮断する入出力制御レジスタ
とを有する複数の前記周辺装置接続ボードとを備えてい
る。A DMA channel allocating device for a computer system according to the present invention includes a register selector for selecting one designated peripheral device connecting board from a plurality of peripheral device connecting boards, and a DMA channel. The DM for the ROM containing the allocation program and the peripheral device connection board selected by the register selector
A CPU board having a CPU that executes an A channel allocation program, a board information register that holds a selectable DMA channel number in advance and sends it to the CPU, When the DMA channel number sent to the CPU is not in use, the DMA channel number is input from the CPU and registered as a DMA channel allocation number, and is set in the board information register. A plurality of peripheral device connection boards having an input / output control register for cutting off the connection between the peripheral device connection board and the CPU board when all DMA channel numbers are unusable are provided.
【０００６】[0006]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【０００７】図１は本発明の一実施例を示すブロック
図、図２は図１の実施例の動作を示すフローチャートで
ある。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a flow chart showing the operation of the embodiment of FIG.
【０００８】図１において、ＣＰＵボード１には、ＣＰ
Ｕ１１と、ＤＭＡチャネル割付プログラム１２ａを内蔵
するＲＯＭ１２と、レジスタ選択器１３とが設けてあ
る。ＤＭＡチャネル割付プログラム１２ａは、ＣＰＵボ
ード１に接続している複数個の周辺装置接続ボード２
（２−１〜２−ｎ）に対して、空いているＤＭＡチャネ
ルを昇順に割付ける処理を行うプログラムである。レジ
スタ選択器１３は、周辺装置接続ボード２（２−１〜２
−ｎ）との間の選択線６（６−１〜６−ｎ）によって、
各周辺装置接続ボード２上のＤＭＡチャネル割付設定レ
ジスタ２１およびボード情報レジスタ２２を選択する。In FIG. 1, the CPU board 1 has a CP
A U11, a ROM 12 containing a DMA channel allocation program 12a, and a register selector 13 are provided. The DMA channel allocation program 12a includes a plurality of peripheral device connection boards 2 connected to the CPU board 1.
It is a program that performs processing for allocating free DMA channels to (2-1 to 2-n) in ascending order. The register selector 13 is connected to the peripheral device connection board 2 (2-1 to 2
-N) to select line 6 (6-1 to 6-n),
The DMA channel allocation setting register 21 and the board information register 22 on each peripheral device connection board 2 are selected.
【０００９】複数個の周辺装置接続ボード２（２−１〜
２−ｎ）は、ＣＰＵボード１とそれぞれが対応する周辺
装置（図示省略）とを接続するためのものであり、ボー
ドスロット４および５（５−１〜５−ｎ）によってＣＰ
Ｕボード１と接続している。バス３は、各ボード間を接
続してデータを伝達する。A plurality of peripheral device connection boards 2 (2-1 to 2-1)
2-n) is for connecting the CPU board 1 and the corresponding peripheral devices (not shown), and CPs are provided by the board slots 4 and 5 (5-1 to 5-n).
It is connected to the U board 1. The bus 3 connects the boards and transmits data.
【００１０】各周辺装置接続ボード２は、ボードスロッ
ト５と接続する内部バス２３と、内部バス２３と接続し
た書込み読出し可能なＤＭＡチャネル割付設定レジスタ
２１と、読出し専用のボード情報レジスタ２２とを有
し、それぞれ対応する周辺装置（図示省略）を接続して
いる。ＤＭＡチャネル割付設定レジスタ２１は、その所
属している周辺装置接続ボード２に割付けらたＤＭＡチ
ャネル番号と、その周辺装置接続ボード２の使用可否の
状態に関する情報（使用可否情報）を保持するレジスタ
であり、ＣＰＵボード１からその内容が登録される。ボ
ード情報レジスタ２２は、その所属している周辺装置接
続ボード２が選択することが可能なＤＭＡチャネル番号
を保持するレジスタであり、その内容は、あらかじめ設
定されている。Each peripheral device connection board 2 has an internal bus 23 connected to the board slot 5, a writable and readable DMA channel allocation setting register 21 connected to the internal bus 23, and a read-only board information register 22. However, the corresponding peripheral devices (not shown) are connected. The DMA channel assignment setting register 21 is a register that holds the DMA channel number assigned to the peripheral device connection board 2 to which it belongs and information (usability information) regarding the availability status of the peripheral device connection board 2. Yes, the contents are registered from the CPU board 1. The board information register 22 is a register that holds a DMA channel number that can be selected by the peripheral device connection board 2 to which the board information register 22 belongs, and the content thereof is preset.
【００１１】次に、上述のように構成したコンピュータ
システムのＤＭＡチャネル割付装置の動作について、図
２を参照して説明する。Next, the operation of the DMA channel allocating device of the computer system configured as described above will be described with reference to FIG.
【００１２】外部からコンピュータシステムの立上げが
指示されると、ＣＰＵボード１のＣＰＵ１１が立上げ処
理を開始し、ＲＯＭ１２のＤＭＡチャネル割付プログラ
ム１２ａを実行する。これによって、内部変数の組「Ｄ
ＭＡチャネル」にそのコンピュータシステムが保有する
すべてのＤＭＡチャネル番号をセットする（ステップ３
１）。次に、ＤＭＡチャネル番号を割付けていない周辺
装置接続ボード２をサーチする（ステップ３２）。この
動作は、周辺装置接続ボード２を接続しているボードス
ロット５をボードスロット５−１からボードスロット５
−ｎまで順次にサーチすることによって行う。従って、
まず最初に、レジスタ選択器１３を動作させてボードス
ロット５−１に接続している周辺装置接続ボード２−１
を選択し、周辺装置接続ボード２−１上のボード情報レ
ジスタ２２に設定してあるＤＭＡチャネル番号（例えば
ｎ１）を、ボードスロット５−１およびバス３およびボ
ードスロット４を介して読込む（ステップ３４）。続い
てレジスタ選択器１３を動作させて周辺装置接続ボード
２−１上のＤＭＡチャネル割付設定レジスタ２１を選択
し、それに対してＤＭＡチャネル番号ｎ１を「割付ＤＭ
Ａチャネル」として設定する（ステップ３６）。この
後、内部変数の組「ＤＭＡチャネル（ｎ１・ｎ２・ｎ３
〜ｎｎ）」からＤＭＡチャネル番号ｎ１を削除し、残っ
た内部変数の組「ＤＭＡチャネル（ｎ２・ｎ３〜ｎ
ｎ）」を新たな内部変数の組とし（ステップ３７）、上
述の動作を反復する。When an instruction to start the computer system is given from the outside, the CPU 11 of the CPU board 1 starts the start-up process and executes the DMA channel allocation program 12a of the ROM 12. As a result, the set of internal variables "D
Set all DMA channel numbers held by the computer system in "MA channel" (step 3).
1). Next, the peripheral device connection board 2 to which the DMA channel number is not assigned is searched (step 32). This operation changes the board slot 5 connecting the peripheral device connection board 2 from the board slot 5-1 to the board slot 5
It is performed by sequentially searching up to -n. Therefore,
First, the peripheral device connection board 2-1 which operates the register selector 13 to connect to the board slot 5-1.
Is selected and the DMA channel number (for example, n1) set in the board information register 22 on the peripheral device connection board 2-1 is read via the board slot 5-1 and the bus 3 and the board slot 4 (step 34). Then, the register selector 13 is operated to select the DMA channel allocation setting register 21 on the peripheral device connection board 2-1 and the DMA channel number n1 is set to "allocated DM".
A channel "is set (step 36). After this, the set of internal variables "DMA channel (n1, n2, n3
~ Nn) ", the DMA channel number n1 is deleted, and the remaining set of internal variables" DMA channel (n2 · n3 to n) "is deleted.
n) ”as a new set of internal variables (step 37), and the above operation is repeated.
【００１３】周辺装置接続ボード２−１上のボード情報
レジスタ２２に設定してあるすべてのＤＭＡチャネル番
号が、内部変数の組「ＤＭＡチャネル」に存在しないと
き（ステップ３５）は、周辺装置接続ボード２−１を設
定失敗ボードとして診断結果格納領域（図示省略）に記
憶させる。このとき、周辺装置接続ボード２−１上の入
出力制御レジスタ（図示省略）は、周辺装置接続ボード
２−１とＣＰＵボード１との接続を物理的に遮断する。If all the DMA channel numbers set in the board information register 22 on the peripheral device connection board 2-1 do not exist in the internal variable set "DMA channel" (step 35), the peripheral device connection board is selected. 2-1 is stored in the diagnostic result storage area (not shown) as a setting failure board. At this time, the input / output control register (not shown) on the peripheral device connection board 2-1 physically cuts off the connection between the peripheral device connection board 2-1 and the CPU board 1.
【００１４】上述の動作を周辺装置接続ボード２−２以
下のすべての周辺装置接続ボード２に対して行う（ステ
ップ３３）。The above operation is performed for all peripheral device connection boards 2 below the peripheral device connection board 2-2 (step 33).
【００１５】[0015]
【発明の効果】以上説明したように、本発明のコンピュ
ータシステムのＤＭＡチャネル割付装置は、コンピュー
タと各周辺装置とを接続する各周辺装置接続ボードにボ
ード情報レジスタを設けてその周辺装置接続ボードが選
択可能なＤＭＡチャネル番号を保持しておき、コンピュ
ータシステムの立上げ時にＲＯＭのＤＭＡチャネル割付
プログラムを実行して内部変数の組「ＤＭＡチャネル」
にそのコンピュータシステムが保有するすべてのＤＭＡ
チャネル番号をセットし、次に、レジスタ選択器を動作
させて順次に周辺装置接続ボードを選択しながらＤＭＡ
チャネル番号を割付けていない各周辺装置接続ボードの
ボード情報レジスタに設定してあるＤＭＡチャネル番号
を読込み、そのＤＭＡチャネル番号が未使用のときその
ＤＭＡチャネル番号をその周辺装置接続ボードのＤＭＡ
チャネル割付設定レジスタに設定することによってその
周辺装置接続ボードにＤＭＡチャネル番号を割付け、割
付けを終ったＤＭＡチャネル番号を内部変数の組「ＤＭ
Ａチャネル」から削除して次の周辺装置接続ボードに対
して同様の動作を反復し、ボード情報レジスタに設定し
てあるすべてのＤＭＡチャネル番号が、内部変数の組
「ＤＭＡチャネル」に存在しないときは、その周辺装置
接続ボードを設定失敗ボードとしてその周辺装置接続ボ
ード上に設けてある入出力制御レジスタを動作させてそ
の周辺装置接続ボードとＣＰＵボードとの接続を物理的
に遮断することにより、コンピュータシステムの立上げ
の時、そのコンピュータシステムに接続しているすべて
の周辺装置に対して重複することなく自動的にＤＭＡチ
ャネルを割付けることができるという効果があり、従っ
て従来に比して、ＤＭＡチャネルの割付けのための時間
を短縮し、しかも誤まった設定を行うのを防止すること
ができるという効果がある。As described above, in the DMA channel allocating device of the computer system of the present invention, a board information register is provided on each peripheral device connection board for connecting the computer and each peripheral device, and the peripheral device connection board is connected to the board information register. A selectable DMA channel number is held, and when the computer system is started up, the ROM DMA channel allocation program is executed to set the internal variable "DMA channel".
All DMAs owned by the computer system
Set the channel number, then operate the register selector to sequentially select the peripheral device connection board and DMA.
The DMA channel number set in the board information register of each peripheral device connection board to which a channel number is not assigned is read, and when that DMA channel number is unused, the DMA channel number is assigned to the DMA of the peripheral device connection board.
A DMA channel number is assigned to the peripheral device connection board by setting it in the channel assignment setting register, and the assigned DMA channel number is set to the internal variable set "DM".
When the same operation is repeated for the next peripheral device connection board after deleting from "A channel", and all the DMA channel numbers set in the board information register do not exist in the internal variable group "DMA channel". Operates the I / O control register provided on the peripheral device connection board as the setting failure board to physically disconnect the connection between the peripheral device connection board and the CPU board. When the computer system is started up, there is an effect that the DMA channels can be automatically assigned to all the peripheral devices connected to the computer system without duplication, and therefore, compared with the conventional case, The effect that the time for allocating the DMA channel can be shortened and that incorrect setting can be prevented A.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】図１の実施例の動作を示すフローチャートであ
る。FIG. 2 is a flowchart showing the operation of the embodiment of FIG.
１ ＣＰＵボード ２ 周辺装置接続ボード ３ バス ４ ボードスロット ５ ボードスロット ６ 選択線 １１ ＣＰＵ １２ ＲＯＭ １２ａ ＤＭＡチャネル割付プログラム １３ レジスタ選択器 ２１ ＤＭＡチャネル割付設定レジスタ ２２ ボード情報レジスタ ２３ 内部バス ３１〜３７ ステップ 1 CPU Board 2 Peripheral Device Connection Board 3 Bus 4 Board Slot 5 Board Slot 6 Selection Line 11 CPU 12 ROM 12a DMA Channel Allocation Program 13 Register Selector 21 DMA Channel Allocation Setting Register 22 Board Information Register 23 Internal Bus 31-37 Steps
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−187956（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-62-187956 (JP, A)
Claims (2)
された１個の周辺装置接続ボードを選択するレジスタ選
択器と、ＤＭＡチャネル割付プログラムを内蔵するＲＯ
Ｍと、前記レジスタ選択器によって選択された前記周辺
装置接続ボードに対して前記ＤＭＡチャネル割付プログ
ラムを実行するＣＰＵとを有するＣＰＵボードと、 選択することが可能なＤＭＡチャネル番号をあらかじめ
保持しておりそれを前記ＣＰＵに対して送出するボード
情報レジスタと、前記ボード情報レジスタから前記ＣＰ
Ｕに対して送出した前記ＤＭＡチャネル番号が未使用の
ときにそのＤＭＡチャネル番号を前記ＣＰＵから入力し
てＤＭＡチャネルの割付け番号として登録するＤＭＡチ
ャネル割付設定レジスタとを有する複数の前記周辺装置
接続ボードとを備えることを特徴とするコンピュータシ
ステムのＤＭＡチャネル割付装置。1. A register selector for selecting a designated one peripheral device connection board among a plurality of peripheral device connection boards, and an RO having a built-in DMA channel allocation program.
A CPU board having M, a CPU that executes the DMA channel allocation program for the peripheral device connection board selected by the register selector, and a selectable DMA channel number are held in advance. The board information register for sending it to the CPU, and the CP from the board information register
A plurality of peripheral device connection boards having a DMA channel allocation setting register for inputting the DMA channel number sent to U from the CPU and registering it as an allocation number of the DMA channel when the DMA channel number is unused. A DMA channel allocating device for a computer system, comprising:
された１個の周辺装置接続ボードを選択するレジスタ選
択器と、ＤＭＡチャネル割付プログラムを内蔵するＲＯ
Ｍと、前記レジスタ選択器によって選択された前記周辺
装置接続ボードに対して前記ＤＭＡチャネル割付プログ
ラムを実行するＣＰＵとを有するＣＰＵボードと、 選択することが可能なＤＭＡチャネル番号をあらかじめ
保持しておりそれを前記ＣＰＵに対して送出するボード
情報レジスタと、前記ボード情報レジスタから前記ＣＰ
Ｕに対して送出した前記ＤＭＡチャネル番号が未使用の
ときにそのＤＭＡチャネル番号を前記ＣＰＵから入力し
てＤＭＡチャネルの割付け番号として登録するＤＭＡチ
ャネル割付設定レジスタと、前記ボード情報レジスタに
設定してあるすべてのＤＭＡチャネル番号が使用不可能
のときに前記周辺装置接続ボードと前記ＣＰＵボードと
の接続を遮断する入出力制御レジスタとを有する複数の
前記周辺装置接続ボードとを備えることを特徴とするコ
ンピュータシステムのＤＭＡチャネル割付装置。2. A register selector for selecting one designated peripheral device connection board from a plurality of peripheral device connection boards, and an RO having a built-in DMA channel allocation program.
A CPU board having M, a CPU that executes the DMA channel allocation program for the peripheral device connection board selected by the register selector, and a selectable DMA channel number are held in advance. The board information register for sending it to the CPU, and the CP from the board information register
When the DMA channel number sent to U is not used, the DMA channel number is input from the CPU and registered as a DMA channel allocation number, and is set in the board information register. A plurality of peripheral device connection boards having an input / output control register for disconnecting the connection between the peripheral device connection board and the CPU board when all DMA channel numbers are unavailable. DMA channel allocator for computer system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566991A JP2674907B2 (en) | 1991-08-28 | 1991-08-28 | Computer system DMA channel allocation device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566991A JP2674907B2 (en) | 1991-08-28 | 1991-08-28 | Computer system DMA channel allocation device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0553968A JPH0553968A (en) | 1993-03-05 |
| JP2674907B2 true JP2674907B2 (en) | 1997-11-12 |
Family
ID=16676210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21566991A Expired - Fee Related JP2674907B2 (en) | 1991-08-28 | 1991-08-28 | Computer system DMA channel allocation device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674907B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154793A (en) * | 1997-04-30 | 2000-11-28 | Zilog, Inc. | DMA with dynamically assigned channels, flexible block boundary notification and recording, type code checking and updating, commands, and status reporting |
| JP4615233B2 (en) * | 2004-03-29 | 2011-01-19 | 富士通セミコンダクター株式会社 | Microcomputer with built-in DMA |
-
1991
- 1991-08-28 JP JP21566991A patent/JP2674907B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553968A (en) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6105092A (en) | Computer system including a device with a plurality of identifiers | |
| JP4693589B2 (en) | Computer system, storage area allocation method, and management computer | |
| US8107116B2 (en) | Image forming apparatus | |
| EP1308793B1 (en) | Image forming device having a memory assignment unit | |
| JPH08221226A (en) | Self-constituted network/printer system | |
| JP2674907B2 (en) | Computer system DMA channel allocation device | |
| EP0694831A2 (en) | Computer system having storage unit provided with data compression function andmethod of management of storage area thereof | |
| US20070260787A1 (en) | Employment method of virtual tape volume | |
| JP2006048560A (en) | Method for managing cache memory and storage device or computer system | |
| JP4180291B2 (en) | Storage device system control method, storage device, management device, and program | |
| JP2003015620A (en) | Display control system, display equipment and display control program, and display control method | |
| JP3613274B2 (en) | Information processing device | |
| JP3084812B2 (en) | Program list output efficiency method | |
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| JP2565129B2 (en) | Volume division management method | |
| JP2736114B2 (en) | Area allocation device | |
| JP2000029818A (en) | Information processor, its controlling method and storage medium | |
| JP2513303B2 (en) | Spool file distribution method | |
| JPH0836484A (en) | Method for changing constitution of peripheral equipment | |
| JPH09305384A (en) | Operation information management system | |
| JPH06131309A (en) | Parallel computer system | |
| JPH03125236A (en) | Memory dump collection system | |
| JPH0559459B2 (en) | ||
| JPH03130845A (en) | Automatic address allocating device for memory board of main storage | |
| JP2554942B2 (en) | Information processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |