JP2674304B2 - Driving method of plasma display panel - Google Patents
Driving method of plasma display panelInfo
- Publication number
- JP2674304B2 JP2674304B2 JP29930190A JP29930190A JP2674304B2 JP 2674304 B2 JP2674304 B2 JP 2674304B2 JP 29930190 A JP29930190 A JP 29930190A JP 29930190 A JP29930190 A JP 29930190A JP 2674304 B2 JP2674304 B2 JP 2674304B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- erase
- display panel
- plasma display
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、近年進展が著しいパーソナルコンピュータ
やオフィスワークステーション、ないしは将来の発展が
期待されている壁掛けテレビ等に用いられる、いわゆる
ドットマトリクスタイプのメモリー型ACプラズマディス
プレイパネルの駆動方法に関する。更に詳しくは、表示
発光における消去放電を安定に行えるようにするための
駆動方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention is of a so-called dot matrix type used in personal computers, office workstations, or wall-mounted televisions, which are expected to develop in the future, in recent years. The present invention relates to a driving method of a memory type AC plasma display panel. More specifically, the present invention relates to a driving method for enabling stable erase discharge in display light emission.
将来のACプラズマディスプレイパネルとしては第８図
に示す構造のものがある。第８図において、（Ａ）は平
面図、（Ｂ）は（Ａ）のａ−ａ′断面図である。A future AC plasma display panel has a structure shown in FIG. In FIG. 8, (A) is a plan view and (B) is a sectional view taken along the line aa ′ of (A).
このプラズマディスプレイパネルは、ガラスよりなる
第１絶縁基板11、同じくガラスよりなる第２絶縁基板1
2、行電極13、列電極14、He,Xe等の放電ガスが充填され
る放電ガス空間15、放電ガス空間15を確保するとともに
画素を区切る隔壁16、放電ガスの放電により発生する紫
外光を可視光に変換する蛍光体17、行電極を覆う絶縁体
18、絶縁体18を放電より保護するMgO等よりなる保護膜1
9で構成されている。なお、第８図（Ａ）において、参
照番号20は画素を示している。This plasma display panel includes a first insulating substrate 11 made of glass and a second insulating substrate 1 also made of glass.
2, the row electrode 13, the column electrode 14, the discharge gas space 15 filled with discharge gas such as He, Xe, the partition wall 16 for partitioning the pixel while securing the discharge gas space 15, the ultraviolet light generated by the discharge of the discharge gas Phosphor 17 that converts to visible light, insulator that covers the row electrodes
18, protective film 1 made of MgO or the like to protect the insulator 18 from discharge
Consists of nine. Note that in FIG. 8A, reference numeral 20 indicates a pixel.
このような構成のプラズマディスプレイパネルにおい
て、列電極14と行電極13との間にひとたびパルス電圧を
印加して放電を行わせると、その後は隣あう行電極13の
間に、維持パルスと呼ばれる交流のパルス電圧を印加し
続けることにより、行電極13の間で放電が維持される。
このような機能はメモリー機能と呼ばれる。なお、行電
極13の間に、維持パルスより高電圧のパルスを印加して
放電を引き起こしてもよい。また、行電極13に消去パル
スと呼ばれる低電圧パルスを印加すると、放電を停止さ
せることができる。In the plasma display panel having such a configuration, once a pulse voltage is applied between the column electrode 14 and the row electrode 13 to cause discharge, thereafter, an alternating current called sustain pulse between adjacent row electrodes 13 is generated. By continuing to apply the pulse voltage of, the discharge is maintained between the row electrodes 13.
Such a function is called a memory function. A pulse having a voltage higher than the sustain pulse may be applied between the row electrodes 13 to cause the discharge. Further, when a low voltage pulse called an erase pulse is applied to the row electrode 13, the discharge can be stopped.
従って、行電極13と列電極14を第８図に示すように縞
状とし、相互に直交するように配置すれば、ドットマト
リクス表示のディスプレイを得ることが出来る。また、
蛍光体17を３色に塗り分ければ、カラー表示可能なプラ
ズマディスプレイを得ることができる。Therefore, if the row electrodes 13 and the column electrodes 14 are striped as shown in FIG. 8 and are arranged so as to be orthogonal to each other, a display of dot matrix display can be obtained. Also,
A plasma display capable of color display can be obtained by separately coating the phosphors 17 in three colors.
第９図は第８図に示したプラズマディスプレイパネル
の電極配置に着目した構成図である。第９図において、
21はプラズマディスプレイパネル、S1,S2,…,Smは行電
極、D1,D2,…,Dnは列電極を示している。FIG. 9 is a configuration diagram focusing on the electrode arrangement of the plasma display panel shown in FIG. In FIG.
21 is a plasma display panel, S 1 , S 2 , ..., S m are row electrodes, and D 1 , D 2 , ..., D n are column electrodes.
第10図は、第８図ないし第９図に示したプラズマディ
スプレイパネルの駆動電圧波形、及び発光波形の一例を
示す図である。波形10aは、行電極S1,S3,…,Sm-2,Smに
印加する電圧波形、波形10bは、行電極S2に印加する電
圧波形、波形10cは、行電極S4に印加する電圧波形、波
形10dは、行電極S6に印加する電圧波形、波形10eは、列
電極Diに印加する電圧波形、波形10fは、画素a21の発光
波形を示している。奇数の行電極S1,S3,…,Sm-2,Smに
は、共通した維持パルスＢのみを印加する。また、偶数
の行電極S2,S4,…,Sm-3,Sm-1には、共通した維持パルス
Ａのほかに、各電極に独立したタイミングで走査パルス
と消去パルスを線順次に印加する。消去パルスは、維持
パルスＢのたち下がりの後に、維持パルスＢとは重なら
ないように位置している。FIG. 10 is a diagram showing an example of drive voltage waveforms and light emission waveforms of the plasma display panel shown in FIGS. 8 to 9. Waveform 10a is a voltage waveform applied to row electrodes S 1 , S 3 , ..., S m-2 , S m , waveform 10b is a voltage waveform applied to row electrode S 2 , and waveform 10c is a voltage waveform applied to row electrode S 4 . The applied voltage waveform, the waveform 10d, shows the voltage waveform applied to the row electrode S 6 , the waveform 10e shows the voltage waveform applied to the column electrode D i , and the waveform 10f shows the light emission waveform of the pixel a 21 . Only the common sustain pulse B is applied to the odd-numbered row electrodes S 1 , S 3 , ..., S m-2 , S m . In addition to the common sustain pulse A, even-numbered row electrodes S 2 , S 4 , ..., S m-3 , S m-1 are line-sequentially supplied with scan pulses and erase pulses at independent timings for each electrode. Apply to. The erase pulse is positioned so as not to overlap the sustain pulse B after the sustain pulse B falls.
消去パルスとしては、細幅、及び太幅の２種類が従来
用いられてきた（例えば、大脇健一，吉田良教顕著、
「プラズマディスプレイパネル」、1983年、共立出版
社、p.90）。維持パルスによる放電では、電圧の立ち上
がりから放電が完結するまでの時間は、１〜４マイクロ
秒である。この時間に比較して、消去パルス幅が比較的
短い場合を細幅パルス消去、逆に長い場合を太幅パルス
消去と呼んでいる。第11図に示したように、細幅パルス
消去では、パルス幅0.5〜１マイクロ秒程度のパルス
（第11図（Ａ））により、また太幅パルス消去では、パ
ルス幅５〜10マイクロ秒程度のパルス（第11図（Ｂ））
により消去を行う。一般に、細線パルス消去の方が、消
去可能な電圧の範囲が広いのでよく用いられている。As the erase pulse, two types, narrow width and wide width, have been conventionally used (for example, Kenichi Ohwaki, Yoshinori Yoshida,
"Plasma display panel", 1983, Kyoritsu Publisher, p.90). In the discharge by the sustain pulse, the time from the rise of the voltage to the completion of the discharge is 1 to 4 microseconds. When the erase pulse width is relatively shorter than this time, it is called narrow pulse erase, and when it is longer, it is called thick pulse erase. As shown in FIG. 11, in the narrow pulse erasing, the pulse width is about 0.5 to 1 microsecond (FIG. 11A), and in the wide pulse erasing, the pulse width is about 5 to 10 microseconds. Pulse (Fig. 11 (B))
To erase. Generally, thin line pulse erasing is often used because the range of erasable voltage is wider.
しかしながら、プラズマディスプレイパネルの画素数
が多くなってくると、各画素の放電特性ばらつきが大き
くなってくるため、従来の消去パルスによる消去では、
細幅パルス消去、太幅パルス消去のどちらの方法を用い
たにせよ、一本の行電極に印加される消去パルスで制御
される画素の全てを一括消去するのは困難であった。However, as the number of pixels of the plasma display panel increases, the variation in the discharge characteristics of each pixel increases, so in conventional erasing with an erase pulse,
It is difficult to erase all the pixels controlled by the erase pulse applied to one row electrode all at once regardless of which method is used, that is, the narrow pulse erase or the thick pulse erase.
本発明の目的は、画素数の多いプラズマディスプレイ
パネルにおいて、一本の行電極に印加される消去パルス
で制御される画素の全てを、より確実に一括消去する動
作を実現できるプラズマディスプレイパネルの駆動方法
を提供することにある。An object of the present invention is to drive a plasma display panel capable of realizing a more reliable collective erase operation of all the pixels controlled by an erase pulse applied to one row electrode in a plasma display panel having a large number of pixels. To provide a method.
本発明によれば、メモリー機能を有するドットマトリ
クス型ACプラズマディスプレイパネルの駆動方法におい
て、表示発光を消去するための消去パルスを、消去パル
ス直前の維持パルスの一部に重畳させること、または、
表示発光を消去するための消去パルスの発生回路に電流
制限素子を挿入して、消去パルス電圧の立ち上がりをな
まらせること、または、表示発光を消去するための消去
パルスを、消去パルス直前の維持パルスの一部に重畳さ
せるとともに、この消去パルスの発生回路に電流制限素
子を挿入して、消去パルス電圧の立ち上がりをなまらせ
ることを特徴とするプラズマディスプレイパネルの駆動
方法が得られる。According to the present invention, in a driving method of a dot matrix type AC plasma display panel having a memory function, an erase pulse for erasing display light emission is superposed on a part of a sustain pulse immediately before an erase pulse, or
A current limiting element is inserted in the erase pulse generation circuit for erasing the display light emission to dull the rise of the erase pulse voltage, or the erase pulse for erasing the display light emission is a sustain pulse immediately before the erase pulse. And a current limiting element is inserted in the erase pulse generation circuit to dull the rising edge of the erase pulse voltage.
本発明では、上述の構成をとることにより、従来の課
題を解決した。すなわち、第１の発明においては、消去
パルスを、消去パルス直前の維持パルスに重畳させるよ
うにした。これにより、消去パルス直前の維持パルスの
放電が弱くなり、その結果、消去パルスの消去能力を増
強することが出来た。これにより、１本の行電極に印加
される消去パルスで消去される画素の全てを、従来より
確実に一括消去することができるようになった。The present invention has solved the conventional problems by adopting the above-mentioned configuration. That is, in the first aspect of the invention, the erase pulse is superimposed on the sustain pulse immediately before the erase pulse. This weakens the discharge of the sustain pulse immediately before the erase pulse, and as a result, the erase ability of the erase pulse can be enhanced. As a result, all the pixels to be erased by the erase pulse applied to one row electrode can be erased collectively more reliably than ever before.
また、第２の発明では、消去パルスを発生する回路に
消去放電の電流を制限する抵抗やトランジスタを挿入し
て、消去パルスによる放電の電流ピーク値を抑えること
により、放電を弱めて、消去パルスの消去能力を増強す
ることが出来た。このとき、上記の抵抗やトランジスタ
などの電流制限素子と、パネルの静電容量により、消去
パルス電圧の立ち上がりがなまってくる。この、立ち上
がり時間90％値を、電流制限素子の抵抗値を調整して、
大略パルス幅程度に設定することにより、消去能力を高
めることができた。According to the second aspect of the present invention, a resistor or a transistor that limits the current of the erase discharge is inserted in the circuit that generates the erase pulse to suppress the peak current value of the discharge due to the erase pulse, thereby weakening the discharge and reducing the erase pulse. I was able to enhance the erasing ability of. At this time, the erasing pulse voltage rises slowly due to the capacitance of the panel and the current limiting element such as the resistor and transistor. Adjust this 90% rise time value, the resistance value of the current limiting element,
By setting the pulse width to about the same, the erasing ability could be improved.
また、第３の発明では、本発明の第１の発明と第２の
発明の両者を組み合わせて用いることにより、消去パル
スの消去能力を更に大きくすることができた。消去パル
スの消去能力は、少しでも大きいことが望ましく、特に
プラズマディスプレイパネルが大きくなり、１行当りの
画素数が多くなる場合は、各セルの消去特性のばらつき
が増大する。この、ばらつきの増大した素子群を完全に
一括消去する場合、わずかな消去能力の拡大でもその効
果は特に大きいものがあった。Further, in the third invention, the erase ability of the erase pulse can be further increased by using both the first invention and the second invention of the present invention in combination. It is desirable that the erasing ability of the erasing pulse is as large as possible. Particularly, when the plasma display panel is large and the number of pixels per row is large, the variation in the erasing characteristics of each cell increases. In the case of completely erasing the element group having the increased variation, the effect is particularly large even if the erasing capacity is slightly increased.
本発明の実施例を、第８図、ないし第９図に示したパ
ネルで、ｍ＝241,n＝480,対角10インチのパネルを用い
た場合について説明する。An embodiment of the present invention will be described with respect to the panel shown in FIGS. 8 to 9 in which m = 241, n = 480 and a diagonal of 10 inches is used.
第１図は本発明の第１の発明の実施例の電圧波形であ
る。第１図において、波形1aは奇数の行電極S1,S3,…,S
mに印加する電圧波形、波形1bは、行電極S2に印加する
電圧波形、波形1cは、行電極S4に印加する電圧波形、波
形1dは、行電極S6に印加する電圧波形、波形1eは、列電
極Diに印加する電圧波形である。維持パルスＡないしＢ
の周波数は60kHz、パルス幅は1.5マイクロ秒、走査パル
スのパルス幅は５マイクロ秒である。第２図は、第１図
の波形1aと波形1bの、消去パルス付近の拡大図である。
消去パルスは維持パルスＢと重畳する位置にある。TAと
TBを第２図のように定めて、TAを変化させたときの、消
去可能電圧の幅、すなわち発光している画素を消去でき
る消去パルスの電圧の範囲を調べたところ、第３図のよ
うな結果が得られた。FIG. 1 is a voltage waveform of the first embodiment of the present invention. In FIG. 1, the waveform 1a is an odd number of row electrodes S 1 , S 3 , ..., S
Voltage waveform applied to m , waveform 1b is a voltage waveform applied to row electrode S 2 , waveform 1c is a voltage waveform applied to row electrode S 4 , waveform 1d is a voltage waveform applied to row electrode S 6 , 1e is a voltage waveform applied to the column electrode D i . Sustain pulse A or B
The frequency is 60 kHz, the pulse width is 1.5 microseconds, and the scan pulse has a pulse width of 5 microseconds. FIG. 2 is an enlarged view of the waveform 1a and the waveform 1b in FIG. 1 near the erase pulse.
The erase pulse is at a position overlapping the sustain pulse B. T A and
When T B is set as shown in FIG. 2 and the width of the erasable voltage when T A is changed, that is, the range of the voltage of the erasing pulse capable of erasing the pixel which is emitting light is examined, FIG. The result is as follows.
TA＝０、すなわち消去パルスと維持パルスの重なりが
ない場合に較べて、TAを0.6マイクロ秒として消去パル
スと維持パルスを重畳させることにより、消去可能電圧
の幅が増大している。これにより、一本の行電極に印加
される消去パルスで消去される画素の全てを、従来より
確実に一括消去することができるようになった。Compared with the case where T A = 0, that is, when there is no overlap between the erase pulse and the sustain pulse, the width of the erasable voltage is increased by superimposing the erase pulse and the sustain pulse at T A of 0.6 microsecond. As a result, all the pixels erased by the erase pulse applied to one row electrode can be collectively erased more reliably than ever before.
なお、このような方法による消去では、維持パルスの
幅が狭い方がよく、特に３マイクロ秒以下の維持パルス
幅で、その効果が顕著であった。In the erasing by such a method, it is preferable that the width of the sustain pulse is narrow, and the effect is particularly remarkable when the sustain pulse width is 3 microseconds or less.
また、ここでは、消去パルスの立ち上がりは従来通り
十分はやい場合を考えているが、消去パルスとしては、
これに限らず、以下でのべる本発明の第２の発明の、立
ち上がりの遅い消去パルスを用いると、一層の効果が得
られる。このような場合については、本発明の第３の発
明の実施例に詳しく述べている。In addition, here, it is considered that the rising edge of the erase pulse is sufficiently fast as before, but as the erase pulse,
Not limited to this, the use of the erase pulse having a slow rising edge according to the second aspect of the present invention described below provides a further effect. Such a case is described in detail in the third embodiment of the present invention.
第４図は、本発明の第２の発明の実施例の、電圧波形
である。第４図において、波形4aは奇数の行電極S1,S3,
…,Smに印加する維持パルスＢの電圧波形、波形4bは、
行電極S2,S4,…,Sm-3,Sm-1に印加する維持パルスＡ及び
消去パルスの電圧波形である。第１の発明の実施例と同
じく、維持パルスＡないしＢの周波数は60kHz、パルス
幅は1.5マイクロ秒である。ただし、消去パルスの立ち
上がりは、従来と同じく維持パルスＢのたち下がり以降
としている。FIG. 4 is a voltage waveform of the second embodiment of the present invention. In FIG. 4, the waveform 4a is an odd number of row electrodes S 1 , S 3 ,
,, Voltage waveform of sustain pulse B applied to S m , waveform 4b is
6 is a voltage waveform of a sustain pulse A and an erase pulse applied to the row electrodes S 2 , S 4 , ..., S m-3 , S m-1 . As with the first embodiment of the invention, the sustain pulses A to B have a frequency of 60 kHz and a pulse width of 1.5 microseconds. However, the rising edge of the erase pulse is assumed to be after the falling edge of the sustain pulse B as in the conventional case.
消去パルス発生回路の出力に抵抗を挿入したり、また
は消去パルス発生回路の出力トランジスタの出力電流を
制限して、消去パルスの90パーセント立ち上り時間を変
えたときの、消去可能電圧の幅を測定したところ、第５
図に示すような結果が得られた。第５図から判るよう
に、消去パルスの立ち上がり時間を制御することで、消
去可能電圧の幅を広けることができた。最適の立ち上が
り時間は消去パルス幅に依存していたが、消去パルス幅
と、消去パルス電圧の90パーセント立ち上がり時間が概
ね同程度の時が、最も大きな消去可能電圧の幅を示し
た。このように、消去パルスの発生回路の出力に抵抗を
挿入したり、または消去パルス発生回路の出力トランジ
スタの出力電流を制限して、消去パルスの90パーセント
の立ち上がり時間を消去パルス幅と概ね同程度とするこ
とにより、消去可能な電圧の幅を約1.5倍に増加させる
ことが出来た。これにより、一本の行電極に印加される
消去パルスで消去される画素の全てを、従来より確実に
一括消去することができるようになった。The width of the erasable voltage was measured when a 90% rise time of the erase pulse was changed by inserting a resistor in the output of the erase pulse generator or limiting the output current of the output transistor of the erase pulse generator. By the way, the fifth
The result as shown in the figure was obtained. As can be seen from FIG. 5, the width of the erasable voltage could be widened by controlling the rise time of the erase pulse. The optimum rise time depended on the erase pulse width, but when the erase pulse width and the 90% rise time of the erase pulse voltage were about the same, the maximum erasable voltage width was shown. In this way, by inserting a resistor in the output of the erase pulse generation circuit or limiting the output current of the output transistor of the erase pulse generation circuit, the rise time of 90% of the erase pulse is approximately the same as the erase pulse width. As a result, the width of the erasable voltage could be increased about 1.5 times. As a result, all the pixels erased by the erase pulse applied to one row electrode can be collectively erased more reliably than ever before.
第６図は、本発明の第３の発明の実施例の電圧波形で
ある。第６図において、波形6aは奇数の行電極S1,S3,
…,Smに印加する維持パルスＢの電圧波形、波形6bは、
行電極S2,S4,…,Sm-3,Sm-1に印加する維持パルスＡ及び
消去パルスの電圧波形である。第１の発明の実施例と同
じく、維持パルスＡないしＢの周波数は60kHz、パルス
幅は1.5マイクロ秒である。FIG. 6 is a voltage waveform of the third embodiment of the present invention. In FIG. 6, the waveform 6a indicates an odd number of row electrodes S 1 , S 3 ,
,, The voltage waveform of sustain pulse B applied to S m , waveform 6b is
6 is a voltage waveform of a sustain pulse A and an erase pulse applied to the row electrodes S 2 , S 4 , ..., S m-3 , S m-1 . As with the first embodiment of the invention, the sustain pulses A to B have a frequency of 60 kHz and a pulse width of 1.5 microseconds.
本発明では、第１の発明と、第２の発明を組み合わせ
て用いることにより、更に大きな消去可能電圧の幅を得
ることができた。第７図は、TA＝TB＝0.5マイクロ秒と
したときに、消去パルス電圧の90パーセントの立ち上が
り時間を変化させた場合の消去可能電圧の幅を示す。第
１の発明や、第２の発明単独の場合は、第３図や第５図
から判るように、消去可能電圧の幅は、最大で40V程度
であるが、第１の発明と第２の発明を組み合わせた場合
は、第７図から判るように、消去可能電圧の幅は60Vを
越える値が得られた。これにより、第１の発明や、第２
の発明以上に、一本の行電極に印加される消去パルスで
消去される画素の全てを、より確実に一括消去すること
ができるようになり、非常に効果の大きいことが判っ
た。In the present invention, by using the first invention and the second invention in combination, a wider erasable voltage range can be obtained. FIG. 7 shows the width of the erasable voltage when the rise time of 90% of the erase pulse voltage is changed when T A = T B = 0.5 microsecond. In the case of the first invention and the second invention alone, the width of the erasable voltage is about 40 V at the maximum, as can be seen from FIG. 3 and FIG. When the inventions were combined, as shown in FIG. 7, the width of the erasable voltage exceeded 60V. Thereby, the first invention and the second invention
As described above, it is possible to more surely erase all the pixels erased by the erase pulse applied to one row electrode, and it is found that the effect is very large.
なお、以上の実施例では、第８図及び第９図に示した
プラズマディスプレイパネルを駆動した場合について述
べたが、本発明は、これに限らず、どの様な形式のACメ
モリー型プラズマディスプレイパネルにも適用できると
いうことはいうまでもない。In the above embodiments, the case where the plasma display panel shown in FIG. 8 and FIG. 9 is driven has been described, but the present invention is not limited to this, and what type of AC memory type plasma display panel is used. It goes without saying that it can also be applied to.
以上で述べたことから明らかなように、本発明の、維
持パルスと重畳する消去パルスや、立ち上がりのなまっ
た消去パルス、あるいはこの２つの方法を組み合わせた
消去パルスを用いることにより、従来の消去パルスによ
る消去方法に較べて、格段に表示発光を行う維持放電の
消去能力の高い駆動方法が得られる。従って、大面積・
高精細で画素数の大きなプラズマディスプレイパネルに
おける表示発光の消去動作がより確実なものとなり、工
業上非常に有用である。As is clear from the above description, by using the erase pulse of the present invention, which is superimposed on the sustain pulse, the erase pulse having a rising edge, or the erase pulse in which these two methods are combined, the conventional erase pulse is used. As compared with the erasing method described above, it is possible to obtain a driving method that has a higher erasing ability of sustain discharge that emits much more display light. Therefore, large area
The operation of erasing display light emission in a high-definition plasma display panel having a large number of pixels becomes more reliable, which is very useful in industry.
第１図は本発明の第１の発明の電圧波形を示す図、第２
図は第１図の一部拡大図、第３図は本発明の第１の発明
の効果を示した図、第４図は本発明の第２の発明の電圧
波形を示す図、第５図は本発明の第２の発明の効果を示
す図、第６図は本発明の第３の発明の電圧波形を示す
図、第７図は本発明の第３の発明の効果を示す図、第８
図はプラズマディスプレイパネルの平面図と断面図、第
９図は電極配置に注目したプラズマディスプレイパネル
の構成図、第10図はプラズマディスプレイパネルの駆動
波形を示す図、第11図は従来の、細幅と太幅の消去パル
スの説明図である。FIG. 1 is a diagram showing a voltage waveform of the first invention of the present invention, and FIG.
1 is a partially enlarged view of FIG. 1, FIG. 3 is a view showing an effect of the first invention of the present invention, FIG. 4 is a view showing a voltage waveform of the second invention of the present invention, and FIG. Shows the effect of the second invention of the present invention, FIG. 6 shows the voltage waveform of the third invention of the present invention, FIG. 7 shows the effect of the third invention of the present invention, 8
The figure is a plan view and a cross-sectional view of the plasma display panel, FIG. 9 is a block diagram of the plasma display panel focusing on the electrode arrangement, FIG. 10 is a diagram showing the drive waveform of the plasma display panel, and FIG. It is explanatory drawing of the erase pulse of a width and a wide width.
Claims (3)
ACプラズマディスプレイパネルの駆動方法において、表
示発光を消去するための消去パルスを、消去パルス直前
の維持パルスの一部に重畳させることを特徴とするプラ
ズマディスプレイパネルの駆動方法。1. A dot matrix type having a memory function.
A driving method of an AC plasma display panel, wherein an erasing pulse for erasing display light emission is superimposed on a part of a sustain pulse immediately before the erasing pulse.
ACプラズマディスプレイパネルの駆動方法において、表
示発光の消去時には立ち上がりがなまった消去パルスを
印加することを特徴とするプラズマディスプレイパネル
の駆動方法。2. A dot matrix type having a memory function.
A method for driving an AC plasma display panel, which comprises applying an erasing pulse having a smooth rising edge when erasing display light emission.
ACプラズマディスプレイパネルの駆動方法において、表
示発光の消去時には立ち上りがなまった消去パルスを、
消去パルス直前の維持パルスの一部に重畳させて印加す
ることを特徴とするプラズマディスプレイパネルの駆動
方法。3. A dot matrix type having a memory function.
In the driving method of the AC plasma display panel, when the display light emission is erased,
A driving method of a plasma display panel, which is applied by superimposing it on a part of a sustain pulse immediately before an erase pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29930190A JP2674304B2 (en) | 1990-11-05 | 1990-11-05 | Driving method of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29930190A JP2674304B2 (en) | 1990-11-05 | 1990-11-05 | Driving method of plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04172392A JPH04172392A (en) | 1992-06-19 |
| JP2674304B2 true JP2674304B2 (en) | 1997-11-12 |
Family
ID=17870762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29930190A Expired - Lifetime JP2674304B2 (en) | 1990-11-05 | 1990-11-05 | Driving method of plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674304B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033546B2 (en) * | 1997-01-28 | 2000-04-17 | 日本電気株式会社 | Driving method of AC discharge memory type plasma display panel |
| JP3399508B2 (en) | 1999-03-31 | 2003-04-21 | 日本電気株式会社 | Driving method and driving circuit for plasma display panel |
-
1990
- 1990-11-05 JP JP29930190A patent/JP2674304B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04172392A (en) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932686B2 (en) | Driving method of plasma display panel | |
| US7817108B2 (en) | Plasma display having electrodes provided at the scan lines | |
| US6744200B2 (en) | Plasma display panel | |
| JP2503860B2 (en) | Driving method for memory type plasma display panel | |
| KR100517259B1 (en) | A method of driving a display panel and dischaging type display appratus | |
| US6097365A (en) | Color plasma display panel having a plurality of data drivers | |
| JP3028075B2 (en) | Driving method of plasma display panel | |
| JPH06175607A (en) | Method for driving plasma display panel | |
| KR100488449B1 (en) | Plasma display panel | |
| JP3064577B2 (en) | Driving method of plasma display panel | |
| JP2687684B2 (en) | Driving method of plasma display panel | |
| JP2674304B2 (en) | Driving method of plasma display panel | |
| JP3028087B2 (en) | Driving method of plasma display panel | |
| JP3697338B2 (en) | Driving method of AC type plasma display panel | |
| JP3084774B2 (en) | Driving method of plasma display panel | |
| JP4856855B2 (en) | Plasma display device and driving method used for plasma display device | |
| JP2616663B2 (en) | Driving method of plasma display panel | |
| JP2770726B2 (en) | Driving method of plasma display panel | |
| JP2000172228A (en) | Display panel driving method utilizing ac discharge | |
| JP2674304C (en) | ||
| KR20020029489A (en) | Method for driving a plasma display panel | |
| JP3662239B2 (en) | Driving method of plasma display device | |
| JP2005010762A (en) | Plasma display apparatus and driving method of plasma display panel | |
| JPWO2007029287A1 (en) | Driving method of arc tube array | |
| JPH0760299B2 (en) | Driving method for plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20080718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090718 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090718 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |