JP2664747B2 - Semiconductor device and photoelectric conversion device using the same - Google Patents
Semiconductor device and photoelectric conversion device using the sameInfo
- Publication number
- JP2664747B2 JP2664747B2 JP63312726A JP31272688A JP2664747B2 JP 2664747 B2 JP2664747 B2 JP 2664747B2 JP 63312726 A JP63312726 A JP 63312726A JP 31272688 A JP31272688 A JP 31272688A JP 2664747 B2 JP2664747 B2 JP 2664747B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- impurity concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置およびそれを用いた光電変換装
置に関するものである。Description: TECHNICAL FIELD The present invention relates to a semiconductor device and a photoelectric conversion device using the same.
[従来の技術] 従来、半導体装置としては、例えば、バイポーラトラ
ンジスタ(以下BPTという)が知られている。また、接
合のシャロー化および高集積化を図ることができるBPT
として、エミッタをポリシリコンで作成したBPT、すな
わち、DOPOSBPT(Doped Poly Silicon BPT)が知られて
いる。[Prior Art] Conventionally, as a semiconductor device, for example, a bipolar transistor (hereinafter, referred to as BPT) is known. In addition, BPT that can achieve shallower junctions and higher integration
A BPT in which the emitter is made of polysilicon, that is, DOPOSBPT (Doped Poly Silicon BPT) is known.
第14図は従来のBPTの一例を示す断面図である。図に
おいて、1は基板、2はn+埋め込み領域、3コレクタ領
域となる不純物濃度の低いn-領域、4はベース領域とな
るp領域、5はエミッタ領域となるn+領域である。6は
チャネルストッパとなるn-領域、7はコレクタ抵抗を下
げるためのn+領域、101,102,103,104は素子、電極およ
び配線をそれぞれ分離するための絶縁膜、200は金属、
シリサイド、ポリサイド等により形成された電極であ
る。FIG. 14 is a sectional view showing an example of a conventional BPT. In the figure, reference numeral 1 denotes a substrate, 2 denotes an n + buried region, 3 denotes an n − region having a low impurity concentration serving as a collector region, 4 denotes a p region serving as a base region, and 5 denotes an n + region serving as an emitter region. 6 is an n − region serving as a channel stopper, 7 is an n + region for lowering the collector resistance, 101, 102, 103 and 104 are insulating films for separating elements, electrodes and wirings, 200 is a metal,
This is an electrode formed of silicide, polycide, or the like.
ここに、基板1は、リン(P)、アンチモン(Sb)、
ヒ素(As)等の不純物をドープしてn型とされるか、あ
るいはボロン(B)、アルミニウム(Al)、ガリウム
(Ga)等の不純物をドープしてp型とされている。な
お、埋め込み領域2は、必ずしも設ける必要はない。エ
ミッタ領域5は、低圧化学蒸着(LPCVD)等によるポリ
シリコンにより形成されている。このベース領域4に
は、ボロン(B)、ガリウム(Ga)、アルミニウム(A
l)等とがドープされている。Here, the substrate 1 is made of phosphorus (P), antimony (Sb),
It is made n-type by doping impurities such as arsenic (As) or p-type by doping impurities such as boron (B), aluminum (Al), and gallium (Ga). The buried region 2 does not always need to be provided. The emitter region 5 is formed of polysilicon by low pressure chemical vapor deposition (LPCVD) or the like. The base region 4 includes boron (B), gallium (Ga), aluminum (A
l) etc. are doped.
[発明が解決しようとする課題] 上述した従来のBPTおよびDOPOSBPTでは、エミッタ領
域5の不純物濃度は1019〜1021cm-3、ベース領域の不純
物濃度は1016〜1018cm-3、コレクタ領域の不純物濃度は
1014〜1016cm-3程度であった。[Problems to be Solved by the Invention] In the conventional BPT and DOPOSBPT described above, the impurity concentration of the emitter region 5 is 10 19 to 10 21 cm −3 , the impurity concentration of the base region is 10 16 to 10 18 cm −3 , and the collector is The impurity concentration of the region is
It was about 10 14 -10 16 cm -3 .
しかし、このようなBPTにおいては、エミッタ領域の
不純物濃度が1019cm-3以上あるために、バンドギャップ
のナローイングが起こり、このためエミッタからベース
へのキャリアの注入効率が低下する(すなわち電流増幅
率hFEが下がる)という課題があった。However, in such a BPT, since the impurity concentration of the emitter region is 10 19 cm −3 or more, narrowing of the band gap occurs, which lowers the efficiency of carrier injection from the emitter to the base (that is, current The amplification factor hFE decreases).
シャロウ化を行ったBPTにおいては、hFEをを大きくす
るためにはベースの不純物濃度を大きくする必要があ
る。しかし、この場合には、ベース・エミッタ間の耐圧
が低下し、さらにベース・エミッタ間のキャパシタンス
が大きくなるという、新たな課題が発生する。In the BPT subjected to shallow reduction, in order to increase the the h FE, it is necessary to increase the impurity concentration of the base. However, in this case, there is a new problem that the breakdown voltage between the base and the emitter is reduced and the capacitance between the base and the emitter is increased.
本発明は従来技術の上述した課題を解決するためにな
されたものであり、本発明は、電流増幅率hFEが高く、
かつベース・エミッタ間の耐圧が低下せず、またキャパ
シタンスの小さな半導体装置およびそれを用いた光電変
換装置を提供することを目的とする。The present invention has been made to solve the above-described problems of the prior art, and the present invention has a high current amplification factor h FE ,
It is another object of the present invention to provide a semiconductor device in which the withstand voltage between the base and the emitter does not decrease and which has a small capacitance and a photoelectric conversion device using the same.
[課題を解決するための手段] 本発明の第1の要旨は、第1導電型のエミッタ領域、
第2導電型のベース領域および第1導電型のコレクタ領
域を少なくとも有する半導体装置において; 前記ベース領域に少なくともBおよびGeが添加され; 前記エミッタ領域の前記ベース領域との接合面の近傍
における不純物濃度をNDとし、前記ベース領域におけ
る、Bの濃度をNBとし、Geの濃度をNGeとしたとき、ND
≦1019cm-3、かつNGe>NBである; ことを特徴とする半導体装置に存在する。[Means for Solving the Problems] A first gist of the present invention is to provide a first conductivity type emitter region,
In a semiconductor device having at least a second conductivity type base region and a first conductivity type collector region, at least B and Ge are added to the base region; and an impurity concentration in the vicinity of a junction surface of the emitter region with the base region. was a N D, in the base region, the concentration of B and N B, when the concentration of Ge was N Ge, N D
≦ 10 19 cm -3, and is N Ge> N B; exists in a semiconductor device, characterized in that.
本発明の第2の要旨は、本発明の第1の要旨におい
て、ベース領域へのBおよびGeの添加が、イオン注入に
より行われたことを特徴とする半導体装置に存在する。A second aspect of the present invention resides in a semiconductor device according to the first aspect of the present invention, wherein the addition of B and Ge to the base region is performed by ion implantation.
本発明の第3の要旨は、本発明の第1の要旨または第
2の要旨において、NDは1017〜1019cm-3であることを特
徴とする半導体装置に存在する。The third aspect of the present invention, in the first aspect or the second aspect of the present invention, N D is present in a semiconductor device which is a 10 17 ~10 19 cm -3.
本発明の第4の要旨は、本発明の第1の要旨ないし第
3の要旨において、エミッタ領域と電極との間に、不純
物の濃度が1019〜1021cm-3であるSi層を設けたことを特
徴とする半導体装置に存在する。According to a fourth aspect of the present invention, in the first to third aspects of the present invention, a Si layer having an impurity concentration of 10 19 to 10 21 cm -3 is provided between the emitter region and the electrode. In a semiconductor device.
本発明の第5の要旨は、本発明の第1の要旨ないし第
4の要旨において、ND<NBであることを特徴とする半導
体装置に存在する。The fifth aspect of the present invention, in a first aspect to fourth aspect of the present invention resides in a semiconductor device which is a N D <N B.
本発明の第6の要旨は、本発明の第1の要旨ないし第
5の要旨に係る半導体装置を用いたことを特徴とする光
電変換装置に存在する。A sixth aspect of the present invention resides in a photoelectric conversion device using the semiconductor device according to the first to fifth aspects of the present invention.
[作用] 本発明によれば、ベース・エミッタ間の耐圧が高く、
ベース・エミッタ間キャパシタンスが小さく、かつ、h
FEの大きい半導体装置およびそれを用いた光電変換装置
を提供することができる。[Operation] According to the present invention, the withstand voltage between the base and the emitter is high,
Low base-emitter capacitance and h
A semiconductor device with a large FE and a photoelectric conversion device using the semiconductor device can be provided.
以下に本発明の作用を構成要件とともに詳細に説明す
る。Hereinafter, the operation of the present invention will be described in detail together with the constituent elements.
本発明では、 エミッタ領域とベース領域との接合面近傍の不純物濃
度を1019cm-3以下に抑えることにより、バンド・ギャッ
プナローイングが起こらないようにし、電流増幅率の低
下を防止する。In the present invention, the band gap narrowing is prevented from occurring and the decrease in current amplification factor is prevented by suppressing the impurity concentration in the vicinity of the junction surface between the emitter region and the base region to 10 19 cm −3 or less.
なお、1019cm-3に抑えるのは、少なくともエミッタ領
域のベース領域との接合面の近傍である。It should be noted that the suppression to 10 19 cm -3 is at least in the vicinity of the junction surface between the emitter region and the base region.
このように、エミッタ領域の不純物濃度を1019cm-3と
する理由を以下に述べる。The reason for setting the impurity concentration of the emitter region to 10 19 cm −3 will be described below.
ベース領域の不純物濃度を高くすると、ベース領域と
エミッタ領域との接合の耐圧が下がる。When the impurity concentration of the base region is increased, the breakdown voltage at the junction between the base region and the emitter region decreases.
通常のICで使用するときは、耐圧は少なくとも2V以上
必要である。しかし、安全をみて、3Vとした方が好まし
いため、3Vとする場合につき説明する。When used in a normal IC, the breakdown voltage must be at least 2V. However, from the viewpoint of safety, it is preferable to set the voltage to 3V. Therefore, the case of setting the voltage to 3V will be described.
p−n接合の耐圧は、通常、エミッタ領域の不純物濃
度が1017cm-3以下だとなだれ増幅で決まるが、エミッタ
領域の不純物濃度が1017cm-3より大だとトンネル電流の
影響がきいてくる。エミッタ領域の不純物濃度が1018cm
-3以上であると、トンネル電流だけで決まる。3V程度の
耐圧となる領域では主にトンネル電流によって決まる。
近似的に次式で表わされる。The breakdown voltage of the pn junction is usually determined by avalanche amplification when the impurity concentration of the emitter region is 10 17 cm -3 or less, but when the impurity concentration of the emitter region is greater than 10 17 cm -3 , the influence of the tunnel current is reduced. Come. Emitter region impurity concentration is 10 18 cm
If it is -3 or more, it is determined only by the tunnel current. In a region where the breakdown voltage is about 3 V, it is mainly determined by the tunnel current.
It is approximately expressed by the following equation.
ただし、 ε:電界(V/m), Eg:バンドギャップ, V:印加電圧, m*:有効質量, q:電荷, である。 Where ε: electric field (V / m), E g : band gap, V: applied voltage, m *: effective mass, q: electric charge, It is.
シリコンの場合を(1)式にあてはめると、次式にな
る。When the case of silicon is applied to equation (1), the following equation is obtained.
Jt=(1.649×104εV) exp[−3.052×109/ε ……(2) (2)式において、V=3V,ε=1MV/cmとすると、Jt
=2.75×10-5A/cm2となり、ε=1.5MV/cmで、JC=1.02A
/cm,ε=2MV/cmで、JC=2.33×102A/cm2となる。エミッ
タベース間に3V印加で電界ε=1MV/cmでベース領域の不
純物濃度に対するエミッタの濃度を決めてやると安全で
ある。すなわち、実際の半導体装置等ではエミッタサイ
ズが小さくなり(例えば、3×3μm2等)、かつ、エミ
ッタ接合の深さが浅く(例えば、0.5μm近傍以下)な
ると、エミッタ周辺の電流が影響するので、(1),
(2)式よりの電流より大となるからである。J t = (1.649 × 10 4 εV) exp [−3.052 × 10 9 / ε (2) In equation (2), if V = 3V and ε = 1 MV / cm, J t
= 2.75 × 10 -5 A / cm 2 , ε = 1.5MV / cm, J C = 1.02A
JC = 2.33 × 10 2 A / cm 2 when / cm and ε = 2 MV / cm. It is safe to determine the concentration of the emitter with respect to the impurity concentration in the base region by applying an electric field ε = 1 MV / cm by applying 3 V between the emitter and the base. That is, in an actual semiconductor device or the like, when the emitter size becomes small (for example, 3 × 3 μm 2 ) and the depth of the emitter junction becomes shallow (for example, around 0.5 μm or less), the current around the emitter is affected. , (1),
This is because the current becomes larger than the current according to the equation (2).
p−n接合の最大電界(段階状接合近似)εmと空乏
層幅Wは次式で示すことができる。maximum electric field (stepped junction approximation) epsilon m and depletion layer width W of the p-n junction can be represented by the following equation.
εm=((((2q(Vbi+V))/εS) ・(NB・ND/(NB+ND)))1/2 ……(3) W =((2∈S/q)・((NB+ND)/(NB・ND)) ・(Vbi+V)))1/2 ……(4) Vbi:拡散電圧, ε:誘電率, NB:ベース領域の不純物濃度, ND:エミッタ領域の不純物濃度, V:印加電圧 第11図は、縦軸にベース領域の不純物濃度、横軸にエ
ミッタ領域の不純物濃度をとり、εm=1MV/cmで、印加
電圧V=1,2,3,4,5Vについて示した。 ε m = ((((2q (V bi + V)) / ε S) · (N B · N D / (N B + N D))) 1/2 ...... (3) W = ((2∈ S / q) · ((N B + N D) / (N B · N D)) · (V bi + V))) 1/2 ...... (4) V bi: diffusion voltage, epsilon: permittivity, N B: base impurity concentration in the region, N D: impurity concentration of the emitter region, V: applied voltage FIG. 11, the impurity concentration of the base region on the vertical axis, the horizontal axis represents the impurity concentration of the emitter region, at ε m = 1MV / cm , And the applied voltage V = 1, 2, 3, 4, 5V.
V=3V,εm=1MV/cmで耐圧としたいので、図中3Vの
線で考えればよい。例えば、ベース領域の不純物濃度
(NB)が1018cm-3では、エミッタ領域の不純物濃度
(ND)は4.5×1018cm-3以下がよい。Since it is desired to set the withstand voltage at V = 3V, ε m = 1MV / cm, it is sufficient to consider the 3V line in the figure. For example, when the impurity concentration (N B ) of the base region is 10 18 cm −3 , the impurity concentration (N D ) of the emitter region is preferably 4.5 × 10 18 cm −3 or less.
NB=5×1018cm-3で、ND<1×1018cm-3であり、NB=1
×1019cm-3だと、ND<9×1017cm-3がよいことになる。N B = 5 × 10 18 cm −3 , N D <1 × 10 18 cm −3 , and N B = 1
If it is × 10 19 cm -3 , N D <9 × 10 17 cm -3 is good.
NBを1×1018cm-3以上とすると、NDは4.5×1018cm-3
以下がよいことになる。これが上限である。If N B is 1 × 10 18 cm −3 or more, N D is 4.5 × 10 18 cm −3.
The following will be good. This is the upper limit.
印加電圧2.5V,ε=1MV/cmとすると、この条件を満た
すためには、第11図から、ND<1×1019cm-3以下程度で
あることが分かる。Applied voltage 2.5V, When epsilon = 1 MV / cm, in order to satisfy this condition, the FIG. 11, it is found that the degree N D <1 × 10 19 cm -3 or less.
以上の観点から本発明ではNDを1019以下とした。Was N D 10 19 or less in the present invention from the above viewpoint.
一方、エミッタ領域の不純物濃度の下限としては1017
cm-3が好ましい。On the other hand, the lower limit of the impurity concentration in the emitter region is 10 17
cm -3 is preferred.
エミッタ領域の不純物濃度の好ましい下限について説
明する。A preferred lower limit of the impurity concentration of the emitter region will be described.
コレクタ電流JCは、次の(6)式で表され、 JB2=(qni 2Dn/NBLn)cosech(WB/Ln) ×[exp(VBE/kT)−1] ……(6) WB≪Ln,VBE≫kTとすると、(6)式は、 JC=(qni 2Dn)/(NBWB)・exp(VBE/kT) ……(7) となる。通常、この式が成り立つのは少数キャリア近似
の ND≫(ni 2/NB)・exp(VBE/kT) ……(8) が成り立つ範囲であり、これが崩れる領域がこのトラン
ジスタの電流駆動限界となる。Collector current J C is expressed by the following equation (6), J B2 = (qn i 2 D n / N B L n) cosech (W B / L n) × [exp (V BE / kT) -1 ] (6) Assuming that W B ≪L n , V BE ≫kT, equation (6) gives J C = (qn i 2 D n ) / (N B W B ) ・ exp (V BE / kT) (7) Normally, this equation is satisfied in the range where N D ≫ (n i 2 / N B ) · exp (V BE / kT) in the minority carrier approximation is satisfied, and the region where this is broken is the current of this transistor. Drive limit.
ゆえに、エミッタ領域の不純物濃度濃度NDで(ni 2/
NB)・exp(VBE/kT)を置き換えて得られる、 JC=q・(Dn/WB)・ND ……(9) が、このトランジスタのエミッタ領域の不純物濃度規定
の電流駆動限界となる。Thus, an impurity concentration concentration N D of the emitter region (n i 2 /
J C = q · (D n / W B ) · N D obtained by substituting (N B ) · exp (V BE / kT) is the current defined by the impurity concentration in the emitter region of this transistor. Drive limit.
通常、JCとして104〜105A/cm2はトランジスタとして
必要である。Dn=(kT/q)μnを使い、μnを従来のデ
ータを使って、WB=0.05,0.1,0.2μmとして、NDの下限
を計算すると、第13図のようになる。Usually, 10 4 to 10 5 A / cm 2 is required as a transistor as JC . Use D n = (kT / q) μ n, the mu n using conventional data, as W B = 0.05,0.1,0.2μm, when calculating the lower limit of the N D, so that the FIG. 13.
したがって、JCを104〜105A/cm2とする観点からはND
は1017以上が好ましい。Therefore, from the viewpoint of setting J C to 10 4 to 10 5 A / cm 2 , N D
Is preferably 10 17 or more.
なお、エミッタ領域の形成時には、望ましくは、オー
トミック抵抗を下げるために、表面に1019〜1021cm-3の
オートミックコンタクト層を設けてもよい。When the emitter region is formed, an automatic contact layer of 10 19 to 10 21 cm -3 may be desirably provided on the surface to reduce the automatic resistance.
ベースは、BとGeとを同時に混合してSi−Ge−B系と
し、混晶の効果とバンドギャップナローイングの効果を
同時に持たせ、ベースのバンドギャップを小さくし、エ
ミッタの注入効率を上げる。これにより、hFEを増大さ
せるが、エミッタ不純物濃度を上記の如く決めているの
で、ベース・エミッタ間の耐圧が低下し、さらにベース
・エミッタ間のキャパシタンスが大きくなるといった弊
害の発生を防ぐことができる。The base is made of Si-Ge-B system by mixing B and Ge at the same time, and has the effect of mixed crystal and the effect of band gap narrowing at the same time, reducing the band gap of the base and increasing the injection efficiency of the emitter. . As a result, hFE is increased. However, since the emitter impurity concentration is determined as described above, it is possible to prevent the occurrence of adverse effects such as a decrease in the base-emitter breakdown voltage and an increase in the base-emitter capacitance. it can.
以下、本発明について、より詳細に説明する。 Hereinafter, the present invention will be described in more detail.
第7図(a),(b)は、半導体中のバンド構造を示
す図である。図において、縦軸はエネルギーを示し、横
軸は状態密度n(E)(キャリアの入ることができる数
/単位体積)を示す。FIGS. 7A and 7B are views showing a band structure in a semiconductor. In the figure, the vertical axis indicates energy, and the horizontal axis indicates state density n (E) (number of carriers that can enter / unit volume).
第7図(a)は、n型の低不純物密度の半導体中のバ
ンド構造を示す図であり、n型のドナー準位は伝導帯か
ら分離している。しかし、高密度の不純物密度を含む半
導体ではドナー順位の幅が広がり、ドナー帯となって、
本来の半導体の伝導帯とエネルギー的につながってしま
う。すなわち、第7図(b)に示したような縮退伝導帯
を形成する。その結果、バンド端テーリングが起こり、
バンドギャップはEgからEg′になり、ΔEg=Eg−Eg′の
バンドナローイングが起こる。FIG. 7A shows a band structure in an n-type low impurity density semiconductor, in which an n-type donor level is separated from a conduction band. However, in a semiconductor containing a high impurity concentration, the range of the donor order is widened, and a donor band is formed.
It is energetically connected to the original conduction band of the semiconductor. That is, a degenerate conduction band as shown in FIG. 7B is formed. As a result, band edge tailing occurs,
The band gap changes from E g to E g ′, and band narrowing of ΔE g = E g −E g ′ occurs.
第7図ではn型半導体の場合について説明したが、p
型半導体の高密度ドーピングにおいては価電子帯の方で
同様のバンド・テーリングが生じ、バンド幅(禁止帯
幅)Egのナローイングが生ずる。バンド・ナローイング
の値は、近似的に次式で表わすことができる。In FIG. 7, the case of an n-type semiconductor has been described.
-Type semiconductor occurs similar band tailing in towards the valence band in the high density doping of bandwidth (band gap) E g narrowing occurs in. The value of the band narrowing can be approximately expressed by the following equation.
ΔEg=(3q2/16πεs)×(q2N/εskT)1/2……(10) ここで、qは電荷、εsは半導体誘電率、kはボルツ
マン定数、Tは絶対温度、Nは不純物密度である。ΔE g = (3q 2 / 16πε s ) × (q 2 N / ε s kT) 1/2 (10) where q is electric charge, ε s is a semiconductor permittivity, k is Boltzmann's constant, and T is absolute. The temperature, N, is the impurity density.
また、半導体がSiで、かつ室温の場合、 ΔEg=22.5(N/1018)1/2meV ……(11) である。したがって、N=1018cm-3とすると、ΔEg=2
2.5meVとなる。また、バンドギャップ・ナローイングが
起こったときの本質的なキャリア密度ni′2は、ナロー
イングがない場合のキャリア密度をni 2とした場合、 ni′2=n1 2exp(ΔEg/kT) ……(12) となる。When the semiconductor is Si and at room temperature, ΔE g = 22.5 (N / 10 18 ) 1/2 meV (11). Therefore, if N = 10 18 cm −3 , ΔE g = 2
It becomes 2.5meV. Moreover, essential carrier density n i when the bandgap narrowing occurred '2, when the carrier density in the absence of narrowing was n i 2, n i' 2 = n 1 2 exp (ΔE g / kT) …… (12)
また、BPTにおける、ベース電流およびコレクタ電流
の解析的理論式は次のようになる(ただし、エミッタの
WEの先は金属でコンタクトするものと仮定する)。The analytical theoretical formula for base current and collector current in BPT is as follows (however,
Previous W E is assumed to be contact with a metal).
ベース電流は、主として、ベースからエミッタへの正
孔への拡散電流 JB1=(qni 2Dp/NELP)coth(WE/LP) ×(exp(VBE/kT)−1] ……(13) およびエミッタから注入された電子の再結合電流 JB2=(qni 2Dn/NBLn)((cosh(WB/Ln)−1) /(sinh(WB/Ln)))[exp(VBE/kT)−1] ……(14) の2成分からなる。The base current is primarily diffusion current J in the positive holes from the base to the emitter B1 = (qn i 2 D p / N E L P) coth (W E / L P) × (exp (V BE / kT) - 1] ... (13) and recombination current J B2 = the injected electrons from the emitter (qn i 2 D n / n B L n) ((cosh (W B / L n) -1) / (sinh ( W B / L n ))) [exp (V BE / kT) −1]... (14)
また、コレクタ電流は、 JC=(qni 2Dn/NBLn)cosech(WB/Ln) ×[exp(VBE/kT)−1] ……(6) となる。なお、ここで、qは電荷、niは真性半導体密
度、NEはエミッタの不純物密度、NBはベースの不純物密
度、DPは正孔の拡散係数、Dnは電子の拡散係数、Lpは正
孔の拡散長((Dpτp)1/2で近似される)、Lnは電子
の拡散長(Dpτp)1/2で近似される)、kはボルツマ
ン定数、Tは絶対温度、VBEはベース・エミッタ順バイ
アス電圧、τpは正孔少数キャリアの寿命、τnは電子
少数キャリアの寿命、WEはエミッタの厚み、WBはベース
の厚みである。The collector current, J C = (qn i 2 D n / N B L n) cosech (W B / L n) × [exp (V BE / kT) -1] becomes ...... (6). Note that, q is the charge, n i is the intrinsic semiconductor density, N E is impurity density of the emitter, N B is the impurity density of the base, D P is the hole diffusion coefficient, D n is the electron diffusion coefficient, L p is hole diffusion length ((D p τ p) is approximated by 1/2), L n is approximated by the electron diffusion length (D p τ p) 1/2) , k is the Boltzmann constant, T is the absolute temperature, V bE is the base-emitter forward bias voltage, tau p is the life of the holes the minority carriers, tau n lifetime of the electron minority carriers, W E is emitter thickness, W B is the base thickness.
また、エミッタのキャリア密度は niE 2=ni 2exp[ΔEge/kT] で表され、ベースのキャリア密度は niB 2=ni 2exp[ΔEgb/kT] で表される。In addition, the carrier density of the emitter is represented by n iE 2 = n i 2 exp [ΔE ge / kT], the carrier density of the base is represented by n iB 2 = n i 2 exp [ΔE gb / kT].
上記の点を考慮すると(13)式でni 2がniE 2で、(1
4)式でni 2がniB 2で、(6)式でni 2がniB 2でおきかえ
られる。N i 2 is at n iE 2 in consideration of the above points (13), (1
4) n i 2 is at n iB 2 in formula, n i 2 are replaced by n iB 2 in (6).
通常、WB≪Lnで、かつ、JB1≫JB2であるので、h
FEは、概略的に hFE≒JC/JB1 ≒(LpDnniB 2/WBDpNBniE 2)tanh(WE/WB) =(LpDnNE/WBDpNB)tanh(WE/Lp) ×exp[(ΔEgb−ΔEge)/kT] ……(15) であり、また、バンドギャップのナローイングのみを考
慮して表わすと、 hFE≒hFEOexp[(ΔEgb−ΔEge)/kT] ……(16) となる。ここに、hFEOはバンドギャップのナローイング
がないときの電流増幅率である。従来のBPTはエミッタ
の不純物濃度NEが約1020〜1021cm-3であり、また、ベー
スの不純物濃度NBが約1016〜1018cm-3であった。このた
め、ΔEgeが大きく、ΔEgbはほとんどゼロであった。こ
のため、hFEは本質的な値より小さくなっていたのであ
る。Usually, since W B ≪L n and J B1 ≫J B2 , h
FE is roughly expressed as h FE ≒ J C / J B1 ≒ (L p D n n i B 2 / W B D p N B n iE 2 ) tanh (W E / W B ) = (L p D n N E / W B D p N B) is a tanh (W E / L p) × exp [(ΔE gb -ΔE ge) / kT] ...... (15), also expressed by considering only narrowing of the bandgap And h FE ≒ h FEO exp [(ΔE gb −ΔE ge ) / kT] (16) Here, h FEO is the current amplification factor when there is no narrowing of the band gap. Conventional BPT impurity concentration N E of the emitter is about 10 20 ~10 21 cm -3, The base of the impurity concentration N B was about 10 16 ~10 18 cm -3. Therefore, ΔE ge was large and ΔE gb was almost zero. For this reason, hFE was smaller than the essential value.
第8図は、Siにおいてボロンを高濃度ドーピングした
場合のバンドギャップのナローイング幅を(2)式を使
って計算した結果を示すグラフである。第8図におい
て、横軸は不純物密度(cm-3)を示し、縦軸はバンドギ
ャップのナロー化された幅ΔEg(meV)を示す。例え
ば、エミッタの不純物濃度を1018cm-3とし、ベースの不
純物濃度を1019cm-3とすると、ΔEg=ΔEab−ΔEge≒50
meVとなり、hFE≒7.4hFEOとなる。FIG. 8 is a graph showing a result of calculating the narrowing width of the band gap using the formula (2) when boron is highly doped in Si. In FIG. 8, the horizontal axis indicates the impurity density (cm −3 ), and the vertical axis indicates the narrowed width ΔE g (meV) of the band gap. For example, if the impurity concentration of the emitter is 10 18 cm −3 and the impurity concentration of the base is 10 19 cm −3 , ΔE g = ΔE ab −ΔE ge ≒ 50
meV, and h FE ≒ 7.4h FEO .
本発明では、ベースを高濃度にすることが大きな長所
を有することを述べたが、p型不純物はn型不純物であ
るリン(P)、ヒ素(As)に比較して、シリコン中の溶
解度が低い。In the present invention, it has been described that the high concentration of the base has a great advantage. However, the p-type impurity has a higher solubility in silicon than the n-type impurities phosphorus (P) and arsenic (As). Low.
第9図にシリコン中の不純物の固相での溶解度のデー
タを示す。横軸に温度(T℃)、縦軸に固相中の溶解度
を示す。p型不純物としてはB,Ga,Al等があるが、Bが
最も高濃度まで溶解することができる、ここで、固溶度
以上にドープすると、半導体装置の製造工程中にSi中に
析出し、欠陥ができ、BPTの特性に悪影響を及ぼす。た
だし、これは、プロセスの温度に依存する。FIG. 9 shows data on the solubility of impurities in silicon in the solid phase. The horizontal axis shows the temperature (T ° C.), and the vertical axis shows the solubility in the solid phase. B-type impurities include B, Ga, Al, etc., but B can be dissolved to the highest concentration. Here, when doped above the solid solubility, it precipitates in Si during the semiconductor device manufacturing process. , Defects, and adversely affect the characteristics of BPT. However, this depends on the temperature of the process.
Bは各不純物中で、最も安定に高濃度までドープでき
るため、p型不純物として最適である。Since B can be doped most stably to a high concentration among the respective impurities, B is optimal as a p-type impurity.
ただし、ここで、高濃度に不純物をドープした場合、
その不純物のSi中における四面体原子半径が問題とな
る。すなわち、Siはダイヤモンド型結晶であるため四面
体結合を組み、このときの原子半径rが問題となる。原
子半径の差を100×(r−rSi)/rSiで表わすと、Bの場
合、ほぼ−25である。Bの原子半径はSiに比べて小さい
ため、濃度が1018cm-3を越えると、Bの不純物の入って
いないエミッタ・コレクタに対してその界面でストレス
が生ずる。このストレスが著しくなると、転位に発展す
る。このため、ベース・エミッタ間あるいはベース・コ
レクタ間に電気的な漏れが生じ、耐圧が低下する。ま
た、電流増幅類も劣化する。However, if impurities are doped at a high concentration,
The tetrahedral atomic radius of the impurity in Si becomes a problem. That is, since Si is a diamond-type crystal, it forms a tetrahedral bond, and the atomic radius r at this time becomes a problem. When representing the difference between the atomic radius 100 × (r-r Si) / r Si, the case of B, and approximately -25. Since the atomic radius of B is smaller than that of Si, if the concentration exceeds 10 18 cm -3 , stress occurs at the interface between the emitter and the collector containing no B impurity. When this stress becomes significant, it develops into dislocation. As a result, electrical leakage occurs between the base and the emitter or between the base and the collector, and the breakdown voltage is reduced. In addition, current amplifications also deteriorate.
本発明では、Bと同時にGeをベース領域にドープす
る。In the present invention, Ge is doped into the base region simultaneously with B.
Geの100×(rGe−rSi)/rSiは、ほぼ+4である。す
なわち、Siよりも4%大きい。理想的には、Bに対する
Geのドープ量を25/4=8.25倍にすると、完全に格子の歪
補正ができる。Ge of 100 × (r Ge -r Si) / r Si is approximately +4. That is, it is 4% larger than Si. Ideally, for B
When the Ge doping amount is 25/4 = 8.25 times, lattice distortion can be completely corrected.
しかし、本発明では、例えばイオン注入によりベース
のp領域も不純物濃度の分布をもたせる如く作製するの
で、上記格子歪が発生しにくい構造になりGeをこのよう
な濃度に限定する必要はない。これは、ベースに対する
Bの添加量を連続的に変化させた構成にすることによ
り、欠陥、転移の発生を困難にするものである。これに
より、欠陥発生限界は上記Bの濃度1018cm-3よりはピー
ク濃度は高くなっている。However, in the present invention, since the base p region is also made to have a distribution of the impurity concentration by, for example, ion implantation, the structure does not easily generate the lattice distortion, and it is not necessary to limit Ge to such a concentration. This makes it difficult to generate defects and dislocations by adopting a configuration in which the amount of B added to the base is continuously changed. As a result, the defect generation limit is such that the peak concentration is higher than the B concentration of 10 18 cm −3 .
Geをドープする主な目的は、GeをSiにドープすること
により、バンドギャップをSiよりも小さくすることがで
きることである。バンドギャップに影響する濃度は、必
ずしも上記のBの8.25倍では充分でなく、1020cm-3以上
の濃度で効果が現れる。The main purpose of doping Ge is to make the band gap smaller than that of Si by doping Ge with Si. The concentration that affects the band gap is not necessarily sufficient to be 8.25 times the above B, and the effect appears at a concentration of 10 20 cm −3 or more.
GeはSiよりバンドギャップが小さい。Siのバンドギャ
ップがEgSi≒1.1eVであるのに対し、Geのバンドギャッ
プはEgGe≒0.7eVである。また、Si1-xGexと結晶組成を
すると、近似的に次式で表わされる。Ge has a smaller band gap than Si. While the band gap of Si is E gSi ≒ 1.1 eV, the band gap of Ge is E gGe ≒ 0.7 eV. Further, when the crystal composition is set to Si 1-x G x , it is approximately expressed by the following equation.
Eg′=EgSi−X(EgSi−EgGe) ……(17) したがって、X=0.1であるとすれば、ΔEg(=Eg′
−EgSi)は約40meVである。この時のGe濃度はほぼ5×1
021cm-3であり、Bの10倍以上である。E g ′ = E gSi −X (E gSi −E gGe ) (17) Therefore, if X = 0.1, ΔE g (= E g ′)
−E gSi ) is about 40 meV. The Ge concentration at this time is approximately 5 × 1
0 21 cm -3, which is 10 times or more of B.
第10図はGeのバンドギャップへの効果を示すグラフで
ある。第10図において、横軸は組成比Xを示し、縦軸は
バンドギャップEg、伝導帯側ΔECおよび価電子帯側ΔEv
の変化を示す。図から明らかなように、ベースにBとGe
とを同時にドープすることによって、ベースのバンドギ
ャップを減少させることができ、したがって、BPTの電
流増幅率を増加することができる。FIG. 10 is a graph showing the effect of Ge on the band gap. In FIG. 10, the horizontal axis represents the composition ratio X, and the vertical axis represents the band gap E g , the conduction band side ΔE C and the valence band side ΔE v
Shows the change in As is clear from the figure, B and Ge
And co-doping can reduce the bandgap of the base and thus increase the current amplification of the BPT.
なお、ベースにドープさせるp型不純物としては、A
l、Ga等も使用可能であるが、両者とも100×(r−
rSi)/rSiはほぼ+8であるので、原子半径が小さいも
のに対してでなければ格子歪を補正することができな
い。例えば、カーボン(C)は原子半径が小さいが、Si
1-xCxはバンドギャップが大になる方向であるため、バ
ンドギャップ・ナローイングと反対の性質を持つてお
り、好ましい組み合せとはいえない。すなわち、BとGe
がp型ベースとして最もよいといえる。The p-type impurities to be doped into the base include A
l, Ga, etc. can be used, but both are 100 × (r−
Since rSi ) / rSi is approximately +8, lattice distortion cannot be corrected unless the atomic radius is small. For example, carbon (C) has a small atomic radius,
Since 1-x C x is the direction in which the band gap is large, and with opposite properties bandgap narrowing, not preferable combination. That is, B and Ge
Can be said to be the best as a p-type base.
また、ベースをSi−Ge−B混晶とすることにより、正
孔のエミッタ注入をおさえることができ、エミッタから
の電子のベースへの注入の障壁にならないという効果が
ある。In addition, when the base is made of a Si-Ge-B mixed crystal, the injection of holes into the base can be suppressed, and there is an effect that it does not become a barrier to the injection of electrons from the emitter into the base.
[実施例] 本発明の1実施例として、第1図に示したものと同じ
構成のBPTを、イオン注入法を用いて作製した。Example As an example of the present invention, a BPT having the same configuration as that shown in FIG. 1 was manufactured by using an ion implantation method.
本実施例のBPTの製造プロセスを示す。 1 shows a manufacturing process of a BPT of the present embodiment.
p型基板1に、n+の埋め込み領域2を作成した。An n + buried region 2 was formed in a p-type substrate 1.
エピタキシャル技術等により埋め込み領域2の上にn-
領域3を作成した。N − on the buried region 2 by an epitaxial technique or the like.
Region 3 was created.
BPTのコレクタ抵抗を下げるためのn+領域7を作成し
た。An n + region 7 for lowering the collector resistance of the BPT was created.
素子分離領域101を、チャネル・ストップ領域6とと
もに作成した。An element isolation region 101 was created together with the channel stop region 6.
イオン注入により、GeとBあるいはGa等のp型不純物
をn-領域3上に作成した(ベース領域の形成)。なお、
濃度ドープした不純物のn-領域3内における分布を測定
したところ、第2図に示す結果が得られた。この詳細は
後述する。By ion implantation, p-type impurities such as Ge and B or Ga were formed on the n − region 3 (formation of a base region). In addition,
When the distribution of the heavily doped impurities in the n − region 3 was measured, the results shown in FIG. 2 were obtained. The details will be described later.
エミッタ用のコンタクトをあけた後、低圧化学蒸着
(LPCVD)またはエピタキシャル等により、不純物がド
ープされた多結晶あるいは単結晶シリコンの堆積行い、
領域5をパターン化した(エミッタ領域の形成)。な
お、この際、イオン注入法を用い、Pのドープを行っ
た。不純物(P)濃度を測定したところ第2図に示す分
布が得られた。After opening the contact for the emitter, deposition of polycrystalline or monocrystalline silicon doped with impurities by low pressure chemical vapor deposition (LPCVD) or epitaxial
Region 5 was patterned (formation of emitter region). At this time, P was doped using an ion implantation method. When the impurity (P) concentration was measured, the distribution shown in FIG. 2 was obtained.
絶縁物103を堆積し、これにコンタクト穴をあけ、さ
らにAl等の配線電極材料を堆積後、パターン化する。An insulator 103 is deposited, a contact hole is made in the insulator 103, and a wiring electrode material such as Al is deposited, followed by patterning.
絶縁物104を堆積し、外部取り出し口を加工する。An insulator 104 is deposited, and an external outlet is processed.
以上が本実施例の製造プロセスの概略であるが、本実
施例で最も重要なのはに示すベース領域作成過程であ
る。イオン注入法は、混晶比を安定して設定可能であ
り、Geの濃度分布を正確に再現でき、かつ、量産性に富
むという点で優れている。また、これに加えて、Geをイ
オン注入した後はSi中はアモルファス化しているため、
容易に固相エピタキシャル成長を行うことができ、プロ
セスの低温化が可能であった。さらに、GeはSi中におけ
る拡散定数が小さく、1000℃以下の熱処理工程であれば
イオン注入時のGe濃度分布がほとんど変化しないという
特徴も有していた。The above is the outline of the manufacturing process of this embodiment. The most important thing in this embodiment is the base region creation process shown in FIG. The ion implantation method is excellent in that the mixed crystal ratio can be stably set, the concentration distribution of Ge can be accurately reproduced, and mass productivity is high. In addition to this, after Ge ion implantation, Si is amorphous,
Solid phase epitaxial growth could be easily performed, and the temperature of the process could be reduced. Further, Ge has a characteristic that the diffusion constant in Si is small and that the Ge concentration distribution during ion implantation hardly changes during a heat treatment step at 1000 ° C. or less.
イオン注入時の半導体中での深さ方向Xに対する分布
関数は近似的に次式で示される。The distribution function in the depth direction X in the semiconductor at the time of ion implantation is approximately expressed by the following equation.
N(X)≒(NO/2.5RP)exp(−(X−Rp)2 /(ΔRP)2) ……(18) ここで、NOは単位面積当りのインプラ量、RPはピーク
になる位置、ΔRpはピークから1分散量(1σ)になる
距離である。RpおよびΔRpは加速電圧により変化する。N (X) ≒ (N O /2.5R P ) exp (− (X−R p ) 2 / (ΔR P ) 2 ) (18) where, N O is the amount of implantation per unit area, R P Is the peak position, and ΔR p is the distance from the peak to one variance (1σ). R p and ΔR p change with the acceleration voltage.
第2図は、以上のようにしてイオン注入を行った際の
B、GeおよびPの分布を示すグラフである。第2図にお
いて、横軸は深さ(相対値)を示し、縦軸は原子数/cm
-3を示す。FIG. 2 is a graph showing the distribution of B, Ge, and P when ion implantation is performed as described above. In FIG. 2, the horizontal axis represents the depth (relative value), and the vertical axis represents the number of atoms / cm.
Indicates -3 .
以上説明したようなヘテロBPTを作製した結果、ベー
ス・エミッタ間の耐圧が高く、ベース・エミッタ間キャ
パシタンスが小さく、かつ、hFEの大きい半導体装置を
提供することができた。As a result of fabricating the hetero BPT as described above, a semiconductor device having a high withstand voltage between the base and the emitter, a small capacitance between the base and the emitter, and a large hFE could be provided.
(実施例2) 第3図は、本発明の他の実施例を示す図である。Embodiment 2 FIG. 3 is a diagram showing another embodiment of the present invention.
本実施例に係るヘテロBPTは、エミッタが埋め込み構
造になっている点、基板1がn型である点および埋め込
み領域がない点で実施例1と異なる。The hetero BPT according to the present embodiment differs from the first embodiment in that the emitter has a buried structure, the substrate 1 is n-type, and there is no buried region.
このようなヘテロBPTにおいても、実施例1に示したB
PTと同様の効果を得ることができた。Even in such a hetero BPT, the B shown in Example 1
The same effect as PT was obtained.
(実施例3) 第4図は、基板1側にエミッタ領域5を作成した例で
ある。Third Embodiment FIG. 4 shows an example in which an emitter region 5 is formed on the substrate 1 side.
このようなヘテロBPTにおいても、実施例1に示したB
PTと同様の効果を得ることができた。Even in such a hetero BPT, the B shown in Example 1
The same effect as PT was obtained.
(実施例4) 第5図は、本発明の第3の実施例を示す図である。Embodiment 4 FIG. 5 is a diagram showing a third embodiment of the present invention.
本実施例に係るヘテロBPTは、n+コンタクト8が設け
られている点で、実施例1と異なる。n+コンタクト8を
設けたのは、エミッタ5のオーミック抵抗を下げるため
である。n+コンタクト8は、不純物濃度を1020cm-3とし
た。The hetero BPT according to the present embodiment differs from the first embodiment in that an n + contact 8 is provided. The reason for providing the n + contact 8 is to reduce the ohmic resistance of the emitter 5. The n + contact 8 has an impurity concentration of 10 20 cm −3 .
このようなヘテロBPTにおいても、実施例1に示したB
PTと同様の効果を得ることができた。Even in such a hetero BPT, the B shown in Example 1
The same effect as PT was obtained.
(実施例5) 第6図は、本出願人が昭和62年12月21日に特許願
(2)において開示した固体撮像装置に、実施例1に示
したBPTを用いたも場合を示す回路図である。第6図に
おいて、Trで示した部分に、実施例1で示したBPTを使
用した。(Embodiment 5) FIG. 6 is a circuit diagram showing a case where the BPT shown in Embodiment 1 is used for the solid-state imaging device disclosed by the present applicant in Patent Application (2) on December 21, 1987. FIG. In FIG. 6, the BPT shown in Example 1 was used for the portion indicated by Tr.
すなわち、本実施例では、実施例1で示したBPTを光
電変換素子として用いた。That is, in this example, the BPT shown in Example 1 was used as a photoelectric conversion element.
本発明によれば、半導体装置のfT(周波数)を向上さ
せることができるので、光電変換装置に用いた場合、非
常に有効である。According to the present invention, f T (frequency) of a semiconductor device can be improved, and therefore, it is very effective when used for a photoelectric conversion device.
光電変換装置におけるfTは読み出し速度から決まる。F T is determined from the read speed in the photoelectric conversion device.
現状の光電変換装置(エリアセンサ)は500×640素子
である。HD(High Diffision;ハイビジョン対応のエリ
アセンサ)では、1000×2000素子になる。現状のテレビ
の動作では、水平操作時間はHT≒50μsec、水平ブラン
キング期間HALKは、8〜10μsecであるが、これがHDに
なると、HT=3〜3.7μsec,HBLK=26μsecとなる。水平
操作を考えると、従来、TH=50μsec/640=80nsecであ
るのに対し、HDではTH=26nsec/2000=13nsecとなる。The current photoelectric conversion device (area sensor) has 500 × 640 elements. In the case of HD (High Diffision; an area sensor for high-definition), the size is 1000 × 2000 elements. In the current operation of the television, the horizontal operation time is HT ≒ 50 μsec, and the horizontal blanking period HALK is 8 to 10 μsec. Considering the horizontal operation, conventionally, T H = 50 μsec / 640 = 80 nsec, whereas in HD, T H = 26 nsec / 2000 = 13 nsec.
周波数は、少なくとも6倍以上必要となる。すなわ
ち、現状でfT≒1〜2GHZであるので、fT>6〜16GHz以
上必要となる。The frequency is required to be at least 6 times or more. That is, since it is f T ≒ 1~2GH Z currently requires more f T> 6~16GHz.
次に第6図に示したエリアセンサをカラーカメラとし
て使用する場合には、同一の光電変換素子の光情報を複
数回読み出す動作を行なう。この際、同一素子から複数
回読み出すために、1回目読み出し時と2回目以降の読
み出し時の電気出力の比が問題となる。この値が小さく
なると、補正が必要となる。Next, when the area sensor shown in FIG. 6 is used as a color camera, an operation of reading the optical information of the same photoelectric conversion element a plurality of times is performed. At this time, since the data is read from the same element a plurality of times, the ratio of the electrical output at the time of the first read and the electrical output at the time of the second and subsequent read becomes a problem. If this value decreases, correction is required.
上記1回目と2回目との読み出し出力の比を非破壊度
と定義する。The ratio between the first and second read outputs is defined as the non-destructive degree.
非破壊度は次式で表される。 The degree of non-destruction is expressed by the following equation.
非破壊度=(Ctot×hFE)/(Ctot×hFE+Cv) ここで、Ctotは第6図中Trで示される光電変換素子の
ベースに接続されている全容量を示し、ベース・エミッ
タ間容量Cbeとベース・コレクタ間容量CbcとCoxにより
決まる。CvはVL1・・・VLnで示される読み出し線路の浮
遊容量である。ただし、Coxは回路方式によっては存在
しない場合もある。Non-destructive degree = (C tot × h FE ) / (C tot × h FE + C v ) where C tot indicates the total capacitance connected to the base of the photoelectric conversion element indicated by Tr in FIG. determined by the base-emitter capacitance C be the base-collector capacitance C bc and C ox. C v is the stray capacitance of the reading line represented by VL 1 ··· VL n. However, Cox may not exist depending on the circuit system.
非破壊度はhFEを大きくすることにより容易に改善で
きる。すなわち、hFEを大きくすることにより非破壊度
を大きくすることができる。The degree of non-destruction can be easily improved by increasing hFE . That is, it is possible to increase the non-destructive level by increasing the h FE.
CtotはBPTセンサの容量はベース・エミッタ間容量、
ベース・コレクタ間容量で表わされる。すなわち、Ctot
=Cbe+Cbcで表わされる。通常、Cbe>Cbcで、ベース領
域の不純物濃度を高濃度にすると、非破壊度を左右する
ものはCbeが主要因となる。C tot is the capacitance of the BPT sensor, the capacitance between the base and the emitter,
It is expressed as the capacity between base and collector. That is, C tot
= C be + C bc . Normally, when C be > C bc and the impurity concentration in the base region is increased, C be is the main factor that affects the non-destructive degree.
なお、上式において、CVは垂直ラインの浮遊容量、h
FEはBPTの電流増幅率である。そこで、200万画素の設計
値は、Ctot<10fFにするので、Cbe<10fFであればよ
い。Cbe<10fFとなるかどうかは、エミッタの濃度によ
っても決まる。エミッタサイズを1.5μm角(面積でS
とする)とすると、 Cbe=ε・S/d(ただし、dは空乏層の厚み) ε=εS・εO(SiでεS=11.8), S=2.25×10-8cm2より、d≧235Åでよい。第12図に
ベース領域の不純物濃度に対するエミッタ領域の不純物
濃度をCbe=10fF、5fFとした場合のND(エミッタ領域の
不純物濃度)の上限値を示した。例えば、NB=1019cm-3
では、Cbe=10fFに対して、ND=3×1018cm-3以下、Cbe
=5fFに対して6.3×1017cm-3以下となる。In the above equation, C V is the stray capacitance of the vertical line, h
FE is the current gain of the BPT. Therefore, since the design value of 2 million pixels is C tot <10 fF, it is sufficient that C be <10 fF. Whether C be <10fF also depends on the concentration of the emitter. Emitter size 1.5μm square (S
C be = ε · S / d (where d is the thickness of the depletion layer) ε = ε S · ε O (ε S = 11.8 in Si), S = 2.25 × 10 −8 cm 2 , D ≧ 235 °. The impurity concentration C BE = 10 fF of the emitter region with respect to the impurity concentration of the base region in FIG. 12, showing the upper limit of the N D (impurity concentration of the emitter region) in the case of a 5 fF. For example, N B = 10 19 cm −3
Then, for C be = 10 fF, N D = 3 × 10 18 cm −3 or less, C be
= 5fF, 6.3 × 10 17 cm −3 or less.
ここで、HD対応のエリアセンサでは、Ctot=10fF,CV
=2.5PFであるので、例えば、非破壊度を0.90以上とす
るためには、hFEは2250以上必要となる。十分な非破壊
度を保障するためには、hFEは2000以上必要であると思
われる。Here, for an HD-compatible area sensor, C tot = 10fF, C V
= Because it is 2.5 pF, for example, in order to non-destructive degree of 0.90 or more, h FE is required 2250 or more. In order to ensure a sufficient non-destructive degree, h FE is likely to be needed more than 2000.
これに対して、従来、例えば、ホモ接合BPTでは、hFE
は1000程度であったため、充分な非破壊度を得ることが
できなかった。一方、本発明の半導体装置では、hFEを
十分大きくすることができるため、優れた非破壊度を得
ることができた。In contrast, conventionally, for example, in homozygous BPT, h FE
Was about 1000, so that a sufficient non-destructive degree could not be obtained. On the other hand, in the semiconductor device of the present invention, since hFE can be made sufficiently large, an excellent degree of non-destruction can be obtained.
さらに望ましくは、非破壊度は0.98以上であるとよ
い。そのときはhFEは10000程度必要となる。従来のホモ
BPTにおいては、この値は達しえず、本発明のBPTにおい
てのみこの値は達し得ることができた。More preferably, the degree of non-destruction is 0.98 or more. In that case, hFE is required to be about 10,000. Conventional homo
In the BPT, this value could not be reached and could only be reached in the BPT of the present invention.
なお、本実施例においてはエリアセンサの場合を示し
たが、ラインセンサにも応用できることは明らかであ
る。In this embodiment, the case of the area sensor is described, but it is apparent that the present invention can be applied to a line sensor.
[発明の効果] 以上説明したように、本発明によれば、エミッタの不
純物濃度を1019cm-3以下にすることにより、バンドギャ
ップ・ナローイングを抑えることができ、エミッタから
の注入効率を上げることができる。[Effects of the Invention] As described above, according to the present invention, by setting the impurity concentration of the emitter to 10 19 cm -3 or less, band gap narrowing can be suppressed, and the injection efficiency from the emitter can be reduced. Can be raised.
また、ベースのボロン濃度を高くすることによるバン
ドギャップ・ナローイング効果とGeを混合することによ
る混晶効果とにより、ベースのバンドギャップをエミッ
タのバンドギャップよりも狭くすることができ、したが
って、BPTのhFEを向上させることができる。さらに、格
子歪を緩和させることができるので、界面での欠陥を少
なくすることができる。In addition, the band gap narrowing effect by increasing the boron concentration of the base and the mixed crystal effect by mixing Ge can make the band gap of the base narrower than the band gap of the emitter. HFE can be improved. Further, since lattice strain can be reduced, defects at the interface can be reduced.
【図面の簡単な説明】 第1図は第1実施例を示すBPTNの断面図である。第2図
は、第1実施例におけるB、GeおよびPの分布を示すグ
ラフである。第3図から第5図は他の実施例を示す断面
図である。第6図は実施例1に示したBPTを用いた光電
変換装置の回路図である。第7図(a),(b)は、半
導体中のバンド構造を示す図である。第8図は、Siにお
いてボロンを高濃度ドーピングした場合のバンドギャッ
プのナローイング幅を示すグラフである。第9図はシリ
コン中の不純物の固相での溶解度のデータを示すグラフ
である。第10図はGeのバンドギャップへの効果を示すグ
ラフである。第11図から第13図まではNDの上限乃至好ま
しい下限を示すためのグラフである。第14図は従来のBP
Tの一例を示す断面図である。 (符号の説明) 1……基板、2……n+埋め込み領域、3……n-領域、4
……ベース領域となるp領域、5……エミッタ領域とな
るn+領域である。6……チャネルストップとなるn-領
域、7……コレクタ抵抗を下げるためのn+領域、101,10
2,103,104……素子、電極および配線をそれぞれ分離す
るための絶縁膜、200……電極。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view of a BPTN showing a first embodiment. FIG. 2 is a graph showing distributions of B, Ge and P in the first embodiment. 3 to 5 are sectional views showing another embodiment. FIG. 6 is a circuit diagram of a photoelectric conversion device using the BPT shown in the first embodiment. FIGS. 7A and 7B are views showing a band structure in a semiconductor. FIG. 8 is a graph showing the narrowing width of the band gap when boron is heavily doped in Si. FIG. 9 is a graph showing data on the solubility of impurities in silicon in the solid phase. FIG. 10 is a graph showing the effect of Ge on the band gap. From Figure 11 to Figure 13 is a graph for showing the upper or lower limit of the N D. Fig. 14 shows the conventional BP
FIG. 4 is a cross-sectional view illustrating an example of T. (Description of symbols) 1 ...... substrate, 2 ...... n + buried region, 3 ...... n - region 4
... A p region serving as a base region, 5... An n + region serving as an emitter region. N is 6 ...... channel stop - region, n + regions in order to lower the 7 ...... collector resistance, 101,10
2,103,104: Insulating film for separating elements, electrodes, and wirings, respectively, 200: Electrodes.
Claims (6)
ベース領域および第1導電型のコレクタ領域を少なくと
も有する半導体装置において; 前記ベース領域に少なくともBおよびGeが添加され; 前記エミッタ領域の前記ベース領域との接合面の近傍
における不純物濃度をNDとし、前記ベース領域における
Bの濃度をNBとし、Geの濃度をNGeとしたとき、ND≦10
19cm-3、かつNGe>NBである; ことを特徴とする半導体装置。1. A semiconductor device having at least a first conductivity type emitter region, a second conductivity type base region and a first conductivity type collector region; at least B and Ge added to the base region; wherein the impurity concentration in the vicinity of the junction surface of the base region and N D, when the concentration of B in the base region and N B, and the concentration of Ge and N Ge, N D ≦ 10 of
19 cm -3, and is N Ge> N B; wherein a.
ン注入により行われたことを特徴とする請求項1に記載
の半導体装置。2. The semiconductor device according to claim 1, wherein B and Ge are added to the base region by ion implantation.
る請求項第1または請求項2に記載の半導体装置。3. A N D A semiconductor device according to claim No. 1 or claim 2, characterized in that the 10 17 ~10 19 cm -3.
度が1019〜1021cm-3であるSi層を設けたことを特徴とす
る請求項1ないし請求項3に記載の半導体装置。4. The semiconductor device according to claim 1, wherein an Si layer having an impurity concentration of 10 19 to 10 21 cm −3 is provided between the emitter region and the electrode. .
至請求項4記載の半導体装置。5. A N D <semiconductor device according to claim 1 to claim 4, wherein the is N B.
を用いたことを特徴とする光電変換装置。6. A photoelectric conversion device using the semiconductor device according to claim 1.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63312726A JP2664747B2 (en) | 1988-12-10 | 1988-12-10 | Semiconductor device and photoelectric conversion device using the same |
EP19890312814 EP0373832A3 (en) | 1988-12-10 | 1989-12-08 | Semiconductor device and photoelectric conversion apparatus using the device |
US07/448,211 US5159424A (en) | 1988-12-10 | 1989-12-08 | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device |
US08/348,073 US5691546A (en) | 1988-12-10 | 1994-11-23 | Semiconductor device having a high current gain and a higher Ge amount at the base region than at the emitter and collector regions, and photoelectric conversion apparatus using the device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63312726A JP2664747B2 (en) | 1988-12-10 | 1988-12-10 | Semiconductor device and photoelectric conversion device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02158178A JPH02158178A (en) | 1990-06-18 |
JP2664747B2 true JP2664747B2 (en) | 1997-10-22 |
Family
ID=18032684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63312726A Expired - Fee Related JP2664747B2 (en) | 1988-12-10 | 1988-12-10 | Semiconductor device and photoelectric conversion device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2664747B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0373832A3 (en) * | 1988-12-10 | 1992-03-18 | Canon Kabushiki Kaisha | Semiconductor device and photoelectric conversion apparatus using the device |
-
1988
- 1988-12-10 JP JP63312726A patent/JP2664747B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02158178A (en) | 1990-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2860138B2 (en) | Semiconductor device and photoelectric conversion device using the same | |
US5159424A (en) | Semiconductor device having a high current gain and a higher ge amount at the base region than at the emitter and collector region, and photoelectric conversion apparatus using the device | |
EP0390521B1 (en) | Bipolar transistor and photoelectric converting apparatus using the bipolar transistor | |
US20050051798A1 (en) | Silicon germanium heterojunction bipolar transistor with carbon incorporation | |
JPH08306700A (en) | Semiconductor device and its manufacture | |
EP0443852B1 (en) | Lateral heterojunction bipolar transistor | |
US5486704A (en) | Semiconductor device and electronic device by use of the semiconductor | |
JP2664747B2 (en) | Semiconductor device and photoelectric conversion device using the same | |
JP2959460B2 (en) | Solid-state imaging device | |
US5245204A (en) | Semiconductor device for use in an improved image pickup apparatus | |
JP2670118B2 (en) | Semiconductor device and photoelectric conversion device using the same | |
JP2953666B2 (en) | Semiconductor device and electronic device | |
JP2915058B2 (en) | Semiconductor device and photoelectric conversion device using the same | |
JP2768970B2 (en) | Semiconductor device and photoelectric conversion device using the same | |
JP3001601B2 (en) | Semiconductor device | |
JP3037710B2 (en) | Semiconductor device and electronic device using the semiconductor device | |
JP3001600B2 (en) | Semiconductor device | |
EP0431836B1 (en) | Semiconductor device and electronic device by use of the semiconductor | |
JP2618502B2 (en) | Semiconductor device and electronic device | |
JP2559842B2 (en) | Semiconductor device and photoelectric conversion device using the same | |
JP2618503B2 (en) | Semiconductor device and electronic device | |
JP3001599B2 (en) | Semiconductor device | |
JP2603346B2 (en) | Semiconductor device and photoelectric conversion device | |
JP3037709B2 (en) | Semiconductor device and electronic device using the semiconductor device | |
JPH03198344A (en) | Semiconductor device and photoelectric transducer using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |