JP2664718B2 - Image output device - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、文字の拡大印刷機能を備えた文書作成装置
に於いて、拡大文字に任意のパターンで網塗り・網抜き
を施すことのできる文字修飾機能を持たせたイメージ出
力装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a document creating apparatus having an enlarged print function of characters. The present invention relates to an image output device having a character modification function capable of applying a character.

（従来の技術） 従来、パーソナルワードプロセッサ等の文書作成装置
に於ける網かけ機能は、予め定められた斜線、破線、波
線等のパターンを用いてのみ網かけしか行なえず、又、
拡大文字に対しては、白抜き、輪郭強調等の極く限られ
た範囲の文字修飾しかできなかった。(Prior Art) Conventionally, a shading function in a document creation device such as a personal word processor can only be performed using a predetermined pattern such as diagonal lines, broken lines, and wavy lines.
For an enlarged character, only a very limited range of character modification, such as white outline and outline emphasis, could be performed.

（発明が解決しようとする課題） この際、例えば拡大印刷される文字に、任意の登録文
字種や登録パターン等を用いて網塗り・網抜きを施すこ
とのできる機能をもたせることにより、文字修飾機能を
大幅に拡充でき、使用用途が広がるが、従来のワードプ
ロセッサに、このような任意の文字パターンを用いて網
塗り・網抜きができる文字修飾機構をもつものは存在し
なかった。(Problems to be Solved by the Invention) At this time, for example, a character modification function is provided by giving a function that can apply halftone painting / shading to a character to be enlarged and printed using an arbitrary registered character type, a registered pattern, or the like. However, there has been no conventional word processor having a character modification mechanism that can perform halftone painting / shading using such an arbitrary character pattern.

本発明は、外字等の登録文字種や登録パターンを有効
に用いて、拡大印刷される文字に網塗りや網抜きを施す
このこできるイメージ出力装置を提供することを目的と
する。SUMMARY OF THE INVENTION It is an object of the present invention to provide an image output apparatus capable of effectively using a registered character type or a registered pattern such as an external character or the like to perform halftone filling or blanking on a character to be enlarged and printed.

［発明の構成］ （課題を解決するための手段及び作用） 本発明は、埋め込みに使用されるパターンのイメージ
を入力する入力手段と、入力手段より入力されたイメー
ジを合成して埋め込み用のパターンを生成する埋め込み
用パターン生成手段と、生成されたパターンに索引コー
ドを付して記憶する埋め込み用パターン記憶手段と、前
記索引コードが指定されて、前記内側領域、又は、外側
領域の埋め込みが指示されたとき、前記埋め込み用パタ
ーン記憶手段より前記索引コードに対応した埋め込み用
パターンを読み出すとともに、前記輪郭の内側領域、又
は、外側領域にこの埋め込み用パターンを並べた修飾文
字・図形のイメージを出力するパターン埋め込み制御手
段とを有して、使用者が作成した任意の埋め込み用パタ
ーンにより、文字、又は、図形の埋め込み修飾を可能と
したもので、これにより外字等の登録文字種や登録パタ
ーンを有効に用いて文字修飾機能を大幅に拡充できる。[Constitution of the Invention] (Means and Actions for Solving the Problems) The present invention provides an input means for inputting an image of a pattern used for embedding, and a pattern for embedding by synthesizing an image input from the input means. An embedding pattern generating means for generating a pattern, an embedding pattern storing means for storing an index code attached to the generated pattern, and specifying the index code to instruct embedding of the inner area or the outer area. Then, the embedding pattern corresponding to the index code is read from the embedding pattern storage means, and an image of a modified character / graphic in which the embedding pattern is arranged in the inner area or the outer area of the contour is output. And a pattern embedding control unit that performs character embedding by an arbitrary embedding pattern created by a user. Or, obtained by allowing the shape of the embedded modification, thereby greatly expanding the character modification function using effectively the registration character type or registration patterns of external characters or the like.

又、本発明は、基本ドットマトリクス構成の文字パタ
ーンをドット補間により拡大し、同パターンから太線幅
の第１の文字パターンと細線幅の第２の文字パターンと
を得る手段と、白抜き文字の内部と外部に書込む任意の
ドットパターンを記憶する手段と、上記第1,第２の文字
パターンと上記白抜き文字の内部と外部に書込むドット
パターンとでなる４つのドットパターンの中から、２つ
のドットパターンを選び、その２つのドットパターンを
同一ドット位置上に於いて、各ドット毎に論理和、論理
積、排他的論理和の各種論理演算を行なう手段とを備
え、上記各種論理演算手段より、拡大された、内部と外
部に任意のドットパターンをもつ白抜き文字のドットパ
ターン情報を得る構成としたもので、これにより、基本
ドットマトリクス構成の文字パターンから、任意の拡大
・縮小倍率による、文字品質の高い、内部と外部にそれ
ぞれ飾りを付けた白抜き文字を得ることができる。The present invention also provides a means for enlarging a character pattern having a basic dot matrix configuration by dot interpolation to obtain a first character pattern having a thick line width and a second character pattern having a thin line width from the pattern, and Means for storing an arbitrary dot pattern to be written inside and outside; and four dot patterns consisting of the first and second character patterns and the dot pattern to be written inside and outside of the white character, Means for selecting two dot patterns and performing a logical operation of a logical sum, a logical product, and an exclusive logical sum for each of the two dot patterns on the same dot position; Means for obtaining dot pattern information of an outline character having an arbitrary dot pattern inside and outside, which is enlarged. From the character pattern, according to any enlargement or reduction ratio, high character quality, it is possible to obtain a white character with a respective decorations inside and outside.

（第１実施例） 先ず、第１図乃至第５図を参照して本発明の第１実施
例を説明する。(First Embodiment) First, a first embodiment of the present invention will be described with reference to FIGS.

第１図は上記第１実施例による文書作成装置の構成を
示すブロック図である。FIG. 1 is a block diagram showing the configuration of the document creation device according to the first embodiment.

第１図に於いて、11はマイクロプロセッサ（CPU）、1
2は同マイクロプロセッサCPU11によりアクセスされるRA
M、13は同ROMである。In FIG. 1, 11 is a microprocessor (CPU), 1
2 is an RA accessed by the microprocessor CPU11.
M and 13 are the ROM.

マイクロプロセッサ（以下CPUと称す）11は、装置全
体の制御を行なうもので、上記RAM12及びROM13をアクセ
スし、入力指示に従うプログラムの起動で、文書及びイ
メージの入力処理、更には第２図乃至第４図に示すよう
な文字修飾処理を含む編集処理等を実行する。RAM12に
は、文書領域、行イメージ領域（印字バッファ）、語句
登録領域等の他に、外字登録領域131、全角１文字分
（ここでは24×24ドット構成とする）の塗りつぶしパタ
ーンを貯える塗りつぶしパターンバッファ（Ｃ−BUF）1
32等が割付けられる。ROM13には、CPU11の動作を決定す
るプログラムや第２図乃至第４図に示すような文字修飾
ルーチンを含む編集処理プログラム等を格納するプログ
ラム格納領域、表示及び印字パターン等を記憶する文字
パターン領域、仮名あるいはローマ字で入力された読み
を漢字に変換するための各種の辞書が登録された辞書領
域等が割付けられる。A microprocessor (hereinafter referred to as a CPU) 11 controls the entire apparatus, accesses the RAM 12 and the ROM 13 and activates a program in accordance with an input instruction to input a document and an image. An editing process including a character modification process as shown in FIG. 4 is executed. In the RAM 12, in addition to a document area, a line image area (print buffer), a word registration area, and the like, an external character registration area 131, a fill pattern for storing a fill pattern for one full-width character (here, a 24 × 24 dot configuration). Buffer (C-BUF) 1
32 mag is assigned. The ROM 13 has a program storage area for storing a program for determining the operation of the CPU 11, an editing processing program including a character modification routine as shown in FIGS. 2 to 4, and a character pattern area for storing display and print patterns. A dictionary area or the like in which various dictionaries for converting readings entered in kana or romaji into kanji are registered is allocated.

又、14はキーボード（KB）、15はキーボードインター
フェイス（KB−IF）、16はLCD表示器、17は表示コント
ローラ（表示CNT）、18は表示用ドットメモリ、19はプ
リンタ（PRT）、20はプリンタインターフェイス（PRT−
IF）、21はフロッピィディスクドライブ（FDD）、22はF
DDインターフェイス（FDD−IF）である。14 is a keyboard (KB), 15 is a keyboard interface (KB-IF), 16 is an LCD display, 17 is a display controller (display CNT), 18 is a display dot memory, 19 is a printer (PRT), 20 is Printer interface (PRT-
IF), 21 is a floppy disk drive (FDD), 22 is F
This is a DD interface (FDD-IF).

キーボード14は、文書作成等に必要な入力情報をキー
ボードインターフェイス15を介してCPU11へ入力する。L
CD表示器16はCPU11の制御に従う表示コントローラ17の
表示ドライブ制御で表示用ドットメモリに展開された文
書・イメージ、更には外字作成画面等の各種表示イメー
ジをLCD画面上に表示する。プリンタ19はプリンタイン
ターフェイス20を介してCPU11の制御の下に、作成され
た文書・イメージ等を設定された書式に従い用紙上に印
刷出力する。フロッピィディスクドライブ21はFDDイン
タフェイス22を介してCPU11の制御の下に、入力・編集
済みの文書・イメージ等を文書フロッピディスクに保存
したり、同保存した文書・イメージ等を文書フロッピデ
ィスクから読出す。The keyboard 14 inputs input information necessary for document creation and the like to the CPU 11 via the keyboard interface 15. L
The CD display 16 displays, on the LCD screen, documents / images developed in the display dot memory by the display drive control of the display controller 17 according to the control of the CPU 11, and further, various display images such as an external character creation screen. The printer 19 prints out a created document, image, or the like on paper according to a set format under the control of the CPU 11 via the printer interface 20. Under the control of the CPU 11 via the FDD interface 22, the floppy disk drive 21 stores input / edited documents / images on the document floppy disk, and reads the saved documents / images from the document floppy disk. put out.

第２図は上記第１実施例に於ける文字修飾処理フロー
を示すフローチャートである。FIG. 2 is a flowchart showing a character modification processing flow in the first embodiment.

第３図は上記第２図に於ける網ぬり処理（ステップS1
3）の処理フローを示すフローチャートである。FIG. 3 shows the net coloring process in FIG. 2 (step S1).
It is a flowchart which shows the processing flow of 3).

第４図は上記第２図に於ける網抜き処理（ステップS
8）の処理フローを示すフローチャートである。FIG. 4 shows the screen removal processing (step S) in FIG.
It is a flowchart which shows the processing flow of 8).

第５図は上記第１実施例に於ける網ぬり・網抜き処理
の際の各処理パターンを例示した図である。FIG. 5 is a diagram exemplifying each processing pattern at the time of the screen coloring / screening processing in the first embodiment.

上記第３図乃至第５図に於いて、Ｐは上記塗りつぶし
パターンバッファ132に格納される外字等の塗りつぶし
パターン、Ｆは太字文字パターン、Ｓは細字文字パター
ン、Ｔは上記太字文字パターンＦと細字文字パターンＳ
のエクスクルルシーブオア（XOR）により得られる白抜
き文字パターン、（ｘ・ｙ）は網ぬり・網抜きの処理対
象となるドット位置座標である。3 to 5, P is a fill pattern such as an external character stored in the fill pattern buffer 132, F is a bold character pattern, S is a fine character pattern, and T is the bold character pattern F and a fine character. Character pattern S
, And (x, y) are dot position coordinates to be subjected to halftone dot / halftone dot removal processing.

ここで本発明の第１実施例による動作を説明する。 Here, the operation according to the first embodiment of the present invention will be described.

ここでは、網ぬり・網抜きの可能な文字の大きさを４
×４倍以上とし、外字登録領域131の84区01点の登録外
字が塗りつぶしパターンとして塗りつぶしパターンバッ
ファ132に貯えられるものとする。In this example, the size of characters that can be
It is assumed that it is × 4 or more, and the registered external characters at 84 points and 01 points of the external character registration area 131 are stored in the fill pattern buffer 132 as a fill pattern.

キーボード14上の特定ファンクションキー操作で文字
修飾機能が選択され、更にこの際、LCD表示器16上に表
示される文字修飾画面から、網ぬり又は網抜き処理が選
択されると、CPU11の制御の下に第２図乃至第４図に示
すような網ぬり網抜きの処理が実行される。When a character modification function is selected by a specific function key operation on the keyboard 14 and, at this time, a dot-coloring or halftone-cutting process is selected from a character modification screen displayed on the LCD display 16, control of the CPU 11 is performed. The process of removing the netting as shown in FIGS. 2 to 4 below is executed.

即ち、先ず上記処理に際して、RAM13内の外字登録領
域131の84区01点に、塗りつぶしパターンとなる外字が
登録され、次に、網ぬり・網抜きの対象となる文字パタ
ーンが設定倍率（４×３倍角以上）に従い拡大処理され
る（第２図ステップS1,S2）。その後、網ぬり又は網抜
きが選択指定されることによって、その指定に従う処理
が実行される（第２図ステップS3,S9,…、又はS3,S4,
…）。That is, at the time of the above-mentioned processing, first, an external character to be a fill pattern is registered at the 84th section 01 point of the external character registration area 131 in the RAM 13, and then, the character pattern to be subjected to halftone dot enrichment / shading is set to the set magnification (4 × Enlargement processing is performed according to (three times or more) (steps S1 and S2 in FIG. 2). Thereafter, by selecting and specifying the netting or blanking, the processing according to the specification is executed (steps S3, S9,... Or S3, S4, FIG. 2).
…).

この際、例えば網ぬりが指定され、上記外字登録領域
131の84区01点に登録された外字が塗りつぶしパターン
として指定されると、同塗りつぶしパターン（外字）が
上記外字登録領域131より読み出され、塗りつぶしパタ
ーンバッファ132に貯えられる（第２図ステップS10〜S1
2）。At this time, for example, the mesh coloring is specified and the external character registration area is set.
When the external character registered at point 01 of 84 section 131 is designated as a fill pattern, the same fill pattern (external character) is read from the external character registration area 131 and stored in the fill pattern buffer 132 (step S10 in FIG. 2). ~ S1
2).

この塗りつぶしパターン（24×24ドット＝72バイト）
が全て塗りつぶしパターンバッファ132に貯えられる
と、同塗りつぶしパターンによる網ぬり処理が実行され
る（第２図ステップS13）。This fill pattern (24 x 24 dots = 72 bytes)
Are all stored in the paint pattern buffer 132, the halftone-painting process based on the paint pattern is executed (step S13 in FIG. 2).

この網ぬり処理の詳細な処理フローは第３図に示され
る。FIG. 3 shows a detailed processing flow of the net coloring processing.

ここでは、パターンの左上端を処理の始点とし、右下
端を処理の終点として、ｘ方向（ライン方向）に順次網
ぬり処理を行ってゆく。Here, with the upper left end of the pattern as the processing start point and the lower right end as the end point of the processing, the halftone coloring processing is sequentially performed in the x direction (line direction).

この網ぬり処理は、先ず、塗りつぶしパターンＰと太
字文字パターンＦのアンド（AND）をとったパターンＢ
を生成し、次に細字文字パターンＳと太字文字パターン
Ｆのエクスクルルシーブオア（XOR）をとって、白抜き
文字パターンＴを生成し、次に上記パターンＢと白抜き
文字パターンＴのオア（OR）をとることにより、輪郭強
調された白抜き文字パターンＴの閉塞面内を塗りつぶし
パターンバッファ132に貯えられた塗りつぶしパターン
（外字パターン）で塗潰した網ぬり文字パターンが生成
される。In this halftone coloring process, first, a pattern B obtained by taking an AND of a fill pattern P and a bold character pattern F
Is generated, and then an X-ray sieve OR (XOR) of the thin character pattern S and the bold character pattern F is taken to generate a white character pattern T, and then the OR of the pattern B and the white character pattern T (XOR) By taking (OR), a halftone character pattern in which the inside of the closed surface of the outline character pattern T whose outline is emphasized is filled with the fill pattern (external character pattern) stored in the fill pattern buffer 132 is generated.

又、網抜き処理は第４図に示す処理を実行することに
より、輪郭強調された白抜き文字パターンＴの周囲を上
記塗りつぶしパターン（外字パターン）で塗潰した網抜
き文字パターンが生成される。この処理は上記第３図の
処理から容易に理解できるので、ここではその説明を省
略する。（第２図ステップS3）。In addition, by executing the processing shown in FIG. 4 in the halftone removal processing, a halftone character pattern in which the outline of the outline-enhanced outline character pattern T is painted out with the above-described fill pattern (external character pattern) is generated. Since this process can be easily understood from the process of FIG. 3, its description is omitted here. (Step S3 in FIG. 2).

上記したように、任意の外字等の登録文字種や登録パ
ターンを有効に用いて、文字、図形等の埋め込み修飾が
でき、文字修飾機能を大幅に拡充できる。As described above, the embedding and modification of characters and figures can be performed by effectively using the registered character type and registered pattern such as arbitrary external characters, and the character modification function can be greatly expanded.

以上詳記したよに本発明の第１実施例によれば、埋め
込みに使用されるパターンのイメージを入力する入力手
段と、入力手段より入力されたイメージを合成して埋め
込み用のパターンを生成する埋め込み用パターン生成手
段と、生成されたパターンに索引コードを付して記憶す
る埋め込み用パターン記憶手段と、前記索引コードが指
定されて、前記内側領域、又は、外側領域の埋め込みが
指示されたとき、前記埋め込み用パターン記憶手段より
前記索引コードに対応した埋め込み用パターンを読み出
すとともに、前記輪郭の内側領域、又は、外側領域にこ
の埋め込み用パターンを並べた修飾文字・図形のイメー
ジを出力するパターン埋め込み制御手段とを有し、使用
者が作成した任意の埋め込み用パターンにより、文字、
又は、図形の埋め込み修飾を可能としたことにより、外
字等の登録文字種や登録パターンを有効に用いて文字修
飾機能を大幅に拡大できる。As described above in detail, according to the first embodiment of the present invention, input means for inputting an image of a pattern used for embedding, and embedding for generating an embedding pattern by synthesizing an image input from the input means Pattern generating means, and an embedding pattern storage means for storing the generated pattern with an index code, and when the index code is specified and the embedding of the inner area or the outer area is instructed, A pattern embedding control for reading an embedding pattern corresponding to the index code from the embedding pattern storage means and outputting an image of a modified character or graphic in which the embedding pattern is arranged in the inner area or the outer area of the contour Means, and the character,
Alternatively, since the embedding of graphics can be modified, the character modification function can be greatly expanded by effectively using registered character types and registered patterns such as external characters.

（第２実施例） 次に、第６図乃至第９図を参照して本発明の第２実施
例を説明する。Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIGS.

第６図は上記第２実施例による文書作成装置の構成を
示すブロック図である。FIG. 6 is a block diagram showing the configuration of the document creation device according to the second embodiment.

図中、60はシステム全体の制御を司るCPU、61はメイ
ンメモリ（MM）、62はCPUバス、63は表示制御回路（CRT
−Ｃ）、64はフレームメモリ（FM）、65はパラレル−シ
リアル変換回路（Ｐ−Ｓ）、66はCRT表示部である。In the figure, 60 is a CPU that controls the entire system, 61 is a main memory (MM), 62 is a CPU bus, and 63 is a display control circuit (CRT).
-C), 64 is a frame memory (FM), 65 is a parallel-serial conversion circuit (PS), and 66 is a CRT display unit.

71乃至75はそれぞれCPUバス62につながれたI/Oレジス
タであり、71はドット補間時に於けるＸ方向のドット刻
み幅（dx）を貯えるレジスタ、72はドット補間時のＸ方
向の初期値（イニシャルアドレス;sx）を貯えるレジス
タ、73はドット補間時に於けるＹ方向のドット刻み幅
（dy）を貯えるレジスタ、74はドット補間時のＹ方向の
初期値（イニシャルアドレス;sy）を貯えるレジスタ、7
5は後述する補間値との比較を行なうための比較値即ち
閾値（th）を貯えるレジスタである。Reference numerals 71 to 75 denote I / O registers connected to the CPU bus 62. Reference numeral 71 denotes a register for storing a dot step width (dx) in the X direction at the time of dot interpolation. Reference numeral 72 denotes an initial value in the X direction at the time of dot interpolation (dx). A register for storing an initial address; sx), a register for storing a dot step width (dy) in the Y direction at the time of dot interpolation, a register for storing an initial value (initial address; sy) in the Y direction at the time of dot interpolation, 7
Reference numeral 5 denotes a register for storing a comparison value for performing a comparison with an interpolated value described later, that is, a threshold (th).

76は後述するラッチ回路78の値にレジスタ71の値（d
x）を加算する加算回路（ADD）、77はスタート時に於い
てレジスタ72の値（sx）を選択し、それ以後は加算回路
76の出力を選択するデータセレクタ（SEL）、78はデー
タセレクタ77より出力される整数部と小数部で表わされ
るドット補間時の新たなドットアドレス（sx＋ｉ・dx）
を貯えるラッチ回路である。79は後述するラッチ回路81
の値にレジスタ73の値（dy）を加算する加算回路、80は
スタート時に於いてレジスタ74の値（sy）を選択し、そ
れ以後は加算回路79の出力を選択するデータセレクタ、
81はデータセレクタ80より出力される整数部と小数部で
表わされるドット補間時の新たなドットアドレス（sy＋
ｉ・dy）を貯えるラッチ回路である。82はデータセレク
タ77,80の切替え制御を行なう制御フリップフロップで
ある。83は漢字を含む所定ドットマトリクス単位（例え
ば16×16ドット）の文字パターンデータが格納された漢
字パターンメモリ（KPM）である。84は漢字パターンメ
モリ83より読出した１文字分のドットパターンを貯える
高速RAMにより構成された１文字バッファであり、ここ
では１文字分のドットパターンをその周囲をオフドット
（“0"）のビットパターンで埋めた状態で記憶する。85
は１文字バッファ84に貯えられた文字パターンデータの
うち、ラッチ回路78,81の各整数部の値に従い、新たな
ドットを囲む１格子４点のドット情報を選択的に出力す
るビット選択回路である。86はビット選択回路85より出
力された４ビットの情報をラッチするラッチ回路であ
る。76 is the value of the register 71 (d
An adder circuit (ADD) for adding x), 77 selects the value (sx) of the register 72 at the start, and thereafter an adder circuit
A data selector (SEL) for selecting the output of 76, and 78 is a new dot address (sx + i · dx) at the time of dot interpolation represented by an integer part and a decimal part output from the data selector 77.
Is a latch circuit for storing the data. 79 is a latch circuit 81 described later
An addition circuit for adding the value (dy) of the register 73 to the value of the register 73; a data selector 80 for selecting the value (sy) of the register 74 at the start;
Reference numeral 81 denotes a new dot address (sy +) at the time of dot interpolation represented by an integer part and a decimal part output from the data selector 80.
i.dy). Reference numeral 82 denotes a control flip-flop that controls switching of the data selectors 77 and 80. A kanji pattern memory (KPM) 83 stores character pattern data of a predetermined dot matrix unit (for example, 16 × 16 dots) including kanji. Numeral 84 denotes a one-character buffer constituted by a high-speed RAM for storing a one-character dot pattern read from the kanji pattern memory 83. In this example, a one-character dot pattern is formed by setting off-dot ("0") bits around the dot pattern. It is stored in a state filled with a pattern. 85
Is a bit selection circuit for selectively outputting dot information of four points per grid surrounding a new dot in accordance with the value of each integer part of the latch circuits 78 and 81 among the character pattern data stored in the one character buffer 84. is there. Reference numeral 86 denotes a latch circuit for latching 4-bit information output from the bit selection circuit 85.

87乃至89はビット選択回路85より出力されるドット情
報のパターンを認識し、４点のドットで囲まれる新ドッ
トの補間値を選択的に切替え制御するドットパターン認
識部（DSP）の構成要素をなすもので、87はラッチ回路8
6のビット内容から４点のドットパターン状態を認識
し、後述する特定のドットパターン状態である際に、更
にその周囲の特定の２格子分のドット情報を順次選択す
べくビット選択回路85を制御する判別制御回路、88はこ
の判別制御回路87の制御で読出された４ビットの情報を
それぞれラッチするラッチ回路、89は判別制御回路87の
制御で読出された２格子分のドット情報とラッチ回路86
のドット情報とのドットパターン状態に応じた１ビット
の補間値切替選択信号を出力するドット判別回路であ
る。90はラッチ回路78に貯えられた小数部の値（５ビッ
トのＸ方向オフセット値）とラッチ回路81に貯えられた
小数部の値（５ビットのＹ方向オフセット値）とラッチ
回路86に貯えられた４点のドット情報とドット判別回路
89より出力される１ビットの補間値切替選択信号とを入
力情報として前記４点のドット情報で囲まれた領域内に
於ける新たなドットの補間値（Qxy）を出力する補間テ
ーブルROMであり、ここでは256K（32K×８）ビットのマ
スクROMを用い、前記した15ビットの読出しアドレスに
従い８ビット（０〜255レベル）の補間値を出力する。9
1は補間テーブルROM90より出力される補間値とレジスタ
75に貯えられた閾値との比較となるコンパレータであ
り、補間値が比較値即ち閾値を越えた際にオンドット
（輝点）を示す“1"レベルの信号を出力する。92はコン
パレータ91より出力されたドット情報を順次貯え、所定
ビット長単位（ここでは１バイトする）毎にCPUバス62
上に出力するI/Oレジスタである。87 to 89 are components of a dot pattern recognition unit (DSP) that recognizes a pattern of dot information output from the bit selection circuit 85 and selectively switches and controls an interpolation value of a new dot surrounded by four dots. 87, latch circuit 8
Recognizing four dot pattern states from the bit contents of 6, and controlling the bit selection circuit 85 to sequentially select dot information for specific two grids around the specific dot pattern state when the specific dot pattern state is described later. A discrimination control circuit 88 for latching the 4-bit information read under the control of the discrimination control circuit 87; and 89 a dot information and a latch circuit for two grids read under the control of the discrimination control circuit 87. 86
And a dot discrimination circuit that outputs a 1-bit interpolation value switching selection signal according to the dot pattern state with the dot information. Numeral 90 denotes the value of the decimal part (5-bit X-direction offset value) stored in the latch circuit 78, the value of the decimal part (5-bit Y-direction offset value) stored in the latch circuit 81, and the value stored in the latch circuit 86. 4 dot information and dot discrimination circuit
An interpolation table ROM that outputs an interpolation value (Qxy) of a new dot in an area surrounded by the four dot information by using a 1-bit interpolation value switching selection signal output from the input unit 89 as input information. Here, a mask ROM of 256K (32K × 8) bits is used, and an interpolated value of 8 bits (0 to 255 levels) is output according to the 15-bit read address described above. 9
1 is the interpolation value and register output from the interpolation table ROM90.
This is a comparator for comparison with the threshold value stored in 75. When the interpolated value exceeds the comparison value, that is, the threshold value, it outputs a "1" level signal indicating an on-dot (bright point). 92 sequentially stores the dot information output from the comparator 91, and the CPU bus 62 for each predetermined bit length unit (in this case, 1 byte).
This is the I / O register to output above.

第７図（ａ）乃至（ｆ）はそれぞれ補間処理により生
成される新たなドットを囲む１格子４点のドット情報
（ドットパターン）と補間テーブルROM90に設定された
補間値のレベル区分とテーブルタイプとの関係を示す図
であり、ここでは補間値を０〜255段階の輝度（明暗レ
ベル）で表わし、その区分された一部の領域を等高線で
示している。FIGS. 7A to 7F respectively show dot information (dot patterns) of four points per grid surrounding a new dot generated by the interpolation processing, the level division of the interpolation value set in the interpolation table ROM 90, and the table type. In this case, the interpolation value is represented by a luminance (light-dark level) of 0 to 255 steps, and a part of the divided area is indicated by a contour line.

第８図は前記１格子４点のドットパターンのうち、１
ドットのみがオン（“1"）又はオフ（“0"）である際の
テーブルタイプの選択切替例を説明するためのもので、
ドットパターン認識部（DSP）は、例えば周囲４点のド
ット（D0,D1,D2,D3）のうち、１点のみがオフ即ち“0"
（図では白抜きで示すD0）である際、更にその周囲の格
子の特定ドット（Da,Db）のオン・オフ状態を認識し、D
a,Db＝“1"であれは、第７図（ｄ）に示すようなコーナ
タイプのテーブル（T1）を選択し、又、Da,Dbの少なく
とも何れか一方が“0"であれば、第７図（ｆ）に示すよ
うな斜形タイプのテーブル（T0）を選択する。このよう
に、４点のドット領域内に位置する新たなドットの補間
値は、その４点のドットが上記したような特定のパター
ンをなすとき、更にその周囲のドット状態によって定め
られる。FIG. 8 shows one of the four dot patterns of one grid.
This is for describing an example of selection switching of a table type when only dots are on (“1”) or off (“0”).
For example, the dot pattern recognition unit (DSP) turns off one of the four dots (D0, D1, D2, D3), that is, “0”.
(D0 shown in white in the figure), the on / off state of specific dots (Da, Db) on the surrounding grid is further recognized, and D
If a, Db = "1", select a corner type table (T1) as shown in FIG. 7 (d), and if at least one of Da and Db is "0", An oblique type table (T0) as shown in FIG. 7 (f) is selected. As described above, the interpolation value of a new dot located within the four dot area is further determined by the surrounding dot state when the four dots form the above-described specific pattern.

第９図は第２実施例に於いて白抜き文字パターンの内
外をそれぞれ異なる飾りパターンで飾った文字パターン
の例を示す図である。FIG. 9 is a diagram showing an example of a character pattern in which the inside and outside of a white character pattern are decorated with different decorative patterns in the second embodiment.

ここで第６図乃至第９図を参照して第２実施例の動作
を説明する。先ず、CPU60は、白抜き文字の内部に書込
むドットパターン（以後、網かけパターンと称す）をメ
インメモリ61の網かけパターン保存領域に記憶する。そ
して、ドット補間時に於いて、CPU60は先ずレジスタ71,
72,73,74,75の初期設定を行なう。即ち、レジスタ71に
Ｘ方向のドット刻み幅（dx）、レジスタ72にＸ方向の初
期値（イニシャルアドレス;sx）、レジスタ73にＹ方向
のドット刻み幅（dy）、レジスタ74にＹ方向の初期値
（イニシャルアドレス;sy）、レジスタ75に補間値との
比較を行なうための比較値即ち閾値（th）をそれぞれセ
ットする。Here, the operation of the second embodiment will be described with reference to FIG. 6 to FIG. First, the CPU 60 stores a dot pattern (hereinafter, referred to as a hatched pattern) to be written in the outline characters in a hatched pattern storage area of the main memory 61. Then, at the time of dot interpolation, the CPU 60 firstly registers the register 71,
Initialize 72, 73, 74, 75. That is, the register 71 has a dot step width (dx) in the X direction, the register 72 has an initial value (initial address; sx) in the X direction, the register 73 has a dot step width (dy) in the Y direction, and the register 74 has an initial value in the Y direction. A value (initial address; sy) and a comparison value for comparison with the interpolation value, that is, a threshold value (th) are set in the register 75.

ここで、レジスタ71,73のドット刻み幅は拡大縮小倍
率の逆数値として与えられる。又、レジスタ72には、Ix
＝（dx−１）/2でなるIxが初期値sxとしてセットされ、
レジスタ74には、Iy＝（dy−１）/2でなるIyが初期値sy
としてセットされるもので、dx又はdyが１以下のとき
（即ち拡大時）はIx又はIyが負となって１文字バッファ
84の原文字パターン格納領域外のアドレスを示し、dx又
はdyが１以上のとき（即ち縮小時）はIx又はIyが正とな
って１文字バッファ84の原文字パターン格納領域内のア
ドレスを示す。Here, the dot step width of the registers 71 and 73 is given as a reciprocal value of the enlargement / reduction ratio. The register 72 contains Ix
= (Dx-1) / 2 is set as the initial value sx,
In the register 74, Iy, which is Iy = (dy-1) / 2, is initialized to the initial value sy.
When dx or dy is 1 or less (that is, at the time of enlargement), Ix or Iy becomes negative and one-character buffer is set.
84 indicates an address outside the original character pattern storage area, and when dx or dy is 1 or more (that is, at the time of reduction), Ix or Iy becomes positive and indicates an address within the original character pattern storage area of the one-character buffer 84. .

又、レジスタ75には、補間テーブルROM90より出力さ
れる補間値と比較をとり新ドットの何れのレベル以上の
ものを意味のあるドットとするかを決定するための任意
（０〜255）レベルの比較値即ち閾値がセットされる。
ここでは、網抜き文字を得るべく線幅を異にする２種の
文字パターンを得るため、値を異にする第１、第２の比
較値（tha,thb）を用意し、先ず最初に第１の比較値（t
ha;ここではtha＜thbとする）をレジスタ75にセットす
る。The register 75 has an arbitrary (0 to 255) level for comparing the interpolation value output from the interpolation table ROM 90 with the interpolation value output from the interpolation table ROM 90 and determining which level of the new dot or more is a significant dot. A comparison value or threshold is set.
Here, in order to obtain two types of character patterns having different line widths in order to obtain halftone characters, first and second comparison values (tha, thb) having different values are prepared. 1 comparison value (t
ha; here, tha <thb) is set in the register 75.

更にCPU60は漢字パターンメモリ83よりドット補間対
象となる、即ち白抜き処理の対象となる１文字分のドッ
トパターンデータを読出し、１文字バッファ84に書込
む。この際、１文字バッファ84には、上述したように、
ドット補間対象となる１文字分のドットパターンデータ
が、その周囲を意味の無い“0"のドットで囲まれた状態
で記憶される。Further, the CPU 60 reads dot pattern data for one character to be subjected to dot interpolation from the kanji pattern memory 83, that is, one-character dot pattern data to be subjected to whitening processing, and writes the dot pattern data to the one-character buffer 84. At this time, as described above, the one-character buffer 84
The dot pattern data for one character to be subjected to dot interpolation is stored in a state where the dot pattern data is surrounded by meaningless “0” dots.

この各レジスタ71,72,73,74,75へのデータセット、及
び１文字バッファ84への補間対象文字パターンの取出し
が終了した後、レジスタ72,74に貯えられたイニシャル
アドレスデータ（sx,sy）が制御フリップフロップ82の
制御のもとにデータセレクタ77,80より選択され、それ
ぞれ対応するラッチ回路78,81にラッチされる。このラ
ッチ回路78,81に貯えられたドットアドレスデータは、
その整数部の値がビット選択回路85に与えられ、小数部
の値が補間テーブルROM90に与えられる。ビット選択回
路85はその整数部の値にもとずいて１文字バッファ84よ
り１格子４点のビット情報を選択し、補間テーブルROM9
0に供給する。この際、拡大時（dx,dy＜１）に於いて
は、ビット選択回路85に、１文字バッファ84の原文字パ
ターン格納領域外のアドレスを示す負の値が与えられる
ことから原文字パターン格納領域外のドットを含む１格
子４点のドット情報よりドット選択を開始する。又、縮
小時（dx,dy＞１）に於いては、ビット選択回路85に、
１文字バッファ84の原文字パターン格納領域内のアドレ
スを示す正の値が与えられることから原文字パターン格
納領域内の１格子４点のドット情報よりドット選択を開
始する。After the data set to the registers 71, 72, 73, 74, and 75 and the extraction of the character pattern to be interpolated to the one-character buffer 84 are completed, the initial address data (sx, sy) stored in the registers 72 and 74 are completed. ) Are selected by the data selectors 77 and 80 under the control of the control flip-flop 82 and are latched by the corresponding latch circuits 78 and 81, respectively. The dot address data stored in the latch circuits 78 and 81 is
The value of the integer part is given to the bit selection circuit 85, and the value of the decimal part is given to the interpolation table ROM90. The bit selection circuit 85 selects bit information of four points per grid from the one-character buffer 84 based on the value of the integer part,
Supply 0. At this time, at the time of enlargement (dx, dy <1), since the bit selection circuit 85 is given a negative value indicating an address outside the original character pattern storage area of the one-character buffer 84, the original character pattern is stored. The selection of dots is started from four pieces of dot information of one grid including dots outside the area. At the time of reduction (dx, dy> 1), the bit selection circuit 85
Since a positive value indicating the address in the original character pattern storage area of the one-character buffer 84 is given, dot selection is started from the dot information of four points on one grid in the original character pattern storage area.

補間テーブルROM90は、上記ラッチ回路78,81からのＸ
方向及びＹ方向の各オフセット値（計10ビット）とビッ
ト選択回路85からの周囲４点のビット情報とドットパタ
ーン認識部（DSP）からの１ビットの補間値切替選択信
号とを入力情報として、その内容に従う８ビットの補間
値を出力する。この際、ビット選択回路85より出力され
た１格子４点のドットパターンがドットパターン認識部
（DSP）により認識され、第８図に示される如く、特定
のドットパターンである際は、更にその周囲の格子の特
定ドットのオン・オフ状態を認識して、そのドット応対
に応じた１ビットの補間値切替選択信号を出力する。即
ち、例えば第８図に示す如く、周囲４点のドット（D0,D
1,D2,D3）のうち、１点のみがオフ即ち“0"（図では白
抜きで示すD0）である際は、更にその周囲の格子の特定
ドット（Da,Db）のオン・オフ状態を認識し、Da,Db＝
“1"であれば、第７図（ｄ）に示すようなコーナタイプ
のテーブル（T1）を選択し、又、Da,Dbの少なくとも何
れか一方が“0"であれば、第７図（ｆ）に示すような斜
形タイプのテーブル（T0）を選択すべく補間値切替選択
信号を出力する。又、周囲４点のドット（D0,D1,D2,D
3）のうち、１点のみがオン即ち“1"（図では黒点で示
すD0）である際は、更にその周囲の格子の特定ドット
（Da,Db）のオン・オフ状態を認識し、Da,Db＝“0"であ
れば、第７図（ａ）に示すようなコーナタイプのテーブ
ル（T1）を選択し、又、Da,Dbの少なくとも何れか一方
が“1"であれば第７図（ｅ）に示すような斜形タイプの
テーブル（T0）を選択すべく補間値切替選択信号を出力
する。このように、４点のドット領域内に位置する新た
なドットの補間値は、その４点のドットが上記したよう
な特定のパターンをなすとき、更にその周囲のドット状
態によって定められる。そして上記補間テーブルROM90
より出力された８ビット（０〜255レベル）の補間値は
コンパレータ91に入力されて、レジスタ75に貯えられた
比較値即ち閾値（tha）と比較され、補間値が閾値を超
えていれば意味の有るドットであることを示す“1"レベ
ルの信号を出力し、又、補間値が閾値を越えていなけれ
ば意味の無いドットであることを示す“0"レベルの信号
を出力する。The interpolation table ROM 90 stores the X from the latch circuits 78 and 81.
The offset values in the direction and the Y direction (total of 10 bits), the bit information of the four surrounding points from the bit selection circuit 85, and the 1-bit interpolation value switching selection signal from the dot pattern recognition unit (DSP) are input information. An 8-bit interpolation value according to the contents is output. At this time, the dot pattern recognition unit (DSP) recognizes the four dot patterns of one grid output from the bit selection circuit 85, and when the dot pattern is a specific dot pattern as shown in FIG. And recognizes the on / off state of a specific dot of the grid, and outputs a 1-bit interpolation value switching selection signal corresponding to the dot response. That is, for example, as shown in FIG. 8, four surrounding dots (D0, D
When only one point out of (1, D2, D3) is off, that is, “0” (D0 shown in white in the figure), the on / off state of specific dots (Da, Db) on the surrounding grid And Da, Db =
If "1", select a corner type table (T1) as shown in FIG. 7D. If at least one of Da and Db is "0", select a table (T1) as shown in FIG. An interpolation value switching selection signal is output to select the oblique type table (T0) as shown in f). The surrounding four dots (D0, D1, D2, D
In 3), when only one point is on, that is, "1" (D0 indicated by a black point in the figure), the on / off state of specific dots (Da, Db) on the surrounding grid is further recognized, and Da is recognized. , Db = "0", a corner type table (T1) as shown in FIG. 7 (a) is selected, and if at least one of Da and Db is "1", the seventh type is selected. An interpolation value switching selection signal is output to select the oblique type table (T0) as shown in FIG. As described above, the interpolation value of a new dot located within the four dot area is further determined by the surrounding dot state when the four dots form the above-described specific pattern. And the above interpolation table ROM90
The output 8-bit (0-255 level) interpolation value is input to the comparator 91 and is compared with the comparison value stored in the register 75, ie, the threshold value (tha). If the interpolation value exceeds the threshold value, it means. It outputs a "1" level signal indicating that the dot has a dot, and outputs a "0" level signal indicating that the dot is meaningless unless the interpolation value exceeds the threshold value.

一方、補間テーブルROM90より補間値が選択出力され
た後、ラッチ回路78の内容とレジスタ71の内容とが加算
回路76により加算されるとともに、ラッチ回路81の内容
とレジスタ73の内容とが加算回路79により加算され、そ
の加算結果のデータが制御フリップフロップ82の制御の
もとにそれぞれ対応するデータセレクタ77,80より選択
されて、ラッチ回路78,81にラッチされる。このよう
に、補間テーブルROM90より補間値が出力される毎に、
ラッチ回路78のアドレス値がレジスタ71の値（刻み幅;d
x）に従って更新されるとともに、ラッチ回路81のアド
レス値がレジスタ73の値（刻み幅;dy）に従って更新さ
れる。On the other hand, after the interpolation value is selectively output from the interpolation table ROM 90, the contents of the latch circuit 78 and the contents of the register 71 are added by the addition circuit 76, and the contents of the latch circuit 81 and the contents of the register 73 are added to the addition circuit. The data is added by 79, and the data of the addition result is selected by the corresponding data selectors 77 and 80 under the control of the control flip-flop 82 and latched by the latch circuits 78 and 81. Thus, every time an interpolation value is output from the interpolation table ROM 90,
The address value of the latch circuit 78 is equal to the value of the register 71 (step size; d
x), and the address value of the latch circuit 81 is updated according to the value of the register 73 (step size; dy).

このようにして、順次、補間テーブルROM90より出力
された補間値がコンパレータ91によりレジスタ75の第１
の比較値即ち閾値（tha）と比較され、新たなドット情
報が生成される。In this manner, the comparator 91 sequentially outputs the interpolation values output from the interpolation table ROM 90 to the first
Is compared with the comparison value, ie, the threshold value (tha), and new dot information is generated.

そして上記コンパレータ91より出力された補間処理後
の新ドット情報は順次レジスタ92に貯えられ、１バイト
単位でCPU62上に出力される。このCPUバス62上に出力さ
れた補間処理後の新ドット情報はCPU60の制御のもとに
順次メインメモリ61内の予め定められた第１の文字パタ
ーン保存領域に貯えられる。The new dot information after the interpolation processing output from the comparator 91 is sequentially stored in the register 92 and output to the CPU 62 in byte units. The new dot information after the interpolation processing output on the CPU bus 62 is sequentially stored in a predetermined first character pattern storage area in the main memory 61 under the control of the CPU 60.

そしてthaを比較値としてコンパレータ81より得られ
た第１の文字パターンがメインメモリ61内の予め定めら
れた第１の文字パターン保存領域に貯えられたならば、
続いてレジスタ72には、上記第１の比較値即ち閾値tha
より低い値の第２の比較値即ち閾値thbがセットされ、
この閾値thbにより再び上記した処理動作が繰返し実行
される。そしてthbを比較値としてコンパレータ81より
得られた第２の文字パターンはメインメモリ61内の予め
定められた第２の文字パターン保存領域に貯えられる。
CPU60はメインメモリ61の第１、第２の文字パターン保
存領域に各々第１、第２の文字パターンが貯えられる
と、この第１、第２の文字パターンを重ね合せ処理し、
白抜き文字パターンを得る。即ち第１、第２の文字パタ
ーンを対応するドット毎に排他的論理和演算し、その演
算処理されたドットパターン情報を上記第１の文字パタ
ーン保持領域に書込む。これによってtha〜thbの補間値
をもつドットのみをオンドット（“1"）とした白抜き文
字パターンがメインメモリ61の第１の文字パターン保存
領域に記憶される。If the first character pattern obtained by the comparator 81 with tha as a comparison value is stored in a predetermined first character pattern storage area in the main memory 61,
Subsequently, the register 72 stores the first comparison value, that is, the threshold value tha.
A second lower comparison value or threshold thb is set,
The processing operation described above is repeatedly executed again using the threshold value thb. The second character pattern obtained from the comparator 81 using thb as a comparison value is stored in a predetermined second character pattern storage area in the main memory 61.
When the first and second character patterns are stored in the first and second character pattern storage areas of the main memory 61, the CPU 60 superimposes the first and second character patterns,
Obtain the outline character pattern. That is, an exclusive OR operation is performed on the first and second character patterns for each corresponding dot, and the dot pattern information subjected to the arithmetic processing is written in the first character pattern holding area. As a result, an outline character pattern in which only the dots having the interpolation values of tha to thb are turned on ("1") is stored in the first character pattern storage area of the main memory 61.

次に、第２の文字パターンの反転出力とメインメモリ
61の網かけパターン保存領域に記憶された第１の網かけ
パターンを対応するドット毎に論理積演算し、その演算
処理されたドットパターン情報を上記メインメモリ61の
第３の文字パターン保存領域に書込む。次に、第２の文
字パターンとメインメモリ61の網かけパターン保存領域
に記憶された第２の網かけパターンを対応するドット毎
に論理積演算し、その演算処理されたドットパターン情
報を上記第２の文字パターン保存領域に書込む。次に、
第１の文字パターン保存領域に記憶された白抜き文字パ
ターンと第２の文字パターン保存領域に記憶されたドッ
トパターンを対応するドット毎に論理和演算し、その演
算処理されたドットパターン情報を上記第１の文字パタ
ーン保存領域に書込む。Next, the inverted output of the second character pattern and the main memory
The first halftone pattern stored in the halftone pattern storage area 61 is ANDed for each corresponding dot, and the dot pattern information obtained by the arithmetic processing is stored in the third character pattern storage area of the main memory 61. Write. Next, the second character pattern and the second halftone pattern stored in the halftone pattern storage area of the main memory 61 are AND-operated for each corresponding dot, and the dot pattern information obtained by the arithmetic processing is obtained by the above-mentioned dot pattern information. 2 is written in the character pattern storage area. next,
A logical OR operation is performed for each corresponding dot between the outline character pattern stored in the first character pattern storage area and the dot pattern stored in the second character pattern storage area, and the calculated dot pattern information is obtained as described above. Write to the first character pattern storage area.

これによって、thbを越える補間値をもつドットのみ
に網かけパターンを持つ、網抜き文字パターンがメイン
メモリ61の第１の文字パターン保存領域に記憶される。As a result, a halftone character pattern having a halftone pattern only for dots having an interpolation value exceeding thb is stored in the first character pattern storage area of the main memory 61.

更に、この第１の文字パターン保存領域に記憶された
網抜き文字パターンと第３の文字パターン保存領域に記
憶されたドットパターンを対応するドット毎に論理和演
算し、その演算処理されたドットパターン情報を上記第
２の文字パターン保存領域に書込む。Further, the halftone character pattern stored in the first character pattern storage area and the dot pattern stored in the third character pattern storage area are logically ORed for each corresponding dot, and the calculated dot pattern is calculated. The information is written in the second character pattern storage area.

これによって、白抜き文字の外部（周囲）第１の網か
けパターンで飾り、同文字内部を第２の網かけパターン
で飾った、例えば第９図に示すような網抜き文字パター
ンがメインメモリ61の第２の文字パターン保存領域に記
憶される。As a result, a halftone character pattern as shown in FIG. 9, for example, as shown in FIG. 9, decorated with a first halftone pattern outside (surrounding) white characters and decorated with a second halftone pattern inside the characters. Is stored in the second character pattern storage area.

このメインメモリ11の第1,第２の文字パターン保存領
域に記憶された網抜き文字パターンは、CPU60の制御の
下に選択的に１文字単位でCPUバス62を介して表示制御
回路63に転送され、フレームメモリ64に記憶された後、
CRT表示部65に表示される。The halftone character patterns stored in the first and second character pattern storage areas of the main memory 11 are selectively transferred to the display control circuit 63 via the CPU bus 62 in character units under the control of the CPU 60. After being stored in the frame memory 64,
It is displayed on the CRT display section 65.

第1,第２の文字パターンと網かけパターンから網抜き
文字を作り出す方法は、上記した手段の他に、第２の文
字パターンと網かけパターンを論理積演算したドットパ
ターンと第１の文字パターンを排他的論理和演算する手
段等がある。In addition to the above-described means, a method of generating a halftone character from the first and second character patterns and the halftone pattern includes a dot pattern obtained by performing an AND operation on the second character pattern and the halftone pattern, and a first character pattern. Means for performing an exclusive OR operation on.

このような処理動作により、ドット補間後に於ける網
抜き文字パターンは、斜線部分に於ける階段状の括れが
目立たず、しかも角部が欠けることもなく、非常に認識
し易いものとなり、高度の網抜き文字表現が可能とな
る。By such a processing operation, the halftone character pattern after the dot interpolation becomes very recognizable without the stepped constriction in the hatched portion being noticeable, and without the corner portions being missing. Character expression without halftones is possible.

又、拡大・縮小倍率も非常に細かい値で設定でき任意
の大きさの白抜き文字を容易に得ることができ、かつ、
レジスタ71,72,73,74のうちの１個又は複数個を任意選
択的に指定して、その値をCPU60の制御の下に順次、又
は選択的に変えてゆくことにより、文字の拡大・縮小の
みならず、任意比率の長体、平体、任意角の斜体、下揃
え斜体、回転等の文字表現が容易に可能となり、高度な
文字修飾が出来る。例えばレジスタ71,73の値を2:1に設
定すれば、横幅に対し縦幅を２倍にした長体文字が得ら
れ、又、レジスタ71,73の値を1:1.2に設定すれば、縦幅
に対し横幅を1.2倍した平体文字が得られる。又、レジ
スタ72の値を１スライス毎に順次変化させることによっ
て所望する斜体文字が得られ、レジスタ72,74の値を順
次変化させることによって任意の回転角をもった文字を
得ることができる。In addition, the enlargement / reduction ratio can be set with very fine values, so that white characters of any size can be easily obtained, and
One or more of the registers 71, 72, 73, 74 are arbitrarily specified, and the values are sequentially or selectively changed under the control of the CPU 60, thereby enlarging or expanding characters. In addition to reduction, it is possible to easily express characters such as a long body, a flat body, an italic at an arbitrary angle, a bottom-aligned italic, and a rotation at an arbitrary ratio, thereby enabling advanced character modification. For example, if the values of the registers 71 and 73 are set to 2: 1, a long character whose height is twice as large as the width is obtained, and if the values of the registers 71 and 73 are set to 1: 1.2, You can obtain plain characters whose width is 1.2 times the height. A desired italic character can be obtained by sequentially changing the value of the register 72 for each slice, and a character having an arbitrary rotation angle can be obtained by sequentially changing the values of the registers 72 and 74.

以上詳記したように本発明の第２実施例によれば、基
本ドットマトリクス構成の文字パターンから、任意の拡
大・縮小倍率による文字品質の高い、文字パターンの内
外をそれぞれ異なる飾りパターンで飾った網抜き文字を
得ることのできる文字修飾機能をもつ文字パターン強調
制御機構が実現できる。As described in detail above, according to the second embodiment of the present invention, the character pattern having a high character quality at any enlargement / reduction magnification from the character pattern of the basic dot matrix configuration is decorated with different decorative patterns. A character pattern emphasis control mechanism having a character modification function that can obtain halftone characters can be realized.

［発明の効果］ 以上詳記したように本発明によれば、埋め込みに使用
されるパターンのイメージを入力する入力手段と、入力
手段より入力されたイメージを合成して埋め込み用のパ
ターンを生成する埋め込み用パターン生成手段と、生成
されたパターンに索引コードを付して記憶する埋め込み
用パターン記憶手段と、前記索引コードが指定されて、
前記内側領域、又は、外側領域の埋め込みが指示された
とき、前記埋め込み用パターン記憶手段より前記索引コ
ードに対応した埋め込み用パターンを読み出すととも
に、前記輪郭の内側領域、又は、外側領域にこの埋め込
み用パターンを並べた修飾文字・図形のイメージを出力
するパターン埋め込み制御手段とを有して、使用者が作
成した任意の埋め込み用パターンにより、文字、又は、
図形の埋め込み修飾が可能な構成としたことにより、外
字等の登録文字種や登録パターンを有効に用いて文字修
飾機能を大幅に拡充できる。[Effects of the Invention] As described above in detail, according to the present invention, input means for inputting an image of a pattern used for embedding, and an image input from the input means are combined to generate an embedding pattern. An embedding pattern generating means, an embedding pattern storing means for storing the generated pattern with an index code added thereto, and the index code is specified,
When the embedding of the inner area or the outer area is instructed, an embedding pattern corresponding to the index code is read from the embedding pattern storage means, and the embedding pattern is embedded in the inner area or the outer area of the contour. Pattern embedding control means for outputting an image of a modified character or figure in which patterns are arranged, and a character or an arbitrary embedding pattern created by a user.
By adopting a configuration in which embedding modification of a figure is possible, the character modification function can be greatly expanded by effectively using registered character types and registered patterns such as external characters.

又、本発明によれば、基本ドットマトリクス構成の文
字パターンをドット補間により拡大し、同パターンから
太線幅の第１の文字パターンの細線幅の第２の文字パタ
ーンとを得る手段と、白抜き文字の内部と外部に書込む
任意のドットパターンを記憶する手段と、上記第１、第
２の文字パターンと上記白抜き文字の内部と外部に書込
むドットパターンとでなる４つのドットパターンの中か
ら、２つのドットパターンを選び、その２つのドットパ
ターンを同一ドット位置上に於いて、各ドット毎に論理
和、論理積、排他的論理和の各種論理演算を行なう手段
とを備え、上記各種論理演算手段より、拡大された、内
部と外部に任意のドットパターンをもつ白抜き文字のド
ットパターン情報を得る構成としたことにより、基本ド
ットマトリクス構成の文字パターンから、任意の拡大・
縮小倍率による、文字品質の高い、内部と外部にそれぞ
れ飾りを付けた白抜き文字を得ることができる。According to the present invention, a character pattern having a basic dot matrix configuration is enlarged by dot interpolation, and a means for obtaining a first character pattern having a thick line width and a second character pattern having a thin line width from the pattern is provided. Means for storing an arbitrary dot pattern to be written to the inside and outside of the character; and four dot patterns consisting of the first and second character patterns and the dot pattern to be written inside and outside the white character. Means for selecting two dot patterns from each other and performing various logical operations such as logical sum, logical multiplication, and exclusive logical sum for each of the two dot patterns on the same dot position. The basic dot matrix configuration is obtained by obtaining, from the logical operation means, enlarged dot pattern information of white characters having arbitrary dot patterns inside and outside. From the character pattern, any of the expansion and
White characters with high character quality and decorations inside and outside can be obtained by the reduction magnification.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１実施例を示すブロック図、第２図
乃至第４図はそれぞれ上記第１実施例の処理フローを示
すフローチャート、第５図は上記第１実施例に於ける網
ぬり・網抜き処理を説明するためのパターンを示す図、
第６図は本発明の第２実施例を示すブロック図、第７図
（ａ）乃至（ｆ）、及び第８図はそれぞれ上記第２実施
例の動作を説明するためのもので、第７図（ａ）乃至
（ｆ）はそれぞれ補間処理により生成される新たなドッ
トを囲む１格子４点のドット情報（ドットパターン）と
補間テーブルROMに設定された補間値のレベル区分とテ
ーブルタイプとの関係を示す図、第８図はテーブルタイ
プの選択切替え動作を説明するための図、第９図は上記
第２実施例に於ける文字パターン生成例を示す図であ
る。 11……CPU、12……ROM、13……RAM、14……キーボード
（KB）、15……キーボードインターフェイス（KB−I
F）、16……LCD表示器、17……表示コントローラ（表示
CNT）、18……表示用ドットメモリ、19……プリンタ（P
RT）、20……プリンタインターフェイス（PRT−IF）、2
1……フロッピィディスクドライビ（FDD）、22……FDD
インターフェイス（FDD−IF）、131……外字登録領域、
132……塗つぶしパターンバッファ、60……CPU、61……
メインメモリ、62……CPUバス、63……表示制御回路、6
4……フレームメモリ、65……CRT表示部、71〜75……レ
ジスタ、76……加算回路、77……データセレクタ、78…
…ラッチ回路、79……加算回路、80……データセレク
タ、81……ラッチ回路、82……制御フリップフロップ、
83……漢字パターンメモリ、84……１文字バッファ、85
……ビット選択回路、86……ラッチ回路、87……判別制
御回路、88……ラッチ回路、89……ドット判別回路、90
……補間テーブルROM、91……コンパレータ、92……レ
ジスタ、DSP……ドットパターン認識部。FIG. 1 is a block diagram showing a first embodiment of the present invention, FIGS. 2 to 4 are flow charts each showing a processing flow of the first embodiment, and FIG. 5 is a network in the first embodiment. The figure which shows the pattern for explaining coloring and halftone removal processing,
FIG. 6 is a block diagram showing a second embodiment of the present invention, and FIGS. 7 (a) to (f) and FIG. 8 are for explaining the operation of the second embodiment. FIGS. 7A to 7F respectively show dot information (dot pattern) of four points per grid surrounding a new dot generated by the interpolation processing, the level division of the interpolation value set in the interpolation table ROM, and the table type. FIG. 8 is a diagram showing the relationship, FIG. 8 is a diagram for explaining a table type selection switching operation, and FIG. 9 is a diagram showing an example of character pattern generation in the second embodiment. 11 ... CPU, 12 ... ROM, 13 ... RAM, 14 ... Keyboard (KB), 15 ... Keyboard interface (KB-I
F), 16 LCD display, 17 Display controller (display
CNT), 18 ... dot memory for display, 19 ... printer (P
RT), 20 ... Printer interface (PRT-IF), 2
1… Floppy disk drive (FDD), 22 …… FDD
Interface (FDD-IF), 131: External character registration area,
132: Fill pattern buffer, 60: CPU, 61 ...
Main memory, 62 CPU bus, 63 Display control circuit, 6
4… Frame memory, 65… CRT display section, 71 to 75… Register, 76… Addition circuit, 77… Data selector, 78…
... Latch circuit, 79 ... Addition circuit, 80 ... Data selector, 81 ... Latch circuit, 82 ... Control flip-flop,
83 ... Kanji pattern memory, 84 ... 1 character buffer, 85
…… Bit selection circuit, 86… Latch circuit, 87… Discrimination control circuit, 88… Latch circuit, 89 …… Dot discrimination circuit, 90
… Interpolation table ROM, 91… Comparator, 92… Register, DSP… Dot pattern recognition unit.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】輪郭で囲まれた部分の内側の領域、又は、
前記輪郭で囲まれた部分の外側の領域にパターンを埋め
込んで装飾された文字、又は、図形の出力を行うイメー
ジ出力装置において、埋め込みに使用されるパターンの
イメージを入力する入力手段と、入力手段より入力され
たイメージを合成して埋め込み用のパターンを生成する
埋め込み用パターン生成手段と、生成されたパターンに
索引コードを付して記録する埋め込み用パターン記憶手
段と、前記索引コードが指定されて、前記内側領域、又
は、外側領域の埋め込みが指示されたとき、前記埋め込
み用パターン記憶手段より前記索引コードに対応した埋
め込み用パターンを読み出すとともに、前記輪郭の内側
領域、又は、外側領域にこの埋め込み用パターンを並べ
た修飾文字・図形のイメージを出力するパターン埋め込
み制御手段とを具備し、使用者が作成した任意の埋め込
み用パターンで文字、又は図形の埋め込み修飾を可能と
したことを特徴とするイメージ出力装置。1. A region inside a portion surrounded by a contour, or
Input means for inputting an image of a pattern used for embedding in an image output apparatus for outputting a character or a figure decorated by embedding a pattern in a region outside the portion surrounded by the outline; An embedding pattern generation unit for generating an embedding pattern by synthesizing an input image, an embedding pattern storage unit for recording the generated pattern with an index code attached thereto, and the index code being specified. When the embedding of the inner area or the outer area is instructed, the embedding pattern corresponding to the index code is read out from the embedding pattern storage means, and the embedding pattern is embedded in the inner area or the outer area of the contour. Pattern embedding control means for outputting a modified character / graphic image in which patterns for use are arranged. And, an image output apparatus characterized by allowed the characters in any of the embedding pattern that you have created, or graphic embedded modification. 【請求項２】基本ドットマトリクス構成の文字パターン
をドット補間により拡大する手段と、この拡大された文
字パターンから太線幅の第１の文字パターンと細線幅の
第２の文字パターンとを得る手段と、白抜き文字の内部
と外部に書込む任意のドットパターンを記憶する手段
と、上記第1,第２の文字パターンと上記白抜き文字の内
部と外部に書込むドットパターンとでなる４つのドット
パターンの中から、２つのドットパターンを選び、その
２つのドットパターンを同一ドット位置上に於いて、各
ドット毎に論理和、論理積、排他的論理和の各種論理演
算を行なう手段とを具備し、上記各種論理演算手段よ
り、拡大された、内部と外部に任意のドットパターンを
もつ白抜き文字のドットパターン情報を得ることを特徴
としたイメージ出力装置。2. A means for enlarging a character pattern having a basic dot matrix configuration by dot interpolation, and means for obtaining a first character pattern having a thick line width and a second character pattern having a thin line width from the enlarged character pattern. Means for storing an arbitrary dot pattern to be written inside and outside of white characters, and four dots consisting of the first and second character patterns and a dot pattern to be written inside and outside of white characters Means for selecting two dot patterns from the patterns and performing various logical operations such as a logical sum, a logical product, and an exclusive logical sum for each of the two dot patterns on the same dot position. An image output device which obtains enlarged dot pattern information of a white character having an arbitrary dot pattern inside and outside from the various logical operation means. .