JP2664090B2 - 単一軸状電気伝導部品の製造方法 - Google Patents

単一軸状電気伝導部品の製造方法

Info

Publication number
JP2664090B2
JP2664090B2 JP1502203A JP50220389A JP2664090B2 JP 2664090 B2 JP2664090 B2 JP 2664090B2 JP 1502203 A JP1502203 A JP 1502203A JP 50220389 A JP50220389 A JP 50220389A JP 2664090 B2 JP2664090 B2 JP 2664090B2
Authority
JP
Japan
Prior art keywords
chip
holes
metal
hole
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1502203A
Other languages
English (en)
Other versions
JPH03502388A (ja
Inventor
ラドゥン、マイケル・ジョーゼフ
スミス、ニコラス・ジェイ・ジー
ジブニイ、ポール・ジェイムズ
ニホウム、ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
REIKEMU Ltd
Original Assignee
REIKEMU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB888802567A external-priority patent/GB8802567D0/en
Priority claimed from GB888802565A external-priority patent/GB8802565D0/en
Priority claimed from GB888815447A external-priority patent/GB8815447D0/en
Priority claimed from GB888823053A external-priority patent/GB8823053D0/en
Priority claimed from GB888828245A external-priority patent/GB8828245D0/en
Application filed by REIKEMU Ltd filed Critical REIKEMU Ltd
Publication of JPH03502388A publication Critical patent/JPH03502388A/ja
Application granted granted Critical
Publication of JP2664090B2 publication Critical patent/JP2664090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0333—Organic insulating material consisting of one material containing S
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Non-Insulated Conductors (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、単一軸状の電気伝導部品の新たな実際的な
応用と上記部品を使用するための特別な形状に関する。
雲母をエッチングし重粒子放射線によって形成される
直径が５から20,000オングストロームの比較的直線的な
貫通孔が、配向された単領域強磁性薄板あるいはテレビ
カメラ内の撮像に適した物質を生産するために超伝導物
質あるいは鉄材にて容易に満たされる、多孔質の雲母薄
板の生産については米国特許第3303085号によって既知
である。そのような雲母薄板の表面は、上述した孔に満
たされ導電性物質と電気的な接続を保証するために磨い
たり削ったりすることができる。
相互に連結している貫通孔の選択された範囲はマスク
され、マスクされていない貫通孔は絶縁範囲によって囲
まれる電気的に導体な箇所を設けるためにメッキされ
る、多孔質ポリマー薄板は日本国公開公報第80161306号
にて既知である。
公開されたEP−Ａ−0213774号には、表面上に直径が2
00マイクロメートル以下で実質上相互に連結されていな
いの貫通孔を１平方ミリメートル当たり最低25個有する
少なくとも選択された部分と、薄板物質の主表面の少な
くとも一面にて該表面を越えて突出し、該表面相互間に
実質状他のすべての導電性線路から電気的に分離されて
いる電気伝導線路を設けた個々に電気伝導物質を含む貫
通孔が少なくとも重要な比率にて設けられた多孔質の薄
板物質を備えた単一軸状電気伝導物質の優れた形態が示
されている。
1:1関係 本発明の一形態は、第２の基板に接続位置の対応する
パターンにて面−面アライメントにて配列されたとき、
第１の基板上の接続箇所の所定のパターンに電気的に接
続を行い、上記接続箇所の上記パターンに一致する貫通
孔のパターンを有する電気的に絶縁された薄板物質を含
み、上記各貫通孔は直径が200マイクロメートル以下
で、薄板物質が使用上、対応する各接続箇所に接続して
配列された上記各貫通孔内の導電性物質とともに基板間
に配列されるとき、対面する接続箇所の各組間で電気的
接続を行う薄板物質の主表面より突出し不規則に並び、
該表面間の電気伝導線路にて内部メッキされた、単一軸
状電気伝導部品を供給することである。
このように接続される基板と本発明の他の形態は、要
求された目的に関するものであり、特にマイクロエレク
トロニクスの分野であり、本発明の主に重要なことは半
導体チップをテストするため、あるいは電子デバイスに
チップを集合させるための組み合わされた回路、例えば
集積回路のような半導体チップ上の接続箇所の接続であ
る。本発明の他の有益な使用は、個々のセンサあるいは
表示画素の密閉されたアレイの裏面へ電気的に接続する
ことを可能とすることを含んでいる。
部品が単一軸状導電体であること、主表面に沿って貫
通孔から導かれる電気的に導体なトラックがないこと、
が本発明のこの形態の有利な点である。このことは、一
対一の直接の接続及び面している接続位置が非常に接近
している場合に応用でき、インピーダンスを一致させた
りアース面の設計、信号伝搬、立上り時間、混信を最小
化するために低絶縁定数を有する物質の限定された選択
というような、ファン−アウト基板やプローブカード
（probe cards）やフレキシブルなプリント回路や他の
回路基板のような既知の表面トラックコネクタ構造では
解決できない多くの問題を避けることができる。
本発明のより簡単な単一軸状構造は、使捨てのように
取り扱うことができ、それぞれの貫通孔は、重なってい
る貫通孔パターンのいずれか一つが接続箇所の面するパ
ターンでアライメントを選択することができるような方
法において、それぞれの貫通孔が散在するように互いに
重なったパターンに一致する２あるいはそれ以上の貫通
孔を有することで、より経済性を良くすることができ
る。本発明のこのような携帯において、使用される孔パ
ターンは、接続箇所の向かい合ったパターンに関係する
単一軸状導電性薄板を容易に再配置することにより変更
することができる。
いずれにしても、上記の重なったパターンが使用さ
れ、周囲部分の接続箇所存在表面が動態化されたあるい
はそのままの半導体物質を備えた半導体チップである第
１の基板の使用における本発明の部品の優れた形態は、
その部品が上記接続箇所の組間で電気的な接続をしてい
るとき、チップの周囲部分に電気的接続がなされること
を避けるように配列された貫通孔の一つあるいは複数の
パターンを有している。
貫通孔内に電気伝導物質のメッキをすることは、例え
ば直径が200マイクロメートル以下で、例えば５から150
マイクロメートルで、好ましくは10から100マイクロメ
ートルで、一般的には100マイクロメートル以下が好ま
しい孔である、より細い導電体を他の技術よりもより正
確により能率的に配置可能である点で、本発明のこの形
態あるいは他の形態において優れている。例えば上記パ
ターンにおいて上記貫通孔の少なくとも幾つかが中心間
距離で100マイクロメートル以下しか離れていない場
合、貫通孔の直径が勿論100マイクロメートル以下であ
るような小形化の進んだ電子デバイスにおいて、上記正
確さは得に重要である。要求された孔の間隔によってそ
のような限界が課されることを条件に、本発明のすべて
の形態において貫通孔は直径で例えば100から200マイク
ロメートルとすることができ、又、導電性物質が薄板物
質の両主表面を越えて突出することがほとんど場合にお
いて好ましく、一方の表面からの突出は、高さにおいて
例えば0.2から100マイクロメートルで、好ましくは0.5
から30マイクロメートルで、特別には２から25マイクロ
メートルである。
本発明のすべての形態において絶縁薄板物質は、無機
物を使用することができるけれども、好ましくは柔軟性
のある重合体の物質がよい。
本発明のすべての形態において貫通孔は、３以下、好
ましくは1.2以下の値であるねじり係数（＝路線長／薄
板厚）を有することが好ましく、又、最低2.5の値であ
る面比（＝孔長／孔直径）を有することが好ましい。
薄板表面間の“電気的な導体”路線は、厚さ方向にお
いて半導電性レベル内の電気導電率を薄板に与えること
ができるけれども、例えば最低1000ジーメンス／センチ
メートル、好ましくは5000ジーメンス／センチメート
ル、特別には最低10000ジーメンス／センチメートルの
値である、概ね導体レベルの電気導電率を有することが
好ましい。好ましい導電性物質は、貫通孔の内部表面に
おいて、金属であり、好ましくはメッキであり、特に無
電解メッキである。適宜な適用可能な金属は使用するこ
とができ、例えばNi,Cu,Au,Co,Pd,Pd−Ni,Sn,Pb,Pb−S
n,Inである。
本発明の種々の形態による好ましい部品において、好
ましくはすべてであるが、好なくとも貫通孔の重要部分
は、それぞれ薄板表面を越えて突出する電気的に導体な
物質の管状の構造を有している。“管状”とは、ある特
別な断面形状を意味するものではなく、孔は円形であ
り、楕円であり、多角形であり、あるいは適宜な他の形
状であり、側面は傾斜あるいは真っ直ぐな面である。
本発明の種々の形態は、マイクロ回路にはんだ付け接
続するために使用され管状構造によって支持され満たさ
れる例えばインジウムのような溶着物あるいは他の溶解
性のある金属の比較的正確なそして安定した“柱（post
s）”を設けるのに使用することができる。充填物質の
金は、又、そのような“永久的な”電気的接続を行うの
に使用される。貫通孔の管状金属ライニングは、絶縁薄
板物質を塗るよりもより容易に金属ライニングを行う溶
解性金属の導入を容易にする。
好ましくは、この管状構造は、孔表面上の電気伝導物
質である第１の部分と、第１の部分の少なくとも一つの
端部にて好ましくは電気的に導体な物質である第２の部
分と、薄板表面を越えて突出する第１の部分の一あるい
は両方の表面の終端における少なくとも第２の部分の部
品と、を備えている。好ましくは、細孔表面の電気伝導
物質の第１の部分は管状であり、電気伝導物質の第２の
部分は第１の部分の終端表面と同様に内部表面上に存在
する。第１の部分は、金属であることが好ましく、細孔
内部表面において好ましくはメッキであり、特に無電解
メッキであり、さらに第２の部分は第１の部分において
メッキ、特に無電解メッキであることが好ましい。第１
及び第２の部分は、それぞれ異なる電気伝導物質にて構
成することができ、そして第２の部分は管状の第１の部
分にて充填可能であり、あるいはそれ自身管状であり、
いずれの場合においても、電気伝導（あるいは他の）物
質にてさらに充填すことができる。金属ライニングされ
た場所では、貫通孔が別の金属にて満たされ、この金属
は、はんだ、低融点金属、溶解性合金、あるいはメッキ
であることが好ましい。管状の金属ライニングあるいは
金属充填、あるいはその両方は、薄板表面を越えて突出
し、又、上述した他の標準は適宜に応用することができ
る。特別な組み合わせは、第１の部分が銅であり、第２
の部分がニッケルであり、ニッケル上に、管状であって
も良いし銅及びニッケルの管を満たすこともできる金の
第３の層が形成される。
好ましくは、電気的絶縁物質は、貫通孔内の電気伝導
物質の部分をさらすために、元来薄板物質の一方あるい
は両方の表面から取り除かれ、よって、薄板表面を越え
て要求された導電性物質の突出を作ったりあるいは増加
したりする。このことは、例えば薄板物質の表面層を溶
解するような、選択された溶剤内で基礎となる層よりよ
り容易に溶解可能な物質の表面層を有する薄板を使用可
能とする適宜な手段にて実行される。
電気的絶縁された薄板物質の幾つかは、貫通孔の要求
されたパターンが十分正確に形成可能な部分で使用する
ことができ、電子工業に容認可能なものを含んでいる、
例えばエポキシ、ポリウレタン、ポリイミド、シリコン
ゴム、多硫化物、ポリカーボネイトである、重合物質で
あることが好ましい。その薄板は、もし終端の使用の予
定があるような場合には、一方あるいは両方の表面上に
粘着性層を延長することができる。芳香族あるいはアモ
ルファスポリアミドの表面層にてなるポリイミドの好ま
しい薄膜薄板は、ともに未確定な国際特許出願……（RK
362COM）に説明されており、その開示部分は参照として
本明細書に編入している。本発明のこの形態あるいは他
の形態に関する好ましいポリイミドは、ATST D882に従
い４日間、100℃、pH10の水に浸した後、その元来の伸
長の少なくとも50％、好ましくは少なくとも75％、より
好ましくは少なくとも85％を保持することが可能なもの
である。又、少なくとも15％以下、好ましくは10％、よ
り好ましくは５％以下の十分環化されたポリイミド、及
び可能であれば、実質上非開環イミド基又は非環状アミ
ン酸基は、カプトン（Kapton）（TM）のように未完全な
環化ポリイミドを攻撃する熱いアルカリ金属メッキ溶液
を耐えることができるということが容易に理解できよ
う。好ましい物質は、4,4′−ビフェニール二無水物及
び（4,4′−ジアミノビフェニール、あるいは4,4′−ジ
アミノビフェニールエーテルあるいはフェニレンジアミ
ン）から得られるポリイミドを含んでいる。4,4′−ジ
アミノビフェニールのポリイミドは、マイクロ回路に特
に良く適応する熱特性を提供することができる。上記の
３つのジアミンの4,3′−あるいは3,3−異性体の使用、
及び／又はビフェニール二無水物（しかしカプトンは勿
論含むが）の代わりとしてピロメトリ二無水物を使用す
るポリマーもまた役立つ。現在より好ましく購入可能な
ポリイミドは、ウベ/ICIから“UPILEX"の商標のもので
ある。それらのひとつである、“UPILEXR"は、ビフェニ
ール二無水物及びジアミノビフェニールエーテル、即ち
以下の構造式のものから得られるリピートユニット（ru
peat unit）を有する比較的完全な環化ポリマーである
と考えられる。
しかしながら、以下に示す構造式にてなる、同一の無
水物及びｐ−フェニレンジアミンから得られるリピート
ユニットを有すると考えられる“UPILEX S"がより好ま
しい。
本発明は以下の（ａ）ないし（ｃ）の課題を含む部品
を製作する方法を含んでいる。
（ａ）適宜な電気的絶縁薄板物質上の選択されたパター
ン内で貫通孔の内部表面に電気伝導物質の第１の部分を
設けること、 （ｂ）薄板物質の表面をさらされた主表面から電気伝導
物質を取り除くこと、 （ｃ）第１の部分の少なくとも終端の表面、好ましくは
第１の部分の実質上接触可能なすべての表面に電気伝導
物質の第２の部分を設け、そして選択的に第２の部分に
第３の部分を設けること、 本発明の種々の形態による単一軸状電気伝導物質の生
産に支障のないわずかにねじれた多孔質構造の薄板物質
は、適宜な方法で生産することができる。例えば、絶縁
体において適宜の数の孔の貫通させるのに役立つ幾つか
の方法が使用することができる。貫通された薄板を生産
する方法の不完全なリストが以下に示されている。
1.放射線トラックエッチング：原子炉あるいは高エネル
ギー粒子加速器のいずれかから、要求された貫通孔のパ
ターンに相当したマスクを介して重合した薄板を高エネ
ルギーイオン衝撃にさらし、その後、適宜な溶解液にて
エッチングを行う。イオンによって形成された損傷トラ
ックは、薄板において環状貫通孔として現れる。直径が
0.1から50マイクロメートルの環状貫通孔は、５から100
0マイクロメートルの例えばポリカーボネイト薄板ある
いはポリイミド薄板を介して容易に穴があけられる。
2.レーザによる孔あけ：重合体薄板はマスクされ、そし
て低波長（350から150ナノメートル）のレーザ光によっ
てさらされた範囲のすべての融除（アブレーション（ab
lation））を行う。レーザ光を制限するパターン化され
た幾つかのスクリーン（例えば貫通された金属スクリー
ン）は、重合体薄板上に同一のパターンを再形成する。
直径が５マイクロメートルより大きい管状貫通孔は、こ
の方法にて生産され、そして0.5ミリメートル厚の層を
介して貫通させることは、エポキシ、ポリウレタン、ポ
リイミド、あるいは多硫化物の薄板の拡張してさらされ
ることで可能となる。あるいはまた、適宜な波長の集中
レーザビームが、個々の孔をあけるために使用すること
ができる。
例えばKrF（249nm）あるいはXecl（308nm）のU.V.exc
imerレーザの使用で好ましくはアブレーティブ（ablati
ve）光学分解による、レーザによる孔あけは、他の化学
的なエッチング方法より孔が明らかに傾斜しないで貫通
孔を作成できるという利点を有し、このように傾斜が少
ないことは孔と孔との間隔であるピッチを短くすること
ができる。このことは、マイクロ回路が累積的に小さく
そしてより密集したパターンになることに対して明らか
に有利となる。実質的に真っ直ぐな孔の内周面と孔の中
心軸との測定による、10度以下、好ましくは８度以下、
より好ましくは６度以下、特に４度以下の傾斜を有する
貫通孔は、適宜な重合体薄板のレーザによる孔あけによ
って効果的に作成され、ここに記載した本発明の他の形
態のすべてに有益的に適応することができる。
3.パンチング：重合体薄板は圧縮機内に置かれ、金属の
スパイクがこれを貫通する。この方法は、例えば多硫化
物やシリコンゴムのようなあまり脆くない重合体に役立
つ。この方法により２ミリメートル厚の薄板に直径が0.
1ミリメートルの管状孔を作ることができる。
上記の方法の一つによって作られる要求されたパター
ンの貫通孔を有する絶縁体薄板物質から、課題における
部品を作る好ましい方法は、例として、以下のステップ
を含んでいる。
a.触媒によって薄板及び孔の表面を調整することによっ
て重合体薄板を無電解メッキに適するようにする。
b.無電解メッキにより薄い金属層にて薄板全体と孔の内
部をコーティングする。
c.薄板表面より触媒（及びもし存在するならば薄い金属
層）を取り除く。
d.管内に薄い金属層を作るため、及び貫通孔から小さい
突出を作るために無電解メッキする。
e.管の終端が滑らかになるように磨く。
f.随意：貫通孔の一部分あるいは完全に金属にて満たす
ために貫通孔内を電気メッキあるいは無電解メッキす
る。あるいは 例えば、ウエーブはんだづけ、あるいは毛細管吸収、
あるいは他の適宜な方法によって内部に金属ライニング
された貫通孔にはんだ、あるいは低融点金属を埋め込
む。あるいは、 例えば溶剤や粘着物の非金属を金属ライニングされた
貫通孔に差し込む。あるいは、 貫通孔内の本来電気的に導体な物質部分をさらすため
に薄板表面の一あるいは両主表面から、例えば薄層の電
気的絶縁物質を取り除く。
例えばはんだのような溶解した金属にて貫通孔が満た
されたとき、貫通孔内の管状金属層が細孔充填操作によ
って完全に取り除かれることを防止するために、上記管
状金属層は少なくとも0.5マイクロメータ、好ましくは
1.0マイクロメータ、より好ましくは少なくとも３マイ
クロメータの十分な厚さを有することが望ましい。
導電性物質の第２の部分の適用の前に、後述する、薄
板表面からの電気伝導物質の除去は、幾つかの有効な方
法にて効果をあげることができる。好ましくは、非常に
薄い“光沢”あるいは“閃光”金属コーティングが薄板
物質上にメッキされたとき、例えばふきとりや触媒ある
いは第２の応用例の開始に関する基礎として作用するよ
うに貫通孔内の金属のみを取り去るような、化学的なエ
ッチングあるいは単純な摩擦によって上記物質は表面よ
り取り除くことができる。もしパッドと金属突起間の接
続が金属メッキされた貫通孔の作成不良、装着不良、熱
あるいは機械的な衝撃によるものにより外れた場合の予
備のためにより小さな孔が使用されるけれども、孔の直
径は好ましくは最低25平方マイクロメートルのデバイス
接続パッドの大きさにて調整される。
貫通孔のパターンを有する薄板は、過酷な機械的なハ
ンドリング及び高温に耐えることができる高性能ポリマ
ーによって作成され、透明あるいは半透明とすることが
できる。これが箱であるとき、薄板は取り扱いが容易で
ある。透明あるいは半透明であることは、薄板を通して
の光透過を使用した自動装着工程を可能とする。
単一の導電性貫通孔は、各組の互いに面した接続箇所
に設けることができ、この場合貫通孔の直径は接続箇所
の大きさに適合して好ましく選択され、あるいは２もし
くはそれ以上のより小さい導電性貫通孔のグループは各
組の接続箇所間の多数同時接続が可能となるように設け
られる。
本発明のこの形態の例は、以下の図面を参考として説
明できる。
第１図は２つの基板に設けられた対面する接続箇所間
の本発明による単一軸状導電体部品のアッセンブリを示
した図、 第2a,2b図は適宜な基板上に配列された接続箇所のパ
ターンの一つにおける貫通孔の重なり合ったパターンを
示した図である。
図面を参照し、第１図はチップ10の挿入方法図に示さ
れた、図示上で下方表面の接続パッド11を有するマイク
ロチップ10を含む配列を図示している。チップ10は、他
のテスト回路への接続チップの既知の種類の接続パッド
31及び導電性トラック32を有するファン−アウト回路30
に接続される。
チップ10と回路基板30との接続は、チップ10及び回路
基板30の接続パッドに対応して配列された貫通孔におけ
る管状の金属突起41を有する、上述した種類の単一軸状
伝導薄板40によって行なわれる。金属突起41の端部とそ
れに対応するパッド11及び31間の接続は、一時的あるい
は永久的にチップ10のパッド11を基板30の対応するパッ
ド31に接続することでなされる。
第2a図は、単一軸状伝導部品40の薄板基板におけるス
ペースを消費しないように重なり合って配列されるよう
に設けられた金属突起41の２組に関する可能なパターン
の一つを示し、一方、第2b図はそのような５組の重なり
合った突起の可能なパターンを示している。５組の突起
の一つは、そのような重なり合いパターンを有する適宜
に配置された薄板40によってチップ10と基板30の接続パ
ッドを配列することができる。スペース消費に追加し
て、そのような重なり合いパターンは、レーザの作動寿
命を適切に延ばす好ましいレーザドリル方法においてレ
ーザのより少ない“照射”あるいはパルスを使用して孔
をあけることができる。
チップテスト 本発明による部品は、貫通孔内に位置する電気的な導
体物質の反射側端部にて一つあるいは複数の一時的なあ
るいは永久的な電気的接続が行なわれる電子デバイスや
アッセンブリ工程にて使用することができる。電子デバ
イスへのアッセンブリの前あるいはその途中におけるマ
イクロ回路のテストは、マイクロチップコネクタパッド
と適宜な回路基板の接触パッド間の高速で、信頼性のあ
る永久的な接続から特に有益である。受け入れられない
チップは、高価なボンディングあるいは実装操作の以前
に排除することができる。
本発明の形態は、以下の要素を備えた電子マイクロ回
路チップの新しいテスト方法を提供する。
（ａ）テスト回路チップ上の接続箇所に対応して対面し
たマイクロ回路チップ上に接続箇所が配列されており、 （ｂ）対面する各組の接続箇所間で、少なくとも一つの
配列された貫通孔を有する電気的に絶縁された薄板物質
と、物質の主表面を越えて突出し電気伝導線路を設ける
電気伝導物質を含む上記貫通孔と、を備えた単一軸状電
気伝導部品を対面するチップ間に位置させ、 （ｃ）ここにそれぞれ配列された貫通孔においてそれぞ
れの接続箇所組を電気伝導物質に接触させ、それによっ
てテスト回路チップの接続箇所にテストされるチップの
接続箇所を電気的に一時的に接続するもの。
この“ミラーチップ”テスト方法は、既知のチップテ
スト方法より幾つかの有利な点を持っている。例えば、
チップは“プローブカード”を使用するウエハ段階にて
通常テストされる。１パッドに一つのプローブであり、
よって各プローブカードはチップ設計に特有であるよう
な、チップ上の接続パッドに接触する純金属プローブの
アレイを有している。コンピュータは上記プローブを介
して信号を送出し、チップをテストする。プローブカー
ドは、以下に示す幾つかの不利な点を持っている。
＊ チップのテストが一度しかできないぐらいにプロー
ブはパッドを傷付ける点、 ＊ 多くのパッドを有するチップ用のプローブカードは
作成するのが非常に高額となる点、 ＊ プローブカードを使用して高周波テストをすること
は、プローブが混信や信号歪みの原因となる制御不可能
なインピーダンスを有するアンテナを構成することによ
り困難である点、 ＊ 複数の接続パッドを有する複合チップに使用される
とき、それらは配列するのが難しく、配列を守るために
規則的に維持しなければならない点、 ＊ 周囲より他の部分に接続パッドを有するチップをテ
ストするプローブカードは製作が複雑で困難である点。
本発明による単一軸状伝導部品は、誤った配列の原因
となるもろく支持されていないピンを有しておらず、そ
して上記部品は、交換が比較的安価にできることより、
もし損傷しても廃棄することができる。
さらに有利な点は、単一軸状導電性部品が比較的薄
く、例えば50ないし1000マイクロメートルあるいはそれ
以下でテスト回路にチップを接近させることができる。
このことは、混信や信号歪みが低減され、特に高速及び
／又は高周波チップにおいて有利となる。
テストの際、チップ上のミラーの一対のパッドを有す
る一つである、“ミラーチップ”は、他のパッド、多分
ミラーチップの周囲の縁によって大量のテスト装置に接
続される。
“ミラーチップ”の電気的機能は、もちろんテストに
おけるチップの性質に依存する。ミラーチップは、電源
あるいはグランド接続を設けることができ、デジタルデ
ータのテストパターンあるいは容量のようなアナログ変
数を出力することができる。又、A/Dコンバータあるい
はフィルタを含むことができ、あるいは容易に“透明”
とすることができ、即ち主テスト装置から歪みのない波
形を伝搬することができる。上記機能は、テストパター
ンを出力し、テスト下においてチップから歪みのない情
報を収集することができる。
本発明の本形態及び適宜な形態に関する単一軸状電気
伝導部品の好ましい形態は、レイケムリミテッドによっ
て、例えば参考として本明細書に編入されている前述の
EP−Ａ−0213774、あるいは本願出願にて上述したも
の、あるいは係属中の国際出願PCTGB89.....（RK361CO
M）に開示されている。便宜上、本発明にて後述するこ
とは非軸状導電性薄板についてであるが、理解できるよ
うに、本発明は単一軸状電気伝導部品の好ましい薄板の
形態の使用に限られるものではない。
上述した本発明の“ミラーチップ”テスト方法に関し
て、単一軸薄板は、対面する接続箇所のそれぞれの組み
間で電気的に導体な物質を含んでいる唯一の貫通孔にて
構成することができ、この場合、貫通孔の大きさは接続
箇所の大きさに適合するように好ましく選択可能であ
る。あるいは、接続箇所のそれぞれの組の間で電気伝導
物質を含んでいる２あるいはそれ以上のより小さな独立
した貫通孔を有することができる。いずれの場合におい
ても、薄板は実質上他に導電性の貫通孔を有してなく、
このように上述したように導電性線路（各組の接続箇所
に関する一つの線路、あるいはグループの線路）の単一
“一対一”パターンを提供するものであり、あるいは、
上記薄板は、上述したような選択された使用に関して互
いに穿孔された２もしくはそれ以上の“一対一”パター
ンを有しており、あるいは、対面する接続箇所の組間で
の無規則的な配列に関して、前述のEP−Ａ−0213774に
記載されているような多くの導電性貫通孔を同一の薄板
が有することができ、対面する接続箇所間で作用してい
ない導電性貫通孔はチップテスト工程にて容認されない
ような妨害をするものではない。
端子コントロール 熱として多くのエネルギが浪費される近年の半導体集
積回路は、まだそれ自身高温に耐えることができない。
この熱を取り去るため、チップははんだあるいは金属装
荷粘着物を有する吸熱器に接続される。それらの方法
は、不規則さ、チップ内に熱応力を発生させるという傾
向がある。このことは高速デバイスにおいてクロック同
期性を壊すことになる。
単一軸状薄板は、均一で従順な熱伝導性インタフェー
スとして本発明のこの形態により使用することができ
る。銅の管は、良好な熱伝導体にあり、チップの背面上
の金属層に圧着されて永久的に接続されるか、あるいは
単一軸薄板によって電気的に接続されているチップの前
面から熱を除去することができる。
このように、本発明による第３の応用例は、表面の１
平方ミリメートル当たり最低25個の貫通孔を有する比較
的絶縁された薄板物質を備えた、実質的に単一軸状熱伝
導性部品の対向する面にそれぞれ接続されるマイクロ回
路チップと吸熱器を備えたアッセンブリを提供し、上記
貫通孔は、薄板物質の主表面間にそれぞれ導電性線路を
設け、チップ及び吸熱器に熱伝導的に接触する金属を個
々に含んでいる。
このアッセンブリの一形態において、上記貫通孔に含
まれる金属は吸熱器及びチップの背面に接触している。
他の形態においては、貫通孔に含まれる金属は吸熱器及
びチップの前面に接触している。適宜なアッセンブリに
おいては、貫通孔の幾つかにおける金属は、他の回路の
電気的接続箇所へチップ上の電気的接続箇所を電気的に
接続する。単一軸状薄板は、多くの導電性貫通孔を有し
ている前述の種類のものが好ましく、貫通孔内に金属メ
ッキされているのが好ましい。金属は、薄板物質の主表
面を越えて突出しているのが好ましい。
導電制限範囲 本発明による第４の応用例は、チップが主表面の一つ
に電気的に非絶縁の及び導電性の端領域を有するマイク
ロ回路チップに面接触して使用する単一軸状電気伝導部
品を提供し、上記部品は表面上の１平方ミリメートル当
たり最低25の貫通孔を有する電気的に絶縁された薄板物
質と、薄板表面の主表面間で電気伝導線路を設けた電気
伝導物質を個々に含む貫通孔の少なくとも適切な比率
と、そして重なった領域を除き上記導電性端領域を有す
るチップの表面に接触するように配列することができる
薄板物質の範囲に限られた電気的に導体な物質を含んで
いる孔と、を備えている。
この場合、単一軸状熱伝導部品は、多くの導電性貫通
孔を有し、好ましくは貫通孔内に金属メッキされた上述
した種類の単一軸薄板であることが好ましい。金属は薄
板物質の主表面を越えて突出するのが好ましい。
本発明の種々の具体例に関する単一軸状伝導薄板の適
切な形態は、例えば上述した物質及び方法、あるいは参
考として本明細書に編入し前述した、EP−Ａ−021377
4、係属中の国際出願PCTGB89....（RK361COM）、PCTG
B....（RK362COM）、PCTGB89....（RK363COM）によって
形成される。
本発明の幾つかの形態における貫通孔の直径及び配置
は、貫通孔が薄板表面面積の３ないし35パーセント、よ
り好ましくは10ないし20パーセントを占めるようなもの
とすることができる。貫通孔の直径は、500マイクロメ
ートル以下、好ましくは200マイクロメートル以下、例
えば５ないし150マイクロメートル以下が要求される。
貫通孔内（好ましくは実質的に内部のみ）にメッキされ
た電気伝導物質（金属）を有し１平方ミリメートル当た
り最低25の貫通孔を有する薄板は、特に有益であり、貫
通孔は薄板表面間の高密度電気伝導線路を提供し、その
ような各線路は実質的に他のすべての線路から電気的に
分離している。
一方、選択された範囲における貫通孔の、例えば最低
10パーセント、好ましくは最低20パーセント、より好ま
しくは最低30パーセント、さらにより好ましくは最低40
パーセントである、“重要な比率”は、導電性物質を含
むことができる比率であり、多量（50パーセント以上）
であることが好ましい。最低70パーセント、さらには最
低85パーセントの比率が好ましく、多くの場合、実質上
すべての貫通孔は導電性物質を含んでいる。導電性物質
を含んでいるか否かに拘わらず、貫通孔は薄板の選択さ
れた範囲に限定することができる。
図示する薄板物質は、柔軟性のある重合体物質である
ことが好ましく、柔軟性のある重合体であるか否かに拘
わらず薄板物質の１平方ミリメートル当たりの貫通孔の
数は、1000程の数であり、しかし好ましくは5000以下で
り、例えば25から2000の範囲であり、より好ましくは50
から1000の範囲である。
部品の幾つかの形態において、薄板の少なくとも選択
された部分は、その表面上の１平方ミリメートル当たり
多数（最低４、好ましくは最低８、より好ましくは25か
ら1000）の実質的に相互接続していない貫通孔を有し、
薄板表面の少なくとも一つにおいてこれを越えて突出す
る電気的に導体な物質の管状構造を個々に有している貫
通孔の少なくとも重要な比率を有している。
本発明は、また上述したように電気的に導体物質を含
んでいる貫通孔の２あるいはそれ以上のアレイの有する
電気的に絶縁された物質のストリップを設けており、こ
のストリップは、機械的、好ましくは自動的、供給手段
によって適宜な処理装置（例えば上述したようなチップ
をテストするもの、永久的に接続するもの、吸熱器）に
供給するために付加されるのが好ましい。
本発明のこのような種々の例は、以下の図面を参照し
て説明する。
第３図は単一軸状導電性薄板及び“ミラーチップ”テ
スト回路によって集積回路半導体チップをテストするた
めの配列を示しており、 第４図は熱の制御のために吸熱器にチップの背面を接
続するための単一軸状導電性薄板の使用を示し、 第５図は熱の制御のために吸熱器にチップの前面を接
続するための単一軸状導電性薄板の使用と、電気回路へ
のチップの前面の可能性のある他の接続を示し、 第６図は第５図に示す熱及び電気的接続のための単一
軸状導電性薄板の実行可能な形態を示し、 第７図は単一軸状導電性薄板が、チップの表面不動態
化アレイからチップを切り出したチップの導電性端領域
にて望まない電気的接続を避けることを保証する配列の
一つを示し、 第８図は表面不動態化回路基板を使用する望まない電
気的接続を避けるための別の配列を示している。
第３図において、テストされるチップ10は、図面上で
下方向で、接続パッド11に対応した箇所に位置する貫通
孔アレイから突出し、メッキされた金属管16を有する単
一軸状電気伝導薄板15方向に面する接続パッド11を有し
ている。薄板15は、上述したような方法にて製作され
る。基板20は金属管16に対応する接続箇所22を有する
“ミラーチップ"21を有している。テストされるチップ1
0は、例えば、テスト回路を含む“ミラーチップ"21とチ
ップ10間の薄板15を静かに圧縮することで“ミラーチッ
プ"21に一時的に接続され、そして要求される電気的テ
ストに適応するように不図示の他の回路に順番に接続さ
れる。幾つかの異なるデジタル及びアナログチップは、
この方法でテストすることができ、例えば作動アンプ、
８進ラッチ、高周波における混信及び信号歪みは、上述
したようにチップとテスト回路とを接近させることで減
少させることができる。
上述した種類の単一軸状導電性部品によってテストさ
れた後、光学及び電子顕微鏡によるチップの検査は、チ
ップ接続箇所に引き起こされる損傷が従来のプローブカ
ードによるテストによるものより非常に少なくなること
を示している。
第４図には、組み立てられた回路基板46の接続箇所45
に金のワイヤ47によってワイヤ接続される接続箇所31を
上側面としたチップ30が示されている。吸熱器40は、動
作時にチップより発生する熱を導くように設けられ、概
略上述した種類の単一軸状導電性薄板36の突出している
金属管35に接触することによりチップ30の背面に熱的に
接続される。金属管35の規則的なアレイは、本図に示さ
れているが、管の非対称的な及び／又は不規則な間隔
は、要求されたように熱消散パターンを制御するのに使
用することもできる。例えば金属管を多数集合させたも
のは、与えられたチップの特に熱い範囲に接続するよう
に設けることができる。
第５図は、吸熱器の他の配列を示しており、チップ30
は、吸熱器40のみならず、基板46の接続箇所45にも面を
下側として接続される。この目的のため、チップ30の不
動態化範囲を吸熱器40へ接続するメッキされた孔に加え
て、単一軸状導電性薄板36は、チップ30のボディング箇
所31と基板46のボディング箇所45間に配列された金属メ
ッキされた貫通孔35を有している。この目的のための貫
通孔の一つのパターンが第６図に示されている。
第７図は、回路基板60へのチップ50の接続を示してお
り、ここでチップは、既知の方法にてチップウエハから
チップを切り出され動態化された端領域51を有してい
る。この配列において、上述した方法によって製作され
る単一軸状導電性薄板56の金属メッキされた多くの貫通
孔55の配置は、突出した金属管と電気的に導体なチップ
端51との接触を避けるように配列された範囲XYに限定さ
れる。この方法において、基板60上の導電性トラック61
間の不測の短絡は避けられる。
第８図は、第７図に示す配列の他の例を示しており、
多くのメッキされた孔は、チップのXY範囲に対応する範
囲内を除いてすべての導電性トラックを不動態化し重ね
合う基板60上に設けられた不動態化表面62のように、範
囲XYにもはや限定される必要はない。
オーバープレイティング 第９図は、単一軸状導電性部品の孔内に突出した金属
導体92を作るためにポリマー91の一あるいはそれ以上の
表面層93を除去した後、例えば金メッキをするような、
さらに別の金属層94,95を形成する応用例における他の
新規な形態を示している。直、上記金属導体92の一実施
形態が電気導体に相当し、上記ポリマー91の一実施形態
が薄板物質に相当し、上記表面層93の一実施形態が絶縁
物質に相当する。上記別の金属層のメッキ94,95は、例
えばメッキされた管である突出した金属の金属導体92を
孔内に保持することを助けるためのカラーとして作用す
る。金属の導体をつなぐこの好ましい方法に加えて、本
発明は、突出する端部が重なってメッキされた状態で電
気的導体物質を個々に含んでいる貫通孔を有する電気的
絶縁薄板物質を備えている、単一軸状電気的導体部品を
結果的に含んでいる。
金属カラム 第19図は、カラムのボンディングの後、例えば適宜な
溶解液によって重合キャリア薄板（さし絵内の点線）は
除去され単一軸状導電性部品内に存在する、はんだ、あ
るいは例えば鉛／すず、鉛／すず／銀、金／すず、鉛／
インジウム、インジウム、すずの溶融性金属のカラムに
よって作成される接続を示している。このような金属カ
ラムは、本発明の種々の形態を具体化するデバイスに使
用することができ、例えば“1:1"相互接続の近接して集
合した（closely−packed）アレイのような、対向する
ボンディング箇所のそれぞれに一つのカラムを有する、
相互接続する高密度アレイにおいて特に有益である。カ
ラムは、例えば内部がメッキされた金属管に溶解した金
属を満し、その溶解金属を固化させることで製作され
る。溶解金属はメッキされた金属と同じあるいは異なっ
ていても良い。
本発明の他の形態は、以下に説明するようなある技術
的課題を克服する公知の設計の意外な変化に関する。
引き下げられた導電性線路 本発明のこの形態は、電気伝導物質を含んでいる貫通
孔を有する電気的に絶縁された薄板物質を備えた異方性
な、電気的な、導電性物質を設けており、少なくとも幾
つかの貫通孔内の導電性物質は、貫通孔を横切り延在す
るように関連する貫通孔より幅の広い部材が、主薄板表
面の一面に接触し導かれるとき、電気的に導体な部材に
電気的に接触することを避けるように端部が十分表面よ
り下となる程度まで主表面の少なくとも一つのレベル以
下に引き下げられる。
電気的接点は、流動可能な電気伝導物質を要求された
場合での接触を確実にするため貫通孔に入れることで達
成でき、一方、薄板上のいずれかの部分における引き下
げられた物質は、例えば半導体ウエハから切り出された
マイクロチップの導電性縁のような不要な電気的接触を
有効に避ける。流動可能物質は、例えばそのようチップ
の接続箇所にて公知の種類のはんだのバンプであっても
よい。
引き下げられた導電性物質は、突起が引き下げられた
導電性物質に接触するように貫通孔に入ることが可能で
あるので、例えば“バンチ”チップのようなマイクロ回
路から突出する接触箇所に一時的に電気的に接続させる
のにも便利である。このような場合、変形した、あるい
は弾力のある薄板物質を使用することは、本発明のこの
形態による異方性導電性部品に対して圧縮されるチップ
あるいは他の基板において表面の不規則さを有効に補う
ことができる。
幾つかの目的に関して、引き下げられた部品は、上述
した“1:1接続”のもとで示された理由のため実質上単
一軸状導体であることが好ましい。上述した欧州出願02
13774に示されるように、複数の孔を有する他の単一軸
状構造は、導電性物質の適切な引き下げに使用すること
もできる。
電気伝導物質は、幾つかの有益な技術、好ましくはメ
ッキにより貫通孔に取り入れることができ、必要な引き
下げは導入過程の結果として発生するか、あるいは例え
ば薄板表面への内部あるいは表面を越えて延在する導電
性物質を削り及び／又はエッチングにより達成すること
ができる。薄板の両表面以下に引き下げることは、本発
明に含まれる。引き下げの深さは、使用部品の端部に応
じて選択することができ、チップ接続に好ましいように
最低10マイクロメートル、好ましくは10ないし15マイク
ロメートルである。
孔内において引き下げられた物質に接触して電気伝導
物質を流すことによって電気的接続がなされた後、電気
的に絶縁された物質は、本来貫通孔内にある電気的に導
体な物質の部分をさらすように薄板物質の一あるいは両
面より除去することができる。このようにさらすこと
は、もし薄板表面を越えて導電性物質の突起が要求され
るならば、ボンディングの前に一表面において成すこと
ができる。除去することは、選択された溶解液において
下側の層よりもより容易に溶解可能な表面層物質を有す
る薄板が使用可能であることを意図する、例えば薄板物
質の表面層を溶かすような、便利な方法によって達成す
ることができる。
本発明のこの形態による部品は、一あるいは複数の一
時的あるいは永久的な電気的接続が流動可能な電気伝導
物質を流し込み、そして貫通孔内に位置する引き下げら
れた電気伝導物質と永久的接続箇所との間の接続を確実
にすることによって達成されるというアッセンブリ工程
あるいは電気デバイスにおいて使用可能である。流動可
能な物質は、外部箇所から孔に流れ込むことができ、及
び／又は初めに孔内部にあり、接続を確実にするため流
れ出すことができる。局部のあるいは集中した加熱は、
選択された貫通孔あるいは薄板の範囲内のみの溶解可能
な物質を溶解するのに使用可能である。
本発明のこの形態における例は、以下の図面を参考に
説明される。
第11図は、集積回路マイクロチップのファンアウト回
路基板にそれぞれ延在する対面した接続箇所間の引き下
げられた単一軸状導電性薄板のアッセンブリを示してお
り、 第12図は単一軸状導電性薄板における金属メッキされ
た貫通孔の一つの断面図であり、 第13図は単一軸状導電性薄板に接続箇所のボンディン
グ後のアッセンブリの部分拡大図であり、 第14図は単一軸状導電性薄板の好ましい他の形態を示
す図である。図面を参照し、第11図は、図示では下表面
にはんだのバンプが設けられ、さし絵にてチップ10の平
面図に示されている接続パッド11を有し、チップのウエ
ハからの切り出し部分である導電性の縁領域12を有する
マイクロチップ10を含む配列が示されている。チップ10
は、他のテスト回路にチップ10を接続するための公知の
種類の導電性トラック32とはんだのバンプが設けられた
接続パッド31を有するファンアウト回路基板30に接続さ
れている。
チップ10と回路基板30との間の接続は、チップ10と回
路基板30の接続パッド間を伝達するために配列された貫
通孔内における引き下げられたメッキされた金属41の管
状構造を有する単一軸状電気的導体薄板40によって行な
われている。金属41の引き下げられた端部とそれぞれの
パッド11,31との間の接続は、基板30の対応するパッド3
1にチップ10のパッド11が電気的に接続されることでな
される。
単一軸状導電性部品は、さらされた接続パッドの各組
に一つあるいはグループの貫通孔を有する上述した“1:
1"の種類のものであるか、あるいは開示内容が参考とし
て本明細書にも編入されている、貫通孔より突出する代
わりに少なくとも一表面の孔内に引き下げられた少なく
とも幾つかの導体が設けられたことが開示されている、
上述したEP0213774に記載される近接して集合した貫通
孔アレイを有することもできる。
第12図は、上述したような無電解メッキにより二つの
層42,43に形成された金属導体41を有するポリイミド薄
板40においてレーザ融除によって作成される直径が100
マイクロメートルの貫通孔の一つを示している。導体41
は、10ないし15マイクロメートルの距離“a"にて薄板表
面より下側に引き下げられ、そしてはんだのような不図
示の流動可能な物質で満たすことができる。
第13図は、メッキされた金属導体41を有するポリミド
薄板40において説明のために３つの貫通孔を備えた、つ
ながれたアッセンブリ部分を示している。第13図の左側
に示される貫通孔は、金属導体41を引き下げることがチ
ップ10の導電性縁領域12とファンアウト基板30の導電性
トラック32との間の不要な電気的接続をどのように避け
るかについて示している。勿論チップ10と基板30は、図
示では明確にするため僅かに空間を示しているが、単一
軸状導体薄板40に接触することができる。
第13図における次の右側の貫通孔は、公知の方法にて
溶解したはんだが引き下げられた金属41に接触して流れ
込み、例えばチップパッド11が対応するフアンアウトパ
ッド31とトラック32に電気的に接触した後の、チップ10
のはんだが設けられたバンプのボンディングパッド11及
び基板30の上記パッド31を示している。
第13図において最も右側の貫通孔は、ポリイミド薄板
40から溶解可能な表面層44を除去した後の、チップパッ
ド11と基板パッド31間の同様の接続を示している。表面
層の除去は、例えば構成部分の異なる熱膨張に対する公
差を増すことができるように、接続の熱的あるいは物理
的動作の点より有益である、それぞれのパッド間の複数
の接続金属“脚”をさらすことになる。
はんだは、第13図の右側の貫通孔で点線にて示される
管状のメッキされた金属41の端部に容易に接続すること
ができ、あるいは第13図の真ん中の貫通孔に示されるよ
うに、パッドからはんだによって対向する端部より接触
し、あるいはメッキされた管41内に明らかに存在する他
の金属あるいは付加的なはんだによって、メッキされた
管41を介して連続した金属接触を達成することができ
る。
第14図に示される単一軸状導電性部品の好ましい形態
は、図示では上面の一表面以下に引き下げられ、しかし
他の（下面）表面を越えて突出していない、金属41を有
している。この構造は、金属の突出端にて使用される熱
圧着あるいは熱音波ボンディングのような公知の技術を
使用することができ、一方、上述した流す技術は他方の
引き下げられた端部に適用することができる。この構造
はまた、引き下げられた端部に永久的につながれる例え
ば“フリップチップ”のテストを可能とする、突出端へ
の接続が取り外し可能にあるいは一時的に行うのに便利
であるという利点を有している。欠陥チップは、高価な
チップサポートあるいはパッケージを捨てることなく、
装着された導電性薄板とともにそのときに捨てることが
できる。
本発明は、貫通孔が、ボンディングの間はんだバンプ
の横方向流出の傾向を減少することができ、このことは
接続箇所の接近したは配置を可能とするという利点を一
般的に有することが理解できよう。又、接続箇所の既知
の大きさにて通常“フリップチップ”ボンディングが実
行されるよりもチップと基板間でより大きいスタンドオ
フ空間を設けることもでき、チップと基板との間の異な
るい熱膨張／熱収縮に起因する既知の問題点を減少する
ことの手助けとなる。
本目的のための引き下げられた単一軸状導体部品を準
備する方法は、以下の例により説明する。
例１ 直径が35マイクロメートルの孔のアレイは、ポリイミ
ドとともに両主表面上の薄いポリイミド薄板にレーザに
て孔があけられ、そして上述した方法にて無電解銅にて
メッキされる。上記銅の制御されたエッチングに適す
る、硫化銀が水内に１リットル当たり１グラムの濃度に
て入っている溶解液が用意される。これは、銅の溶解に
関して限界容量を有するゆっくりとしたエッチング割合
溶解を行う。試料は、表面の銅を除去し銅がメッキされ
た貫通孔に浸透するように適宜な時間溶解液に浸され、
ポリイミドの表面の下の銅をエッチングする。試料はす
すがれ、残った銀の沈澱物が除去され、くぼんだ銅には
ニッケルや金の薄層にてさらにメッキがなされる。最後
の過程は、薄板表面の下に10ないし15マイクロメートル
に引っ込められた管とともに銅、ニッケル、金の管状の
沈澱物にて貫通孔をメッキする。
例２ 例１は、実質上他の表面とともに洗い流されるメッキ
された管をそのままにして、薄層の一表面のみにエッチ
ング溶液を作用させることを除き繰り返される。ポリイ
ミド層は、その後に、一表面より下に引き下げられ他の
表面から突出するメッキされた管を残すように他の表面
から溶解される。
例３ 例２は、金属管が他の表面にてのみ引き下げられるよ
うにエッチング抵抗物質が一表面に使用された後、エッ
チング溶液が薄板の両表面に作用することを除き、繰り
返される。その抵抗物質及びポリアミドは、その後引き
下げられていない表面から除去される。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ８８２３０５３．７ (32)優先日 1988年９月30日 (33)優先権主張国 イギリス（ＧＢ） (31)優先権主張番号 ８８２８２４５．４ (32)優先日 1988年12月２日 (33)優先権主張国 イギリス（ＧＢ） (72)発明者 ジブニイ、ポール・ジェイムズ イギリス国 ウィルトシャー・エスエヌ ３・６エヌダブリュ、スウィンドン、リ デン、ハサセイジ・ムーア ７番、 (72)発明者 ニホウム、ピーター イギリス国 ウィルトシャー・エスエヌ １・４ジェイワイ、スウィンドン、オウ クス・ロード 165番 (56)参考文献 特開 昭61−110441（ＪＰ，Ａ) 特開 昭61−265827（ＪＰ，Ａ) 特開 昭55−98839（ＪＰ，Ａ) 特開 昭48−90475（ＪＰ，Ａ) 特開 昭60−230874（ＪＰ，Ａ) 特開 昭62−177934（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】貫通孔を有する電気的に絶縁された薄板物
    質（91）を備えた単一軸状電気伝導部品の製造方法にお
    いて、 上記貫通孔の個々の備わりメッキされた金属の電気導体
    （92）を形成し、 上記貫通孔内で上記電気導体（92）の端部を最初に露出
    するため上記薄板物質の主表面の少なくとも一つから絶
    縁物質（93）を除去し、 上記電気導体（92）の上記露出された端部にさらに金属
    層のメッキを形成し、ここで該メッキはそれぞれの上記
    貫通孔にそれぞれのメッキされた金属導体を保持するの
    を援助するようにカラーとして作用し、上記それぞれの
    導体は上記薄膜物質の主表面間の電気伝導通路を提供す
    る、製造方法。
  2. 【請求項２】上記貫通孔の少なくとも幾つかは直径200
    マイクロメートル以下である、請求項１記載の製造方
    法。
  3. 【請求項３】上記貫通孔は、紫外線レーザ融除によって
    作製される、請求項１又は２記載の製造方法。
  4. 【請求項４】電気的に絶縁された上記絶縁物質（93）は
    上記電気導体（92）の両端を露出するために上記薄板物
    質の両主表面から除去され、さらに金属層のメッキ（9
    4,95）がそれぞれの上記電気導体の露出された両端部に
    形成される、請求項１ないし３のいずれかに記載の製造
    方法。
JP1502203A 1988-02-05 1989-02-03 単一軸状電気伝導部品の製造方法 Expired - Fee Related JP2664090B2 (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
GB888802567A GB8802567D0 (en) 1988-02-05 1988-02-05 Uniaxially electrically conductive article
GB888802565A GB8802565D0 (en) 1988-02-05 1988-02-05 Uses of uniaxially electrically conductive articles
GB8802565 1988-02-05
GB8802567 1988-02-05
GB888815447A GB8815447D0 (en) 1988-06-29 1988-06-29 Anisotropically electrically conductive article
GB8815447.1 1988-06-29
GB888823053A GB8823053D0 (en) 1988-09-30 1988-09-30 Uses of uniaxially electrically conductive articles
GB8828245.4 1988-12-02
GB8823053.7 1988-12-02
GB888828245A GB8828245D0 (en) 1988-12-02 1988-12-02 Anisotropically electrically conductive articles

Publications (2)

Publication Number Publication Date
JPH03502388A JPH03502388A (ja) 1991-05-30
JP2664090B2 true JP2664090B2 (ja) 1997-10-15

Family

ID=27516790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1502203A Expired - Fee Related JP2664090B2 (ja) 1988-02-05 1989-02-03 単一軸状電気伝導部品の製造方法

Country Status (6)

Country Link
EP (2) EP0391979A1 (ja)
JP (1) JP2664090B2 (ja)
KR (1) KR900701043A (ja)
AT (1) ATE137064T1 (ja)
DE (1) DE68926258T2 (ja)
WO (1) WO1989007338A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2017743C (en) * 1989-06-30 1996-02-06 William C. Hu Ultra-tall indium or alloy bump array for ir detector hybrids and micro-electronics
US5140405A (en) * 1990-08-30 1992-08-18 Micron Technology, Inc. Semiconductor assembly utilizing elastomeric single axis conductive interconnect
DE69233684D1 (de) 1991-02-22 2007-04-12 Canon Kk Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE69232606T2 (de) * 1991-02-25 2004-08-05 Canon K.K. Elektrischer Verbindungskörper und Herstellungsverfahren dafür
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
FR2726397B1 (fr) * 1994-10-28 1996-11-22 Commissariat Energie Atomique Film conducteur anisotrope pour la microconnectique
US5665989A (en) * 1995-01-03 1997-09-09 Lsi Logic Programmable microsystems in silicon
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
EP1397031A3 (en) 1996-09-12 2005-01-19 Ibiden Co., Ltd. Circuit board for mounting electronic parts
EP1814153A3 (en) * 1996-09-12 2008-09-24 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JP3063839B2 (ja) * 1997-11-18 2000-07-12 日本電気株式会社 実装部品の実装構造および実装方法
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
DE10356981B3 (de) * 2003-12-05 2005-09-01 Seoul National University Industry Foundation Verfahren zur Montage eines Halbleiterchips auf ein Substrat, insbesondere auf eine Leiterplatte
US7291380B2 (en) 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5598839A (en) * 1979-01-23 1980-07-28 Nec Corp Semiconductor device
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
CA1238959A (en) * 1984-08-09 1988-07-05 Robert R. Rohloff Area-bonding tape
DE3440109A1 (de) * 1984-11-02 1986-05-07 Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe Verfahren zur herstellung verformbarer vielfach-verbindungen fuer den elektrischen anschluss mikroelektronischer bauelemente und nach diesem verfahren hergestellte vielfachverbindungen
EP0183598A3 (en) * 1984-11-13 1987-01-28 Augat Inc. A shielded integrated circuit package
JPS61194745A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd レ−ザ処理装置
JPS61265827A (ja) * 1985-05-20 1986-11-25 Katsusato Fujiyoshi 半導体回路
CA1284523C (en) * 1985-08-05 1991-05-28 Leo G. Svendsen Uniaxially electrically conductive articles with porous insulating substrate
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
AU598253B2 (en) * 1986-05-07 1990-06-21 Digital Equipment Corporation System for detachably mounting semi-conductors on conductor substrates
EP0260490A1 (en) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Bonding sheet for electronic component and method of bonding electronic component using the same

Also Published As

Publication number Publication date
JPH03502388A (ja) 1991-05-30
KR900701043A (ko) 1990-08-17
DE68926258D1 (de) 1996-05-23
EP0391979A1 (en) 1990-10-17
WO1989007338A1 (en) 1989-08-10
ATE137064T1 (de) 1996-05-15
EP0327399A1 (en) 1989-08-09
EP0327399B1 (en) 1996-04-17
DE68926258T2 (de) 1996-10-02

Similar Documents

Publication Publication Date Title
JP2664090B2 (ja) 単一軸状電気伝導部品の製造方法
JP3561934B2 (ja) 相互接続用ポストの製造方法
US5454161A (en) Through hole interconnect substrate fabrication process
US6724208B2 (en) Probe pin for testing electrical characteristics of apparatus, probe card using probe pins
US6620731B1 (en) Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US5637925A (en) Uses of uniaxially electrically conductive articles
US5821762A (en) Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
JPH0249385A (ja) 電気的接続部材及びその製造方法
JP2008518209A (ja) 心棒上に作成された、他の表面に移動可能な電気鋳造バネ
US5678287A (en) Uses of uniaxially electrically conductive articles
US6221749B1 (en) Semiconductor device and production thereof
JPS6170743A (ja) 電気相互連結テ−プ
JPH053052A (ja) 着脱可能パツケージ
EP0329314A1 (en) Uses of uniaxially electrically conductive articles
JP2000294677A (ja) 高密度薄膜配線基板及びその製造方法
US6891360B1 (en) Plated probe structure
JPS61110441A (ja) マイクロエレクトロニツク素子を電気的に接続するための変形可能のマルチ結合の製法
JPH06347480A (ja) プローブ構造
JP3246841B2 (ja) プローブ構造
US10600761B2 (en) Nanoscale interconnect array for stacked dies
JPS61224444A (ja) 半導体チツプの装着方法
JPH07118491B2 (ja) 同軸接続用シートおよびこれを用いた半導体素子の接続方法
JPH0521640A (ja) Ｉｃチツプ搭載用基板およびｉｃチツプの搭載方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees