JP2663668B2 - パワーｍｏｓｆｅｔの構造 - Google Patents

パワーｍｏｓｆｅｔの構造

Info

Publication number
JP2663668B2
JP2663668B2 JP2061399A JP6139990A JP2663668B2 JP 2663668 B2 JP2663668 B2 JP 2663668B2 JP 2061399 A JP2061399 A JP 2061399A JP 6139990 A JP6139990 A JP 6139990A JP 2663668 B2 JP2663668 B2 JP 2663668B2
Authority
JP
Japan
Prior art keywords
oxide film
gate
diffusion layer
conductivity type
power mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2061399A
Other languages
English (en)
Other versions
JPH03262162A (ja
Inventor
知信 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2061399A priority Critical patent/JP2663668B2/ja
Publication of JPH03262162A publication Critical patent/JPH03262162A/ja
Application granted granted Critical
Publication of JP2663668B2 publication Critical patent/JP2663668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパワーMOSFET（PoMOSFET）の構造に関し、特
にMOSFETを構成する部分以外の配線部分の構造に関す
る。
〔従来の技術〕
従来のPoMOSFETは第３図Ａに示すように単位MOSFETが
複数個形成されている部分とポリシリコンで形成される
ゲートになるべく均一に電位を与えかつゲート抵抗を減
らす目的でゲートフィンガー部を有している。また第３
図Ｂにゲートフィンガー部の断面図を示す。第３図Ｂに
示すように従来のPoMOSFETのゲートフィンガー部は単位
MOSFET部と耐圧的に不連続部分をなくすため、基板と異
なる反導電型の拡散層が形成されている。そしてその拡
散層は電位的にはソースに接続されている。またさらに
その上部には単位MOSFETのゲート酸化膜と同時に形成さ
れた酸化膜を介してゲートとなるポリシリコンが配置さ
れさらにその上部にポリシリコンのゲートに電圧を供給
するためのアルミ電極が配置された構造となっていた。
〔発明が解決しようとする課題〕
この従来のゲートフィンガー部の構造では、ゲート酸
化膜耐量が低くなるという欠点があった。例えばゲート
酸化膜の厚さが500Åの場合、ゲートフィンガー部以外
のゲート酸化膜耐量が40〜50V程度有するのに対し、ゲ
ートフィンガー部では、前記部分の耐量より著しく低い
部分が出来、ときとしては5V以下と低くなり実用に耐え
ないという問題点があった。
その原因はゲートフィンガー部に形成された拡散層に
起因している。その拡散層を形成する場合、あらかじめ
成長させた酸化膜（形成後除去される）を拡散層を形成
する部分のみ選択的に窓あけされ、その窓の部分から不
純物を拡散し形成されるのだが通常拡散が高温（1100℃
以上）で行なわれるため拡散窓部分に結晶欠陥が多数出
き、その結果その上に形成された酸化膜の耐量を低下さ
せることによるものである。
〔課題を解決するための手段〕
本発明は、第一導電型シリコン基板に形成された第一
の酸化膜を選択的に開口し、その開口により露呈された
前記第一導電型シリコン基板上に第二導電型拡散層を形
成し、前記第二導電型拡散層を第二の酸化膜で被い、そ
の第二の酸化膜上に前記第二導電型拡散層とは異なる電
位が与えられる配線がなされる構造をもつパワーMOSFET
において、前記開口部の位置に相当する前記第二導電型
拡散層の全ての領域において、前記第二の酸化膜を前記
パワーMOSFETの構成要素であるゲート酸化膜より厚く形
成していることによりゲート耐量を改善しようとするも
のである。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例でありゲートフィンガー部
近辺の断面図である。その製法については従来の構造の
ものと比較して酸化膜の一部を厚くするという−工程を
追加するだけで達成されることは明白であるので省略す
る。
第１図に示すように拡散層を形成する際に選択的に窓
あけされた部分のすべてを含む領域は最低限他のゲート
酸化膜より厚くすることでゲート耐量は改善される。ま
た第２図に第二の実施例を示す。第２図はゲートボンデ
ィング領域の部分である。この部分においても単位MOSF
ETの部分と電圧的に連続性を持たせるため基板と反導電
型の拡散層が形成されている。またその拡散層は電位的
にはソースに接続されている。そしてその拡散層とは単
位MOSFET部のゲート酸化膜より厚い酸化膜で絶縁された
上にゲートのポリシリコンやゲートアルミ電極が配置さ
れている。この場合も少なくとも拡散層を形成する際に
部分的に窓あけされた部分には厚い酸化膜が配置されて
いるのでゲート耐量が改善される。
〔発明の効果〕
以上説明したように本発明は、結晶欠陥ができやすい
拡散層を形成するために選択的に窓あけされた部分の酸
化膜を単位MOSFET部のゲート酸化膜厚よりも厚くするこ
とによりその部分の酸化膜の絶縁耐量を改善し結果、全
体のゲートの絶縁耐量が改善される。実際単位MOSFETの
ゲート酸化膜は1500Å以下で構成されるが本発明の実施
例のように拡散層部の酸化膜を厚く2000Å以上にするこ
とにより、その部分の酸化膜の絶縁耐量は拡散層を形成
される時発生する結晶欠陥の影響を受けずに単位MOSFET
部のゲート酸化膜の絶縁耐量まで向上するという効果を
有する。
【図面の簡単な説明】
第１図は本発明の一実施例のゲートフィンガー部の断面
図、第２図は本発明の第二の実施例のゲートボンディン
グ部の断面図、第３図（Ａ）は従来のPoMOSFETの平面
図、第３図（Ｂ）は断面図である。また図ではNch型を
示すがＮとＰを逆にしたPch型は図示しないが同様であ
る。 １……Ｎ型半導体基板、２……Ｐ型拡散層、３……Ｐ型
拡散層を形成するため選択的に窓あけされた部分の境界
線、４……単位MOSFET、５……（ゲート）酸化膜、６…
…（ゲート）ポリシリコン、７……絶縁層、８……ゲー
トアルミ（配線）、９……ソースアルミ（配線）、10…
…ゲートボンディング線、11……ゲートフィンガー部、
12……単位MOSFET構成部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】第一導電型シリコン基板に形成された第一
    の酸化膜を選択的に開口し、その開口により露呈された
    前記第一導電型シリコン基板上に第二導電型拡散層を形
    成し、前記第二導電型拡散層を第二の酸化膜で被い、そ
    の第二の酸化膜上に前記第二導電型拡散層とは異なる電
    位が与えられる配線がなされる構造をもつパワーMOSFET
    において、前記開口部の位置に相当する前記第二導電型
    拡散層の全ての領域において、前記第二の酸化膜を前記
    パワーMOSFETの構成要素であるゲート酸化膜より厚く形
    成していることを特徴とするパワーMOSFET。
JP2061399A 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造 Expired - Fee Related JP2663668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2061399A JP2663668B2 (ja) 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2061399A JP2663668B2 (ja) 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造

Publications (2)

Publication Number Publication Date
JPH03262162A JPH03262162A (ja) 1991-11-21
JP2663668B2 true JP2663668B2 (ja) 1997-10-15

Family

ID=13170033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2061399A Expired - Fee Related JP2663668B2 (ja) 1990-03-12 1990-03-12 パワーｍｏｓｆｅｔの構造

Country Status (1)

Country Link
JP (1) JP2663668B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03147373A (ja) * 1989-11-01 1991-06-24 Hitachi Ltd ゲート保護回路付絶縁ゲート形半導体装置

Also Published As

Publication number Publication date
JPH03262162A (ja) 1991-11-21

Similar Documents

Publication Publication Date Title
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH05299658A (ja) 半導体装置及びその製造方法
JPS62174968A (ja) 半導体装置
JPH0818011A (ja) 半導体装置及びその製造方法
JP2663668B2 (ja) パワーｍｏｓｆｅｔの構造
JPH01225167A (ja) 縦型パワーｍｏｓトランジスタ
JP2504498B2 (ja) 半導体装置
JPH0222868A (ja) 絶縁ゲート電界効果トランジスタ
JPS5831570A (ja) 半導体装置
JPH0191470A (ja) 入力保護回路
JPH02156572A (ja) Ｍｏｓ型半導体装置
JPH0260167A (ja) 半導体装置
JPH0669093B2 (ja) 半導体素子の製造方法
JPH04127574A (ja) 縦型絶縁ゲート電界効果トランジスタ
JPH05175238A (ja) 接合型電界効果トランジスタ
JP3233002B2 (ja) 電界効果トランジスタ
JP2892673B2 (ja) 半導体装置
JPH08321602A (ja) Ｍｉｓ半導体装置およびその制御方法
JPH04370978A (ja) 量子効果型電界効果トランジスタ
JPS62281371A (ja) 薄膜トランジスタとその製造方法
JPS61170068A (ja) Ｍｏｓトランジスタ
JPS5863177A (ja) 半導体装置
JPH0199261A (ja) 半導体装置およびその製造方法
JPS6018963A (ja) 半導体装置
JPH0234970A (ja) 電界効果型薄膜トランジスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees