JP2657590B2 - 自己ブースト耐性を有するｂｉｃｍｏｓ論理回路および方法 - Google Patents
自己ブースト耐性を有するｂｉｃｍｏｓ論理回路および方法Info
- Publication number
- JP2657590B2 JP2657590B2 JP3209974A JP20997491A JP2657590B2 JP 2657590 B2 JP2657590 B2 JP 2657590B2 JP 3209974 A JP3209974 A JP 3209974A JP 20997491 A JP20997491 A JP 20997491A JP 2657590 B2 JP2657590 B2 JP 2657590B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- terminal
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【産業上の利用分野】この発明は一般的にはＢＩＣＭＯ
Ｓ回路に関し、かつより特定的にはメモリのような集積
回路において使用するための自己ブースト耐性（ｓｅｌ
ｆ−ｂｏｏｓｔｉｎｇ ｉｍｍｕｎｉｔｙ）を備えたＢ
ＩＣＭＯＳ回路に関する。
Ｓ回路に関し、かつより特定的にはメモリのような集積
回路において使用するための自己ブースト耐性（ｓｅｌ
ｆ−ｂｏｏｓｔｉｎｇ ｉｍｍｕｎｉｔｙ）を備えたＢ
ＩＣＭＯＳ回路に関する。
【０００２】この発明は、１９９０年６月２９日にスコ
ット・ジー・ノグルによって米国において出願され、か
つ本発明の譲受人に譲渡され、「改良された信頼性を備
えたメモリのためのＢＩＣＭＯＳビットライン負荷およ
びその方法」と題する、同時係属の米国特許出願第０７
／５４８，８０９号に関連するものである。
ット・ジー・ノグルによって米国において出願され、か
つ本発明の譲受人に譲渡され、「改良された信頼性を備
えたメモリのためのＢＩＣＭＯＳビットライン負荷およ
びその方法」と題する、同時係属の米国特許出願第０７
／５４８，８０９号に関連するものである。
【０００３】
【従来の技術】バイポーラトランジスタにおいては、シ
リコンのＰおよびＮ領域の間に接合容量が存在する。こ
の接合容量はＰＮ接合の少数電荷蓄積容量から生ずる。
たとえば、ＮＰＮ型トランジスタはＰＮベース−エミッ
タ接合にベース−エミッタ容量を有する。少数（Ｎタイ
プ）キャリアは前記接合近くのＰ型ベースに蓄積され、
少数（Ｐタイプ）キャリアは前記接合の近くのＮ型エミ
ッタに蓄積される。しばしば拡散容量と称される、この
容量は接合近くに少数電荷を蓄積するためのＰ型ベース
およびＮ型エミッタの能力を表す。この容量は部分的に
はＰＮ接合のバイアスによって決定され、かつ順方向バ
イアスが増加すると、該容量もまた増大する。
リコンのＰおよびＮ領域の間に接合容量が存在する。こ
の接合容量はＰＮ接合の少数電荷蓄積容量から生ずる。
たとえば、ＮＰＮ型トランジスタはＰＮベース−エミッ
タ接合にベース−エミッタ容量を有する。少数（Ｎタイ
プ）キャリアは前記接合近くのＰ型ベースに蓄積され、
少数（Ｐタイプ）キャリアは前記接合の近くのＮ型エミ
ッタに蓄積される。しばしば拡散容量と称される、この
容量は接合近くに少数電荷を蓄積するためのＰ型ベース
およびＮ型エミッタの能力を表す。この容量は部分的に
はＰＮ接合のバイアスによって決定され、かつ順方向バ
イアスが増加すると、該容量もまた増大する。
【０００４】いくつかの状況では、ベース−エミッタ容
量は回路性能に影響を与えるのに十分大きくなり得る。
バイポーラトランジスタをエミッタフォロワとして使用
する回路においては、ベース−エミッタ容量はベース電
圧が変化した後にエミッタにおける出力電圧に影響を与
える。エミッタフォロワ構成においては、ベースの電圧
が増大したとき、エミッタの電圧がこれに従い、同じ量
だけ上昇する。エミッタにおける予期される電圧はベー
スにおける電圧から、ベースからエミッタへのダイオー
ド電圧降下（ＶＢＥ）１つ分をマイナスしたものに等し
い。しかしながらある状況下では、ベースの電圧はベー
ス−エミッタ容量の影響により自己ブーストされること
がある。ベースに印加された電圧が急速に上昇した場
合、かつエミッタに接続された負荷が高度に容量的であ
る場合、大きなベースからエミッタへの電圧が出力され
得る。従って、エミッタの電圧が上昇した場合、ブート
ストラップ効果がベース−エミッタ容量のためベース電
圧を増大させる。もし負荷が十分に容量的であれば、ベ
ースの電圧は印加された電圧を超えて上昇する。その結
果、エミッタの電圧は前記ベースの電圧マスナスＶＢＥ
を超えてベース電圧に従う。もしベース−エミッタ容量
を放電する何等の経路もなければ、エミッタの電圧は所
望の電圧レベルより高いままとなる。
量は回路性能に影響を与えるのに十分大きくなり得る。
バイポーラトランジスタをエミッタフォロワとして使用
する回路においては、ベース−エミッタ容量はベース電
圧が変化した後にエミッタにおける出力電圧に影響を与
える。エミッタフォロワ構成においては、ベースの電圧
が増大したとき、エミッタの電圧がこれに従い、同じ量
だけ上昇する。エミッタにおける予期される電圧はベー
スにおける電圧から、ベースからエミッタへのダイオー
ド電圧降下（ＶＢＥ）１つ分をマイナスしたものに等し
い。しかしながらある状況下では、ベースの電圧はベー
ス−エミッタ容量の影響により自己ブーストされること
がある。ベースに印加された電圧が急速に上昇した場
合、かつエミッタに接続された負荷が高度に容量的であ
る場合、大きなベースからエミッタへの電圧が出力され
得る。従って、エミッタの電圧が上昇した場合、ブート
ストラップ効果がベース−エミッタ容量のためベース電
圧を増大させる。もし負荷が十分に容量的であれば、ベ
ースの電圧は印加された電圧を超えて上昇する。その結
果、エミッタの電圧は前記ベースの電圧マスナスＶＢＥ
を超えてベース電圧に従う。もしベース−エミッタ容量
を放電する何等の経路もなければ、エミッタの電圧は所
望の電圧レベルより高いままとなる。
【０００５】
【発明が解決しようとする課題】いくつかの回路の応用
については、出力電圧が所望の値を超えて自己ブースト
する可能性はその回路の動作に有害である。たとえば、
集積回路メモリにおいては、論理ハイの電圧にドライブ
する場合に書き込みラインドライバによって与えられる
電圧はある最大量に制限されなければならない。出力電
圧が自己ブーストすることを許容することはメモリの信
頼性を低下させるであろう。
については、出力電圧が所望の値を超えて自己ブースト
する可能性はその回路の動作に有害である。たとえば、
集積回路メモリにおいては、論理ハイの電圧にドライブ
する場合に書き込みラインドライバによって与えられる
電圧はある最大量に制限されなければならない。出力電
圧が自己ブーストすることを許容することはメモリの信
頼性を低下させるであろう。
【０００６】
【課題を解決するための手段および作用】従って、１つ
の形態で、抵抗、第１および第２のトランジスタ、スイ
ッチング手段、および放電手段を具備する論理回路が提
供される。前記抵抗は第１の基準電圧端子に結合された
第１の端子および第２の端子を有する。前記第１のトラ
ンジスタは第１の電源電圧端子に結合されたコレクタ、
第２の基準電圧端子に結合されたベース、および前記抵
抗の第２の端子に結合されたエミッタを有する。前記第
２のトランジスタは第１の電源電圧端子に結合されたコ
レクタ、ベース、および出力信号を提供するためのエミ
ッタを有する。前記スイッチング手段は前記抵抗の第２
の端子を少なくとも１つの入力信号に対する論理操作の
真の結果に応答して前記第２のトランジスタのベースに
結合するためのものである。前記放電手段は前記第２の
トランジスタのエミッタに結合され、かつ前記出力信号
を少なくとも１つの入力信号に対する論理操作の偽の結
果に応じて第２の電源電圧端子に結合するためのもので
ある。
の形態で、抵抗、第１および第２のトランジスタ、スイ
ッチング手段、および放電手段を具備する論理回路が提
供される。前記抵抗は第１の基準電圧端子に結合された
第１の端子および第２の端子を有する。前記第１のトラ
ンジスタは第１の電源電圧端子に結合されたコレクタ、
第２の基準電圧端子に結合されたベース、および前記抵
抗の第２の端子に結合されたエミッタを有する。前記第
２のトランジスタは第１の電源電圧端子に結合されたコ
レクタ、ベース、および出力信号を提供するためのエミ
ッタを有する。前記スイッチング手段は前記抵抗の第２
の端子を少なくとも１つの入力信号に対する論理操作の
真の結果に応答して前記第２のトランジスタのベースに
結合するためのものである。前記放電手段は前記第２の
トランジスタのエミッタに結合され、かつ前記出力信号
を少なくとも１つの入力信号に対する論理操作の偽の結
果に応じて第２の電源電圧端子に結合するためのもので
ある。
【０００７】これらおよび他の目的、特徴および利点は
添付の図面とともに以下の詳細な説明を参照することに
よりさらに明瞭に理解されるであろう。
添付の図面とともに以下の詳細な説明を参照することに
よりさらに明瞭に理解されるであろう。
【０００８】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は、比較のために、従来技術に関わるビ
ットライン負荷２０およびそのための制御回路２５を部
分的に電気回路図形式で示す。これについては、たとえ
ば、１９８９年９月１２日発行の、トランによる、米国
特許第４，８６６，６７４号の、「ＢＩＣＭＯＳ読み取
り／書き込みメモリのためのビットラインプルアップ回
路」、１９８９年のＩＥＥＥソリッドステイト・サーキ
ッツ・コンフェレンス、Ｐ．１８７、カーチス他の、
「１２ｎｓ ２５６Ｋ ＢＩＣＭＯＳ ＳＲＡＭ」を参
照。ビットライン負荷２０は“ＶＤＤ”と名付けられた
正の電源電圧端子に接続されたコレクタ、“ＥＱＷ”と
名付けられた信号を受けるためのベース、および“ＢＩ
ＴＬＩＮＥ”と名付けられた信号をそこに有するビット
ライン２３に結合されたエミッタを備えたＮＰＮ型トラ
ンジスタ２１、およびＶＤＤに接続されたコレクタ、信
号ＥＱＷを受けるためのベース、および“＊ＢＩＴＬＩ
ＮＥ”と名付けられた信号をそこに有するビットライン
２４に結合されたエミッタを有するＮＰＮ型トランジス
タ２２を具備する。なお、ここで“＊”は信号の反転を
示す。制御回路２５は“＊Ｗ”と名付けられた書き込み
信号を受けるための入力端子、および出力端子を備えた
インバータ２６、および“ＢＳ”と名付けられたブロッ
ク選択信号を受けるための第１の入力端子、インバータ
２６の出力端子に接続された第２の入力端子、およびＥ
ＱＷを提供するための出力端子を有するＮＡＮＤゲート
２７を具備する。
説明する。図１は、比較のために、従来技術に関わるビ
ットライン負荷２０およびそのための制御回路２５を部
分的に電気回路図形式で示す。これについては、たとえ
ば、１９８９年９月１２日発行の、トランによる、米国
特許第４，８６６，６７４号の、「ＢＩＣＭＯＳ読み取
り／書き込みメモリのためのビットラインプルアップ回
路」、１９８９年のＩＥＥＥソリッドステイト・サーキ
ッツ・コンフェレンス、Ｐ．１８７、カーチス他の、
「１２ｎｓ ２５６Ｋ ＢＩＣＭＯＳ ＳＲＡＭ」を参
照。ビットライン負荷２０は“ＶＤＤ”と名付けられた
正の電源電圧端子に接続されたコレクタ、“ＥＱＷ”と
名付けられた信号を受けるためのベース、および“ＢＩ
ＴＬＩＮＥ”と名付けられた信号をそこに有するビット
ライン２３に結合されたエミッタを備えたＮＰＮ型トラ
ンジスタ２１、およびＶＤＤに接続されたコレクタ、信
号ＥＱＷを受けるためのベース、および“＊ＢＩＴＬＩ
ＮＥ”と名付けられた信号をそこに有するビットライン
２４に結合されたエミッタを有するＮＰＮ型トランジス
タ２２を具備する。なお、ここで“＊”は信号の反転を
示す。制御回路２５は“＊Ｗ”と名付けられた書き込み
信号を受けるための入力端子、および出力端子を備えた
インバータ２６、および“ＢＳ”と名付けられたブロッ
ク選択信号を受けるための第１の入力端子、インバータ
２６の出力端子に接続された第２の入力端子、およびＥ
ＱＷを提供するための出力端子を有するＮＡＮＤゲート
２７を具備する。
【０００９】信号ＥＱＷはトランジスタ２１および２２
にビットライン２３および２４をプリチャージさせる。
ＥＱＷは信号ＢＳが論理ローとして否定されるか、また
は信号＊Ｗが論理ハイとして否定されるかのいずれかに
応じて肯定される。書き込みリカバリ期間はＢＳまたは
＊Ｗが否定される時間の間、ビットライン２３および２
４上の電圧が実質的に等しくなるまで生ずる。ＥＱＷは
双方の信号ＢＳおよび＊Ｗが肯定されることに応じて否
定され、ビットライン負荷２０が位置するメモリブロッ
クへの書き込みアクセスを示す。ＥＱＷが肯定されたと
き、トランジスタ２１および２２は対応するビットライ
ン、それぞれビットライン２３またはビットライン２４
の電圧をＥＱＷより下のベース−エミッタしきい値電圧
（ＶＢＥ）に増大させる。ビッライン２３およびビット
ライン２４（図１には示さず）の間に結合されたＭＯＳ
トランジスタが典型的には導通状態にされその間の電圧
を等しくする。ビットライン負荷２０はバイポーラトラ
ンジスタ２１および２２を使用するから、書き込みサイ
クルの終了後のビットライン上の電圧のプリチャージの
速度はＣＭＯＳトランジスタの使用に対して改善されて
いる。
にビットライン２３および２４をプリチャージさせる。
ＥＱＷは信号ＢＳが論理ローとして否定されるか、また
は信号＊Ｗが論理ハイとして否定されるかのいずれかに
応じて肯定される。書き込みリカバリ期間はＢＳまたは
＊Ｗが否定される時間の間、ビットライン２３および２
４上の電圧が実質的に等しくなるまで生ずる。ＥＱＷは
双方の信号ＢＳおよび＊Ｗが肯定されることに応じて否
定され、ビットライン負荷２０が位置するメモリブロッ
クへの書き込みアクセスを示す。ＥＱＷが肯定されたと
き、トランジスタ２１および２２は対応するビットライ
ン、それぞれビットライン２３またはビットライン２４
の電圧をＥＱＷより下のベース−エミッタしきい値電圧
（ＶＢＥ）に増大させる。ビッライン２３およびビット
ライン２４（図１には示さず）の間に結合されたＭＯＳ
トランジスタが典型的には導通状態にされその間の電圧
を等しくする。ビットライン負荷２０はバイポーラトラ
ンジスタ２１および２２を使用するから、書き込みサイ
クルの終了後のビットライン上の電圧のプリチャージの
速度はＣＭＯＳトランジスタの使用に対して改善されて
いる。
【００１０】しかしながら、ビットライン負荷２０につ
いて問題がある。書き込みリカバリ期間の間、ビットラ
イン負荷２０はビットライン２３および２４上にほぼ
（ＥＱＷ−ＶＢＥ）に等しい電圧を与える。しかしなが
ら、書き込みサイクルの間ＥＱＷは論理ローに否定され
る。典型的にはＣＭＯＳトランジスタを用いて実施され
る、ＮＡＮＤゲート２７は、典型的には０ボルトの、
“ＶＳＳ”と示される、負の電源電圧に非常に近い論理
ローの電圧のＥＱＷを与える。従って、トランジスタ２
１またはトランジスタ２２のエミッタおよびベースの間
に大きな逆バイアスが展開される。もし該最大逆バイア
スが“ＶＲＢＭＡＸ”と表されれば、 ＶＲＢＭＡＸ＝ＥＱＷ−ＶＢＥ−ＶＳＳ （１） となる。もしＥＱＷが５ボルトに等しければ、ＶＢＥは
０．７ボルトに等しく、かつＶＳＳは０ボルトに等し
く、ＶＲＢＭＡＸは４．３ボルトに等しくなるであろ
う。時間が経過すると、この大きな逆バイアスの連続的
な印加はトランジスタ２１またはトランジスタ２２を故
障させ、その結果メモリ全体の故障を生ずる。電子的に
は、ＰＮ接合に対する大きな逆バイアスは上に存在する
酸化物に対するホットキャリアの注入を生じさせ、その
結果貧弱な接合性能を引き起こす。たとえば、電子装置
に対するＩＥＥＥ紀要、第３７巻、第４号、１９９０年
４月、ＰＰ．１１７１−１１７３、バーネットおよびフ
ウによる、「３００および１１０Ｋにおけるバイポーラ
トランジスタのホットキャリア劣化−ＢＩＣＭＯＳイン
バータ性能への影響」を参照。ホットキャリアの注入の
量はリバースバイアスが発生する時間に比例する。Ｖ
ＲＢＭＡＸの大きさは逆半対数の関係により、与えられ
た最悪の場合の条件に対し、トランジスタの平均寿命に
関係し、ＶＲＢＭＡＸが直線的に低減すると、平均寿命
は指数関数的に増大する。４．３ボルトのＶＲＢＭＡＸ
においては、ビットライン負荷２０のトランジスタの平
均寿命は受け入れられないほど短い。
いて問題がある。書き込みリカバリ期間の間、ビットラ
イン負荷２０はビットライン２３および２４上にほぼ
（ＥＱＷ−ＶＢＥ）に等しい電圧を与える。しかしなが
ら、書き込みサイクルの間ＥＱＷは論理ローに否定され
る。典型的にはＣＭＯＳトランジスタを用いて実施され
る、ＮＡＮＤゲート２７は、典型的には０ボルトの、
“ＶＳＳ”と示される、負の電源電圧に非常に近い論理
ローの電圧のＥＱＷを与える。従って、トランジスタ２
１またはトランジスタ２２のエミッタおよびベースの間
に大きな逆バイアスが展開される。もし該最大逆バイア
スが“ＶＲＢＭＡＸ”と表されれば、 ＶＲＢＭＡＸ＝ＥＱＷ−ＶＢＥ−ＶＳＳ （１） となる。もしＥＱＷが５ボルトに等しければ、ＶＢＥは
０．７ボルトに等しく、かつＶＳＳは０ボルトに等し
く、ＶＲＢＭＡＸは４．３ボルトに等しくなるであろ
う。時間が経過すると、この大きな逆バイアスの連続的
な印加はトランジスタ２１またはトランジスタ２２を故
障させ、その結果メモリ全体の故障を生ずる。電子的に
は、ＰＮ接合に対する大きな逆バイアスは上に存在する
酸化物に対するホットキャリアの注入を生じさせ、その
結果貧弱な接合性能を引き起こす。たとえば、電子装置
に対するＩＥＥＥ紀要、第３７巻、第４号、１９９０年
４月、ＰＰ．１１７１−１１７３、バーネットおよびフ
ウによる、「３００および１１０Ｋにおけるバイポーラ
トランジスタのホットキャリア劣化−ＢＩＣＭＯＳイン
バータ性能への影響」を参照。ホットキャリアの注入の
量はリバースバイアスが発生する時間に比例する。Ｖ
ＲＢＭＡＸの大きさは逆半対数の関係により、与えられ
た最悪の場合の条件に対し、トランジスタの平均寿命に
関係し、ＶＲＢＭＡＸが直線的に低減すると、平均寿命
は指数関数的に増大する。４．３ボルトのＶＲＢＭＡＸ
においては、ビットライン負荷２０のトランジスタの平
均寿命は受け入れられないほど短い。
【００１１】図２は、本発明を導入したメモリ３０をブ
ロック形式で示す。図２は、本発明を理解するのに関係
した特徴部分を示しているが、他の特徴部分は省略して
いる。メモリ３０は、一般的には、ブロックプリデコー
ダ３１、ローデコーダ３２、入力／出力部３３、および
メモリブロック部３４を具備する。入力／出力部３３は
読み取り／書き込み論理ブロック３５、コラムプリデコ
ーダ３６、グローバルデータライン負荷部３７、データ
出力バッファ３８、およびデータ入力バッファ３９を具
備する。メモリブロック部３４は複数のメモリブロック
を有し、図示された実施例においては、メモリブロック
部３４は１６のメモリブロック４０〜５５を具備する。
ロック形式で示す。図２は、本発明を理解するのに関係
した特徴部分を示しているが、他の特徴部分は省略して
いる。メモリ３０は、一般的には、ブロックプリデコー
ダ３１、ローデコーダ３２、入力／出力部３３、および
メモリブロック部３４を具備する。入力／出力部３３は
読み取り／書き込み論理ブロック３５、コラムプリデコ
ーダ３６、グローバルデータライン負荷部３７、データ
出力バッファ３８、およびデータ入力バッファ３９を具
備する。メモリブロック部３４は複数のメモリブロック
を有し、図示された実施例においては、メモリブロック
部３４は１６のメモリブロック４０〜５５を具備する。
【００１２】ブロックプリデコーダ３１は“ＡＤＤＲＥ
ＳＳ”と名付けられた複数のアドレス信号の第１の部分
を受け、かつ“Ａ８”、“＊Ａ８”、“ＢＰ０〜ＢＰ
３”、“ＢＰ４〜ＢＰ７”、および“ＢＰ８〜ＢＰ１
５”と名付けられたプリデコードされたブロック信号を
これに応じて提供する。特定のメモリブロックは該ブロ
ックが選択された時を決定するプリデコードされたブロ
ック信号の独特の組み合わせを受け取る。偶数番号のメ
モリブロックは＊Ａ８を受け、一方奇数番号のブロック
はＡ８を受け、メモリブロック４０および４１、４２お
よび４３、４４および４５、４６および４７、４８およ
び４９、５０および５１、５２および５３、そして５４
および５５はそれぞれ信号ＢＰ８、ＢＰ９、ＢＰ１０、
ＢＰ１１、ＢＰ１２、ＢＰ１３、ＢＰ１４、およびＢＰ
１５を受ける。さらにその先のデコードのために、偶数
番号のメモリブロックはＢＰ０〜ＢＰ３を受け、一方奇
数番号のメモリブロックはＢＰ４〜ＢＰ７を受ける。ロ
ーデコーダ３２はＡＤＤＲＥＳＳの第２の部分を受信し
かつそれに応じて“ＲＳ０〜ＲＳ６３”と名付けられた
ロー選択信号を提供する。ＲＳ０〜ＲＳ６３は各々のメ
モリブロックに提供される。
ＳＳ”と名付けられた複数のアドレス信号の第１の部分
を受け、かつ“Ａ８”、“＊Ａ８”、“ＢＰ０〜ＢＰ
３”、“ＢＰ４〜ＢＰ７”、および“ＢＰ８〜ＢＰ１
５”と名付けられたプリデコードされたブロック信号を
これに応じて提供する。特定のメモリブロックは該ブロ
ックが選択された時を決定するプリデコードされたブロ
ック信号の独特の組み合わせを受け取る。偶数番号のメ
モリブロックは＊Ａ８を受け、一方奇数番号のブロック
はＡ８を受け、メモリブロック４０および４１、４２お
よび４３、４４および４５、４６および４７、４８およ
び４９、５０および５１、５２および５３、そして５４
および５５はそれぞれ信号ＢＰ８、ＢＰ９、ＢＰ１０、
ＢＰ１１、ＢＰ１２、ＢＰ１３、ＢＰ１４、およびＢＰ
１５を受ける。さらにその先のデコードのために、偶数
番号のメモリブロックはＢＰ０〜ＢＰ３を受け、一方奇
数番号のメモリブロックはＢＰ４〜ＢＰ７を受ける。ロ
ーデコーダ３２はＡＤＤＲＥＳＳの第２の部分を受信し
かつそれに応じて“ＲＳ０〜ＲＳ６３”と名付けられた
ロー選択信号を提供する。ＲＳ０〜ＲＳ６３は各々のメ
モリブロックに提供される。
【００１３】読み取り／書き込み論理ブロック３５は入
力として“＊Ｅ”と名付けられたイネーブル信号、およ
び“＊Ｗ”と名付けられた書き込み信号を受ける。これ
に応じて、読み取り／書き込み論理ブロック３５はメモ
リブロック４０〜５５の各々に対し“＊ＷＲＴ”と名付
けられた書き込み信号を提供し、かつデータ出力バッフ
ァ３８およびデータ入力バッファ３９に対し“ＣＳＷ
Ｅ”と名付けられた制御信号を提供する。＊ＷＲＴは書
き込みサイクルが進行していることを示すバッファされ
た信号である。ＣＳＷＥは読み取りサイクルまたは書き
込みサイクルのいずれかが進行していることを示す信号
である。コラムプリデコーダ３６はＡＤＤＲＥＳＳの第
３の部分を受けかつこれに応じて“ＣＰＲ０〜ＣＰＲ
７”および“ＣＰＷ０〜ＣＰＷ７”と名付けられた複数
のプリデコードされたコラム信号を提供する。グローバ
ルデータライン負荷３７は“ＲＧＤＬ０〜ＲＧＤＬ７”
および“＊ＲＧＤＬ０〜＊ＲＧＤＬ７”と名付けられた
８個の差動グローバルデータライン対の各々に結合す
る。グローバルデータライン負荷３７はこれに応じて
“ＰＲＥＤＡＴＡ０〜ＰＲＥＤＡＴＡ７”および“＊Ｐ
ＲＥＤＡＴＡ０〜＊ＰＲＥＤＡＴＡ７”と名付けられた
信号を提供する。データ出力バッファ３８はＰＲＥＤＡ
ＴＡ０〜ＰＲＥＤＡＴＡ７および＊ＰＲＥＤＡＴＡ０〜
＊ＰＲＥＤＡＴＡ７に結合しかつこれに応じて“ＤＡＴ
Ａ”と名付けられた複数のデータ信号を提供する。ＤＡ
ＴＡにおける信号の数はグローバルデータライン対の数
に対応し、ここでは、ＤＡＴＡに与えられる８つのデー
タ信号がある。しかしながら、メモリ３０によって提供
されるデータビットの数は異なる実施例においては変わ
るかも知れないのでＤＡＴＡにおけるデータ信号の数は
これを不確定のまま表示している。データ入力バッファ
３９はＤＡＴＡを受けかつこれに応じて“ＷＧＤＬ０〜
ＷＧＤＬ７”および“＊ＷＧＤＬ０〜＊ＷＧＤＬ７”と
名付けられた８つの書き込みデータライン信号対を提供
する。
力として“＊Ｅ”と名付けられたイネーブル信号、およ
び“＊Ｗ”と名付けられた書き込み信号を受ける。これ
に応じて、読み取り／書き込み論理ブロック３５はメモ
リブロック４０〜５５の各々に対し“＊ＷＲＴ”と名付
けられた書き込み信号を提供し、かつデータ出力バッフ
ァ３８およびデータ入力バッファ３９に対し“ＣＳＷ
Ｅ”と名付けられた制御信号を提供する。＊ＷＲＴは書
き込みサイクルが進行していることを示すバッファされ
た信号である。ＣＳＷＥは読み取りサイクルまたは書き
込みサイクルのいずれかが進行していることを示す信号
である。コラムプリデコーダ３６はＡＤＤＲＥＳＳの第
３の部分を受けかつこれに応じて“ＣＰＲ０〜ＣＰＲ
７”および“ＣＰＷ０〜ＣＰＷ７”と名付けられた複数
のプリデコードされたコラム信号を提供する。グローバ
ルデータライン負荷３７は“ＲＧＤＬ０〜ＲＧＤＬ７”
および“＊ＲＧＤＬ０〜＊ＲＧＤＬ７”と名付けられた
８個の差動グローバルデータライン対の各々に結合す
る。グローバルデータライン負荷３７はこれに応じて
“ＰＲＥＤＡＴＡ０〜ＰＲＥＤＡＴＡ７”および“＊Ｐ
ＲＥＤＡＴＡ０〜＊ＰＲＥＤＡＴＡ７”と名付けられた
信号を提供する。データ出力バッファ３８はＰＲＥＤＡ
ＴＡ０〜ＰＲＥＤＡＴＡ７および＊ＰＲＥＤＡＴＡ０〜
＊ＰＲＥＤＡＴＡ７に結合しかつこれに応じて“ＤＡＴ
Ａ”と名付けられた複数のデータ信号を提供する。ＤＡ
ＴＡにおける信号の数はグローバルデータライン対の数
に対応し、ここでは、ＤＡＴＡに与えられる８つのデー
タ信号がある。しかしながら、メモリ３０によって提供
されるデータビットの数は異なる実施例においては変わ
るかも知れないのでＤＡＴＡにおけるデータ信号の数は
これを不確定のまま表示している。データ入力バッファ
３９はＤＡＴＡを受けかつこれに応じて“ＷＧＤＬ０〜
ＷＧＤＬ７”および“＊ＷＧＤＬ０〜＊ＷＧＤＬ７”と
名付けられた８つの書き込みデータライン信号対を提供
する。
【００１４】図２は本発明が動作するメモリの動作を理
解する上で有用である。メモリ３０は読み取りおよび書
き込みサイクルを行うことが可能である。メモリ３０は
１６ブロックとして編成されており、各々のブロックは
２５６ロー（ｒｏｗｓ）および６４コラム（ｃｏｌｕｍ
ｕｎｓ）として編成されている。ローデコーディングと
考えられる機能は１つのブロックをイネーブルしかつ該
ブロックににおける１つのローカルワード線をイネーブ
ルするために前記アドレスの第１の部分を用いる。従っ
て、ローデコーディングはメモリ３０の４０９６のロー
カルワード線の１つをデコードする。ローデコーディン
グ機能はブロックプリデコーダ３１およびローデコーダ
３２を含む。ローカルワード線はＲＳ０〜ＲＳ６３およ
びブロックプリデコーダ３１から受ける複数のプリデコ
ードされたブロック信号に応じてイネーブルされたメモ
リブロックにおいてイネーブルされる。コラムデコーデ
ィングはイネーブルされたローカルワード線における６
４のビットライン対の内から８個のビットライン対をデ
コードする。ローの冗長性も可能であるが図２には示さ
れていない。メモリ３０の編成は異なる実施例では変え
ることができ、またローおよびコラムデコーディングの
ためにＡＤＤＲＥＳＳのどの部分がそれぞれ使用される
かも変えることができる。
解する上で有用である。メモリ３０は読み取りおよび書
き込みサイクルを行うことが可能である。メモリ３０は
１６ブロックとして編成されており、各々のブロックは
２５６ロー（ｒｏｗｓ）および６４コラム（ｃｏｌｕｍ
ｕｎｓ）として編成されている。ローデコーディングと
考えられる機能は１つのブロックをイネーブルしかつ該
ブロックににおける１つのローカルワード線をイネーブ
ルするために前記アドレスの第１の部分を用いる。従っ
て、ローデコーディングはメモリ３０の４０９６のロー
カルワード線の１つをデコードする。ローデコーディン
グ機能はブロックプリデコーダ３１およびローデコーダ
３２を含む。ローカルワード線はＲＳ０〜ＲＳ６３およ
びブロックプリデコーダ３１から受ける複数のプリデコ
ードされたブロック信号に応じてイネーブルされたメモ
リブロックにおいてイネーブルされる。コラムデコーデ
ィングはイネーブルされたローカルワード線における６
４のビットライン対の内から８個のビットライン対をデ
コードする。ローの冗長性も可能であるが図２には示さ
れていない。メモリ３０の編成は異なる実施例では変え
ることができ、またローおよびコラムデコーディングの
ためにＡＤＤＲＥＳＳのどの部分がそれぞれ使用される
かも変えることができる。
【００１５】読み出しサイクルにおいては、信号＊Ｅは
肯定されかつ信号＊Ｗは否定される。読み出し／書き込
み論理ブロック３５は信号＊ＷＲＴおよびＣＳＷＥを否
定された状態に保持する。ブロックプリデコーダ３１は
ＡＤＤＲＥＳＳの前記第１の部分に応じて選択的に信号
Ａ８，＊Ａ８、およびＢＰ０〜ＢＰ１５を肯定する。ロ
ーデコーダ３２はＡＤＤＲＥＳＳの第２の部分に応じて
ＲＳ０〜ＲＳ６３のロー選択信号を選択的に肯定する。
プリデコードされた信号Ａ８，＊Ａ８、およびＢＰ８〜
ＢＰ１５のグループからの対応する信号によって選択さ
れたメモリブロックは次に１つのローカルワードライン
をアクティベートするために、ＲＳ０〜ＲＳ６３の内の
アクティブローの選択信号とともに、残りのプリデコー
ドされた信号ＢＰ０〜ＢＰ７を使用する。次に、選択さ
れたブロック内で、アクティベートされたローカルワー
ドラインの各々のメモリセルはその内容を対応する差動
ビットライン対に提供する。さらに、該ビットライン対
の内でコラムデコーディングがＣＰＲ０〜ＣＰＲ７を使
用して行われる。進行中のサイクルの形式は、読み出し
サイクルに対してはＣＰＲ０〜ＣＰＲ７の１つ、または
書き込みサイクルに対してはＣＰＷ０〜ＣＰＷ７の１つ
のいずれかの、どの信号が肯定されるかを決定する。読
み出しサイクルの間、ＣＰＲ０〜ＣＰＲ７の内の１つの
信号が肯定され選択されたメモリブロックにおける８個
のビットライン対の１つを選択し対応するグローバルデ
ータライン対に出力する。従って、ＣＰＲ０〜ＣＰＲ７
は６４のビットラインの内の８つをデコードする。結局
は、８つのビットライン対が選択される。従って選択さ
れたメモリセルは、イネーブルされたメモリブロックに
おける、イネーブルされたローカルワードラインおよび
選択されたビットライン対の交点に位置する。
肯定されかつ信号＊Ｗは否定される。読み出し／書き込
み論理ブロック３５は信号＊ＷＲＴおよびＣＳＷＥを否
定された状態に保持する。ブロックプリデコーダ３１は
ＡＤＤＲＥＳＳの前記第１の部分に応じて選択的に信号
Ａ８，＊Ａ８、およびＢＰ０〜ＢＰ１５を肯定する。ロ
ーデコーダ３２はＡＤＤＲＥＳＳの第２の部分に応じて
ＲＳ０〜ＲＳ６３のロー選択信号を選択的に肯定する。
プリデコードされた信号Ａ８，＊Ａ８、およびＢＰ８〜
ＢＰ１５のグループからの対応する信号によって選択さ
れたメモリブロックは次に１つのローカルワードライン
をアクティベートするために、ＲＳ０〜ＲＳ６３の内の
アクティブローの選択信号とともに、残りのプリデコー
ドされた信号ＢＰ０〜ＢＰ７を使用する。次に、選択さ
れたブロック内で、アクティベートされたローカルワー
ドラインの各々のメモリセルはその内容を対応する差動
ビットライン対に提供する。さらに、該ビットライン対
の内でコラムデコーディングがＣＰＲ０〜ＣＰＲ７を使
用して行われる。進行中のサイクルの形式は、読み出し
サイクルに対してはＣＰＲ０〜ＣＰＲ７の１つ、または
書き込みサイクルに対してはＣＰＷ０〜ＣＰＷ７の１つ
のいずれかの、どの信号が肯定されるかを決定する。読
み出しサイクルの間、ＣＰＲ０〜ＣＰＲ７の内の１つの
信号が肯定され選択されたメモリブロックにおける８個
のビットライン対の１つを選択し対応するグローバルデ
ータライン対に出力する。従って、ＣＰＲ０〜ＣＰＲ７
は６４のビットラインの内の８つをデコードする。結局
は、８つのビットライン対が選択される。従って選択さ
れたメモリセルは、イネーブルされたメモリブロックに
おける、イネーブルされたローカルワードラインおよび
選択されたビットライン対の交点に位置する。
【００１６】８つの選択されたビットライン対の各々に
おける差動電圧はグローバルデータライン負荷３７によ
って受信されかつ検知され、該グローバルデータライン
負荷３７は該メモリブロックの出力、すなわち差動電
流、を信号ＰＲＥＤＡＴＡ０−ＰＲＥＤＡＴＡ７および
＊ＰＲＥＤＡＴＡ０−＊ＰＲＥＤＡＴＡ７における差動
電圧に変換する。差動的にＰＲＥＤＡＴＡ０−ＰＲＥＤ
ＡＴＡ７および＊ＰＲＥＤＡＴＡ０−ＰＲＥＤＡＴＡ７
として表されるデータビットは次にデータ出力バッファ
３８によりメモリ３０の外部に提供される。
おける差動電圧はグローバルデータライン負荷３７によ
って受信されかつ検知され、該グローバルデータライン
負荷３７は該メモリブロックの出力、すなわち差動電
流、を信号ＰＲＥＤＡＴＡ０−ＰＲＥＤＡＴＡ７および
＊ＰＲＥＤＡＴＡ０−＊ＰＲＥＤＡＴＡ７における差動
電圧に変換する。差動的にＰＲＥＤＡＴＡ０−ＰＲＥＤ
ＡＴＡ７および＊ＰＲＥＤＡＴＡ０−ＰＲＥＤＡＴＡ７
として表されるデータビットは次にデータ出力バッファ
３８によりメモリ３０の外部に提供される。
【００１７】書き込みサイクルにおいては、データの流
れは本質的に逆転される。データ入力バッファ３９はＤ
ＡＴＡを受信しかつこれに応じて各データビットを差動
的に対応する書き込みグローバルデータライン対に提供
する。メモリ３０はアクセスごとにメモリの８つのデー
タビットを記憶しまたは提供するよう編成されているか
ら、ＤＡＴＡは８つの差動書き込みグローバルデータラ
イン対ＷＧＤＬ０−ＷＧＤＬ７および＊ＷＧＤＬ０−＊
ＷＧＤＬ７に与えられる。コラムプリデコーダ３６から
の信号ＣＰＷ０−ＣＰＷ７は選択されたメモリブロック
で８つの書き込みグローバルデータラインを８つのビッ
トライン対に結合するためにコラムデコーディングを行
うために使用される。書き込みサイクルの間、ＣＰＷ０
−ＣＰＷ７の内の１つの信号が肯定されて選択されたメ
モリブロックにおける８つのビットライン対の内の１つ
が選択され対応するグローバルデータライン対に出力さ
れる。従って、ＣＰＷ０−ＣＰＷ７は６４のビットライ
ンの内の８つをデコードする。ローカルワードラインの
デコーディングは読み出しサイクルに対するものと同様
にして行われる。ビットライン対に対し展開される差動
電圧は選択されたメモリセルの内容にオーバライトする
ために読み出しサイクルに対するものよりは書き込みサ
イクルに対しずっと大きなものである。
れは本質的に逆転される。データ入力バッファ３９はＤ
ＡＴＡを受信しかつこれに応じて各データビットを差動
的に対応する書き込みグローバルデータライン対に提供
する。メモリ３０はアクセスごとにメモリの８つのデー
タビットを記憶しまたは提供するよう編成されているか
ら、ＤＡＴＡは８つの差動書き込みグローバルデータラ
イン対ＷＧＤＬ０−ＷＧＤＬ７および＊ＷＧＤＬ０−＊
ＷＧＤＬ７に与えられる。コラムプリデコーダ３６から
の信号ＣＰＷ０−ＣＰＷ７は選択されたメモリブロック
で８つの書き込みグローバルデータラインを８つのビッ
トライン対に結合するためにコラムデコーディングを行
うために使用される。書き込みサイクルの間、ＣＰＷ０
−ＣＰＷ７の内の１つの信号が肯定されて選択されたメ
モリブロックにおける８つのビットライン対の内の１つ
が選択され対応するグローバルデータライン対に出力さ
れる。従って、ＣＰＷ０−ＣＰＷ７は６４のビットライ
ンの内の８つをデコードする。ローカルワードラインの
デコーディングは読み出しサイクルに対するものと同様
にして行われる。ビットライン対に対し展開される差動
電圧は選択されたメモリセルの内容にオーバライトする
ために読み出しサイクルに対するものよりは書き込みサ
イクルに対しずっと大きなものである。
【００１８】図３は、図２のメモリ３０のメモリブロッ
ク５０の一部をブロック形式で示す。メモリブロック５
０はローカルワードライン・ドライバブロック６０、コ
ラムデコーダ６２、制御信号発生回路６４、およびメモ
リアレイ６６を具備する。ローカルワードライン・ドラ
イバブロック６０は入力ロー選択信号ＲＳ０〜ＲＳ６
３、ブロック信号ＢＰ０〜ＢＰ３およびＢＰ１３、そし
て＊Ａ８に応じて、代表的なローカルワードライン７１
を含む、２５６のローカルワードライン信号を提供す
る。これに加え、それはＢＰ１３および＊Ａ８に応じて
“ＢＳ”として示されるブロック選択信号を提供する。
メモリアレイ６６はローカルワードラインおよびビット
ライン対の各交点に複数のメモリセルを具備する。図３
においては、代表的なメモリセル７０がローカルワード
ライン７１と“ＢＬ”として示された信号を提供するビ
ットライン７２および“＊ＢＬ”として示された信号を
提供するビットライン７３を具備するビットライン対の
交叉部に配置されている。ビットライン７２および７３
はコラムデコーダ６２に結合されている。コラムデコー
ダ６２はまた“ＷＬＯＣ”として示される信号およびＢ
Ｓを受ける。ＷＬＯＣはビットライン７２および７３に
おけるメモリセルのコラムアドレスに対応する、図３に
は示されていない、“ＷＬＯＣ０〜ＷＬＯＣ７”と名付
けられた一群の信号であり、それはこの事実を強調する
ために包括的に表されている。ビットライン７２および
７３にはビットライン負荷７４が結合され、該ビットラ
イン負荷７４は入力としてＥＱＢＩＡＳ、ＥＱＬＯＣ、
およびＷＬＯＣを受ける。制御回路６４は信号ＥＱＢＩ
ＡＳおよびＣＰＷを受けて信号ＥＱＬＯＣおよびＷＬＯ
Ｃを提供する。ＣＰＷはビットライン７２および７３の
メモリセルのコラムアドレスに対応する、メモリブロッ
ク５０により受信される、グループＣＰＷ０−ＣＰＷ７
の信号であり、この事実を強調するために包括的に表さ
れている。他の制御回路もグループＣＰＷ０−ＣＰＷ７
の他の対応するプリデコードされたコラム信号を受け
る。コラムデコーダ６２は８つの信号ＣＰＲ０−ＣＰＲ
７を受けかつメモリアレイ６６の各ビットライン対に結
合し、かつ（図３にはすべてが示されていない）８つの
読み出しグローバルデータライン対に結合する。図３に
は、コラムデコーダ６２の出力に結合された、ＲＧＤＬ
０を提供する第１の読み出しグローバルデータライン８
０、および＊ＲＧＤＬ０を提供する第２の読み出しグロ
ーバルデータライン８１を具備する読み出しグローバル
データライン対、およびコラムデコーダ６２の入力に結
合された、ＷＧＤＬ０を提供する第１の書き込みグロー
バルデータライン８２、および＊ＷＧＤＬ０を提供する
第２の書き込みグローバルデータライン８３を具備する
書き込みグローバルデータライン対が示されている。
ク５０の一部をブロック形式で示す。メモリブロック５
０はローカルワードライン・ドライバブロック６０、コ
ラムデコーダ６２、制御信号発生回路６４、およびメモ
リアレイ６６を具備する。ローカルワードライン・ドラ
イバブロック６０は入力ロー選択信号ＲＳ０〜ＲＳ６
３、ブロック信号ＢＰ０〜ＢＰ３およびＢＰ１３、そし
て＊Ａ８に応じて、代表的なローカルワードライン７１
を含む、２５６のローカルワードライン信号を提供す
る。これに加え、それはＢＰ１３および＊Ａ８に応じて
“ＢＳ”として示されるブロック選択信号を提供する。
メモリアレイ６６はローカルワードラインおよびビット
ライン対の各交点に複数のメモリセルを具備する。図３
においては、代表的なメモリセル７０がローカルワード
ライン７１と“ＢＬ”として示された信号を提供するビ
ットライン７２および“＊ＢＬ”として示された信号を
提供するビットライン７３を具備するビットライン対の
交叉部に配置されている。ビットライン７２および７３
はコラムデコーダ６２に結合されている。コラムデコー
ダ６２はまた“ＷＬＯＣ”として示される信号およびＢ
Ｓを受ける。ＷＬＯＣはビットライン７２および７３に
おけるメモリセルのコラムアドレスに対応する、図３に
は示されていない、“ＷＬＯＣ０〜ＷＬＯＣ７”と名付
けられた一群の信号であり、それはこの事実を強調する
ために包括的に表されている。ビットライン７２および
７３にはビットライン負荷７４が結合され、該ビットラ
イン負荷７４は入力としてＥＱＢＩＡＳ、ＥＱＬＯＣ、
およびＷＬＯＣを受ける。制御回路６４は信号ＥＱＢＩ
ＡＳおよびＣＰＷを受けて信号ＥＱＬＯＣおよびＷＬＯ
Ｃを提供する。ＣＰＷはビットライン７２および７３の
メモリセルのコラムアドレスに対応する、メモリブロッ
ク５０により受信される、グループＣＰＷ０−ＣＰＷ７
の信号であり、この事実を強調するために包括的に表さ
れている。他の制御回路もグループＣＰＷ０−ＣＰＷ７
の他の対応するプリデコードされたコラム信号を受け
る。コラムデコーダ６２は８つの信号ＣＰＲ０−ＣＰＲ
７を受けかつメモリアレイ６６の各ビットライン対に結
合し、かつ（図３にはすべてが示されていない）８つの
読み出しグローバルデータライン対に結合する。図３に
は、コラムデコーダ６２の出力に結合された、ＲＧＤＬ
０を提供する第１の読み出しグローバルデータライン８
０、および＊ＲＧＤＬ０を提供する第２の読み出しグロ
ーバルデータライン８１を具備する読み出しグローバル
データライン対、およびコラムデコーダ６２の入力に結
合された、ＷＧＤＬ０を提供する第１の書き込みグロー
バルデータライン８２、および＊ＷＧＤＬ０を提供する
第２の書き込みグローバルデータライン８３を具備する
書き込みグローバルデータライン対が示されている。
【００１９】動作においては、メモリブロック５０はプ
リデコードされた信号＊Ａ８およびＢＰ１３の肯定によ
り選択される。＊Ａ８およびＢＰ１３が肯定された時、
ローカルワードラインドライバ６０は信号ＢＳを肯定し
て選択されたビットライン負荷をアクティベートしかつ
コラムデコーダ６２により行われるコラムデコーディン
グをアクティベートする。メモリブロック５０が選択さ
れた場合、ローカルワードライン・ドライバブロック６
０はＲＳ０−ＲＳ６３および８つの付加的なプリデコー
ドされたブロック信号ＢＰ０−ＢＰ７に応じて２５６の
ワードラインの内の１つを提供する。読み出しサイクル
においては、もしメモリブロック５０が選択されかつロ
ーカルワードライン・ドライバブロック６０がローカル
ワードライン７１を肯定すれば、メモリセル７０はそこ
に記憶されたデータビットを差動的にビットライン７２
および７３に結合する。ビットライン負荷７４はビット
ライン７２および７３にアクティブなプルアップを提供
する。もし２進１がメモリセル７０に記憶されておれ
ば、正の差動電圧がＢＬおよび＊ＢＬの間に展開され
る。もし２進０がメモリセル７０に記憶されておれば、
負の差動電圧がＢＬおよび＊ＢＬの間に展開される。い
ずれの場合にも、メモリセル７０のトランジスタはビッ
トライン負荷７４により与えられた電圧を十分に低下さ
せるため十分大きなゲートサイズを有しており、従って
差動電圧はコラムデコーダ６２により認識できる。コラ
ムデコーダ６２は次に各々の読み出しグローバルデータ
ライン対に対する１対のビットラインをデコードする。
各々の選択されたビットライン対は対応する読み出しグ
ローバルデータライン対に結合され、かつ対応する選択
されたメモリセルに記憶された情報は検知されかつ対応
する読み出しグローバルデータラインに対し差動電流と
して提供される。
リデコードされた信号＊Ａ８およびＢＰ１３の肯定によ
り選択される。＊Ａ８およびＢＰ１３が肯定された時、
ローカルワードラインドライバ６０は信号ＢＳを肯定し
て選択されたビットライン負荷をアクティベートしかつ
コラムデコーダ６２により行われるコラムデコーディン
グをアクティベートする。メモリブロック５０が選択さ
れた場合、ローカルワードライン・ドライバブロック６
０はＲＳ０−ＲＳ６３および８つの付加的なプリデコー
ドされたブロック信号ＢＰ０−ＢＰ７に応じて２５６の
ワードラインの内の１つを提供する。読み出しサイクル
においては、もしメモリブロック５０が選択されかつロ
ーカルワードライン・ドライバブロック６０がローカル
ワードライン７１を肯定すれば、メモリセル７０はそこ
に記憶されたデータビットを差動的にビットライン７２
および７３に結合する。ビットライン負荷７４はビット
ライン７２および７３にアクティブなプルアップを提供
する。もし２進１がメモリセル７０に記憶されておれ
ば、正の差動電圧がＢＬおよび＊ＢＬの間に展開され
る。もし２進０がメモリセル７０に記憶されておれば、
負の差動電圧がＢＬおよび＊ＢＬの間に展開される。い
ずれの場合にも、メモリセル７０のトランジスタはビッ
トライン負荷７４により与えられた電圧を十分に低下さ
せるため十分大きなゲートサイズを有しており、従って
差動電圧はコラムデコーダ６２により認識できる。コラ
ムデコーダ６２は次に各々の読み出しグローバルデータ
ライン対に対する１対のビットラインをデコードする。
各々の選択されたビットライン対は対応する読み出しグ
ローバルデータライン対に結合され、かつ対応する選択
されたメモリセルに記憶された情報は検知されかつ対応
する読み出しグローバルデータラインに対し差動電流と
して提供される。
【００２０】書き込みサイクルにおいては、データは差
動的に８つの書き込みグローバルデータライン対から対
応する選択メモリセルに与えられる。デコーディングが
読み取りサイクルにおけるのと同様にして行われている
間、書き込みサイクルの間にコラムデコーダ６２によっ
てデータが信号ＷＧＤＬ０および＊ＷＧＤＬ０を提供す
る書き込みグローバルデータライン８２および８３から
受信される。読み出しサイクルと書き込みサイクルの間
の主な差は読み出しサイクルの間はビットライン対に小
さな差動電圧が展開されているが、書き込みサイクルの
間は大きな差動電圧がコラムデコーダ６２によってビッ
トライン対に展開されていることである。書き込みサイ
クルの間のビットライン対に展開される電圧は対応する
メモリセルに記憶されたビットにオーバライトするのに
十分大きくなければならず、しかも書き込みサイクルの
後にビットライン負荷は引き続く読み出しサイクルを乱
すことを避けるためにビットライン上の電圧を十分にプ
リチャージしかつ等しくしなければならない。
動的に８つの書き込みグローバルデータライン対から対
応する選択メモリセルに与えられる。デコーディングが
読み取りサイクルにおけるのと同様にして行われている
間、書き込みサイクルの間にコラムデコーダ６２によっ
てデータが信号ＷＧＤＬ０および＊ＷＧＤＬ０を提供す
る書き込みグローバルデータライン８２および８３から
受信される。読み出しサイクルと書き込みサイクルの間
の主な差は読み出しサイクルの間はビットライン対に小
さな差動電圧が展開されているが、書き込みサイクルの
間は大きな差動電圧がコラムデコーダ６２によってビッ
トライン対に展開されていることである。書き込みサイ
クルの間のビットライン対に展開される電圧は対応する
メモリセルに記憶されたビットにオーバライトするのに
十分大きくなければならず、しかも書き込みサイクルの
後にビットライン負荷は引き続く読み出しサイクルを乱
すことを避けるためにビットライン上の電圧を十分にプ
リチャージしかつ等しくしなければならない。
【００２１】図４は、メモリ３０において使用するため
のビットライン負荷７４、およびビットライン負荷７４
をバイアスするために使用されるＮＰＮ型トランジスタ
１０１および１０２と抵抗１０５を回路図形式で示す。
ビットライン負荷７４はＮＰＮ型トランジスタ１０３、
および１０４、抵抗１０５、およびＰチャネルトランジ
スタ１０６，１０７，および１０８を具備する。トラン
ジスタ１０１はＶＤＤに接続されたコレクタ、信号ＥＱ
ＢＩＡＳを受けるためのベース、およびノード１１０に
接続されたエミッタを具備する。トランジスタ１０２は
ＶＤＤに接続されたコレクタ、信号ＥＱＢＩＡＳを受け
るためのベース、およびノード１１１に接続されたエミ
ッタを具備する。トランジスタ１０３はノード１１０に
接続されたコレクタ、信号ＥＱＬＯＣを受けるためのベ
ース、およびビットライン７２に接続されたエミッタを
具備する。トランジスタ１０４はノード１１０に接続さ
れたコレクタ、信号ＥＱＬＯＣを受けるためのベース、
およびビットライン７３に接続されたエミッタを具備す
る。抵抗１０５はＶＤＤに接続された第１の端子、およ
びノード１１０に接続された第２の端子を有する。トラ
ンジスタ１０６はノード１１１に接続されたソース、Ｖ
ＳＳに接続されたゲート、およびビットライン７２に接
続されたドレインを有する。トランジスタ１０７はノー
ド１１１に接続されたソース、ＶＳＳに接続されたゲー
ト、およびビットライン７３に接続されたドレインを有
する。トランジスタ１０８はビットライン７２に接続さ
れた第１の電流電極、信号ＷＬＯＣを受けるためのゲー
ト、およびビットライン７３に接続された第２の電流電
極を有する。トランジスタ１０８のどの電流電極がソー
スとして機能しかつどの電流電極がドレインとして機能
するかはビットライン７２および７３のそれぞれの電圧
に依存する。
のビットライン負荷７４、およびビットライン負荷７４
をバイアスするために使用されるＮＰＮ型トランジスタ
１０１および１０２と抵抗１０５を回路図形式で示す。
ビットライン負荷７４はＮＰＮ型トランジスタ１０３、
および１０４、抵抗１０５、およびＰチャネルトランジ
スタ１０６，１０７，および１０８を具備する。トラン
ジスタ１０１はＶＤＤに接続されたコレクタ、信号ＥＱ
ＢＩＡＳを受けるためのベース、およびノード１１０に
接続されたエミッタを具備する。トランジスタ１０２は
ＶＤＤに接続されたコレクタ、信号ＥＱＢＩＡＳを受け
るためのベース、およびノード１１１に接続されたエミ
ッタを具備する。トランジスタ１０３はノード１１０に
接続されたコレクタ、信号ＥＱＬＯＣを受けるためのベ
ース、およびビットライン７２に接続されたエミッタを
具備する。トランジスタ１０４はノード１１０に接続さ
れたコレクタ、信号ＥＱＬＯＣを受けるためのベース、
およびビットライン７３に接続されたエミッタを具備す
る。抵抗１０５はＶＤＤに接続された第１の端子、およ
びノード１１０に接続された第２の端子を有する。トラ
ンジスタ１０６はノード１１１に接続されたソース、Ｖ
ＳＳに接続されたゲート、およびビットライン７２に接
続されたドレインを有する。トランジスタ１０７はノー
ド１１１に接続されたソース、ＶＳＳに接続されたゲー
ト、およびビットライン７３に接続されたドレインを有
する。トランジスタ１０８はビットライン７２に接続さ
れた第１の電流電極、信号ＷＬＯＣを受けるためのゲー
ト、およびビットライン７３に接続された第２の電流電
極を有する。トランジスタ１０８のどの電流電極がソー
スとして機能しかつどの電流電極がドレインとして機能
するかはビットライン７２および７３のそれぞれの電圧
に依存する。
【００２２】基本的な動作においては、ビットライン負
荷７４は２つの機能を提供する。第１に、ビットライン
負荷７４は読み出しサイクルの間に電圧ＢＬおよび＊Ｂ
Ｌの適切な出力のために双方のビットライン７２および
７３に対しアクティブなプルアップを提供する。読み出
しサイクルの間、トランジスタ１０３および１０４はそ
こからの差動電流に応じてビットライン７２および７３
に電圧を与える。さらに、常に導通している、トランジ
スタ１０６および１０７は弱くビットライン７２および
７３をプルアップする。トランジスタ１０８もまた読み
出しサイクルの間導通しており差動電圧を小さな量に制
限し、該小さな量は検知するには十分な大きさとなって
いる。第２に、ビットライン負荷７４は書き込みリカバ
リ期間の間ビットライン７２および７３における電圧を
等しくしかつプリチャージする。書き込みリカバリは書
き込みサイクルから読み出しサイクルへの遷移の間に発
生する。プリチャージはビットライン７２および７３に
所定の電圧を与えるトランジスタ１０３および１０４に
よって行われ、かつ等化はトランジスタ１０８によって
ビットライン７２および７３を一緒に結合することによ
り行われる。トランジスタ１０３，１０４，および１０
８の作用はビットライン７２および７３の電圧が書き込
みリカバリ期間の終わりにおいて実質的に等しくなるこ
とを保証する。ビットライン負荷７４は図１のビットラ
イン負荷２０に対する改善をもたらすが、それはバイポ
ーラトランジスタ１０３および１０４の最悪の場合にお
ける逆電圧が所定の電圧に制限され、該所定の電圧は最
悪の条件下におけるトランジスタの受入れ可能な平均寿
命を保証する。
荷７４は２つの機能を提供する。第１に、ビットライン
負荷７４は読み出しサイクルの間に電圧ＢＬおよび＊Ｂ
Ｌの適切な出力のために双方のビットライン７２および
７３に対しアクティブなプルアップを提供する。読み出
しサイクルの間、トランジスタ１０３および１０４はそ
こからの差動電流に応じてビットライン７２および７３
に電圧を与える。さらに、常に導通している、トランジ
スタ１０６および１０７は弱くビットライン７２および
７３をプルアップする。トランジスタ１０８もまた読み
出しサイクルの間導通しており差動電圧を小さな量に制
限し、該小さな量は検知するには十分な大きさとなって
いる。第２に、ビットライン負荷７４は書き込みリカバ
リ期間の間ビットライン７２および７３における電圧を
等しくしかつプリチャージする。書き込みリカバリは書
き込みサイクルから読み出しサイクルへの遷移の間に発
生する。プリチャージはビットライン７２および７３に
所定の電圧を与えるトランジスタ１０３および１０４に
よって行われ、かつ等化はトランジスタ１０８によって
ビットライン７２および７３を一緒に結合することによ
り行われる。トランジスタ１０３，１０４，および１０
８の作用はビットライン７２および７３の電圧が書き込
みリカバリ期間の終わりにおいて実質的に等しくなるこ
とを保証する。ビットライン負荷７４は図１のビットラ
イン負荷２０に対する改善をもたらすが、それはバイポ
ーラトランジスタ１０３および１０４の最悪の場合にお
ける逆電圧が所定の電圧に制限され、該所定の電圧は最
悪の条件下におけるトランジスタの受入れ可能な平均寿
命を保証する。
【００２３】特に、トランジスタ１０１はノード１１０
に信号ＥＱＢＩＡＳの電圧よりもベース−エミッタのダ
イオード電圧降下（ＶＢＥ）１つ分だけ低い電圧、すな
わち（ＥＱＢＩＡＳ−ＶＢＥ）を与える。同様に、トラ
ンジスタ１０２はノード１１０に（ＥＱＢＩＡＳ−Ｖ
ＢＥ）に等しい電圧を与える。ベース−エミッタ間のダ
イオード電圧降下ＶＢＥはすべてのトランジスタに対し
等しいものと仮定することに注意を要する。実際には、
バイポーラトランジスタのエミッタの大きさがトランジ
スタのＶＢＥの一部を決定するが、種々のトランジスタ
のＶＢＥの少しの変化は本発明に影響を与えない。ＥＱ
ＢＩＡＳはいくらかＶＤＤより低くセットされ、かつＶ
ＤＤの変動に対し実質的に無関係となるようにされる。
もしＶＤＤがおよそ５ボルトであれば、ＥＱＢＩＡＳは
ほぼ４．２ボルトにセットされる。もしトランジスタ１
０１のＶＢＥが０．７ボルトであれば、ノード１１０の
電圧はほぼ３．５ボルトに等しい。
に信号ＥＱＢＩＡＳの電圧よりもベース−エミッタのダ
イオード電圧降下（ＶＢＥ）１つ分だけ低い電圧、すな
わち（ＥＱＢＩＡＳ−ＶＢＥ）を与える。同様に、トラ
ンジスタ１０２はノード１１０に（ＥＱＢＩＡＳ−Ｖ
ＢＥ）に等しい電圧を与える。ベース−エミッタ間のダ
イオード電圧降下ＶＢＥはすべてのトランジスタに対し
等しいものと仮定することに注意を要する。実際には、
バイポーラトランジスタのエミッタの大きさがトランジ
スタのＶＢＥの一部を決定するが、種々のトランジスタ
のＶＢＥの少しの変化は本発明に影響を与えない。ＥＱ
ＢＩＡＳはいくらかＶＤＤより低くセットされ、かつＶ
ＤＤの変動に対し実質的に無関係となるようにされる。
もしＶＤＤがおよそ５ボルトであれば、ＥＱＢＩＡＳは
ほぼ４．２ボルトにセットされる。もしトランジスタ１
０１のＶＢＥが０．７ボルトであれば、ノード１１０の
電圧はほぼ３．５ボルトに等しい。
【００２４】書き込みリカバリ期間の間、トランジスタ
１０３および１０４はビットライン７２および７３の電
圧を（ＥＱＬＯＣ−ＶＢＥ）に増大する。信号ＥＱＬＯ
Ｃは読み出しサイクルの間、ほぼＥＱＢＩＡＳで与えら
れる。対応するメモリブロックが書き込みサイクルの間
に選択された場合、ＥＱＬＯＣはＶＳＳよりほぼＶＢ Ｅ
の２倍高い電圧、すなわち約１．４ボルト、の論理ロー
で否定され、かつそうでない場合はほぼＥＱＢＩＡＳの
論理ハイの電圧、すなわち約４．２ボルト、で肯定され
る。トランジスタ１０３および１０４の最大逆バイアス
電圧（ＶＲＢＭ ＡＸ）は書き込みサイクルの間に発生
し、ＶＲＢＭＡＸ＝ＢＬ（ＨＩＧＨ）−ＥＱＬＯＣ（Ｌ
ＯＷ） （２）となり、あるいはほぼ３．５−
１．４＝２．１ボルトとなる。もしＶＢＥが０．７ボル
トに等しくかつＶＳＳが０ボルトに等ければ、Ｖ
ＲＢＭＡＸはほぼ２．１ボルトに等しくなり、これは図
１の従来技術のビットライン負荷２０のそれよりかなり
低い。
１０３および１０４はビットライン７２および７３の電
圧を（ＥＱＬＯＣ−ＶＢＥ）に増大する。信号ＥＱＬＯ
Ｃは読み出しサイクルの間、ほぼＥＱＢＩＡＳで与えら
れる。対応するメモリブロックが書き込みサイクルの間
に選択された場合、ＥＱＬＯＣはＶＳＳよりほぼＶＢ Ｅ
の２倍高い電圧、すなわち約１．４ボルト、の論理ロー
で否定され、かつそうでない場合はほぼＥＱＢＩＡＳの
論理ハイの電圧、すなわち約４．２ボルト、で肯定され
る。トランジスタ１０３および１０４の最大逆バイアス
電圧（ＶＲＢＭ ＡＸ）は書き込みサイクルの間に発生
し、ＶＲＢＭＡＸ＝ＢＬ（ＨＩＧＨ）−ＥＱＬＯＣ（Ｌ
ＯＷ） （２）となり、あるいはほぼ３．５−
１．４＝２．１ボルトとなる。もしＶＢＥが０．７ボル
トに等しくかつＶＳＳが０ボルトに等ければ、Ｖ
ＲＢＭＡＸはほぼ２．１ボルトに等しくなり、これは図
１の従来技術のビットライン負荷２０のそれよりかなり
低い。
【００２５】ノード１１０にトランジスタ１０１および
抵抗１０５によって供給される電圧はいくつかのビット
ライン負荷の間で共有され、同様にノード１１１にトラ
ンジスタ１０２によって与えられる電圧もいくつかのビ
ットライン負荷の間で共用される。従って、ビットライ
ン負荷７４はビットライン負荷回路の等価的な表現であ
って各ビットライン負荷に独特のすべての構成要素を表
すものではない。好ましい実施例においては、ノード１
１０は６４のビットライン負荷によって共有され、ノー
ド１１０の電圧は各々トランジスタ１０１および抵抗１
０５に対応する構成要素を有するブロック５０内の８個
の同じ回路によって与えられる。ノード１１１の電圧は
図２のすべての１６のメモリブロック４０−５５の間で
共有され、各メモリブロックは同じ回路を提供し、該回
路はノード１１１に接続されたエミッタを有するトラン
ジスタ１０２に対応するトランジスタを具備する。
抵抗１０５によって供給される電圧はいくつかのビット
ライン負荷の間で共有され、同様にノード１１１にトラ
ンジスタ１０２によって与えられる電圧もいくつかのビ
ットライン負荷の間で共用される。従って、ビットライ
ン負荷７４はビットライン負荷回路の等価的な表現であ
って各ビットライン負荷に独特のすべての構成要素を表
すものではない。好ましい実施例においては、ノード１
１０は６４のビットライン負荷によって共有され、ノー
ド１１０の電圧は各々トランジスタ１０１および抵抗１
０５に対応する構成要素を有するブロック５０内の８個
の同じ回路によって与えられる。ノード１１１の電圧は
図２のすべての１６のメモリブロック４０−５５の間で
共有され、各メモリブロックは同じ回路を提供し、該回
路はノード１１１に接続されたエミッタを有するトラン
ジスタ１０２に対応するトランジスタを具備する。
【００２６】ノード１１０上に電圧を与えるためのトラ
ンジスタ１０１および抵抗１０５の組み合わせは自己ブ
ーストを防止するためのある望ましい効果を有してい
る。自己ブーストはバイポーラトランジスタのベースの
電圧が急速に増大した時に、エミッタが高度に容量的な
負荷に結合されている場合に発生する。ベース−エミッ
タＰＮ接合は関連する接合容量を有し、ベースの電圧が
突然増大すると、大きなベース−エミッタ電圧が出力さ
れる（高度に容量的な負荷が電圧の突然の増大に抵抗す
るからである）。ＰＮ接合の容量が大きく増大するのは
ＶＢＥが１つのダイオード電圧降下を越えた場合であ
る。従って、ベース−エミッタ接合容量はエミッタの電
圧が上昇するに応じてベースのレベルを増大する。自己
ブーストはベースの電荷を減らすことにより停止でき
る。ベースの電荷を減らすための１つの方法は、ベース
−コレクタダイオードを順方向バイアスすることによ
り、トランジスタを飽和させることである。トランジス
タ１０１および抵抗１０５は（書き込みリカバリの間
に）大きなコレクタ電流が流れる場合にトランジスタ１
０３および１０４のコレクタの電圧を低減することによ
りトランジスタ１０３および１０４のベースの自己ブー
ストの効果を低減する。抵抗１０５は、ＥＱＬＯＣが論
理ローである時に発生する、何等の電流も実質的に流れ
ない場合にノード１１０の電圧をＶＤＤになるようにす
る。実際には、小さな逆飽和電流が流れるが、もし抵抗
１０５の大きさが正しく設定されておればこの電流は無
視できる。ＥＱＬＯＣが論理ハイに切り替わった時、ト
ランジスタ１０３または１０４が最初はアクティブにな
るが、それはそのベース−エミッタ接合が低い電圧のビ
ットラインへと順方向バイアスされ、かつそのベース−
コレクタ接合が逆バイアスされるからである。コレクタ
電流がノード１１０に流れ込むよう供給される。適切な
電流により、ノード１１０の電圧は抵抗１０５における
ＩＲ降下のため降下し始める。しかしながら、トランジ
スタ１０１はノード１１０の電圧が（ＥＱＢＩＡＳ−Ｖ
ＢＥ）より低く降下することを防止する。トランジスタ
１０３またはトランジスタ１０４のベース電圧が（ＥＱ
ＢＩＡＳ−ＶＢＥ）よりダイオードの電圧降下１つ分だ
け上昇すると、余分のベース電荷がベース−コレクタダ
イオードを通して放電され、かつブーストが停止され
る。トランジスタ１０３のコレクタ電流が減少すると、
抵抗１０５がトランジスタ１０３のコレクタの電圧を増
大しトランジスタ１０３を飽和から外す。
ンジスタ１０１および抵抗１０５の組み合わせは自己ブ
ーストを防止するためのある望ましい効果を有してい
る。自己ブーストはバイポーラトランジスタのベースの
電圧が急速に増大した時に、エミッタが高度に容量的な
負荷に結合されている場合に発生する。ベース−エミッ
タＰＮ接合は関連する接合容量を有し、ベースの電圧が
突然増大すると、大きなベース−エミッタ電圧が出力さ
れる（高度に容量的な負荷が電圧の突然の増大に抵抗す
るからである）。ＰＮ接合の容量が大きく増大するのは
ＶＢＥが１つのダイオード電圧降下を越えた場合であ
る。従って、ベース−エミッタ接合容量はエミッタの電
圧が上昇するに応じてベースのレベルを増大する。自己
ブーストはベースの電荷を減らすことにより停止でき
る。ベースの電荷を減らすための１つの方法は、ベース
−コレクタダイオードを順方向バイアスすることによ
り、トランジスタを飽和させることである。トランジス
タ１０１および抵抗１０５は（書き込みリカバリの間
に）大きなコレクタ電流が流れる場合にトランジスタ１
０３および１０４のコレクタの電圧を低減することによ
りトランジスタ１０３および１０４のベースの自己ブー
ストの効果を低減する。抵抗１０５は、ＥＱＬＯＣが論
理ローである時に発生する、何等の電流も実質的に流れ
ない場合にノード１１０の電圧をＶＤＤになるようにす
る。実際には、小さな逆飽和電流が流れるが、もし抵抗
１０５の大きさが正しく設定されておればこの電流は無
視できる。ＥＱＬＯＣが論理ハイに切り替わった時、ト
ランジスタ１０３または１０４が最初はアクティブにな
るが、それはそのベース−エミッタ接合が低い電圧のビ
ットラインへと順方向バイアスされ、かつそのベース−
コレクタ接合が逆バイアスされるからである。コレクタ
電流がノード１１０に流れ込むよう供給される。適切な
電流により、ノード１１０の電圧は抵抗１０５における
ＩＲ降下のため降下し始める。しかしながら、トランジ
スタ１０１はノード１１０の電圧が（ＥＱＢＩＡＳ−Ｖ
ＢＥ）より低く降下することを防止する。トランジスタ
１０３またはトランジスタ１０４のベース電圧が（ＥＱ
ＢＩＡＳ−ＶＢＥ）よりダイオードの電圧降下１つ分だ
け上昇すると、余分のベース電荷がベース−コレクタダ
イオードを通して放電され、かつブーストが停止され
る。トランジスタ１０３のコレクタ電流が減少すると、
抵抗１０５がトランジスタ１０３のコレクタの電圧を増
大しトランジスタ１０３を飽和から外す。
【００２７】再び図３を参照すると、図４のトランジス
タ１０３および１０４のベース−エミッタ接合の逆バイ
アスの２つのソースが識別できる。第一に、前にも述べ
たように、逆バイアスは書き込みサイクルの間に形成さ
れるかも知れない。プリチャージが完全である場合は、
ビットライン７２および７３の電圧は（ＥＱＬＯＣ−Ｖ
ＢＥ）である。書き込みサイクルの間、ＥＱＬＯＣは論
理ローの電圧として与えられる。従って、ＥＱＬＯＣに
おける論理ハイの電圧と論理ローの電圧との間の差は最
悪のケースの状態での受入れ可能なトランジスタの寿命
を保証するために所定の値に限定されなければならな
い。第二に、書き込みサイクルの間に、図２のデータ入
力バッファ３９は書き込みグローバルデータライン対に
差動的に記憶されるべきデータビットを提供する。コラ
ムデコーダ６２は次に書き込みグローバルデータライン
対を選択されたビットライン対に結合するためにプリデ
コードされたコラム信号ＷＬＯＣ０−ＷＬＯＣ７を使用
する。最悪の場合のベース−エミッタ逆バイアスがＥＱ
ＬＯＣによって確立された所定の値より小さいことを保
証するため、図２のデータ入力バッファ３９は書き込み
グローバルデータライン論理ハイの電圧、たとえば、Ｗ
ＧＤＬ０または＊ＷＧＤＬ０を（ＥＱＬＯＣ−ＶＢＥ）
に制限する。コラムデコーダ６２は書き込みグローバル
データラインをビットライン対に結合する場合にはこの
電圧を少し低下することに注意を要する。
タ１０３および１０４のベース−エミッタ接合の逆バイ
アスの２つのソースが識別できる。第一に、前にも述べ
たように、逆バイアスは書き込みサイクルの間に形成さ
れるかも知れない。プリチャージが完全である場合は、
ビットライン７２および７３の電圧は（ＥＱＬＯＣ−Ｖ
ＢＥ）である。書き込みサイクルの間、ＥＱＬＯＣは論
理ローの電圧として与えられる。従って、ＥＱＬＯＣに
おける論理ハイの電圧と論理ローの電圧との間の差は最
悪のケースの状態での受入れ可能なトランジスタの寿命
を保証するために所定の値に限定されなければならな
い。第二に、書き込みサイクルの間に、図２のデータ入
力バッファ３９は書き込みグローバルデータライン対に
差動的に記憶されるべきデータビットを提供する。コラ
ムデコーダ６２は次に書き込みグローバルデータライン
対を選択されたビットライン対に結合するためにプリデ
コードされたコラム信号ＷＬＯＣ０−ＷＬＯＣ７を使用
する。最悪の場合のベース−エミッタ逆バイアスがＥＱ
ＬＯＣによって確立された所定の値より小さいことを保
証するため、図２のデータ入力バッファ３９は書き込み
グローバルデータライン論理ハイの電圧、たとえば、Ｗ
ＧＤＬ０または＊ＷＧＤＬ０を（ＥＱＬＯＣ−ＶＢＥ）
に制限する。コラムデコーダ６２は書き込みグローバル
データラインをビットライン対に結合する場合にはこの
電圧を少し低下することに注意を要する。
【００２８】制御信号ＥＱＬＯＣおよびＷＬＯＣおよび
他の関連ある信号の典型的な波形が図５に示されてい
る。示されている信号はＷＬＯＣ、ＥＱＢＩＡＳ、Ｂ
Ｌ、＊ＢＬ、およびＥＱＬＯＣである。図５は、各々の
関連ある信号の時間に関する電圧の変化を示している。
水平軸に沿った“ｔ１”と名付けられた時間上の点はほ
ぼ書き込みサイクルと読み出しサイクルの間の時間的な
分割点を示す。時間ｔ１の前は、書き込みサイクルが進
行しており、ｔ１と“ｔ２”として示された時間との間
は書き込みリカバリ期間である。ＥＱＢＩＡＳはほぼ
４．２ボルトで一定である。書き込みサイクルの間、Ｂ
Ｌおよび＊ＢＬの間に電圧が展開される。先に述べたよ
うに、ＢＬおよび＊ＢＬの電圧はビットライン対を選択
するため図３のコラムデコーダ６２に結合された書き込
みグローバルデーターラインに図２のデータ入力バッフ
ァ３９によって与えられる。図示された例では、２進１
がＢＬおよび＊ＢＬの間の正の差動電圧として与えられ
ている。ＢＬはほぼ３．５ボルトであり、一方＊ＢＬは
ＶＳＳよりほぼＶＢＥ１個分だけ高い電圧、または約
０．７ボルトである。従って、選択されたメモリセルの
内容が書き込みサイクルの間にオーバライトされる場合
にデータの高速転送を保証するに十分な約２．８ボルト
の差動電圧が存在する。ＥＱＬＯＣは（ＶＳＳ＋２Ｖ
ＢＥ）、または約１．４ボルトである。書き込みリカバ
リ期間が始まると、ＥＱＬＯＣはｔ１において上昇し始
める。ＥＱＬＯＣが上昇するに応じて、＊ＢＬもまた上
昇する。同時に、ＷＬＯＣが否定され、これは図４のト
ランジスタ１０８を導通的にし、ビットライン７２およ
び７３を一緒に結合する。＊ＢＬの電圧は、“ｔ２”と
して示された時間において、それがＢＬの電圧とほぼ等
しくなるまで上昇する。“ＶＲＢ１ ０３”として示され
た、最大逆バイアスはこの場合トランジスタ１０３にお
いて生ずる。図示された実施例においては、Ｖ
ＲＢ１０３は３．５−１．４＝２．１ボルトである。Ｖ
ＲＢ１０３は従って図１の従来技術のビットライン負荷
２０に関連する４．３ボルトのＶＲＢＭＡＸよりずっと
少ない。ＥＱＬＯＣのために選択された論理ハイおよび
論理ローの電圧、（図４に示された）トランジスタ１０
６および１０７のソース電圧、および最終的に対応する
ビットラインに結合される（図２に示される）データ入
力バッファ３９によって与えられる電圧は、最悪の場合
の条件下で少なくとも１０年のトランジスタの平均寿命
を保証するために最悪のケースの逆バイアスをほぼ２．
１ボルトになることを保証する。ＥＱＬＯＣのための論
理ハイおよび論理ローの電圧はまた書き込みサイクルの
間におけるデータの高速転送を保証する。最悪の場合の
条件は与えられたメモリセルが連続的に、ＶＤＤに対し
最大仕様の電圧で、かつ最小仕様の温度で書き込まれる
場合に生ずる。他のトランジスタの寿命はより小さな最
悪の場合の逆バイアス電圧を選択することにより保証す
ることができることに注意を要する。
他の関連ある信号の典型的な波形が図５に示されてい
る。示されている信号はＷＬＯＣ、ＥＱＢＩＡＳ、Ｂ
Ｌ、＊ＢＬ、およびＥＱＬＯＣである。図５は、各々の
関連ある信号の時間に関する電圧の変化を示している。
水平軸に沿った“ｔ１”と名付けられた時間上の点はほ
ぼ書き込みサイクルと読み出しサイクルの間の時間的な
分割点を示す。時間ｔ１の前は、書き込みサイクルが進
行しており、ｔ１と“ｔ２”として示された時間との間
は書き込みリカバリ期間である。ＥＱＢＩＡＳはほぼ
４．２ボルトで一定である。書き込みサイクルの間、Ｂ
Ｌおよび＊ＢＬの間に電圧が展開される。先に述べたよ
うに、ＢＬおよび＊ＢＬの電圧はビットライン対を選択
するため図３のコラムデコーダ６２に結合された書き込
みグローバルデーターラインに図２のデータ入力バッフ
ァ３９によって与えられる。図示された例では、２進１
がＢＬおよび＊ＢＬの間の正の差動電圧として与えられ
ている。ＢＬはほぼ３．５ボルトであり、一方＊ＢＬは
ＶＳＳよりほぼＶＢＥ１個分だけ高い電圧、または約
０．７ボルトである。従って、選択されたメモリセルの
内容が書き込みサイクルの間にオーバライトされる場合
にデータの高速転送を保証するに十分な約２．８ボルト
の差動電圧が存在する。ＥＱＬＯＣは（ＶＳＳ＋２Ｖ
ＢＥ）、または約１．４ボルトである。書き込みリカバ
リ期間が始まると、ＥＱＬＯＣはｔ１において上昇し始
める。ＥＱＬＯＣが上昇するに応じて、＊ＢＬもまた上
昇する。同時に、ＷＬＯＣが否定され、これは図４のト
ランジスタ１０８を導通的にし、ビットライン７２およ
び７３を一緒に結合する。＊ＢＬの電圧は、“ｔ２”と
して示された時間において、それがＢＬの電圧とほぼ等
しくなるまで上昇する。“ＶＲＢ１ ０３”として示され
た、最大逆バイアスはこの場合トランジスタ１０３にお
いて生ずる。図示された実施例においては、Ｖ
ＲＢ１０３は３．５−１．４＝２．１ボルトである。Ｖ
ＲＢ１０３は従って図１の従来技術のビットライン負荷
２０に関連する４．３ボルトのＶＲＢＭＡＸよりずっと
少ない。ＥＱＬＯＣのために選択された論理ハイおよび
論理ローの電圧、（図４に示された）トランジスタ１０
６および１０７のソース電圧、および最終的に対応する
ビットラインに結合される（図２に示される）データ入
力バッファ３９によって与えられる電圧は、最悪の場合
の条件下で少なくとも１０年のトランジスタの平均寿命
を保証するために最悪のケースの逆バイアスをほぼ２．
１ボルトになることを保証する。ＥＱＬＯＣのための論
理ハイおよび論理ローの電圧はまた書き込みサイクルの
間におけるデータの高速転送を保証する。最悪の場合の
条件は与えられたメモリセルが連続的に、ＶＤＤに対し
最大仕様の電圧で、かつ最小仕様の温度で書き込まれる
場合に生ずる。他のトランジスタの寿命はより小さな最
悪の場合の逆バイアス電圧を選択することにより保証す
ることができることに注意を要する。
【００２９】図６は、図４のビットライン負荷とともに
使用するための制御信号発生回路６４を部分的な回路図
形式で示す。回路６４はＮＡＮＤゲート１２１、Ｎチャ
ネルトランジスタ１３５，１３６，および１３７、抵抗
１３８、Ｐチャネルトランジスタ１３９、ＮＰＮトラン
ジスタ１４０，１４１，１４２，および１４３、Ｎチャ
ネルトランジスタ１４４、Ｐチャネルトランジスタ１４
５、およびインバータ１４６を具備する。ＮＡＮＤゲー
ト１２１はＰチャネルトランジスタ１３１および１３
２、およびＮチャネルトランジスタ１３３および１３４
を具備する。
使用するための制御信号発生回路６４を部分的な回路図
形式で示す。回路６４はＮＡＮＤゲート１２１、Ｎチャ
ネルトランジスタ１３５，１３６，および１３７、抵抗
１３８、Ｐチャネルトランジスタ１３９、ＮＰＮトラン
ジスタ１４０，１４１，１４２，および１４３、Ｎチャ
ネルトランジスタ１４４、Ｐチャネルトランジスタ１４
５、およびインバータ１４６を具備する。ＮＡＮＤゲー
ト１２１はＰチャネルトランジスタ１３１および１３
２、およびＮチャネルトランジスタ１３３および１３４
を具備する。
【００３０】トランジスタ１３１はＥＱＢＩＡＳに接続
されたソース、信号ＢＳを受けるためのゲート、そして
ＮＡＮＤゲート１２１の出力端子を提供するドレインを
有する。トランジスタ１３２はＥＱＢＩＡＳに接続され
たソース、“ＣＰＷ”と名付けられた信号を受けるため
のゲート、そしてトランジスタ１３１のドレインに接続
されたドレインを有する。トランジスタ１３３はトラン
ジスタ１３１のドレインに接続されたドレイン、信号Ｂ
Ｓを受けるためのゲート、およびソースを有する。トラ
ンジスタ１３２はトランジスタ１３３のソースに接続さ
れたドレイン、信号ＣＰＷを受けるためのゲート、そし
てＶＳＳに接続されたソースを有する。トランジスタ１
３５はドレイン、信号ＢＳを受けるためのゲート、そし
てソースを有する。トランジスタ１３６はトランジスタ
１３５のソースに接続されたドレイン、信号ＣＰＷを受
けるためのゲート、およびソースを有する。トランジス
タ１３７はトランジスタ１３６のソースに接続されたド
レイン、トランジスタ１３１のドレインに接続されたゲ
ート、そしてＶＳＳに接続されたソースを有する。抵抗
１３８はＥＱＢＩＡＳに接続された第一の端子、そして
ＥＱＬＯＣを提供するための第二の端子を有する。トラ
ンジスタ１３９はＥＱＢＩＡＳに接続されたソース、信
号ＷＬＯＣを受けるためのゲート、そして抵抗１３８の
第二の端子に接続されたドレインを有する。トランジス
タ１４０はＶＤＤに接続されたコレクタ、トランジスタ
１３１のドレインに接続されたベース、そして抵抗１３
８の第二の端子およびトランジスタ１３９のドレインに
接続されたエミッタを有する。トランジスタ１４１はト
ランジスタ１４０のエミッタに接続されたコレクタ、抵
抗１３８の第二の端子におよびトランジスタ１３９のド
レインに接続されたベース、そしてトランジスタ１３５
のドレインに接続されたエミッタを有する。トランジス
タ１４２はトランジスタ１４１のエミッタに接続された
コレクタ、トランジスタ１３７のドレインに接続された
ベース、そしてＶＳＳに接続されたエミッタを有する。
トランジスタ１４３はＶＤＤに接続されたコレクタ、ト
ランジスタ１３１のドレインに接続されたベース、およ
びエミッタを有する。トランジスタ１４４はトランジス
タ１４１のエミッタに接続された第一の電流電極、Ｖ
ＤＤに接続されたゲート、そしてトランジスタ１４３の
エミッタに接続された第二の電流電極を有する。トラン
ジスタ１４５はＶＤＤに接続されたソース、信号ＷＬＯ
Ｃを受けるためのゲート、そしてトランジスタ１４３の
エミッタに接続されたドレインを有する。インバータ１
４６はトランジスタ１４３のエミッタに接続された入力
端子、そして信号ＷＬＯＣを提供するための出力端子を
有する。
されたソース、信号ＢＳを受けるためのゲート、そして
ＮＡＮＤゲート１２１の出力端子を提供するドレインを
有する。トランジスタ１３２はＥＱＢＩＡＳに接続され
たソース、“ＣＰＷ”と名付けられた信号を受けるため
のゲート、そしてトランジスタ１３１のドレインに接続
されたドレインを有する。トランジスタ１３３はトラン
ジスタ１３１のドレインに接続されたドレイン、信号Ｂ
Ｓを受けるためのゲート、およびソースを有する。トラ
ンジスタ１３２はトランジスタ１３３のソースに接続さ
れたドレイン、信号ＣＰＷを受けるためのゲート、そし
てＶＳＳに接続されたソースを有する。トランジスタ１
３５はドレイン、信号ＢＳを受けるためのゲート、そし
てソースを有する。トランジスタ１３６はトランジスタ
１３５のソースに接続されたドレイン、信号ＣＰＷを受
けるためのゲート、およびソースを有する。トランジス
タ１３７はトランジスタ１３６のソースに接続されたド
レイン、トランジスタ１３１のドレインに接続されたゲ
ート、そしてＶＳＳに接続されたソースを有する。抵抗
１３８はＥＱＢＩＡＳに接続された第一の端子、そして
ＥＱＬＯＣを提供するための第二の端子を有する。トラ
ンジスタ１３９はＥＱＢＩＡＳに接続されたソース、信
号ＷＬＯＣを受けるためのゲート、そして抵抗１３８の
第二の端子に接続されたドレインを有する。トランジス
タ１４０はＶＤＤに接続されたコレクタ、トランジスタ
１３１のドレインに接続されたベース、そして抵抗１３
８の第二の端子およびトランジスタ１３９のドレインに
接続されたエミッタを有する。トランジスタ１４１はト
ランジスタ１４０のエミッタに接続されたコレクタ、抵
抗１３８の第二の端子におよびトランジスタ１３９のド
レインに接続されたベース、そしてトランジスタ１３５
のドレインに接続されたエミッタを有する。トランジス
タ１４２はトランジスタ１４１のエミッタに接続された
コレクタ、トランジスタ１３７のドレインに接続された
ベース、そしてＶＳＳに接続されたエミッタを有する。
トランジスタ１４３はＶＤＤに接続されたコレクタ、ト
ランジスタ１３１のドレインに接続されたベース、およ
びエミッタを有する。トランジスタ１４４はトランジス
タ１４１のエミッタに接続された第一の電流電極、Ｖ
ＤＤに接続されたゲート、そしてトランジスタ１４３の
エミッタに接続された第二の電流電極を有する。トラン
ジスタ１４５はＶＤＤに接続されたソース、信号ＷＬＯ
Ｃを受けるためのゲート、そしてトランジスタ１４３の
エミッタに接続されたドレインを有する。インバータ１
４６はトランジスタ１４３のエミッタに接続された入力
端子、そして信号ＷＬＯＣを提供するための出力端子を
有する。
【００３１】回路６４は最初に入力信号の間で確立され
た論理的関係により、かつ次に図６に示された構成要素
が各機能を達成する方法により理解できる。ＢＳは対応
するビットライン対が配置されているブロックがイネー
ブルされた時に論理ハイで肯定される信号である。ＣＰ
Ｗは対応するビットライン対への書き込みが生じた時に
論理ハイで肯定される信号であり、かつグループＣＰＷ
０−ＣＰＷ７の内の１つの信号に対応する。トランジス
タ１４０のエミッタに与えられる、ＥＱＬＯＣは信号Ｂ
ＳおよびＣＰＷの間の論理的ＮＡＮＤである。これに対
し、ＷＬＯＣはＣＰＷおよびＢＳの間の論理的ＮＡＮＤ
の反転として、言い換えれば、ＢＳおよびＣＰＷの間の
論理的ＡＮＤとして与えられる。ＷＬＯＣは、ほぼＶ
ＤＤの論理ハイおよびほぼＶＳＳの論理ローを有する、
ＣＭＯＳレベルで与えられ、一方ＥＱＬＯＣはほぼＥＱ
ＢＩＡＳの論理ハイ、およびほぼＶＳＳ＋２ＶＢＥの論
理ローを有するものとして与えられる。前に述べたよう
に、ＥＱＬＯＣの論理ロー電圧の制限は図４のトランジ
スタ１０３および１０４の平均寿命を改善する。
た論理的関係により、かつ次に図６に示された構成要素
が各機能を達成する方法により理解できる。ＢＳは対応
するビットライン対が配置されているブロックがイネー
ブルされた時に論理ハイで肯定される信号である。ＣＰ
Ｗは対応するビットライン対への書き込みが生じた時に
論理ハイで肯定される信号であり、かつグループＣＰＷ
０−ＣＰＷ７の内の１つの信号に対応する。トランジス
タ１４０のエミッタに与えられる、ＥＱＬＯＣは信号Ｂ
ＳおよびＣＰＷの間の論理的ＮＡＮＤである。これに対
し、ＷＬＯＣはＣＰＷおよびＢＳの間の論理的ＮＡＮＤ
の反転として、言い換えれば、ＢＳおよびＣＰＷの間の
論理的ＡＮＤとして与えられる。ＷＬＯＣは、ほぼＶ
ＤＤの論理ハイおよびほぼＶＳＳの論理ローを有する、
ＣＭＯＳレベルで与えられ、一方ＥＱＬＯＣはほぼＥＱ
ＢＩＡＳの論理ハイ、およびほぼＶＳＳ＋２ＶＢＥの論
理ローを有するものとして与えられる。前に述べたよう
に、ＥＱＬＯＣの論理ロー電圧の制限は図４のトランジ
スタ１０３および１０４の平均寿命を改善する。
【００３２】ＮＡＮＤゲート１２１の出力端子はトラン
ジスタ１３１のドレインによって与えられる。ＮＡＮＤ
ゲート１２１の出力端子が論理ハイの場合は、トランジ
スタ１４０のベース−エミッタ接合は順方向バイアスさ
れＥＱＬＯＣを論理ハイとして提供する。ＮＡＮＤゲー
ト１２１の出力が論理ハイである場合は、トランジスタ
１３１またはトランジスタ１３２、あるいは両方、は導
通的になる。双方のトランジスタ１３１および１３２は
電圧ＥＱＢＩＡＳに接続されたＰチャネルトランジスタ
であるから、およそ４．２ボルトにおいて、ゲートの論
理ローの電圧が該トランジスタを導通的にする。各トラ
ンジスタのドレイン−ソース電圧ＶＤＳはほぼ０ボルト
であり、かつＮＡＮＤゲート１２１の出力端子の電圧は
ほぼＥＱＢＩＡＳになっている。従って、ＥＱＬＯＣの
論理ハイの電圧はほぼＥＱＢＩＡＳである。一方、（Ｅ
ＱＢＩＡＳ−ＶＢＥ）がインバータ１４６の入力端子に
発生しかつトランジスタ１４５によりＶＤＤにラッチさ
れる。この電圧はインバータ１４６により論理ハイとし
て認識され、かつインバータ１３６の出力端子は論理ロ
ーに駆動される。トランジスタ１３９は飽和するように
され、ＥＱＬＯＣをＥＱＢＩＡＳに増大する。従って、
要するにインバータ１４６およびトランジスタ１３９は
ＥＱＬＯＣが一旦論理ローから論理ハイに移るとＥＱＬ
ＯＣをＥＱＢＩＡＳに増大するための弱いラッチを形成
する。トランジスタ１３７はＮＡＮＤゲート１２１の出
力により導通的にされ、かつトランジスタ１４２のベー
スをＶＳＳに接続し、トランジスタ１４２のベース−エ
ミッタ接合が順方向バイアスされるのを防止し、かつ従
ってトランジスタ１４１または１４２のコレクタに何等
の電流も流れ込まないようにする。
ジスタ１３１のドレインによって与えられる。ＮＡＮＤ
ゲート１２１の出力端子が論理ハイの場合は、トランジ
スタ１４０のベース−エミッタ接合は順方向バイアスさ
れＥＱＬＯＣを論理ハイとして提供する。ＮＡＮＤゲー
ト１２１の出力が論理ハイである場合は、トランジスタ
１３１またはトランジスタ１３２、あるいは両方、は導
通的になる。双方のトランジスタ１３１および１３２は
電圧ＥＱＢＩＡＳに接続されたＰチャネルトランジスタ
であるから、およそ４．２ボルトにおいて、ゲートの論
理ローの電圧が該トランジスタを導通的にする。各トラ
ンジスタのドレイン−ソース電圧ＶＤＳはほぼ０ボルト
であり、かつＮＡＮＤゲート１２１の出力端子の電圧は
ほぼＥＱＢＩＡＳになっている。従って、ＥＱＬＯＣの
論理ハイの電圧はほぼＥＱＢＩＡＳである。一方、（Ｅ
ＱＢＩＡＳ−ＶＢＥ）がインバータ１４６の入力端子に
発生しかつトランジスタ１４５によりＶＤＤにラッチさ
れる。この電圧はインバータ１４６により論理ハイとし
て認識され、かつインバータ１３６の出力端子は論理ロ
ーに駆動される。トランジスタ１３９は飽和するように
され、ＥＱＬＯＣをＥＱＢＩＡＳに増大する。従って、
要するにインバータ１４６およびトランジスタ１３９は
ＥＱＬＯＣが一旦論理ローから論理ハイに移るとＥＱＬ
ＯＣをＥＱＢＩＡＳに増大するための弱いラッチを形成
する。トランジスタ１３７はＮＡＮＤゲート１２１の出
力により導通的にされ、かつトランジスタ１４２のベー
スをＶＳＳに接続し、トランジスタ１４２のベース−エ
ミッタ接合が順方向バイアスされるのを防止し、かつ従
ってトランジスタ１４１または１４２のコレクタに何等
の電流も流れ込まないようにする。
【００３３】ＮＡＮＤゲート１２１の出力端子が論理ロ
ーである場合には、これはＢＳおよびＣＰＷの双方が論
理ハイになることによって引き起こされるが、ＥＱＬＯ
Ｃはおよそ（ＶＳＳ＋２ＶＢＥ）で与えられる。トラン
ジスタ１４０のベース−エミッタ接合が逆バイアスさ
れ、かつトランジスタ１３９が非導通となる。トランジ
スタ１３５および１３６は双方とも導通しかつトランジ
スタ１４２のコレクタをトランジスタ１４２のベースに
結合する。トランジスタ１３７は非導通になる。従っ
て、ＥＱＬＯＣは２個のダイオード接続されたトランジ
スタ１４１および１４２によりＶＳＳに接続される。抵
抗１３８はトランジスタ１４１および１４２のベース−
エミッタダイオードを順方向バイアスされた状態に保つ
ためバイアス電流を提供する。
ーである場合には、これはＢＳおよびＣＰＷの双方が論
理ハイになることによって引き起こされるが、ＥＱＬＯ
Ｃはおよそ（ＶＳＳ＋２ＶＢＥ）で与えられる。トラン
ジスタ１４０のベース−エミッタ接合が逆バイアスさ
れ、かつトランジスタ１３９が非導通となる。トランジ
スタ１３５および１３６は双方とも導通しかつトランジ
スタ１４２のコレクタをトランジスタ１４２のベースに
結合する。トランジスタ１３７は非導通になる。従っ
て、ＥＱＬＯＣは２個のダイオード接続されたトランジ
スタ１４１および１４２によりＶＳＳに接続される。抵
抗１３８はトランジスタ１４１および１４２のベース−
エミッタダイオードを順方向バイアスされた状態に保つ
ためバイアス電流を提供する。
【００３４】ＷＬＯＣに関しては、ＮＡＮＤゲート１２
１の出力が論理ハイの場合、インバータ１４６の入力端
子の電圧が論理ハイであり、かつインバータ１４６の出
力端子は論理ローである。トランジスタ１４５は次に導
通してインバータ１４６の入力端子の電圧が論理ローか
ら論理ハイに移った時弱いラッチを与える。ＮＡＮＤゲ
ート１２１の出力が論理ローに切り替わった時、トラン
ジスタ１４３は非導通となる。インバータ１４６の入力
端子に表れるハイの電圧は次にトランジスタ１４４を導
通的にし、かつインバータ１４６の入力端子の電圧を、
それがインバータ１４６のスイッチングポイントより低
くなるまで、トランジスタ１４２を介しＶＳＳに放電さ
せる。回路６４は図５に示される波形を提供するための
１つの実施例にすぎず、かつ他の回路も可能であること
を思い起こすべきである。
１の出力が論理ハイの場合、インバータ１４６の入力端
子の電圧が論理ハイであり、かつインバータ１４６の出
力端子は論理ローである。トランジスタ１４５は次に導
通してインバータ１４６の入力端子の電圧が論理ローか
ら論理ハイに移った時弱いラッチを与える。ＮＡＮＤゲ
ート１２１の出力が論理ローに切り替わった時、トラン
ジスタ１４３は非導通となる。インバータ１４６の入力
端子に表れるハイの電圧は次にトランジスタ１４４を導
通的にし、かつインバータ１４６の入力端子の電圧を、
それがインバータ１４６のスイッチングポイントより低
くなるまで、トランジスタ１４２を介しＶＳＳに放電さ
せる。回路６４は図５に示される波形を提供するための
１つの実施例にすぎず、かつ他の回路も可能であること
を思い起こすべきである。
【００３５】以上の説明では、改良された書き込みリカ
バリおよび改良された信頼性を備えたメモリが述べられ
た。図示された実施例では、メモリは複数のメモリブロ
ックを有し、各メモリブロックはローカルワードライン
およびビットライン対の交差部に位置する複数のメモリ
セルを有する。各々のビットライン対には第一および第
二のバイポーラトランジスタ、および第三、第四、およ
び第五のＰチャネルＭＯＳトランジスタを備えたビット
ライン負荷が結合されている。第一および第二のバイポ
ーラトランジスタは最悪の場合の逆バイアスが所定の値
に限定されるようにバイアスされている。最悪の場合の
逆バイアスの限定は前記第一および第二のトランジスタ
のベースをバイアスするために使用される等価信号の論
理ハイの電圧を制限し、前記等価信号の最小の論理ロー
の電圧を与え、かつ書き込みサイクルの間のビットライ
ンの論理ハイの電圧を制限することにより達成される。
前記所定の値は前記第一および第二のトランジスタの、
最悪の場合の逆バイアスの印加が最悪の場合の条件下で
与えられた平均寿命を保証するように選択される。バイ
ポーラトランジスタを用いることにより、ビットライン
負荷は高速の書き込みリカバリを提供し、かつ最悪の場
合の逆バイアスの制限が信頼性を改善する。
バリおよび改良された信頼性を備えたメモリが述べられ
た。図示された実施例では、メモリは複数のメモリブロ
ックを有し、各メモリブロックはローカルワードライン
およびビットライン対の交差部に位置する複数のメモリ
セルを有する。各々のビットライン対には第一および第
二のバイポーラトランジスタ、および第三、第四、およ
び第五のＰチャネルＭＯＳトランジスタを備えたビット
ライン負荷が結合されている。第一および第二のバイポ
ーラトランジスタは最悪の場合の逆バイアスが所定の値
に限定されるようにバイアスされている。最悪の場合の
逆バイアスの限定は前記第一および第二のトランジスタ
のベースをバイアスするために使用される等価信号の論
理ハイの電圧を制限し、前記等価信号の最小の論理ロー
の電圧を与え、かつ書き込みサイクルの間のビットライ
ンの論理ハイの電圧を制限することにより達成される。
前記所定の値は前記第一および第二のトランジスタの、
最悪の場合の逆バイアスの印加が最悪の場合の条件下で
与えられた平均寿命を保証するように選択される。バイ
ポーラトランジスタを用いることにより、ビットライン
負荷は高速の書き込みリカバリを提供し、かつ最悪の場
合の逆バイアスの制限が信頼性を改善する。
【００３６】図７は、従来技術に関わるＢＩＣＭＯＳ論
理回路１５０を回路図形式で示す。論理回路１５０は、
Ｐチャネルトランジスタ１５１、Ｎチャネルトランジス
タ１５２，１５３，および１５４、そしてＮＰＮ型バイ
ポーラトランジスタ１５５および１５６を具備する。ト
ランジスタ１５１はＶＤＤに接続されたソース、“Ｖ
ＩＮ”と名付けられた入力信号を受けるためのゲート、
およびノード１５７に接続されたドレインを有する。ト
ランジスタ１５２はトランジスタ１５１のドレインに接
続されたドレイン、ＶＩＮを受けるためのゲート、そし
てＶＳＳに接続されたソースを有する。トランジスタ１
５３は“ＶＯＵＴ”と名付けられた信号に接続されたド
レイン、ＶＩＮを受けるためのゲート、およびソースを
有する。トランジスタ１５４はトランジスタ１５３のソ
ースに接続されたドレイン、トランジスタ１５１のドレ
インに接続されたゲート、そしてＶＳＳに接続されたソ
ースを有する。トランジスタ１５５はＶＤＤに接続され
たコレクタ、ノード１５７においてトランジスタ１５１
のドレインに接続されたベース、そしてＶＯＵＴを提供
するためのエミッタを有する。トランジスタ１５６はト
ランジスタ１５５のエミッタに接続されたコレクタ、ト
ランジスタ１５３のソースに接続されたベース、そして
ＶＳＳに接続されたエミッタを有する。
理回路１５０を回路図形式で示す。論理回路１５０は、
Ｐチャネルトランジスタ１５１、Ｎチャネルトランジス
タ１５２，１５３，および１５４、そしてＮＰＮ型バイ
ポーラトランジスタ１５５および１５６を具備する。ト
ランジスタ１５１はＶＤＤに接続されたソース、“Ｖ
ＩＮ”と名付けられた入力信号を受けるためのゲート、
およびノード１５７に接続されたドレインを有する。ト
ランジスタ１５２はトランジスタ１５１のドレインに接
続されたドレイン、ＶＩＮを受けるためのゲート、そし
てＶＳＳに接続されたソースを有する。トランジスタ１
５３は“ＶＯＵＴ”と名付けられた信号に接続されたド
レイン、ＶＩＮを受けるためのゲート、およびソースを
有する。トランジスタ１５４はトランジスタ１５３のソ
ースに接続されたドレイン、トランジスタ１５１のドレ
インに接続されたゲート、そしてＶＳＳに接続されたソ
ースを有する。トランジスタ１５５はＶＤＤに接続され
たコレクタ、ノード１５７においてトランジスタ１５１
のドレインに接続されたベース、そしてＶＯＵＴを提供
するためのエミッタを有する。トランジスタ１５６はト
ランジスタ１５５のエミッタに接続されたコレクタ、ト
ランジスタ１５３のソースに接続されたベース、そして
ＶＳＳに接続されたエミッタを有する。
【００３７】論理回路１５０は、出力信号ＶＯＵＴを与
えるために入力信号ＶＩＮの論理的反転を行う。Ｖ
ＯＵＴは２つのバイポーラトランジスタ１５５または１
５６のいずれかにより与えられ、（ＶＤＤ−ＶＢＥ）の
所望の論理ハイ出力電圧、および（ＶＳＳ＋ＶＢＥ）の
論理ローの出力電圧を有する。ＶＩＮが論理ハイの場合
には、トランジスタ１５１は非導通であり、かつトラン
ジスタ１５２および１５３は導通している。トランジス
タ１５２のドレインはほぼＶＳＳであり、従ってトラン
ジスタ１５４は非導通である。トランジスタ１５５のベ
ースはほぼＶＳＳであり、トランジスタ１５５のベース
−エミッタ接合が順方向バイアスになるのを防止する。
トランジスタ１５３は導通しており、かつトランジスタ
１５３のゲート−ソース電圧（ＶＧＳ）は十分大きくド
レイン−ソース電圧（ＶＤＳ）をほぼ０にする。トラン
ジスタ１５６のベースは従って実質的にトランジスタ１
５６のコレクタに結合する。トランジスタ１５６のベー
スはＶＳＳよりＶＢＥ１つ分高く、かつこのためＶ
ＯＵＴは（ＶＳＳ＋ＶＢＥ）に等しい。ＶＩＮが論理ロ
ーの場合は、トランジスタ１５１は導通になり、かつト
ランジスタ１５５のベースの電圧は増大する。トランジ
スタ１５１のＶＧＳはドレイン−ソース電圧ＶＤＳをほ
ぼ０とするのに十分大きい。ノード１５７の電圧は従っ
てほぼＶＤＤに等しくなる。トランジスタ１５２および
１５３は双方とも非導通である。トランジスタ１５４は
トランジスタ１５６のベースを、それにエミッタが結合
されている電圧である、ＶＳＳに結合し、これはトラン
ジスタ１５６が導通になるのを防止する。所望の出力電
圧ＶＯＵＴはほぼＶＤＤマイナストランジスタ１５５の
ＶＢＥに等しい。
えるために入力信号ＶＩＮの論理的反転を行う。Ｖ
ＯＵＴは２つのバイポーラトランジスタ１５５または１
５６のいずれかにより与えられ、（ＶＤＤ−ＶＢＥ）の
所望の論理ハイ出力電圧、および（ＶＳＳ＋ＶＢＥ）の
論理ローの出力電圧を有する。ＶＩＮが論理ハイの場合
には、トランジスタ１５１は非導通であり、かつトラン
ジスタ１５２および１５３は導通している。トランジス
タ１５２のドレインはほぼＶＳＳであり、従ってトラン
ジスタ１５４は非導通である。トランジスタ１５５のベ
ースはほぼＶＳＳであり、トランジスタ１５５のベース
−エミッタ接合が順方向バイアスになるのを防止する。
トランジスタ１５３は導通しており、かつトランジスタ
１５３のゲート−ソース電圧（ＶＧＳ）は十分大きくド
レイン−ソース電圧（ＶＤＳ）をほぼ０にする。トラン
ジスタ１５６のベースは従って実質的にトランジスタ１
５６のコレクタに結合する。トランジスタ１５６のベー
スはＶＳＳよりＶＢＥ１つ分高く、かつこのためＶ
ＯＵＴは（ＶＳＳ＋ＶＢＥ）に等しい。ＶＩＮが論理ロ
ーの場合は、トランジスタ１５１は導通になり、かつト
ランジスタ１５５のベースの電圧は増大する。トランジ
スタ１５１のＶＧＳはドレイン−ソース電圧ＶＤＳをほ
ぼ０とするのに十分大きい。ノード１５７の電圧は従っ
てほぼＶＤＤに等しくなる。トランジスタ１５２および
１５３は双方とも非導通である。トランジスタ１５４は
トランジスタ１５６のベースを、それにエミッタが結合
されている電圧である、ＶＳＳに結合し、これはトラン
ジスタ１５６が導通になるのを防止する。所望の出力電
圧ＶＯＵＴはほぼＶＤＤマイナストランジスタ１５５の
ＶＢＥに等しい。
【００３８】自己ブーストの問題はＶＯＵＴが、ＶＳＳ
よりＶＢＥ１つ分だけ高い、論理ローから論理ハイに変
化し、かつ論理回路１５０（図示せず）により駆動され
る負荷が高度に容量的である場合に発生する。高度に容
量的な負荷はその間の電圧の急激な変化に抵抗する。従
って、大きなベース−エミッタ電圧がＶＩＮが論理ハイ
から論理ローに切り替わった直後にトランジスタ１５５
のベース−エミッタ接合に展開される。大きなベース−
エミッタ電圧はベース−エミッタＰＮ接合に大きな接合
容量を形成させる。ＶＯＵＴ（ベース−エミッタ容量の
負電圧端子における電圧）が上昇するに応じて、ノード
１５７（該ベース−エミッタ容量の正電圧端子）の電圧
がこれに応じて増強される。ベースにおける電圧の自己
ブーストは次にＶＯＵＴを増大させる。自己ブーストは
最終的にはトランジスタ１５５のベースの電圧がベース
−コレクタ電圧がダイオード電圧降下１つ分だけ超過す
るレベルに上昇した時、あるいはノード１５７がトラン
ジスタ１５１を介してＶＤ Ｄに放電したときに停止す
る。典型的には、この電圧はほぼ（ＶＤＤ＋ＶＢＥ）に
等しいが、エミッタ領域はバイポーラトランジスタの大
きさを決定するために使用されるから、ベース−コレク
タ間のダイオードのダイオード電圧降下は必ずしもＶ
ＢＥに等しくはない。いくつかの回路においては、電圧
のこの上昇の効果は特に有害である。たとえば、図２の
データ入力バッファ３９が自己ブーストに陥り易い場合
は、図４のビットライン負荷７４の対応するバイポーラ
トランジスタの最悪の場合の逆バイアスが増大し、トラ
ンジスタの平均寿命を低下させる。
よりＶＢＥ１つ分だけ高い、論理ローから論理ハイに変
化し、かつ論理回路１５０（図示せず）により駆動され
る負荷が高度に容量的である場合に発生する。高度に容
量的な負荷はその間の電圧の急激な変化に抵抗する。従
って、大きなベース−エミッタ電圧がＶＩＮが論理ハイ
から論理ローに切り替わった直後にトランジスタ１５５
のベース−エミッタ接合に展開される。大きなベース−
エミッタ電圧はベース−エミッタＰＮ接合に大きな接合
容量を形成させる。ＶＯＵＴ（ベース−エミッタ容量の
負電圧端子における電圧）が上昇するに応じて、ノード
１５７（該ベース−エミッタ容量の正電圧端子）の電圧
がこれに応じて増強される。ベースにおける電圧の自己
ブーストは次にＶＯＵＴを増大させる。自己ブーストは
最終的にはトランジスタ１５５のベースの電圧がベース
−コレクタ電圧がダイオード電圧降下１つ分だけ超過す
るレベルに上昇した時、あるいはノード１５７がトラン
ジスタ１５１を介してＶＤ Ｄに放電したときに停止す
る。典型的には、この電圧はほぼ（ＶＤＤ＋ＶＢＥ）に
等しいが、エミッタ領域はバイポーラトランジスタの大
きさを決定するために使用されるから、ベース−コレク
タ間のダイオードのダイオード電圧降下は必ずしもＶ
ＢＥに等しくはない。いくつかの回路においては、電圧
のこの上昇の効果は特に有害である。たとえば、図２の
データ入力バッファ３９が自己ブーストに陥り易い場合
は、図４のビットライン負荷７４の対応するバイポーラ
トランジスタの最悪の場合の逆バイアスが増大し、トラ
ンジスタの平均寿命を低下させる。
【００３９】図８は、図７の従来技術のＢＩＣＭＯＳ論
理回路１５０に関連する自己ブースト現象を示すタイミ
ング図である。縦軸は電圧を示し、かつ水平軸は時間を
示している。“ｔ３”として示された時間の少し前に、
ＶＩＮは論理ハイから論理ローに切り替わる（図８には
示していない）。間もなく、“ＶＢＥ１５５”と名付け
られたトランジスタ１５５のベース−エミッタ電圧が順
方向バイアスのダイオード電圧降下より実質的に高く上
昇する。この大きな電圧は図７の回路１５０がＶＯＵＴ
に結合された大きな容量負荷を瞬時に切り替えることが
できないことに応じて発生する。大きなベース−エミッ
タ電圧はベース−エミッタ拡散容量を実質的に増大させ
る。“Ｖ１５７”と名付けられた、ノード１５７の電圧
は上昇し始め、かつＶＯＵＴもまた上昇する。しかしな
がら、Ｖ１５７は、トランジスタ１５５の自己ブースト
により、時間ｔ３の付近で正の電源電圧ＶＤＤに到達し
かつこれを超える。その結果、エミッタの電圧よりＶ
ＢＥ１つ分だけ低い状態でエミッタに従う、ＶＯＵＴは
縦軸で“ＶＤＤ−ＶＢＥ”と名付けられた、その所望の
値に到達しかつこれを超える。Ｖ１５７がＶＤＤを超え
た時、ＶＤＤに対する放電経路がトランジスタ１５１を
介して確立される。Ｖ１５７が増大し続けるか否かはト
ランジスタ１５１の大きさに依存する。もしＶ１５７が
増大し続ければ、時間ｔ３のすぐ後にＶ１５７はＶＤＤ
よりベース−コレクタのダイオード電圧降下１つ分高い
値に到達する。この時点で、ベース−コレクタのダイオ
ードは順方向バスアスされ、かつトランジスタ１５５の
ベースにおける電荷の蓄積はトランジスタ１５７を通っ
てＶＤＤに放電し始める。トランジスタ１５１またはト
ンジスタ１５７がＶ１５７をＶＤＤに放電できるが、Ｖ
１５７がＶＤＤを超えるや否や、ＶＯＵＴはその所望の
値を超える。しかしながら、Ｖ１５７が降下し始める一
方で、ＶＯＵＴの電圧はほとんど固定された状態に留ま
るが、これはＶＯＵ Ｔに対しては何等の放電経路も与え
られないからである。従って、ＶＯＵＴは所望の値、
（ＶＤＤ−ＶＢＥ）より高い値に留まる。図２のデータ
入力バッファ３９のような、いくつかの回路のアプリケ
ーションにおいては、ＶＯＵＴに対するそのような論理
ハイの電圧はメモリの動作にとって有害となり得る。
理回路１５０に関連する自己ブースト現象を示すタイミ
ング図である。縦軸は電圧を示し、かつ水平軸は時間を
示している。“ｔ３”として示された時間の少し前に、
ＶＩＮは論理ハイから論理ローに切り替わる（図８には
示していない）。間もなく、“ＶＢＥ１５５”と名付け
られたトランジスタ１５５のベース−エミッタ電圧が順
方向バイアスのダイオード電圧降下より実質的に高く上
昇する。この大きな電圧は図７の回路１５０がＶＯＵＴ
に結合された大きな容量負荷を瞬時に切り替えることが
できないことに応じて発生する。大きなベース−エミッ
タ電圧はベース−エミッタ拡散容量を実質的に増大させ
る。“Ｖ１５７”と名付けられた、ノード１５７の電圧
は上昇し始め、かつＶＯＵＴもまた上昇する。しかしな
がら、Ｖ１５７は、トランジスタ１５５の自己ブースト
により、時間ｔ３の付近で正の電源電圧ＶＤＤに到達し
かつこれを超える。その結果、エミッタの電圧よりＶ
ＢＥ１つ分だけ低い状態でエミッタに従う、ＶＯＵＴは
縦軸で“ＶＤＤ−ＶＢＥ”と名付けられた、その所望の
値に到達しかつこれを超える。Ｖ１５７がＶＤＤを超え
た時、ＶＤＤに対する放電経路がトランジスタ１５１を
介して確立される。Ｖ１５７が増大し続けるか否かはト
ランジスタ１５１の大きさに依存する。もしＶ１５７が
増大し続ければ、時間ｔ３のすぐ後にＶ１５７はＶＤＤ
よりベース−コレクタのダイオード電圧降下１つ分高い
値に到達する。この時点で、ベース−コレクタのダイオ
ードは順方向バスアスされ、かつトランジスタ１５５の
ベースにおける電荷の蓄積はトランジスタ１５７を通っ
てＶＤＤに放電し始める。トランジスタ１５１またはト
ンジスタ１５７がＶ１５７をＶＤＤに放電できるが、Ｖ
１５７がＶＤＤを超えるや否や、ＶＯＵＴはその所望の
値を超える。しかしながら、Ｖ１５７が降下し始める一
方で、ＶＯＵＴの電圧はほとんど固定された状態に留ま
るが、これはＶＯＵ Ｔに対しては何等の放電経路も与え
られないからである。従って、ＶＯＵＴは所望の値、
（ＶＤＤ−ＶＢＥ）より高い値に留まる。図２のデータ
入力バッファ３９のような、いくつかの回路のアプリケ
ーションにおいては、ＶＯＵＴに対するそのような論理
ハイの電圧はメモリの動作にとって有害となり得る。
【００４０】図９は、本発明に関わる論理回路１６０の
１つの実施例を部分的な回路図形式で示す。論理回路１
６０はＮＰＮトランジスタ１６１、抵抗１６２、Ｐチャ
ネルトランジスタ１６３、Ｎチャネルトランジスタ１６
４，１６５，および１６６、インバータ１６７、ＮＰＮ
トランジスタ１６８および１６９を具備する。トランジ
スタ１６１はＶＤＤに接続されたコレクタ、“ＶＲ１”
と名付けられた基準電圧を受けるためのベース、そして
ノード１７０に結合されたエミッタを有する。抵抗１６
２は“ＶＲ２”と名付けられた基準電圧を受けるための
第一の端子、およびノード１７０においてトランジスタ
１６１のエミッタに接続された第二の端子を有する。ト
ランジスタ１６３はトランジスタ１６１のエミッタに接
続されたソース、“＊ＤＡＴＡＩＮ”と名付けられた信
号を受けるためのゲート、そしてノード１７１に接続さ
れたドレインを有する。トランジスタ１６４はトランジ
スタ１６３のドレインに接続されたドレイン、＊ＤＡＴ
ＡＩＮを受けるためのゲート、そしてＶＳＳに接続され
たソースを有する。トランジスタ１６５はドレイン、＊
ＤＡＴＡＩＮを受けるためのゲート、そしてソースを有
する。トランジスタ１６６はトランジスタ１６５のソー
スに接続されたドレイン、ゲート、そしてＶＳＳに接続
されたソースを有する。インバータ１６７は＊ＤＡＴＡ
ＩＮを受けるための入力端子、そしてトランジスタ１６
６のゲートに接続された出力端子を有する。トランジス
タ１６８はＶＤＤに接続されたコレクタ、トランジスタ
１６３のドレインに接続されたベース、そしてトランジ
スタ１６５のドレインに接続され、かつ“ＷＧＤＬ”と
名付けられた信号を提供するエミッタを有する。トラン
ジスタ１６９はトランジスタ１６８のエミッタに接続さ
れたコレクタ、トランジスタ１６５のソースに接続され
たベース、そしてＶＳＳに接続されたエミッタを有す
る。
１つの実施例を部分的な回路図形式で示す。論理回路１
６０はＮＰＮトランジスタ１６１、抵抗１６２、Ｐチャ
ネルトランジスタ１６３、Ｎチャネルトランジスタ１６
４，１６５，および１６６、インバータ１６７、ＮＰＮ
トランジスタ１６８および１６９を具備する。トランジ
スタ１６１はＶＤＤに接続されたコレクタ、“ＶＲ１”
と名付けられた基準電圧を受けるためのベース、そして
ノード１７０に結合されたエミッタを有する。抵抗１６
２は“ＶＲ２”と名付けられた基準電圧を受けるための
第一の端子、およびノード１７０においてトランジスタ
１６１のエミッタに接続された第二の端子を有する。ト
ランジスタ１６３はトランジスタ１６１のエミッタに接
続されたソース、“＊ＤＡＴＡＩＮ”と名付けられた信
号を受けるためのゲート、そしてノード１７１に接続さ
れたドレインを有する。トランジスタ１６４はトランジ
スタ１６３のドレインに接続されたドレイン、＊ＤＡＴ
ＡＩＮを受けるためのゲート、そしてＶＳＳに接続され
たソースを有する。トランジスタ１６５はドレイン、＊
ＤＡＴＡＩＮを受けるためのゲート、そしてソースを有
する。トランジスタ１６６はトランジスタ１６５のソー
スに接続されたドレイン、ゲート、そしてＶＳＳに接続
されたソースを有する。インバータ１６７は＊ＤＡＴＡ
ＩＮを受けるための入力端子、そしてトランジスタ１６
６のゲートに接続された出力端子を有する。トランジス
タ１６８はＶＤＤに接続されたコレクタ、トランジスタ
１６３のドレインに接続されたベース、そしてトランジ
スタ１６５のドレインに接続され、かつ“ＷＧＤＬ”と
名付けられた信号を提供するエミッタを有する。トラン
ジスタ１６９はトランジスタ１６８のエミッタに接続さ
れたコレクタ、トランジスタ１６５のソースに接続され
たベース、そしてＶＳＳに接続されたエミッタを有す
る。
【００４１】＊ＤＡＴＡＩＮが論理ハイの場合、トラン
ジスタ１６３は非導通になる。トランジスタ１６４は導
通しており、かつ＊ＤＡＴＡＩＮはＶＳＳよりずっと大
きいから、トランジスタ１６４のＶＤＳはほぼゼロに等
しくかつノード１７１はほぼＶＳＳに結合される。トラ
ンジスタ１６５は導通し、トランジスタ１６９のコレク
タをトランジスタ１６９のベースに接続し、かつトラン
ジスタ１６６は非導通になる。従って、ＷＧＤＬはＶ
ＳＳよりＶＢＥ１つ分高い論理ローで与えられる。トラ
ンジスタ１６３は非導通であるから、何等の電流も抵抗
１６２を通って流れず、かつノード１７０の電圧はＶ
Ｒ２に等しい。＊ＤＡＴＡＩＮが次に論理ローで与えら
れ、トランジスタ１６５が非導通になり、かつトランジ
スタ１６６が導通になりそして本質的にトランジスタ１
６９のベースをＶＳＳに結合する。トランジスタ１６４
は非導通になり、かつトランジスタ１６３は導通にな
る。＊ＤＡＴＡＩＮはＶＲ２よりずっと低いから、トラ
ンジスタ１６３のＶＤＳはほぼゼロである。ノード１７
１の電圧はベース電流が流れ始めるに応じて上昇し始め
る。しかしながら、ベース電流が流れ始めると、ノード
１７０の電圧は減少する。ノード１７０の電圧はＶＲ２
マイナス抵抗１６２の電流×抵抗による電圧降下（ＩＲ
降下）がＶＲ１マイナストランジスタ１６１のＶＢＥに
等しくなるまで低下する。トランジスタ１６１のＶＢＥ
は電流が流れる場合のノード１７０の最小電圧、すなわ
ち（ＶＲ１−ＶＢＥ）を決定する。
ジスタ１６３は非導通になる。トランジスタ１６４は導
通しており、かつ＊ＤＡＴＡＩＮはＶＳＳよりずっと大
きいから、トランジスタ１６４のＶＤＳはほぼゼロに等
しくかつノード１７１はほぼＶＳＳに結合される。トラ
ンジスタ１６５は導通し、トランジスタ１６９のコレク
タをトランジスタ１６９のベースに接続し、かつトラン
ジスタ１６６は非導通になる。従って、ＷＧＤＬはＶ
ＳＳよりＶＢＥ１つ分高い論理ローで与えられる。トラ
ンジスタ１６３は非導通であるから、何等の電流も抵抗
１６２を通って流れず、かつノード１７０の電圧はＶ
Ｒ２に等しい。＊ＤＡＴＡＩＮが次に論理ローで与えら
れ、トランジスタ１６５が非導通になり、かつトランジ
スタ１６６が導通になりそして本質的にトランジスタ１
６９のベースをＶＳＳに結合する。トランジスタ１６４
は非導通になり、かつトランジスタ１６３は導通にな
る。＊ＤＡＴＡＩＮはＶＲ２よりずっと低いから、トラ
ンジスタ１６３のＶＤＳはほぼゼロである。ノード１７
１の電圧はベース電流が流れ始めるに応じて上昇し始め
る。しかしながら、ベース電流が流れ始めると、ノード
１７０の電圧は減少する。ノード１７０の電圧はＶＲ２
マイナス抵抗１６２の電流×抵抗による電圧降下（ＩＲ
降下）がＶＲ１マイナストランジスタ１６１のＶＢＥに
等しくなるまで低下する。トランジスタ１６１のＶＢＥ
は電流が流れる場合のノード１７０の最小電圧、すなわ
ち（ＶＲ１−ＶＢＥ）を決定する。
【００４２】図９は、ＷＧＤＬが＊ＤＡＴＡＩＮの論理
的反転に応じて与えられる実施例を示していることに注
意を要する。もし該論理操作の結果が真（＊ＤＡＴＡ
ＩＮが論理ロー）であれば、トランジスタ１６８は導通
となりＷＧＤＬに論理ハイの出力電圧を提供する。もし
該論理操作の結果が偽（＊ＤＡＴＡＩＮが論理ハイ）で
あれば、トランジスタ１６９のコレクタがトランジスタ
１６９のベースに結合されかつＶＳＳよりベース−エミ
ッタ電圧１つ分高い論理ローの電圧がＷＧＤＬに与えら
れる。しかしながら、本発明の範囲内で他の論理的操作
も考えられている。たとえば、それぞれ第一および第二
のアクティブロー入力信号を受信する２つのＰチャネル
トランジスタをノード１７０および１７１の間に直列に
接続し、ノード１７１およびＶＳＳの間に互いに並列に
結合された第一および第二の入力信号をそれぞれ受ける
２つのＮチャネルトランジスタを用いて、２入力ＮＯＲ
ゲートを形成することができる。もし該ＮＯＲ操作の結
果が真（双方の入力が論理ロー）であれば、前記２つの
Ｐチャネルトランジスタは導通となりかつノード１７０
がノード１７１に結合されてＷＧＤＬに論理ハイを提供
する。もし第一または第二の入力信号のいずれかが論理
ハイ（論理ＮＯＲの結果が偽）であれば、トランジスタ
１６８は非導通とされかつＷＧＤＬが論理ローで与えら
れる。そのような回路において、本発明は同様にトラン
ジスタ１６８のベースの自己ブーストを防止する。
的反転に応じて与えられる実施例を示していることに注
意を要する。もし該論理操作の結果が真（＊ＤＡＴＡ
ＩＮが論理ロー）であれば、トランジスタ１６８は導通
となりＷＧＤＬに論理ハイの出力電圧を提供する。もし
該論理操作の結果が偽（＊ＤＡＴＡＩＮが論理ハイ）で
あれば、トランジスタ１６９のコレクタがトランジスタ
１６９のベースに結合されかつＶＳＳよりベース−エミ
ッタ電圧１つ分高い論理ローの電圧がＷＧＤＬに与えら
れる。しかしながら、本発明の範囲内で他の論理的操作
も考えられている。たとえば、それぞれ第一および第二
のアクティブロー入力信号を受信する２つのＰチャネル
トランジスタをノード１７０および１７１の間に直列に
接続し、ノード１７１およびＶＳＳの間に互いに並列に
結合された第一および第二の入力信号をそれぞれ受ける
２つのＮチャネルトランジスタを用いて、２入力ＮＯＲ
ゲートを形成することができる。もし該ＮＯＲ操作の結
果が真（双方の入力が論理ロー）であれば、前記２つの
Ｐチャネルトランジスタは導通となりかつノード１７０
がノード１７１に結合されてＷＧＤＬに論理ハイを提供
する。もし第一または第二の入力信号のいずれかが論理
ハイ（論理ＮＯＲの結果が偽）であれば、トランジスタ
１６８は非導通とされかつＷＧＤＬが論理ローで与えら
れる。そのような回路において、本発明は同様にトラン
ジスタ１６８のベースの自己ブーストを防止する。
【００４３】ノード１７１の電圧はトランジスタ１６１
が導通するためそれが（ＶＲ１−ＶＢＥ）に等しくなる
まで急速に増大する。ノード１７１の電圧が（ＶＲ１−
ＶＢ Ｅ）に到達すると、トランジスタ１６１が非導通に
なりかつ、今や抵抗１６２を通って供給されている、ト
ランジスタ１６８のためのベース電流が低減される。抵
抗１６２を通り供給されるものより多くのトランジスタ
１６８のための余分のベース電流が次にトランジスタ１
６８のベース−エミッタ接合容量により供給される。自
己ブースト現象がノード１７１の電圧を（ＶＲ１−Ｖ
ＢＥ）を超えて増大させるよう作用する。しかしなが
ら、ノード１７１の電圧が（ＶＲ１−ＶＢＥを超えて上
昇し始めると、ベース電流がもはやトランジスタ１６１
を通って供給されなくなり、かつＶＲ２およびノード１
７１の間のインピーダンスがトランジスタ１６１が導通
していた場合のＶＲ１とノード１７１との間のインピー
ダンスよりずっと大きくなる。図１０は、ノード１７１
およびＶＲ１またはＶＲ２の間の“Ｚ”と名付けられた
特性インピーダンスを縦軸に、ＶＲ１およびノード１７
１の間の電圧差を横軸にプロットしている。“ｖ１”と
して示された電圧の右側に、該インピーダンスがＶＲ２
とノード１７１との間に示されておりかつトランジスタ
１６３、すなわちトランジスタ１６３のオン抵抗、によ
り決定される。しかしながら、ノード１７１の電圧（Ｖ
１７１）が自己ブーストにより上昇するに応じて、電圧
差（ＶＲ１−Ｖ１７１）が減少し、かつ結局はトランジ
スタ１６１が非導通になりかつＺが抵抗１６２およびＶ
Ｒ２によって決定されるようになる。（ＶＲ１−
ＶＢＥ）の電圧差に等しい、ｖ１の左側では、Ｚは抵抗
１６２によって決定される。このインピーダンスはずっ
と大きく、かつトランジスタ１６８に供給されるベース
電流を低減する。トランジスタ１６８に供給されるベー
ス電流の減少とともに、ベース−エミッタ容量が放電し
始め、残りのベース電流を供給し、これは自己ブースト
を停止させる。
が導通するためそれが（ＶＲ１−ＶＢＥ）に等しくなる
まで急速に増大する。ノード１７１の電圧が（ＶＲ１−
ＶＢ Ｅ）に到達すると、トランジスタ１６１が非導通に
なりかつ、今や抵抗１６２を通って供給されている、ト
ランジスタ１６８のためのベース電流が低減される。抵
抗１６２を通り供給されるものより多くのトランジスタ
１６８のための余分のベース電流が次にトランジスタ１
６８のベース−エミッタ接合容量により供給される。自
己ブースト現象がノード１７１の電圧を（ＶＲ１−Ｖ
ＢＥ）を超えて増大させるよう作用する。しかしなが
ら、ノード１７１の電圧が（ＶＲ１−ＶＢＥを超えて上
昇し始めると、ベース電流がもはやトランジスタ１６１
を通って供給されなくなり、かつＶＲ２およびノード１
７１の間のインピーダンスがトランジスタ１６１が導通
していた場合のＶＲ１とノード１７１との間のインピー
ダンスよりずっと大きくなる。図１０は、ノード１７１
およびＶＲ１またはＶＲ２の間の“Ｚ”と名付けられた
特性インピーダンスを縦軸に、ＶＲ１およびノード１７
１の間の電圧差を横軸にプロットしている。“ｖ１”と
して示された電圧の右側に、該インピーダンスがＶＲ２
とノード１７１との間に示されておりかつトランジスタ
１６３、すなわちトランジスタ１６３のオン抵抗、によ
り決定される。しかしながら、ノード１７１の電圧（Ｖ
１７１）が自己ブーストにより上昇するに応じて、電圧
差（ＶＲ１−Ｖ１７１）が減少し、かつ結局はトランジ
スタ１６１が非導通になりかつＺが抵抗１６２およびＶ
Ｒ２によって決定されるようになる。（ＶＲ１−
ＶＢＥ）の電圧差に等しい、ｖ１の左側では、Ｚは抵抗
１６２によって決定される。このインピーダンスはずっ
と大きく、かつトランジスタ１６８に供給されるベース
電流を低減する。トランジスタ１６８に供給されるベー
ス電流の減少とともに、ベース−エミッタ容量が放電し
始め、残りのベース電流を供給し、これは自己ブースト
を停止させる。
【００４４】好ましい実施例においては、図９の論理回
路１６０は図２のメモリ３０の対応する書き込みグロー
バルデータラインに入力データ信号を提供する。好まし
い実施例では、ＶＲ１＝ＶＲ２＝ＥＱＢＩＡＳ（バイア
ス信号はいくらかＶＤＤより低く設定され、かつ実質的
にＶＤＤの変動に無関係とされる）、＊ＤＡＴＡＩＮは
対応するデータビットまたは対応するデータビットの補
数に等しく（図９には示されていない制御信号により決
定される）、そしてＷＧＤＬはグループＷＧＤＬ０−Ｗ
ＧＤＬ７および＊ＷＧＤＬ０−＊ＷＧＤＬ７の対応する
書き込みグローバルデータライン信号に等しくなる。＊
ＤＡＴＡＩＮおよびＷＧＤＬの双方は包括的に示されて
いるが、その理由は各々の対応する入力データビットお
よび該入力データビットの補数に対し同じ回路が存在す
るからである。ＤＡＴＡの各ビットに対し、２つの対応
する論理回路がそれぞれ真および補数の書き込みグロー
バルデータライン信号を提供する。好ましい実施例にお
いては、ノード１７０は真および補数の書き込みグロー
バルデータライン信号を提供する論理回路の間で共用さ
れ、他の実施例では、ノード１７０は単一の論理回路に
特有のものとされ、あるいはいくつかの論理回路により
共用することができる。好ましい実施例おいてはＶＲ１
＝ＶＲ２であるが、異なる基準電圧を用いた場合には横
軸上のｖ１の位置が変化する。ＶＲ１が減少すると、ｖ
１は右側にシフトし、かつ特性インピーダンスが増大す
る電圧差は劇的に増大する。
路１６０は図２のメモリ３０の対応する書き込みグロー
バルデータラインに入力データ信号を提供する。好まし
い実施例では、ＶＲ１＝ＶＲ２＝ＥＱＢＩＡＳ（バイア
ス信号はいくらかＶＤＤより低く設定され、かつ実質的
にＶＤＤの変動に無関係とされる）、＊ＤＡＴＡＩＮは
対応するデータビットまたは対応するデータビットの補
数に等しく（図９には示されていない制御信号により決
定される）、そしてＷＧＤＬはグループＷＧＤＬ０−Ｗ
ＧＤＬ７および＊ＷＧＤＬ０−＊ＷＧＤＬ７の対応する
書き込みグローバルデータライン信号に等しくなる。＊
ＤＡＴＡＩＮおよびＷＧＤＬの双方は包括的に示されて
いるが、その理由は各々の対応する入力データビットお
よび該入力データビットの補数に対し同じ回路が存在す
るからである。ＤＡＴＡの各ビットに対し、２つの対応
する論理回路がそれぞれ真および補数の書き込みグロー
バルデータライン信号を提供する。好ましい実施例にお
いては、ノード１７０は真および補数の書き込みグロー
バルデータライン信号を提供する論理回路の間で共用さ
れ、他の実施例では、ノード１７０は単一の論理回路に
特有のものとされ、あるいはいくつかの論理回路により
共用することができる。好ましい実施例おいてはＶＲ１
＝ＶＲ２であるが、異なる基準電圧を用いた場合には横
軸上のｖ１の位置が変化する。ＶＲ１が減少すると、ｖ
１は右側にシフトし、かつ特性インピーダンスが増大す
る電圧差は劇的に増大する。
【００４５】図１１は、本発明を理解する上で有用な図
９に関連する信号のタイミング図を示す。縦軸は電圧を
示し、かつ横軸は時間を示す。図１１においては＊ＤＡ
ＴＡＩＮは“ｔ４”として示された時間の前に論理ハイ
から論理ロー（図示せず）に変化する。ベース電流がト
ランジスタ１６８を通って流れると、ノード１７０の電
圧はそれが（ＶＲ１−ＶＢＥ）の所望の値に到達するま
で降下し始める。ノード１７１の電圧が時間ｔ４におい
て（ＶＲ１−ＶＢＥ）に到達するや否や、ＶＲ ２および
ノード１７１の間のインピーダンスは劇的に増大しかつ
トランジスタ１６８に供給されるベース電流を減少させ
る。従って、時間ｔ４におけるＶＲ１およびノード１７
１の間の特性インピーダンスは図１０の電圧ｖ１に対応
する。ｔ４の後、電圧差（ＶＲ１−Ｖ１７１）はｖ１よ
り低下し、かつ自己ブーストが停止される。Ｖ１７１は
ＶＲ２に到達し、かつＷＧＤＬは、所望の電圧である、
（ＶＲ１−ＶＢＥ）に到達するが、これを超えることは
ない。
９に関連する信号のタイミング図を示す。縦軸は電圧を
示し、かつ横軸は時間を示す。図１１においては＊ＤＡ
ＴＡＩＮは“ｔ４”として示された時間の前に論理ハイ
から論理ロー（図示せず）に変化する。ベース電流がト
ランジスタ１６８を通って流れると、ノード１７０の電
圧はそれが（ＶＲ１−ＶＢＥ）の所望の値に到達するま
で降下し始める。ノード１７１の電圧が時間ｔ４におい
て（ＶＲ１−ＶＢＥ）に到達するや否や、ＶＲ ２および
ノード１７１の間のインピーダンスは劇的に増大しかつ
トランジスタ１６８に供給されるベース電流を減少させ
る。従って、時間ｔ４におけるＶＲ１およびノード１７
１の間の特性インピーダンスは図１０の電圧ｖ１に対応
する。ｔ４の後、電圧差（ＶＲ１−Ｖ１７１）はｖ１よ
り低下し、かつ自己ブーストが停止される。Ｖ１７１は
ＶＲ２に到達し、かつＷＧＤＬは、所望の電圧である、
（ＶＲ１−ＶＢＥ）に到達するが、これを超えることは
ない。
【００４６】以上の説明により、出力信号の自己ブース
トを防止する論理回路が与えられたことが明らかであろ
う。該論理回路は出力トランジスタのベースに電流を供
給するために抵抗およびバイポーラトランジスタの並列
接続を使用する。該抵抗および該バイポーラトランジス
タの組み合わされた作用は出力トランジスタのベースの
電圧が基準電圧のＶＢＥの範囲内に上昇した後出力トラ
ンジスタに供給されるベース電流を減少させる。該論理
回路は論理ハイの電圧が所定のレベルに限定されなけれ
ばならないアプリケーションにおいて有用である。たと
えば、該論理回路はビットライン対の電圧が部分的に対
応する書き込みグローバルデータライン対の電圧を制限
することにより制限されなければならないメモリにおい
て有用である。
トを防止する論理回路が与えられたことが明らかであろ
う。該論理回路は出力トランジスタのベースに電流を供
給するために抵抗およびバイポーラトランジスタの並列
接続を使用する。該抵抗および該バイポーラトランジス
タの組み合わされた作用は出力トランジスタのベースの
電圧が基準電圧のＶＢＥの範囲内に上昇した後出力トラ
ンジスタに供給されるベース電流を減少させる。該論理
回路は論理ハイの電圧が所定のレベルに限定されなけれ
ばならないアプリケーションにおいて有用である。たと
えば、該論理回路はビットライン対の電圧が部分的に対
応する書き込みグローバルデータライン対の電圧を制限
することにより制限されなければならないメモリにおい
て有用である。
【００４７】本発明が好ましい実施例に関して説明され
たが、当業者には本発明は種々の方法で変更することが
できかつ上に特に述べられたもの以外の多くの実施例を
取り得ることが明らかであろう。たとえば、前記論理回
路は自己ブーストが回路動作にとって有害な他のタイプ
の回路の用途において用いることができる。従って、添
付の請求の範囲は本発明の真の精神および範囲内にある
すべての変更を含むことを意図するものである。
たが、当業者には本発明は種々の方法で変更することが
できかつ上に特に述べられたもの以外の多くの実施例を
取り得ることが明らかであろう。たとえば、前記論理回
路は自己ブーストが回路動作にとって有害な他のタイプ
の回路の用途において用いることができる。従って、添
付の請求の範囲は本発明の真の精神および範囲内にある
すべての変更を含むことを意図するものである。
【００４８】本発明の１つの観点は、論理回路（１６
０）が第二のトランジスタ（１６３）の第二の電流電極
に結合された第一の電流電極、入力信号を受けるための
制御電極、および第二の電源電圧端子に結合された第二
の電流電極を有する第四のトランジスタ（１６４）を具
備することである。
０）が第二のトランジスタ（１６３）の第二の電流電極
に結合された第一の電流電極、入力信号を受けるための
制御電極、および第二の電源電圧端子に結合された第二
の電流電極を有する第四のトランジスタ（１６４）を具
備することである。
【００４９】本発明の他の観点は、論理回路（１６０）
がさらに第三のトランジスタ（１６８）のエミッタに結
合され出力信号を入力信号に応じて負の電源電圧端子に
結合するための放電部（１６５，１６６，１６７，１６
９）を具備することである。１つの実施例においては、
該放電部は第五のトランジスタ（１６５）、第六のトラ
ンジスタ（１６９）、インバータ（１６７）、および第
七のトランジスタ（１６６）を具備する。前記第五のト
ランジスタ（１６５）は前記第三のトランジスタのエミ
ッタに結合された第一の電流電極、入力信号に結合され
た制御電極、および第二の電流電極を有する。第六のト
ランジスタ（１６９）は第三のトンジスタ（１６８）の
エミッタに結合されたコレクタ、第五のトランジスタ
（１６５）の第二の電流電極に結合されたベース、およ
び負の電源電圧端子に結合されたエミッタを有する。イ
ンバータ（１６７）は入力信号を受けるための入力端
子、および出力端子を有する。第七のトランジスタ（１
６６）は第五のトランジスタ（１６５）の第二の電流電
極に結合された第一の電流電極、インバータ（１６７）
の出力端子に結合された制御電極、および負の電源電圧
端子に結合された第二の電流電極を有する。
がさらに第三のトランジスタ（１６８）のエミッタに結
合され出力信号を入力信号に応じて負の電源電圧端子に
結合するための放電部（１６５，１６６，１６７，１６
９）を具備することである。１つの実施例においては、
該放電部は第五のトランジスタ（１６５）、第六のトラ
ンジスタ（１６９）、インバータ（１６７）、および第
七のトランジスタ（１６６）を具備する。前記第五のト
ランジスタ（１６５）は前記第三のトランジスタのエミ
ッタに結合された第一の電流電極、入力信号に結合され
た制御電極、および第二の電流電極を有する。第六のト
ランジスタ（１６９）は第三のトンジスタ（１６８）の
エミッタに結合されたコレクタ、第五のトランジスタ
（１６５）の第二の電流電極に結合されたベース、およ
び負の電源電圧端子に結合されたエミッタを有する。イ
ンバータ（１６７）は入力信号を受けるための入力端
子、および出力端子を有する。第七のトランジスタ（１
６６）は第五のトランジスタ（１６５）の第二の電流電
極に結合された第一の電流電極、インバータ（１６７）
の出力端子に結合された制御電極、および負の電源電圧
端子に結合された第二の電流電極を有する。
【００５０】本発明のさらに他の観点は、自己ブースト
に対する耐性を提供するための方法は少なくとも１つの
入力信号に対する論理操作の誤った結果に応じて負の電
源電圧端子に出力信号を放電する段階を具備することで
ある。さらに他の観点は、前記所定の論理操作は論理的
反転であることである。
に対する耐性を提供するための方法は少なくとも１つの
入力信号に対する論理操作の誤った結果に応じて負の電
源電圧端子に出力信号を放電する段階を具備することで
ある。さらに他の観点は、前記所定の論理操作は論理的
反転であることである。
【図１】従来技術に関わるビットライン負荷およびその
ための制御回路を示す部分的電気回路図である。
ための制御回路を示す部分的電気回路図である。
【図２】本発明を導入したメモリを示すブロック図であ
る。
る。
【図３】図２のメモリのメモリブロックの一部を示すブ
ロック図である。
ロック図である。
【図４】図３のメモリブロックに示されるビットライン
負荷および共通の電圧駆動回路を示す電気回路図であ
る。
負荷および共通の電圧駆動回路を示す電気回路図であ
る。
【図５】図４に関連する信号を示すタイミング図であ
る。
る。
【図６】図４のビットライン負荷とともに使用するため
の図３のビットライン負荷制御回路を示す部分的電気回
路図である。
の図３のビットライン負荷制御回路を示す部分的電気回
路図である。
【図７】従来技術に関わるＢＩＣＭＯＳ論理回路を示す
電気回路図である。
電気回路図である。
【図８】図７の従来技術のＢＩＣＭＯＳ論理回路に関連
する自己ブースト現象を説明するためのタイミング図で
ある。
する自己ブースト現象を説明するためのタイミング図で
ある。
【図９】本発明の１つの実施例を示す部分的電気回路図
である。
である。
【図１０】本発明を説明するためのインピーダンス対電
圧差の関係を示すグラフである。
圧差の関係を示すグラフである。
【図１１】本発明を理解する上で有用な図９に関連する
信号を示すタイミング図である。
信号を示すタイミング図である。
１６０ ＢＩＣＭＯＳ論理回路 １６１ 第一のトランジスタ １６２ 抵抗 １６３，１６４ スイッチング部のトランジスタ １６５，１６６ 放電部のトランジスタ １６７ インバータ １６８ 第二のトランジスタ １６９ 放電部のトランジスタ
Claims (4)
- 【請求項１】 自己ブースト耐性を備えたＢＩＣＭＯＳ
論理回路（１６０）であって、第一の基準電圧端子に結
合された第一の端子、および第二の端子を有する抵抗
（１６２）、第一の電源電圧端子に結合されたコレク
タ、第二の基準電圧端子に結合されたベース、および前
記抵抗（１６２）の前記第二の端子に結合されたエミッ
タを有する第一のトランジスタ（１６１）、前記第一の
電源電圧端子に結合されたコレクタ、ベース、および出
力信号を提供するためのエミッタを有する第二のトラン
ジスタ（１６８）、少なくとも１つの入力信号に対する
論理操作の真の結果に応じて前記抵抗（１６２）の前記
第二の端子を前記第二のトランジスタ（１６８）の前記
ベースに結合し、かつ前記論理操作の偽の結果に応じて
前記第二のトランジスタ（１６８）の前記ベースを第二
の電源電圧端子に結合するためのスイッチング手段（１
６３，１６４）、そして前記第二のトランジスタ（１６
８）の前記エミッタに結合され、前記少なくとも１つの
入力信号に対する前記論理操作の偽の結果に応じて前記
出力信号を第二の電源電圧端子に結合するための放電手
段（１６５，１６６，１６７，１６９）、を具備するこ
とを特徴とする自己ブースト耐性を有するＢＩＣＭＯＳ
論理回路（１６０）。 - 【請求項２】 第一の基準電圧端子に結合された第一の
端子、および第二の端子を有する抵抗（１６２）、第一
の電源電圧端子に結合されたコレクタ、第二の基準電圧
端子に結合されたベース、および前記抵抗（１６２）の
前記第二の端子に結合されたエミッタを有する第一のト
ランジスタ（１６１）、前記抵抗（１６２）の前記第二
の端子に結合された第一の電流電極、入力信号を受ける
ための制御電極、および第二の電流電極を有する第二の
トランジスタ（１６３）、前記第二のトランジスタ（１
６３）が前記入力信号に応じて非導通となった時前記第
二のトランジスタ（１６３）の第二の電流電極を第二の
電源電圧端子に結合するための手段（１６４）、そして
前記第一の電源電圧端子に結合されたコレクタ、前記第
二のトランジスタ（１６３）の前記第二の電流電極に結
合されたベース、そして出力信号を提供するためのエミ
ッタを有する第三のトランジスタ（１６８）、を具備す
ることを特徴とする論理回路（１６０）。 - 【請求項３】 論理回路（１６０）の第一のバイポーラ
トランジスタ（１６８）のベースの電圧のある所定の電
圧より上への自己ブーストを防止する方法であって、前
記第一のバイポーラトランジスタ（１６８）は前記論理
回路の出力信号を提供するためのエミッタおよび正の電
源電圧端子に結合されたコレクタを有し、前記方法は、
抵抗（１６２）の第一の端子を第一の基準電圧端子に結
合する段階、正の電源電圧端子に結合されたコレクタ、
第二の基準電圧を受けるためのベース、そして前記抵抗
（１６１）の第二の端子に結合されたエミッタを有する
第二のバイポーラトランジスタ（１６１）を提供する段
階、前記抵抗（１６２）の前記第二の端子に結合された
ソース、ゲート、および前記第一のバイポーラトランジ
スタ（１６８）のベースに結合されたドレインを有する
ＭＯＳトランジスタ（１６３）を提供する段階、そして
少なくとも１つの入力信号に対する論理操作の真の結果
に応じて前記ＭＯＳトランジスタ（１６３）の前記ゲー
トを導通するようバイアスする段階、を具備することを
特徴とする自己ブーストを防止する方法。 - 【請求項４】 複数のメモリセル（７０）を具備するメ
モリにおいて、前記メモリセル（７０）は各々読み出し
サイクルの間に選択された時一対の相補ビットライン信
号をビットライン対（７２，７３）に提供し、かつ書き
込みサイクルの間に前記ビットライン対（７２，７３）
において受信されたデータビットを記憶し、該データビ
ットは前記メモリにより受信されるデータ入力信号によ
り表され、各ビットライン（７２，７３）は書き込みサ
イクルの間に選択された時対応する書き込みグローバル
データライン（８２，８３）に結合され、かつ対応する
ビットライン対（７２，７３）の電圧をプリチャージす
るための複数のビットライン負荷（７４）に結合され、
各ビットライン負荷（７４）はそれぞれ対応するビット
ライン対（７２，７３）の真（７２）および相補（７
３）ビットラインに結合されるエミッタを有する第一
（１０３）および第二（１０４）のバイポーラトランジ
スタを有するものにおいて、書き込みサイクルの間に書
き込みグローバルデータライン（８２，８３）における
電圧を提供するための論理回路（１６０）であって、第
一の基準電圧端子に結合された第一の端子、および第二
の端子を有する抵抗（１６２）、第一の電源電圧端子に
結合されたコレクタ、第二の基準電圧端子に結合された
ベース、および前記抵抗（１６２）の前記第二の端子に
結合されたエミッタを有する第一のトランジスタ（１６
１）、前記抵抗（１６２）の前記第二の端子に結合され
た第一の電流電極、前記データ入力信号を受けるための
制御電極、および第二の電流電極を有する第二のトラン
ジスタ（１６３）、前記データ入力信号に応じて前記第
二のトランジスタ（１６３）が非導通である場合に前記
第二のトランジスタの前記第二の電流電極を第二の電源
電圧端子に結合するための手段（１６４）、そして前記
第一の電源電圧端子に結合されたコレクタ、前記第二の
トランジスタ（１６３）の前記第二の電流電極に結合さ
れたベース、そして対応する書き込みグローバルデータ
ライン（８２，８３）に結合されたエミッタを有する第
三のトランジスタ（１６８）、を具備することを特徴と
する論理回路（１６０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/561,400 US5140192A (en) | 1990-08-01 | 1990-08-01 | Bicmos logic circuit with self-boosting immunity and a method therefor |
| US561,400 | 1990-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229491A JPH04229491A (ja) | 1992-08-18 |
| JP2657590B2 true JP2657590B2 (ja) | 1997-09-24 |
Family
ID=24241797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209974A Expired - Lifetime JP2657590B2 (ja) | 1990-08-01 | 1991-07-26 | 自己ブースト耐性を有するｂｉｃｍｏｓ論理回路および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5140192A (ja) |
| EP (1) | EP0469834B1 (ja) |
| JP (1) | JP2657590B2 (ja) |
| DE (1) | DE69124160T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534811A (en) * | 1993-06-18 | 1996-07-09 | Digital Equipment Corporation | Integrated I/O bus circuit protection for multiple-driven system bus signals |
| US6880144B2 (en) * | 2003-02-04 | 2005-04-12 | Sun Microsystems, Inc. | High speed low power bitline |
| US7332769B2 (en) * | 2005-08-17 | 2008-02-19 | Gregorio Spadea | Non-volatile memory arrangement having nanocrystals |
| US7667491B2 (en) * | 2006-02-24 | 2010-02-23 | Freescale Semiconductor, Inc. | Low voltage output buffer and method for buffering digital output data |
| US9773496B2 (en) | 2012-12-06 | 2017-09-26 | White Eagle Sonic Technologies, Inc. | Apparatus and system for adaptively scheduling ultrasound system actions |
| US10076313B2 (en) | 2012-12-06 | 2018-09-18 | White Eagle Sonic Technologies, Inc. | System and method for automatically adjusting beams to scan an object in a body |
| US9983905B2 (en) | 2012-12-06 | 2018-05-29 | White Eagle Sonic Technologies, Inc. | Apparatus and system for real-time execution of ultrasound system actions |
| US9529080B2 (en) | 2012-12-06 | 2016-12-27 | White Eagle Sonic Technologies, Inc. | System and apparatus having an application programming interface for flexible control of execution ultrasound actions |
| US10499884B2 (en) | 2012-12-06 | 2019-12-10 | White Eagle Sonic Technologies, Inc. | System and method for scanning for a second object within a first object using an adaptive scheduler |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066519A (ja) * | 1983-09-22 | 1985-04-16 | Nec Corp | 半導体論理回路 |
| US4746817A (en) * | 1987-03-16 | 1988-05-24 | International Business Machines Corporation | BIFET logic circuit |
| US4825108A (en) * | 1987-06-15 | 1989-04-25 | North American Philips Corporation, Signetics Division | Voltage translator with restricted output voltage swing |
| US4866674A (en) * | 1988-02-16 | 1989-09-12 | Texas Instruments Incorporated | Bitline pull-up circuit for a BiCMOS read/write memory |
| US4877978A (en) * | 1988-09-19 | 1989-10-31 | Cypress Semiconductor | Output buffer tri-state noise reduction circuit |
| US4897564A (en) * | 1988-12-27 | 1990-01-30 | International Business Machines Corp. | BICMOS driver circuit for high density CMOS logic circuits |
-
1990
- 1990-08-01 US US07/561,400 patent/US5140192A/en not_active Expired - Fee Related
-
1991
- 1991-07-26 JP JP3209974A patent/JP2657590B2/ja not_active Expired - Lifetime
- 1991-07-29 DE DE69124160T patent/DE69124160T2/de not_active Expired - Fee Related
- 1991-07-29 EP EP91306941A patent/EP0469834B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0469834B1 (en) | 1997-01-15 |
| JPH04229491A (ja) | 1992-08-18 |
| US5140192A (en) | 1992-08-18 |
| EP0469834A2 (en) | 1992-02-05 |
| DE69124160T2 (de) | 1997-07-10 |
| EP0469834A3 (en) | 1992-06-17 |
| DE69124160D1 (de) | 1997-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477176A (en) | Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory | |
| US5267197A (en) | Read/write memory having an improved write driver | |
| US4862421A (en) | Sensing and decoding scheme for a BiCMOS read/write memory | |
| US6314037B1 (en) | Semiconductor integrated circuit device using BiCMOS technology | |
| US4862415A (en) | Complementary semiconductor device reducing latch-up phenomenon | |
| US5021688A (en) | Two stage address decoder circuit for semiconductor memories | |
| US5343428A (en) | Memory having a latching BICMOS sense amplifier | |
| US5140191A (en) | Low di/dt BiCMOS output buffer with improved speed | |
| EP0577967B1 (en) | Integrated circuit memory | |
| US5323360A (en) | Localized ATD summation for a memory | |
| JP2657590B2 (ja) | 自己ブースト耐性を有するｂｉｃｍｏｓ論理回路および方法 | |
| US5229967A (en) | BICMOS sense circuit for sensing data during a read cycle of a memory | |
| US4858183A (en) | ECL high speed semiconductor memory and method of accessing stored information therein | |
| US5155703A (en) | Bicmos bit line load for a memory with improved reliability | |
| US5426381A (en) | Latching ECL to CMOS input buffer circuit | |
| US5287314A (en) | BICMOS sense amplifier with reverse bias protection | |
| US5475635A (en) | Memory with a combined global data line load and multiplexer | |
| US5199000A (en) | Semiconductor memory circuit having switched voltage supply for data bus lines | |
| JPH022239B2 (ja) | ||
| US4857772A (en) | BIPMOS decoder circuit | |
| JPS5841597B2 (ja) | 半導体メモリディスチャ−ジ回路 | |
| US5258951A (en) | Memory having output buffer enable by level comparison and method therefor | |
| US5267216A (en) | BICMOS local address transition detection circuit | |
| JP4553504B2 (ja) | マルチプレクサ並びにこれを用いたメモリ回路及び半導体装置 | |
| US5197032A (en) | BICMOS bit line load for a memory with improved reliability and a method therefor |