JP2656019B2 - 電子装置 - Google Patents

電子装置

Info

Publication number
JP2656019B2
JP2656019B2 JP60144115A JP14411585A JP2656019B2 JP 2656019 B2 JP2656019 B2 JP 2656019B2 JP 60144115 A JP60144115 A JP 60144115A JP 14411585 A JP14411585 A JP 14411585A JP 2656019 B2 JP2656019 B2 JP 2656019B2
Authority
JP
Japan
Prior art keywords
well
energy
wells
tunneling
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60144115A
Other languages
English (en)
Other versions
JPS6182472A (ja
Inventor
エイ・リード マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6182472A publication Critical patent/JPS6182472A/ja
Application granted granted Critical
Publication of JP2656019B2 publication Critical patent/JP2656019B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/94Specified use of nanostructure for electronic or optoelectronic application in a logic circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子装置に係わる。
〔従来の技術および発明が解決しようとする問題点〕
MOS装置が4分の1ミクロンのチャンネル長さの域に
達する頃には、或いは恐らくもっとずっと大きな寸法の
時でさえ、従来のVLSI集積技術テクノロジーはそれ以上
のスケーリングを妨げられるであろうと言う事が一般的
に認識されている。集積回路の可能性の多くの前進はス
ケーリングの絶え間無い進歩に基づいていた故に、近い
将来のこの障害は大きな関心事である。
従って本発明の目的は、能動装置が、寸法が4分の1
ミクロンよりも小さな活性領域を持ち得る集積回路テク
ノロジーを提供する事である。
本発明のもう1つの目的は、各々の能動装置の占める
全面積が平均1平方ミクロンの1/4以下の能動装置を製
造する事の出来る集積回路テクノロジーを提供する事で
ある。
従来の集積回路テクノロジーのもう1つの内在的制約
は速度である。MOS装置はチャンネル長さ走行時間の故
にその速度の点で内在的制約を持っている。集積化の出
来るバイポーラ装置も又、ベース幅走行時間に起因する
内在的な速度制約を有しており、又電力散逸も多いと思
われる。
従って、どの様なMOS装置よりも高い潜在的最高速度
を持つ能動装置を提供する事が本発明の1つの目的であ
る。
どの様なバイポーラ装置よりも潜在的に速い能動装置
を提供する事は本発明のもう1つの目的である。
どの様なバイポーラ装置よりも潜在的に速く、又電力
散逸も非常に少ない能動装置を提供する事は本発明のも
う1つの目的である。
これらの並びにその他の目的を達成する為に、本発明
は次のものを提案する、少なくとも2つの密接に隣接し
たポテンシャルウエル(例えばAlCaAs格子の中のGaAsの
島)が十分に小さく作られ、その為にウエルの内部に於
けるキャリアの少なくとも2つの運動成分が別々に量子
化される、新種類の電子装置。この事は、ウエル相互間
のバイアスが2つのウエルのエネルギー準位を整合させ
る様に調整されているとトンネル現象が非常にすみやか
に発生するが、エネルギー準位が整合されていないと、
トンネル現象は著しく弱められると言う事を意味してい
る。この高利得メカニズムから有用な電子装置機能がも
たらされる。
量子結合装置を機能的な電子回路に仕立てる際の困難
は、これらの装置が極端に小さいので、マクロスコピッ
クな出力電流を得る為には、一般に幾つもの装置を並列
に働かせる事が必要となると言う事にある。更に、これ
らの幾つもの並列の能動装置を組合せ又これらの装置か
ら引き出す為の配線の仕方も困難である。何故ならこれ
らの装置のジオメトリー(幾何学的厳密さ)に関する厳
しい制約が配線の為に用いられるべきジオメトリーに対
しても大きな制約を課するからである。
かくして、もしこれらの新規な量子デバイスをロジッ
クを構成する為に用いようとするならば、量子ウェルロ
ジックの準位からマクロスピックな電流(この電流が通
常集積回路に用いられている)への移行(これらの移行
は本質的にキャリア1個又は数個の遷移であり、これら
の遷移は非常に急速に行われ得る)の移行のポイントの
数が最小化される様に行われる事が望ましい、何故なら
これらの移行は量子結合デバイスの密度と速度の経済性
をある程度失わせるからである。
かくして、論理機能を、マイロスコピックな電流を用
いる中間段階なしに、完全に量子結合デバイスの中に組
み込む事の出来る電子ロジック構造を提供する事が本発
明の一つの目的である。
更に、すべてのプールの原始論理関数を、マクロスコ
ピックな電流を用いる中間段階なしに、完全に量子結合
デバイスの中に組み込む事の出来る電子ロジックを提供
する事が、本発明のもう一つの目的である。
極めて複雑な論理関数を含めて沢山の論理関数を、マ
クロスコピックな電流を用いる中間段階なしに、完全に
量子結合デバイスの中に組み込む事の出来る電子ロジッ
クのファミリーを提供する事が、本発明の一つの目的で
ある。
〔問題点を解決するための手段〕
本発明に従って次のものが提案される、 各々が、半導体材料の島を含み、3つの全てのディメ
ンションについて十分に小さいので各々のウェルの中の
エネルギー準位が互いに2分の1ミリ電子ボルト以上分
離されている、第1と第2のポテンシャルウェルと、 キャリアの最小のポテンシャルエネルギーが上記ウェ
ルの間に挿入された、障壁媒体と、を含み、 上記のウェルが300オングストローム以下の距離によ
って物理的に分離され、 上記第1のウェルの中へキャリアを注入する為の手段
と、 上記第2のウェルからキャリアを除去する為の手段
と、 を含み、 上記ウェルのエネルギー準位が次の様に、即ち、第1
のバイアス条件の元では、上記の第1のウェルの中の占
拠された準位の数と上記の第2のウェルの中の占拠され
た単位の数との間の差が前以て定めされた数であれば、
且つこの時に限って、上記の第1のウェルの幅も最も下
側にある5つの分離したエネルギーと運動量の準位の内
の少なくとも1つが上記の第2のウェルの中の分離した
準位と整合されると言う様に、なっている。
〔実施例〕
本発明は、これ迄集積回路を作る為に電子工業界で用
いられて来たトランジスタやダイオードの構造とは基本
的に異なる能動装置を示す。即ち本発明によって示され
ている能動装置は電界効果トランジスタでもバイポーラ
トランジスタでもなく、基本的に且つ全く異なる原理に
従って働く。
本発明の多くの実施態様の鍵となる特徴は一対の近接
して結合された量子ウェルであるが、この量子ウェルの
各々の極めて小さく、その電子ポピュレーションが量子
化される程小さい、即ち、ウェルの中の電子は幾つかの
許容エネルギーのうち1つだけしか持てない。本発明は
古典物理学では解析する事が出来ず、量子力学の知識で
理解しなければならない装置の作動様態を示している。
半導体プロセッシング分野に於ける進歩は今や、電子
のブロッホ波長に匹敵する、極めて小さな寸法でパター
ンを描かれる様な半導体構造を可能にしている。(ブロ
ッホ波長は半導体の中の電子の“幅”を測定する。電子
の位置は確率分布によって測定されなければならず、そ
の位置には或る程度の幅がある。)本発明は、これ迄の
半導体や集積回路の装置では見られなかった種類の新し
い原理の作動が可能な、新しいタイプの装置構造を達成
する為にブロッホ波長に近い寸法のパターン化された構
造を利用する事が出来ると言う事を利用している。
本発明の中で用いられている鍵となる作動原理の幾つ
かを説明する簡単化されたサンプル実施態様が図1に示
されている。砒化ガリウム(ガリウム砒素)の離隔した
ウェルが砒化アルミニウム・ガリウムのマトリックス
(母組織)の中に埋込まれている。半導体技術で良く知
られている様に、AlGaAsの禁止帯の幅(バンドギャプ)
はGaAsのそれよりも広い。(もっと正確に言えば、AlxG
a1-xAsの式を持つ擬似二元合金はすべて、xの関数とし
て増加してゆく禁止帯の幅を持つ半導体である。)この
異なる禁止帯の幅は、格子内の伝導帯電子のポテンシャ
ルエネルギーがGaAsの領域内ではAlGaAsの領域内よりも
低いと言う事を意味している。この材料系の特別な長所
は、GaAsとAlGaAsとの間の界面が非常に良い挙動をする
界面であると言う事があり、即ちこれらの界面は極めて
低い密度の表面エネルギー準位で作る事が出来(Si/SiO
2界面よりも低い)、且つ界面のGaAs側とAlGaAs側との
間でほとんど完全な格子整合を保つ事が出来る。しかし
ながら、以下に論じられる様に、本発明は、単に半導体
だけにとどまらず、広い範囲にわたる様々な素材系を用
いて実施する事が出来る。
図1のサンプル実施態様に於いて、ウェル10は約125
オングストロームの幅を持ち、又ウェル相互間の間隔も
又約125オングストロームである。これらのウェルのデ
ィメンション(寸法)は、ウェルの中の電子のエネルギ
ー状態が量子化される程十分小さい。即ち、これらのウ
ェルは好ましくは立方形に作られるが、上記の様なディ
メンションの立方形のウェルの中の電子の許容エネルギ
ー状態は電子のふるまいの為の実効質量近似計算を用
い、量子力学の箱の中の単純粒子の問題として容易に計
算する事が出来る。かくして、例えば、上記のウェルの
ディメンションの場合で且つアルミニウム濃度を35%と
すると、4つの許容エネルギー状態が存在し、その最も
下にあるエネルギー状態はGaAsを伝導帯の最低点のボト
ムの上方にあり、且つ2番目に低いエネルギー状態から
0.070電子ボルトだけ分離されている。2番目に高いエ
ネルギー状態は更に0.114電子ボルトだけ上方にある。
これらのエネルギー状態は量子化されたものとして取り
扱わねばならないと言う事に注意する事。この事は、ウ
ェルの中の電子のエネルギーはこれらの許された、分離
したエネルギー準位のうちの1つと正確に等しくならな
ければならず、その他の値を取る事は出来ない、と言う
事を意味している。この事が本発明の鍵である。この事
が通常の半導体装置(例えそれが現在の半導体装置のス
ケーリングによって達成される進んだ半導体装置であっ
ても)との基本的な相異であると言う事に注意する事、
何故なら、従来のすべてのソリッドステート装置は―例
えそれが電界効果形又はバイポーラ形のトランジスタ或
いはその他のどの様なものであれ―半導体の伝導帯の中
の電子のエネルギー準位がほぼ連続している事を要求し
ているからである。
この様な量子化された系の中の各々のエネルギー準位
が入れる事の出来る電子数は厳しく制限されていると言
う事が注意されるべきである。即ち、本例の各々のウェ
ルのなかの最も下方にあるエネルギー準位はわずか2個
の電子、次に高い準位はわずか6個の電子、その次に高
い準位はわずか10個の電子、等々、しかそれぞれ受け入
れる事が出来ない。この事はウェルの中のキャリア数が
厳しく制限されていると言う事を意味している。かくし
て、もし次のウェルのエネルギー状態が既に完全に充満
されていれば、キャリアはそのエネルギー状態へトンネ
ルしてゆく事は出来ない。各々のウェルは同時にわずか
な数のキャリアしか含む事は出来ないが、他方では遷移
時間が明らかに短く(代表的に言えば1ピコ秒よりもは
るかに短い)、多くのウェル対を並列に働かせる事によ
って全電流を増やす事が出来ると言う事が注意されるべ
きである。
さて、この簡単な実施態様ではウェルは互いに、1つ
のウェルの中の電子の確率密度が隣のウェルの中へ及ぶ
程十分に近接して配置されている、即ち、図1のウェル
10と12は互いに十分に近接しているので電子はお互いの
間を容易にトンネルする事が出来る。特に、図1bに示さ
れている様に、第1のウェルの中の電子は第2のウェル
の中の同じエネルギーの状態へ容易にトンネルする事が
出来るが、勿論これは、空いている状態が第2のウェル
の中で実際に存在しているのと同じエネルギーを持って
いる時にしか行われ得ない。しかしながら、2つのウェ
ルの中のエネルギー準位が同列にないと仮定してみよ
う。この場合には第1のウェルの中の電子は第1のウェ
ルとは異なるエネルギーを持つ第2のウェルの状態(準
位)へトンネルする事しか出来ないが、この様な状態へ
のトンネルが出来るのは第2のウェルの中の、下方にあ
る利用可能な状態のエネルギーに到達する為に十分なエ
ネルギーを電子が失うか或いは獲得する事が出来る様な
何らかのメカニズムも又存在している時だけである。
この様なトンネル現象を達成する為に電子エネルギー
を変化させる為の主要メカニズムが表面エネルギー準位
を介する弛緩作用(緩和)である。即ち、半導体の界面
と同様の極めて良性のGaAsとAlGaAsの界面でさえも、界
面に無視する事の出来ない密度の表面エネルギー準位を
持っている。もし電子が散乱の為に利用可能な位置(サ
イト)の1つを横切ると、この様な表面エネルギー準位
は散乱現象を起こさせ、電子がより高い又はより低いエ
ネルギーへ転移するのを許す。即ち、この界面は、ウェ
ルとウェルのエネルギー準位が同列にない場合でも電子
がウェルとウェルの間を遷移する事が出来る様に電子か
らのエネルギーを変える事の出来る面積密度の散乱サイ
トを持つと説明する事ができる。この遷移モードは非弾
性トンネル現象として知られている。第1のウェルから
第2のウェルへ電子がエネルギーの変化無しにトンネル
するトンネル現象のもう1つのモードは共鳴トンネル現
象として知られている。
トンネル現象はエネルギーと運動量の両方の保存を要
求する。運動量も又小さいポテンシャルウェルでは量子
化される。即ち、ポテンシャルウェルの境界を画定して
いる箱の各々のディメンションの中で、そのディメンシ
ョンの長さが短くなればなる程、その運動量成分の許容
値離散的になる。かくして、後に引用されるSoloner他
の文献の中に報告されている様に、共鳴トンネル現象は
非常に近接して置かされ比較的低いポテンシャルの2枚
の薄いシートの間でも起こり得る。ポテンシャルウェル
の2つのディメンションは非常に大きいから、これらの
2つのディメンションの中の運動量成分は量子化されな
い。即ち、ポテンシャルウェルの1つのディメンション
が大きいと、この方向の運動量成分の間隔は、背景とな
っている格子のフォノンが運動量の差異をもたらすのに
有効となる程、近接する。即ち、格子の中に見られるフ
ォノンの密度はボーズ=アインシュタイン統計に従い、
背景の格子の温度TでエネルギーEの格子の中に見られ
るフォノン数は、 として変化する。フォノンのこのエネルギー分布はまた
フォノンの運動量の大きさの分布をも意味しており、
又、フォノンは妥当な半導体材料の中ではほぼ等方性と
して取り扱う事が出来るから、この同じ分布は運動量の
いずれか1つの特定の成分について希望する値を持つフ
ォノンの分布をも規定している。かくして、ポテンシャ
ルウェルの中の運動量の量子化は温度に関連してのみ分
離したもの(discrete)あるいは疑似連続(quasi−con
tinuous)のものとして考える事が出来る。即ち、例え
ば、幅1,000オングストロームの箱は1Kで運動量の量子
化をもたらすであろう。何故ならフォノンのポピュレー
ションはエネルギー的に低い準位へ向かって殺到するで
あろうが、300Kでは無数の格子を背景とするフォノンの
ポピュレーションがあって、許容運動量の値と値の間の
ギャップを橋わたししてしまうので、この方向での許容
運動量の値と値の間の分離はあまり意味が無い事になる
であろうからである。即ち、この方向の運動量は疑似連
続値として扱われるべきであろう、即ち、入って来るキ
ャリアが持っているこの運動量成分の値がどうであって
も、格子のフォノンがこの運動量成分を許容値の1つに
迄合わせてしまう事が出来るので、なおトンネル現象が
可能となる。もし運動量の3つの成分のすべてが別々に
量子化されれば、エネルギーも又別々に量子化されねば
ならない事になる。エネルギー準位の量子化は(荒い近
似で言えば)ポテンシャルウェル体積にのみ依存してい
るので、薄くて偏平なポテンシャルウェルは運動量の1
つの成分についてはエネルギー準位を量子化し且つ別々
の許容準位を明確に分離する事が出来るであろうが、他
の2つの運動量成分の許容値は互いに近接しており、従
ってこれらの値がトンネル現象に対して実際的な強制を
課する事はないであろ。
即ち、共鳴トンネル現象の利得は、合致させられるべき
パラメータの数に従って高められる。間隔の近接した2
つの立方形のポテンシャルウェルの間に於けるトンネル
現象の場合、運動量(従ってエネルギー)の3つのすべ
ての成分は第1のウェルの中のキャリアが出てゆく状態
と第2のウェルの中のキャリアが入ってゆく状態との間
で整合していなければならない。即ち、もし入って来る
キャリアが3つのすべての運動量の要求を満たしていな
ければ、キャリアが3つの運動量の値の各々の差を満た
す為にぴったりと見合った成分を持つ格子フォノンを見
付けるチャンスは非常に少ない。しかしながら、もし調
整されるべき成分が唯一であれば、偶然的に格子フォノ
ンとの相互作用によってこれを行うチャンスはずっと多
くなる。
かくして、本発明の好ましい実施態様は運動量のすべ
ての3つの成分が量子化された構造を用いている。しか
しながら、本発明の幾分好ましさの劣る第1郡の別の実
施態様は運動量の2つの成分だけは量子化されているが
エネルギーは量子化されていない構造、即ち近接配置さ
れた複数の薄いワイヤ、を用いている。フォノンによっ
て助けられたプロセスだけによって運動量の要求を満た
す事は容易であるが、エネルギーと運動量の両方の対話
を満足させる必要性が非弾性トンネル現象の背景の割合
を抑制させている。即ち、冶金学的界面にある散乱の中
心がキャリアのエネルギーを変える事が出来れば、格子
フォノンの1つが運動量に適切な調査をもたらす事は容
易である。
装置のディメンションがより小さく作られているの
で、次の様な2つの好ましい効果が達成される、第1
に、ウェルのディメンションが小さくなると共にウェル
の中の量子化されたエネルギー準位のセパレーションが
増大する。第2に、ウェルが互いにより近接すると共
に、トンネル現象の速度が上昇する。即ち、トンネル現
象の確率は定数×exp(−2d×f(E))として表され
る、但しdはウェルとウェルの間の距離又Eはエネルギ
ー差である。
この指数的依存性は、ウェルとウェルとの間の距離が
小さくなると共に共鳴トンネル現象の確率が著しく高ま
ると言う事を意味している。非弾性トンネル現象はそれ
と同じ様には増えない、何故なら上述の通り、良い材料
の中では、非弾性トンネル現象は散乱の中心の密度によ
って制限されているからである。かくして、ウェル相互
間の間隔が約125Å又はそれ以下の場合は室温での作動
が可能となる。
共鳴トンネル現象に対する制限は熱的“スメアリン
グ”即ち、背景の熱エネルギーによって誘起されるエネ
ルギー準位のポピュレーションの再分配、によってもた
らされる。即ち、分離したエネルギー準位の各々のウェ
ルの内部に於ける状態分布密度が熱的スメアリングによ
って幾分広げられる。より高い温度では熱的スメアリン
グはより大きくなる。熱的スメアリングがもたらす問題
は、熱的スメアリングがより高いエネルギー準位の状態
をもたらさない様にする為に、作動温度が十分に低くな
ければならないと言う事である。即ち、偶然的な合致と
双方向の弾性的トンネル現象を除去する為に電子は最も
低いエネルギー準位になければならない。これによっ
て、エネルギー間隔は電子の熱エネルギーよりもずっと
大きくなければならないと言う条件に還元される。かく
して、Al0.3Ga0.7Asマトリックスの中のGaAsウェルを用
いて4°Kで作動させた場合には、ウェルの幅(及びウ
ェルの間隔)は約0.1〜0.2ミクロン又はそれ以下でなけ
ればならない。しかしながら、作動温度を300°Kへ引
き上げる為には、限界ディメンションを125オングスト
ローム又はそれ以下のオーダーの数迄引き下げる事が必
要である。
更に、図2に示されている様に、互いに隣接している
ウェルのエネルギー準位は、バイアスをかける事によっ
て簡単に整列させ或いは整列させない事が出来る。本ケ
ースでは、伝導の方向に十分なバイアス電圧がかけられ
ているので、第2のウェルの中の第2の準位が第1のウ
ェルの中の第1の準位と整列させられている。この様な
条件下では共鳴トンネル現象が規制的に起こり、且つ第
2の準位から第2のウェルの中の基底状態への急速な緩
和が、この装置が単方向性であると言う事を保証してい
る。
もしこれと同じ構想に対してゼロバイアスを加えた場
合には、共鳴トンネル現象はなお可能であろうが、それ
は恐らく双方向性となろう。即ち、ゼロバイアス時には
2つの隣接するウェルの中のエネルギー準位は整列する
が、電子は第1のウェルから第2のウェルへ向かって、
丁度第2のウェルから第1のウェルへ向かってトンネル
するのと同じ位速く、トンネルするであろう。但し、も
し図2に示されているバイアスの半分のバイアスが加え
られると、共鳴トンネル現象は(十分に低い温度の下で
は)禁止され、非弾性的トンネル現象だけが許容される
と言う事に注意する事。図3に示されているこの様なバ
イアス条件の下では、電子は上に論じられた通り散乱現
象が同時に起こる時にのみウェル1の状態からより低い
ウェル2の状態へ遷移する事が出来る。かくして、ディ
メンションが小さい時には、非弾性遷移の頻度は有効散
乱サイトの密度によって制限される。しかしながら、散
乱サイトの密度は実際には面積密度である。何故なら、
散乱サイトの密度は結晶格子内の粒子又は内部欠陥から
よりもむしろ主として表面エネルギー準位から生じるか
らである。かくして、制限因子が欠陥の面積密度である
故に、非弾性トンネル電流はウェルとウェルの間の距離
によっては比較的影響を受けない。この事は、良質の材
料の場合、ディメンションがスケーリングされると共に
共鳴トンネル電流が著しく増加するが、非弾性トンネル
電流はそれ程増加していないと言う事を意味している。
これからの現象の結果、2つのウェルの間に於けるト
ンネル現象の電流/電圧のグラフはほぼ図4に示されて
いる様に見えると言う事になる。即ち、非弾性トンネル
現象は印加された電圧と共にほぼ指数関数的に増加する
電流を供給する。共鳴トンネル現象も又、2つのウェル
のエネルギー準位が整列されるバイアス電圧の時に、こ
の曲線に対して付加される少なくとも1つの電流のピー
クを供給する。かくして、相当大きな負性の差抵抗の作
動条件が得られる。即ち、Sollner他の“周波数2.5THz
迄における量子ウェルを通る共鳴トンネル現象”応用物
理書簡43号、588頁(1983年)(Sollneret al.“Resona
nt Tunneling Through Quantum Wells at Frequency up
to 2.5THZ"43 Applied Physics Letters 588(198
3)〕の中に報告されている様に、利得のあるミリメー
トル・ダイオードが得られる。(但し、この論文は上に
述べられた様に唯一の運動量成分だけが分離されている
ポテンシャルエウェルを用いた。)一般的に共鳴トンネ
ル現象の物理学として知られているものを扱っているそ
の他の背景的参考文献には次のものがある、chang他、
“二重障壁半導体に於ける共鳴トンネル現象”(Resona
nt Tunneling in Semiconductor Double Barriers)、
応用物理学書簡24号、593頁(1974年)、Tsu他“超格子
の中に於ける伝導電子の非直線光学応答”(Nonlinear
Optical Response of Conduction Electrons in a Supe
r Lattice)、応用物理学書簡19号、246頁(1971年)、
Lebwohl他、“超格子に於ける電気輸送特性”(Electri
cal Transport Properties in a Super Lattice)、応
用物理学ジャーナル(Journal of Applied physics)41
号、2664頁(1970年)、及びVojak他、“金属有機化学
蒸着によって作られたマルチプル量子ウェルAlxGa1-xAs
-GaAsP−nヘテロ構造レーザの低温度作動” (Lowtemperature opration of Multiple Quantum−Wel
l AlxGa1-xAs-GaAs P−n Hetero Structure Lasers Gro
wn by a Metal Organic Chemical Vapor Depositio
n)、応用物理学ジャーナル50号、5830頁(1979年)。
これらの5つの参考文献はこれによってレファレンスに
組み込まれる。(これ迄の議論の幾つかの部分はこれか
らの論文や恐らくはその他の文献の中に反映されている
様な公知の物理学を反映しているに過ぎないが、これ迄
の議論のその他の部分は公知ではなく、先行技術中のい
かなる理解も反映されていないと言う事が注意されるべ
きである。) しかしながら、先行技術は唯一のディメンションにつ
いて量子化されたポテンシャルウェルを示しており、こ
の様なポテンシャルウェルは弾性トンネル現象の為の選
択規則に対する要求の緩和を示唆している。本発明の好
ましい実施態様よりは厳密な選択規則を有しており、且
つ(3つのすべてのディメンションが量子化される故
に)1つのディメンションについて量子化された装置よ
りも劇的により多くの利得を有しているはずである。本
発明は、3つのすべてのディメンションが量子化されて
おり、この事がトンネル現象の条件に対して他の構造の
場合とは大いに異なる要求を課している、即ち、運動量
の要求が希望する弾性共鳴トンネル現象以外のものを大
いに抑圧している、と言う点でエサキ・トンネルダイオ
ードも2ディメンション性の電子ガス構造体とは大いに
異なっている。
以上の議論はウェルの中にわずかな数量子準位しかな
いと言う事を仮定していたが、これからは大部分の都合
の良いウェルのディメンションの場合適当ではない。Al
GaAsの格子の中に1,000オングストロームのGaAsのウェ
ルが組み込まれていると言う、上記の様な製造の中の量
子準位のより現実的なエネルギー準位図は図5に示され
ている様なものとなろう。箱の問題の中の粒子に対する
解決のよく知られている統計法によれば順次高くなって
ゆくエネルギー準位は互いに間隔を徐々に狭めながら配
置されているとう言う事に注意する事。この事は、2つ
のウェルの間で最も低い幾つかの準位が整列しない様な
バイアス電圧の時でも、もっと高い準位の幾つかは整列
する可能性があると言う事を意味している。しかしなが
ら、これは大きな問題ではない、何故なら高い方の準位
は先に述べられた温度の要求の為にポピュレーションが
無くなっている事が多いからである。即ち、より高い状
態から空のより低い状態への緩和の為の寿命は一般にト
ンネル現象の為の代表的時間よりもずっと短いであろ
う。かくして、低い方の準位がトンネル現象によってポ
ピュレーションを減らされた後で、何らかのやり方で励
起された高い方の準位はトンネルするよりもずっと速
く、電子を減らされた低い方の準位に向かって緩和する
傾向を持つ。しかしながら、これは、空の低い方の準位
がトンネル現象が可能となる高い方の準位よりも下方に
あると言う言を前提としている。この前提は入力接点に
対する要求を課する。次にこの要求について述べよう。
図6は2つの結合されたウェル10及び12、並びに入力
及び出力接点14及び16から成る系のエネルギー準位図を
示している。2つのウェルとそれらのウェルの間の領域
は好ましくはドープされていないのに対して、入力及び
出力接点はドープされていると言う事に注意する事。又
入力及び出力接点を作る必要性から、ウェルの寸法に対
して次の様な2つの重要な制約が生じると言う事にも注
意する事、第1に、入力接点は、入力接点をもたらして
いるドープされた半導体の中の電子フェルミ準位にほぼ
等しいエネルギー迄、トンネル現象によって第1のウェ
ル10のすべての準位を満たす。この事は、この様にして
なお満たされている準位のいかなるものも、トンネル現
象が起こる事が望ましくない場合には第2のウェルの中
の準位と整列してはならないと言う事を意味している。
即ち、もしウェルが大き過ぎる場合には、ウェルの底部
には分離されたエネルギー状態があるが、これらのウェ
ルは入力接点のフェルミ準位の下方に密接に間隔を置い
て配置されたエネルギー状態を含んでいるであろう。
この事は、これらの密接に間隔を置いて配置されたエネ
ルギー状態は満たされるであろうと言う事、従ってもし
これらの密接な状態のうちのいずれかが第2のウェルの
中の状態と整列すれば共鳴トンネル電流が見られるであ
ろうと言うことを意味している。この事はこの装置の電
流利得が大きく減少されるであろうと言う事を意味して
いる。第2に、出力接点のフェルミ準位の上にある第2
のウェルの中のすべての準位は出力接点と平衡化する、
即ち、本質的に常に充満された状態にとどまっているで
あろう。この事はそれ事体としては問題ではない。何故
なら電子は第2のウェルの中のより高いエネルギー状態
から(大きな)出力接点の中に存在している状態の連続
体の中へトンネルする事が出来るからであるが、もし第
1のウェルの中のいずれかの準位が第2のウェルの中の
これらの充満された準位の中の1つと整列すると、第1
のウェルの中のその準位も又充満された状態にとどまっ
てしまうであろう。
入力及び出力接点は好ましくは共に縮退的なドープされ
たn型であると言う事に注意する事。
ウェルの物理的形状は完全にシャープな境界線を持っ
ているものとして説明されて来たが、これは厳密には現
実的ではない。即ち、良質のBME材料の場合、遷移は一
般に非常にスムースなのでポテンシャルプロフィルは図
7に描かれているものにより正確に似ている様に見え
る。これは実際には有利である、何故ならエネルギー準
位はより等間隔に近く配置される傾向をもつからであ
る。即ち、エネルギー順位の配置がより等間隔に近くな
れば、下方にある多数のエネルギー準位が整列されな
い、より広いバイアス条件がある。
勿論、究極的に好ましい小さなウェルのディメンショ
ン、例えば125オングストローム、の場合、各々のウェ
ルの中の(エネルギー)状態の数は少なく、例えば1つ
のウェル当り4つの状態、となろう。状態の数がこの様
に少ない場合には、実際に整列が存在しないバイアス条
件があろう。
上に説明された各々のトンネル遷移は各対の一致状態
について限られた数の電子の遷移である。即ち、量子ウ
ェルの中の分離されたエネルギー準位の各々は或る限ら
れた数の電子だけによって占められ得る。エネルギーウ
ェルがほぼ立方形と言う物理的形状を有している上述の
例の場合には、一番下方の準位はわずか2個の電子によ
って占められ、それ以上の電子は入らない。その次に高
いエネルギー準位はわずか6個の電子によって占めら
れ、それ以上の電子は入らない。第3の準位はわずか12
個の電子によって占められ、それ以上の電子は入らな
い。それよりも上方の準位も、幾つかは偶然的な縮退の
為にもっと大きな最大占拠数を持つ事があり得るもの
の、大部分はわずか12個の電子によって占められ得る。
かくして、キャリアは例え相手が許容エネルギー準位の
場合であってもその許容エネルギー準位が完全に占めら
れてしまってはいない時にしかトンネルする事は出来な
いと言う事に注意する事が重要である。各々の許容エネ
ルギー準位にある複数の状態は別の量子数によって区別
される。即ち、例えば、第2のエネルギー準位の中の6
個の電子は可能な2つのスピン状態のうちの1つを取
り、且つ可能な3つの運動量ベクトル方向のうちの1つ
を取り得る。しかしながら、等エネルギー状態の間に於
けるこの様な区別は本発明を理解する為には比較的重要
ではない。
かくして、各々のトンネル遷移は整列された各々の一
対のウェルについて12個迄のキャリアを運ぶ事が出来
る。一対以上のウェルが同時に整列される事があり得
る。その上多数の対のウェルが並列に働かせられ得る。
更に、トンネル現象の為の遷移時間は極端に短く、1ピ
コ秒以下となり得る。かくして、各々のトンネル現象の
中で遷移される電子の数はわずかでしかないものの、そ
れにもかかわらず妥当な電流密度が達成され得る。
かくして、基本的な1郡の実施態様は、上に説明され
た様に、2つの量子化されたウェルが入力接点を出力接
点から分離している構造である。しかしながら、本発明
のその他の側面からその他の沢山の種類の革新的な装置
の構造がもたらされる。
例えば、本発明にもとづく3端子装置が図8の平面図
に示されている。第1の量子ドット(点)202は第2の
量子ドット204と対にされており、この第2の量子ドッ
ト204は出力接点210と対にされている。量子ドット202
及び204のディメンションは上で量子ウェルについて論
じられた様にして選択されるが、出力接点210は十分に
大きく作られるので擬似連続の状態が可能となる。量子
ウェル202は下の方から電極206と対にされ(結合さ
れ)、又量子ウェル204は下の方から電極208と対にされ
(結合され)ている。
これらは好ましくは縮退的ドープされた半導体領域と
し、或いは金属線であっても良いが、いずれにせよ従来
の電子回路の形成の為に必要な長距離の経路をもたら
す。
この実施態様の現在好まれているバーションでは、量
子ウェル202及び204は分離して量子化された運動量の2
つの成分しか有していない、何故ならそれらのウェルは
直接それぞれの対応する電極へ接続されているからであ
る。即ち、電極206及び208は、例えば、その上に従来の
障壁メタリゼーションの薄層を持つタングステンとする
事が出来る。量子ウェル202及び204のGaAsはこの導体の
上に直接形成される。電極206及び208はこのましくはn+
GaAsである。各々の量子ウェル202又は204の下側及びそ
れぞれの接点206又は208の上側には、オプションとし
て、AlGaAsの薄い障壁を用意する事が出来る。この障壁
は十分に薄いのでそれを通して容易にトンネルが行わ
れ、従って各々の量子ウェルとそれぞれの対応する電極
との間のDC結合を妨げる事はないが、それでもこの薄い
障壁は各々のウェル202及び204の内部に於ける運動量の
3つのすべてのパラメータの十分な量子化をもたらす為
には十分に小さく、それによって相対的な共鳴トンネル
現象の利得を、わずかなプロセッシングの複雑化と全電
流のわずかな減少とを引換に、増加させる。
本質的にこれと同じ構造のより大きなスケーリングの
バージョンが図9に示されている。この3端子量子ウェ
ル装置はより大きな電流を得る為に、並列の沢山の連鎖
の量子ウェル対202、204を用いて構成する事が出来る。
電極206はソースとして働いているものとして、電極208
はゲート電極として、又電極210はドレン電極として、
考える事ができる、という事に注意する事。パターン21
3はウェルのロケーション202及び204を確定する為に用
いる事が出来る。図10はグランドプレーン211を含むこ
の構造の断面図を示している。
この構造のもう1つの変形例が図11に示さている。追
加電極208′がより長い連鎖、ウェル202、204′204′…
…等をもたらす為に用いられており、その際共鳴トンネ
ル現象は電極206と208′のすべての上の電圧が共同で1
つの条件(或いは小さな1組の条件のうちの1つ)を満
たしている時にのみ起こる、と言う事に注意する事。即
ち、図12は共鳴トンネル現象が発生する1組のサンプル
の電極バイアス条件を示しており、又図13は共鳴トンネ
ル現象が起らない別の組のバイアス条件を示している。
この多重なゲート装置はとりわけ読出し専用メモリの
為に有用である。
読出し専用メモリ(ROM)の実施態様では、情報はコ
ラムラインからその下にある量子ウェルへの電気的結合
度を変える事によって、簡単にハードプログラムされ
る。この実施態様のサンプルが図14に示されている。こ
の実施態様の特別な利点は金属線のパターン形成がその
下にある量子ウェルのパターンに対して必ずしも正確に
整列されなくても良いと言う事にある。即ち、もし金属
線のピッチが量子ウェルピッチの2倍又はそれ以上に作
られるとしても、このROMはなお機能するであろう。
図示されているサンプルの実施態様に於いて、コラム
ライン302、304、306、等は上方に横たわる金属線であ
る。コラムライン302は量子ウェルの列310に対しては電
気的に結合されているが、量子ウェルの列312に対して
は結合されていない(或いは列310に対する程良く結合
されてはいない)。この異なる結合はフィールドプレー
トに切られた穴によって、或いは様々な厚さにパターン
化された絶縁体によって、実現する事ができる。この構
造のサンプルの作動モードは次の通りである、背景ポテ
ンシャルはすべてのコラム(即ち、アースに固定された
すべてのコラム)について、共鳴トンネル現象が量子装
置310、312、等の各々の列を通して発生する様に定めら
れる。
セルの中の1つのコラムを読出したいと言う場合には、
そのコラムの為のコラムライン302が別の電圧へ変えら
れる。この別の電圧はコラムラインが電気的に結合され
ている相手に列の中の共鳴トンネル現象を混乱させ、こ
れによってその列の中の共鳴トンネル現象を中断させ
る。
このコラムが電気的に結合されていない列の中では共鳴
トンネル現象は中断されないであろう。かくして、列の
中の電流を監視する事によって、アドレスされたコラム
と読出し列との交点の中にハードプログラムされた情報
が検出される。
本発明に従って量子ウェル装置を製造する為のサンプ
ルのプロセスを次に説明しよう。特に、上に述べられた
3端子装置の製造が、サンプルとして用いられる。
最初の材料は2つのエピタキシャル層を持つ半絶縁性
のGaAs基板である。この基板は好ましくは、例えば1立
方センチメートル当り1015迄、クロムをドープされる
が、このトーピングは必ずしも必要ではない。第1のエ
ピタキシャル層はn+GaAsである。この層は(各部位の)
接続をもたらし、従ってかなり厚く且つかなり高い電気
伝導度を持ち、例えば厚さが5,000オングストロームで
1立方センチメートル当り1018又はそれ以上迄ドープさ
れたn型である。この層の上に、実際の量子ウェルを形
成する様にパターン化される、薄い、わずかにドープさ
れたn型の層が付着される。この層は、例えば1立方セ
ンチメートル当り1016にドープされたn型であり、或る
サンプルの実施態様ではその厚さ150オングストローム
である。(わずかなドーピングが用いられるのは単に幾
つかのキャリアが得られる様にする為である。ドーピン
グ量を多くすると非弾性トンネル現象を増大させる事に
なろう。)図15は基板402の上にエピタキシャル層404及
び406を持つ、初期構造を示している。上に述べられた
様に、オプションとして、層404と406の間にAlGaAsの極
めて薄い層を挿入する事が出来る。この挿入層は、望ま
しいシャープなドーピング遷移をもたらす為に、好まし
くは分子ビームによって作られるが、この層は必ずしも
必要ではない。公にされている化学蒸着、とりわけ有機
金属CVD(MOCVD)を用いた結果も極めてシャープな遷移
が得られる事を述べている。
最初のパターン形成段階がその後に続く。現在好まれ
ている実施態様では、パターン形成はPMMA(ポリメチル
メタクリラート)等のEビームレジスト電子ビームを用
いて行われる。これが現在好まれている実施態様となっ
ているのは、これが今日の段階で0.1ミクロンよりも小
さな構造を作る為の信頼性のある方法をもたらすからで
ある。この様なディメンションは勿論光学的リソグラフ
ィーによっては不可能である(将来はX線又はインオン
ビーム・リソグラフィーがこの様なパターン形成を行う
為のより都合の良い方法をもたらすかも知れないが)。
図16は図15のエピタキシャル構造を示している。この構
造には(eビーム描画と現像によってパターン形成され
た)PMMAの層408が付けられている。次いで反応性イオ
ンエッチング(RIE)マクス材料が付着される。現在好
まれている実施態様ではこの為にアルミニウム層410及
び金ゲルマニウム/ニッケル層412が用いられる。パタ
ーン形成された層408は次いで取り去られ、図17に示さ
れている様な、エピタキシャル層406の選択された細い
線の部分だけが露出される。
反応性イオンエッチングは今や、エピタキシャル層40
6及び404を通して下の基板402の中へ溝414(図18)を掘
る為に慣用されている。この様なパターン形成の為のRI
Eの諸条件は普通に知られており、極度の異方性が、幾
分遅いエッチングと引換えに、低圧で容易に実現され
る。
次いで、図19に示されているように、アルミニウム層
410が希釈されたHClの中で除去され、RIEマスキング層4
10及び412が取除かれる。
次いで、再びAlGaAs層がエピタキシャル方向に全面に
わたって成長させられる。この層が溝414を埋める。こ
の再成長は基板の同一軸方向の分子ビームを用いて行わ
せる事が好ましい。しかしながら、ここでも再び、金属
有機CVDを代わりの技術として用いる事が出来る。とは
言え、いずれのケースに於いても、この再成長は極めて
高品質である事が重要である。何故なら層406から作ら
れたGaAsのウェルとAlGaAsの充てん材料416との間の側
壁の界面は、上に述べられた様に、極めて重要だからで
ある。この再生長構造が図20に示されている。
次いで、第2のパターン形成段階が実施される。この
ケースで用いられるパターンは本質的にウェルの上と同
じパターンであるが、もちろん最終的構造の中には出力
接点が含まれている。図21に示されているこのパターン
は図22に示されているハードマスクのパターンに変換さ
れ、これが再び反応性イオンエッチングされる。しかし
ながら、この反応性イオンエッチングの段階はむずかし
い深さ制御の問題を有している。即ちエッチングはn+
404に達する迄続けなければならないが、これを貫通し
てはならない(図23)このむずかしい深さ制御の問題
が、上の述べられた様にn+層404がそのように厚く作ら
れる理由の1つなのである。
再び、マスキング金層がはがされ(図24)、AlGaAsが
再び全体にわたって成長させられる。上にのべられた様
に、AlGaAsは、AlGaAsとGaAsとの間に値の異なった伝導
体エネルギーを課す為に十分に高いペーセンテージのア
ルミニウムを含んでいる事が必要であるが、最良の可能
なGaAsとAlGaAsとの界面が得られる様にする為にはアル
ミニウムのパーセンテージは高過ぎない事が好ましい。
現在好まれている実施態様では、およそAl0.3Ga0.7Asの
組成が用いられている。図26はそれから得られる構造体
とあたらしいAlGaAs層420を示している。図25に於い
て、AlGaAs層416の或る部分が生き残っており、これら
の部分が層420の中に組込まれていると言う事に注意す
る事。再び、層420は極めて良い界面品質と共に、基板
の同一軸方向に成長させられなければならない。
次いで、図26に示されている様に、コンタクトメタラ
イゼーションパターンが描かれる。この段階ではジオト
リー(幾何学的厳密さ)の要求は幾ら穏やかとなり、好
ましくは光学レジスト422と光学的パターン形成が用い
られる。ついで選択的エッチングが用いられる。この選
択的エッチングはAlGaAsを貫通してエッチし、n+GaAsの
上で停止する(図27)。フッ化水素がこの特性を有して
いる。この段階は、図28に示されるように、コンタクト
ホール424をもたらす。次いでメタライゼーションによ
るパターン形成が、再び好ましくは図29に示されている
様に光学レジスト426を用いて行われ、次いで金属(AuG
e/Ni等)が、例えば蒸着によって被蒸着され、パターン
を形成するよう取除かれ、図30に示されている様な構造
が得られる。
第1のパターン形成段階によって確定された線形パタ
ーンに対して直角に線形パターンを確定する為に(図21
に示されている)第2のパターン形成段階を実施し、2
つの交点が量子ウェルのドットのロケーションを確定す
る様にするだけで、例えばROMの為の量子ウェルのアイ
レ構造体を製造する為に上述と非常に良く似た製造技術
を用いる事ができる。
ランダム論理回路を形成する為に本発明にもとづいて
量子ウェル装置を相互接続する際の基本的な困難はこれ
らの装置の電気的特性である。これらの装置は非常に高
い入力インピーダンスと非常に低い出力インピーダンス
を有していると考えられる。本発明の別の側面で、出力
接続の為の回路構成が説明される。この構造は、マクロ
スコピックな電流、即ち集積回路の配線の中で通常用い
られている電流に匹敵する電流、をスイッチングする為
の、本発明にもとづく量子ウェル装置の出力を可能にす
る。
次いでこれらのマクロスコピックな電流は電位を変
え、それによって量子ウェル装置のそれから先の段階を
スイッチングする為に用いる事が出来る。
マクロスコピックな抵抗値の変化は、ワイヤと基板と
の界面の又は界面近くのトラッピングによって、非常に
薄いワイヤの中で検出する事が出来ると言う事が先行技
術によって知られている。物理学評論書簡第52号、228
頁(1984年)(52Phys.Rev.Letters 228(1984年))の
中のK.Raals他の論文参照。即ち、極めて細い、例えば1
00オングストローム×100オングストローム、の金属ワ
イヤの中では、電子が散乱の中心にトラップされるか否
かによって、ワイヤの近くにある散乱の中心の断面が何
桁も変わって来る。この様に大きな散乱の変化はワイヤ
の抵抗にも明らかな変化をもたらす。
この現象は必ずしも上記の様な小さなディメンション
のワイヤだけに限られてはいない。沢山のトラッピング
サイト(散乱センター)を用いる事によって、より太い
ワイヤの抵抗も同じ様に変化させる事が出来る。とりわ
け、薄い又は幅の広いワイヤが用いられている場合に
は、ワイヤの表面全体をコートされたトラップを含む絶
縁体は、トラップが占拠されているか否かによってワイ
ヤの抵抗を相当変化させる事が出来る。トラップのチャ
ージを行わせる為に、好ましくは、ワイヤの表面に対し
て垂直のバイアスをもたらすフィールドプレートが用い
られる。かくして、量子ウェル装置の段階(勿論この中
には並列の多量量子ウェル連鎖も通常含まれるであろ
う)の電流出力は薄い偏平のワイヤの中へ結合され得る
一方、ワイヤからエネルギー障壁を超えて絶縁体のトラ
ッピングサイトの中へ電荷の注入を助ける為に、フィー
ルドプレートのバイアスが垂直に加えられる。この様に
してトラップされた電荷は垂直バイアスが取除かれた後
でワイヤの抵抗を変化させ、かくしてワイヤを通る電流
振動はセンス増幅器を起動させる為に用いる事が出来
る。かくして、この散乱の中心の変調は実際に、量子ウ
ェルの出力信号をマクロスコッピクな信号へ変換する為
に適当なラッチをもたらす。
次にこの実施態様がより詳しく説明される。第1に、
散乱サイトに近いワイヤのディメンションは、ワイヤが
アンダーソンの局所状態として知られている状態にある
様でなければならない。即ち、電子の波動関数がワイヤ
の全周、即ち、四角のワイヤの4つの面のすべて、に意
味のある程度に十分に重ね合わされていなければならな
い。この状態の下では、抵抗はワイヤに隣接する表面エ
ネルギー準位に対して極めて敏感となろう。そこには一
般に多くの意図せずに生み出された表面エネルギー準位
があるべきであろうが、これらの活性化エネルギーは通
常低い。かくして、作動温度はこれらの望ましくない表
面エネルギー準位が容易に除去されてしまう様に、即ち
KTがこれらの寄生表面エネルギー準位の活性化エネルギ
ーと同等か或いはこれよりも大きくなる様に、しかしな
がら電荷がトラップされて抵抗を変化させる表面エネル
ギー準位の活性化エネルギーがKTの数倍以上となる様
に、選択される。かくして、この出力増幅器段階の主要
な用途は77ケルビン付近の温度、即ち、液体窒素の温度
で作動する装置用であると信じられている。しかしなが
ら、もしキャリアをより深く表面エネルギー準位の中へ
注入する事が出来れば、もっと高い作動温度でも使用出
来る。
現在好まれている実施態様で用いられている表面エネ
ルギー準位は金属の伝導帯エネルギーからおよそ20〜30
meV又はそれ以上ずらされている。
アンダーソンの局所化状態の下で動作と言うのは、散
乱の中心に近いワイヤのディメンションが恐らく500×5
00オングストロームよりも大きくはなく、好ましくは10
0×100オングストロームに近いと言う事を意味してい
る。100×100オングストロームのワイヤの場合、ワイヤ
の抵抗は1ミクロン当り大ざっぱに言って100Kから1メ
グオームである。占拠されている又は占拠されていない
各々の散乱の中心は1パーセント内外の抵抗の変化を課
する事が出来るから、この様な散乱の中心を幾つか用い
る事によって、5%内外の全抵抗変化が実現される。か
くして、これらの金属線は対として用いられ、又電流の
数パーセントの変化は容易に従来のセンス増幅を起動さ
せるのに十分となる。
現在好まれている、これらのトラップの中へのキャリ
アの注入を行う為の実施態様はトラッピングサイトを量
子ウェルの鎖の中の最後のウェルに対してトンネル現象
によって接続させる事であり、トラッピングサイトから
鎖の中の最後のウェル迄の分離はウェルとの間の距離の
数倍だけ、又好ましくはそれ以下だけ、トラッピングサ
イトからずらされているべきである。トラップから最後
のウェルの中へのトンネル現象はこの好ましい実施態様
の場合には制約にはならない、何故なら電子が励起され
たエネルギー準位を通して入って来るからである。逆方
向のトンネル現象はすべて非弾性的である。しかしなが
ら、十分に深いトラップの場合には、必要となるフォノ
ンのエネルギーが必要に大きくなるので非弾性トンネル
現象が無視出来なくなる。トラッピングサイトは集束イ
オンビームを用いることによって極めて精致に描画する
事が出来る。
かくして、本発明は上記の目的、並びに技術的利点を
もたらす。当業者にとっては明らかであろうが、本発明
は新規的発明であり、限りなく多様な修正及び変形によ
って変更され得る。例えば、SiのウェルをSiO2の障壁媒
体の中で用いる事が出来、或いは好ましいGaAs/AlGaAs
の材料の代わりにその他の半導体/半導体又は半導体/
絶縁体の系を用いる事が出来る。本発明の範囲は特許請
求の範囲の中に述べられている事を除いて制限されな
い。
【図面の簡単な説明】
本発明は添付の図面を参照して説明される。 図面に於いて、 図1A及び図1Bは簡単なサンプル実施態様に於けるポテン
シャルウェルの間隔とエネルギー準位を示している。 図2は共鳴(共振)トンネル現象を許す為にバイアスさ
れた、図1の構造を示している、 図3は共鳴トンネル現象が禁止される様に、図2中に示
されるよりも低い電圧でバイアスされた、図1の構造を
示している、 図4は図1の構造の電圧電流特性を示している、 図5は、上方に横たわるエネルギー準位相互間の間隔が
より近接している,中位の大きなウェルを用いた実施態
様のエネルギー準位を示している、 図6は入力出力の接点を含む実施態様の電子的構造を示
している、 図7は、エネルギー準位相互間の間隔がより均等な、ほ
ぼ正弦波形のウェル境界線を用いた実施態様のエネルギ
ー準位を示している。 図8は本発明にもとづく3端子量子ウェル装置を示して
いる、 図9は、量子ウェル対の幾つもの鎖が平行に接続され
た、本発明にもとづく別の3端子量子ウェル装置を示し
ている、 図10は図9の装置の断面図を示している、 図11は、各々の鎖の中の多量ウェル204に接続する為の
多重電極208を持つ点で図9の装置と異なる多端子装置
を示している、 図12は共鳴トンネル現象が発生する,図11の実施態様の
為のバイアス条件のサンプルセットを示しており、又図
13は共鳴トンネル現象が発生しない,図11は実施態様の
為のバイアス条件のサンプルセットを示している、 図14は本発明の1つの実施態様にもとづく読出し専用メ
モリを示している、 図15〜図30はそれぞれ本発明にもとづくサンプルな3端
子装置のプロセスの諸段階を示している。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Applied Physics L etter Vol.43,No.6 15 September 1983 PP. 588〜590

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】量子ウエル内のキャリアの3つの運動量成
    分を量子化するサイズの第1及び第2の量子ウエルと、 前記第1の量子ウエルの中へキャリアを入力させる手段
    と、 前記第2の量子ウエルからキャリアを取り出す手段とを
    含み、 第1及び第2の量子ウエルは、障壁媒体により十分に小
    さい距離で物理的に離間されており、第1のバイアス条
    件下で、第1のウエルの所定のエネルギー準位を前記第
    2のウエルの所定のエネルギー準位に整合させ、キャリ
    アを前記第1の量子ウエルから前記第2の量子ウエルへ
    前記障壁媒体を介してトンネリングさせることを可能と
    する、電子装置。
JP60144115A 1984-07-02 1985-07-02 電子装置 Expired - Lifetime JP2656019B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/626,807 US4969018A (en) 1984-07-02 1984-07-02 Quantum-well logic using self-generated potentials
US626807 1990-12-13

Publications (2)

Publication Number Publication Date
JPS6182472A JPS6182472A (ja) 1986-04-26
JP2656019B2 true JP2656019B2 (ja) 1997-09-24

Family

ID=24511939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144115A Expired - Lifetime JP2656019B2 (ja) 1984-07-02 1985-07-02 電子装置

Country Status (2)

Country Link
US (1) US4969018A (ja)
JP (1) JP2656019B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779158B2 (ja) * 1988-11-19 1995-08-23 新技術事業団 結合量子箱列構造半導体
US5233205A (en) * 1989-09-25 1993-08-03 Hitachi, Ltd. Quantum wave circuit
US5426311A (en) * 1989-12-18 1995-06-20 International Business Machines Corporation Solid-state variable-conductance device
US5144580A (en) * 1990-08-21 1992-09-01 Regents Of The University Of California Quantum wire CCD charge pump
US5283445A (en) * 1991-11-29 1994-02-01 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
US5679961A (en) * 1994-09-13 1997-10-21 Kabushiki Kaisha Toshiba Correlation tunnel device
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2607940A1 (de) * 1976-02-27 1977-09-08 Max Planck Gesellschaft Mehrschichtiges halbleiterbauelement
US4163238A (en) * 1978-06-09 1979-07-31 The United States Of America As Represented By The Secretary Of The Army Infrared semiconductor device with superlattice region
US4261771A (en) * 1979-10-31 1981-04-14 Bell Telephone Laboratories, Incorporated Method of fabricating periodic monolayer semiconductor structures by molecular beam epitaxy
EP0068064A1 (en) * 1981-06-30 1983-01-05 International Business Machines Corporation Semiconductor circuit including a resonant quantum mechanical tunnelling triode device
US4503447A (en) * 1982-07-16 1985-03-05 The United States Of America As Represented By The Secretary Of The Army Multi-dimensional quantum well device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letter Vol.43,No.6 15 September 1983 PP.588〜590

Also Published As

Publication number Publication date
JPS6182472A (ja) 1986-04-26
US4969018A (en) 1990-11-06

Similar Documents

Publication Publication Date Title
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
US4581621A (en) Quantum device output switch
JPH0656884B2 (ja) 3端子量子装置
JP2656018B2 (ja) 読み出し専用メモリ
US5606177A (en) Silicon oxide resonant tunneling diode structure
EP0177374B1 (en) High-speed semiconductor device
US4721983A (en) Three terminal tunneling device
EP1860600A1 (en) Quantum dot device
US5113231A (en) Quantum-effect semiconductor devices
US4783427A (en) Process for fabricating quantum-well devices
US4799091A (en) Quantum device output switch
US4959696A (en) Three terminal tunneling device and method
US4872038A (en) Lateral surface superlattice having negative differential conductivity novel process for producing same
JP2656019B2 (ja) 電子装置
US5416040A (en) Method of making an integrated field effect transistor and resonant tunneling diode
Ternent et al. SPICE modeling of the scaling of resonant tunneling diodes and the effects of sidewall leakage
EP0170044B1 (en) Quantum-coupled device
Singh et al. Comparative simulation of GaAs and GaN based double barriers-resonant tunneling diode
US5880484A (en) Lateral resonant tunneling transistor having two non-symmetric quantum dots
Kelly The poor prospects for one-dimensional devices
JPS61123174A (ja) 垂直量子ウエル装置
Chang et al. A laterally tunable quantum dot transistor
Wada et al. High-temperature pulsed operation of InGaAsP/InP surface emitting lasers
Okada et al. GaAs-based single electron logic and memory devices using electro-deposited nanometer Schottky gates
Kelly A second decade of semiconductor heterojunction devices