JP2655674B2 - Power supply - Google Patents
Power supplyInfo
- Publication number
- JP2655674B2 JP2655674B2 JP63082030A JP8203088A JP2655674B2 JP 2655674 B2 JP2655674 B2 JP 2655674B2 JP 63082030 A JP63082030 A JP 63082030A JP 8203088 A JP8203088 A JP 8203088A JP 2655674 B2 JP2655674 B2 JP 2655674B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- switching power
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチング電源手段を２段直列接続して構
成される電源装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a power supply device configured by connecting two stages of switching power supply means in series.
［従来の技術］ 従来、インバータやコンバータ、チョッパー等のスイ
ッチング電源手段が広く用いられている。これらのスイ
ッチング電源手段は、１つ以上のスイッチング素子（例
えば、バイポーラトランジスタや電界効果トランジス
タ、サイリスタ等）と、周辺の受動部品（例えば、コン
デンサやインダクタンス素子、ダイオード等）を組み合
わせ、スイッチング素子を高速で開閉せしめることによ
り、入出力間の電力変換を行う手段である。電力変換の
種としては、例えば、直流高電圧を直流低電圧に変換し
たり、直流電力を数十kHzの交流電力に変換する等の種
類があり、前者は商用交流電源の整流出力から数Ｖ〜数
十Ｖの直流電源を効率良く得るために、後者は放電灯を
高周波点灯するような用途に利用されている。[Related Art] Conventionally, switching power supply means such as an inverter, a converter, and a chopper have been widely used. These switching power supply means combine one or more switching elements (for example, a bipolar transistor, a field effect transistor, a thyristor, etc.) and surrounding passive components (for example, a capacitor, an inductance element, a diode, etc.) to make the switching element high speed. This is a means for performing power conversion between input and output by opening and closing with. The types of power conversion include, for example, converting a high DC voltage to a low DC voltage, converting DC power to AC power of several tens of kHz, and the like. In order to efficiently obtain a DC power supply of up to several tens of volts, the latter is used for applications such as lighting a discharge lamp at a high frequency.
ところで、商用交流電源を入力する場合、一般には整
流素子で脈流を作り、直接大容量のコンデンサにて平滑
して直流電圧を生成し、スイッチング電源手段に入力す
る。この場合、商用交流電源の入力力率は低くなり、入
力電流が多くなるために配線容量を大きくする必要があ
り、また、入力電流の高周波成分が多いため、電源電圧
に歪みを生じ、同じ電源配線に接続された他の機器に悪
影響を及ぼす等の不都合がある。そこで、商用交流電源
を整流した後、大容量のコンデンサを介さずに、一度別
のスイッチング電源手段を用いて安定な直流電圧を生成
する方式がある。第12図はその方式を用いた従来例の回
路図である。By the way, when a commercial AC power supply is input, a pulsating current is generally generated by a rectifying element, and a direct current voltage is generated by directly smoothing with a large-capacity capacitor, and is input to the switching power supply means. In this case, the input power factor of the commercial AC power supply is low, and the input current increases, so that the wiring capacitance needs to be increased. Further, since the input current has a high frequency component, the power supply voltage is distorted, and the same power supply is distorted. There are inconveniences such as adversely affecting other devices connected to the wiring. Therefore, there is a system in which after rectifying the commercial AC power supply, a stable DC voltage is once generated by using another switching power supply means without passing through a large-capacity capacitor. FIG. 12 is a circuit diagram of a conventional example using such a method.
従来例１ 以下、第12図の回路の構成について説明する。商用交
流電源Vsには全波整流器DB1の交流入力端が接続されて
いる。全波整流器DB1の直流出力端には、極性反転型チ
ョッパー回路が接続されている。極性反転型チョッパー
回路は、全波整流器DB1の直流出力端は、インダクタン
ス素子L1とトランジスタQ1の直列回路を接続し、インダ
クタンス素子L1の両端に、ダイオードD1を介して平滑用
のコンデンサC0を並列に接続した構成になっている。こ
のコンデンサC0の両端が、極性反転型チョーパー回路の
出力端となる。極性反転型チョッパー回路の出力端に
は、直列共振型インバータ回路が接続されている。Conventional Example 1 Hereinafter, the configuration of the circuit of FIG. 12 will be described. AC input ends of the full-wave rectifier DB 1 is connected to a commercial AC power source Vs. The DC output ends of the full-wave rectifier DB 1, the polarity inversion type chopper circuit is connected. The polarity inversion type chopper circuit has a DC output terminal of a full-wave rectifier DB 1 connected to a series circuit of an inductance element L 1 and a transistor Q 1 , and a smoothing circuit connected to both ends of the inductance element L 1 via a diode D 1 . It has a configuration of connecting the capacitor C 0 in parallel. Both ends of the capacitor C 0 is the output terminal of the polarity inversion type Chopa circuit. A series resonance type inverter circuit is connected to an output terminal of the polarity inversion type chopper circuit.
このインバータ回路は、直列に接続されたスイッチン
グ用のトランジスタQ2,Q3を備え、このトランジスタQ2,
Q3の直列回路に入力直流電圧が印加される。一方のトラ
ンジスタQ2と並列に、カップリング用のコンデンサC1、
負荷Ｚ、インダクタンス素子L2の直列回路が接続されて
いる。負荷Ｚの両端には、共振用のコンデンサC2が並列
に接続されている。なお、トランジスタQ2,Q3には、ダ
イオードD2,D3が逆並列に接続されているが、これらの
ダイオードD2,D3は必ずしも必要ではない。The inverter circuit includes a transistor Q 2, Q 3 for switching connected in series, the transistors Q 2,
Input DC voltage is applied to the series circuit of the Q 3. Parallel with one transistor Q 2, the capacitor C 1 for coupling,
Load Z, the series circuit of the inductance element L 2 is connected. Across the load Z, the capacitor C 2 for resonance is connected in parallel. Although diodes D 2 and D 3 are connected in anti-parallel to the transistors Q 2 and Q 3 , these diodes D 2 and D 3 are not always necessary.
トランジスタQ1,Q2,Q3のベース・エミッタ間には、そ
れぞれパルストランスPT1,PT2,PT3の２次巻線がバイア
ス抵抗R1,R2,R3を介して接続されている。パルストラン
スPT1の１次巻線は、トランジスタQ4を介して直流電源E
2に接続されており、パルストランスPT2,PT3の１次巻線
は、トランジスタQ5,Q6を介して直流電源E3に接続され
ている。トランジスタQ4のベースには、バイアス孔R4を
介してフリップフロップFFの出力Ｑが接続されている。
フリップフロップFFのリセット入力Ｒには、コンパレー
タCP1の出力が接続されている。コンパレータCP1の負入
力端子には基準電圧E1が印加されている。コンデンサC0
の両端には、高インピーダンスの抵抗R7,R8の直列回路
よりなる分圧回路が接続されている。抵抗R7,R8の接続
点の電圧はコンパレータCP1の正入力端子に印加されて
いる。フリップフロップFFのクロック入力CLには、発振
器OSCから出力されるクロック信号が入力されている。
発振器OSCから出力されるクロック信号は、バイアス抵
抗R6を介してトランジスタQ6のベースに供給されると共
に、NOT回路G1に反転され、バイアス抵抗R5を介してト
ランジスタQ5のベースに供給されている。Secondary windings of pulse transformers PT 1 , PT 2 , PT 3 are connected between bases and emitters of the transistors Q 1 , Q 2 , Q 3 via bias resistors R 1 , R 2 , R 3 , respectively. I have. The primary winding of the pulse transformer PT 1 includes a DC power supply E via the transistor Q 4
Is connected to 2, the primary winding of the pulse transformer PT 2, PT 3 is connected to a DC power source E 3 through the transistor Q 5, Q 6. The base of the transistor Q 4 are, the output Q of the flip-flop FF is connected via a bias hole R 4.
The reset input R of the flip-flop FF, the output of the comparator CP 1 is connected. Reference voltage E 1 is applied to the negative input terminal of the comparator CP 1. Capacitor C 0
Is connected to a voltage dividing circuit composed of a series circuit of high-impedance resistors R 7 and R 8 . Voltage at the connection point of the resistors R 7, R 8 are applied to the positive input terminal of the comparator CP 1. A clock signal output from the oscillator OSC is input to a clock input CL of the flip-flop FF.
Clock signal output from the oscillator OSC is supplied to the base of the transistor Q 6 through the bias resistor R 6, it is inverted in the NOT circuit G 1, fed to the base of the transistor Q 5 through a bias resistor R 5 Have been.
このように、チョッパー回路とインバータ回路とを組
み合わせて使用することにより、入力力率は高くなり、
入力電流の高周波成分も少なくなるものである。As described above, by using the chopper circuit and the inverter circuit in combination, the input power factor is increased,
The high frequency component of the input current is also reduced.
以下、この従来例の動作について説明する。商用交流
電源Vsが投入されると、商用交流電源Vsの交流電圧が全
波整流器DB1により全波整流され、全波整流器DB1の直流
出力端子には脈流電圧が発生する。まず、極性反転型チ
ョッパー回路の動作について説明する。トランジスタQ1
がオン状態のとき、全波整流器DB1からの直流電流はト
ラジスタQ1を介してインダクタンス素子L1に流れ、イン
ダクタンス素子L1にエネルギーが蓄えられる。次に、ト
ランジスタQ1がオフ状態になると、全波整流器DB1から
の電流はインダクタンス素子L1に流入しなくなり、イン
ダクタンス素子L1は電流の連続性を維持するために、そ
の両端に電圧を発生し、ダイオードD1を介してインバー
タ回路及びコンデンサC0に電流を流す。以下、同様にし
て、トランジスタQ1をスイッチングすることにより、全
波整流器DB1の出力電圧とは逆極性の電圧をインバータ
回路及びコンデンサC0に供給する。Hereinafter, the operation of this conventional example will be described. When the commercial AC power source Vs is turned on, the AC voltage of the commercial AC power source Vs is full-wave rectified by the full-wave rectifier DB 1, the DC output terminals of the full-wave rectifier DB 1 pulsating voltage is generated. First, the operation of the polarity inversion type chopper circuit will be described. Transistor Q 1
There the on state, the DC current from the full-wave rectifier DB 1 flows in the inductance element L 1 through Torajisuta Q 1, energy is stored in the inductance element L 1. Next, when transistor Q 1 is turned off, current from the full-wave rectifier DB 1 is no longer flowing to the inductance element L 1, the inductance element L 1 in order to maintain the continuity of the current, the voltage at both ends occurs, current flows to the inverter circuit and the capacitor C 0 through the diode D 1. Hereinafter, the same way, by switching the transistor Q 1, and supplies a reverse polarity voltage to the inverter circuit and the capacitor C 0 is the output voltage of the full-wave rectifier DB 1.
次に、直列共振型インバータ回路の動作について説明
する。トランジスタQ2,Q3のベース・エミッタ間には、
トランジスタQ2,Q3を交互にオン、オフさせるような制
御信号が夫々入力されている。トランジスタQ2がオフ状
態で、トランジスタQ3がオン状態の場合には、インバー
タ回路の入力端よりコンデンサC1とインダクタンス素子
L2及びトランジスタQ3のコレクタ・エミッタ間を介し
て、負荷ＺとコンデンサC2の並列回路に電流が流れる。
このとき、コンデンサC1は充電される。次に、トランジ
スタQ2がオン状態で、トランジスタQ3がオフ状態の場合
には、コンデンサC1からトラジスタQ2のコレクタ・エミ
ッタ間とインダクタンス素子L2を介して負荷Ｚとコンデ
ンサC2の並列回路に電流が流れる。以下、同じ動作を繰
り返し、インダクタンス素子L2とコンデンサC2の直列共
振回路には高周波電流が流れ、コンデンサC2の両端には
共振作用により高電圧が発生し、負荷Ｚに印加される。Next, the operation of the series resonance type inverter circuit will be described. Between the base and emitter of transistors Q 2 and Q 3 ,
Control signals for turning on and off the transistors Q 2 and Q 3 alternately are input respectively. Transistor Q 2 is in the off state, when the transistor Q 3 is turned on, the capacitor C 1 from the input terminal of the inverter circuit and the inductance element
L 2 and via the collector-emitter of the transistor Q 3, a current flows through the parallel circuit of the load Z and a capacitor C 2.
At this time, the capacitor C 1 is charged. Then, the transistor Q 2 is on and when the transistor Q 3 is off, a parallel load Z and a capacitor C 2 through the collector-emitter of Torajisuta Q 2 from the capacitor C 1 and the inductance element L 2 Current flows through the circuit. Hereinafter, repeating the same operation, the series resonance circuit of the inductance element L 2 and capacitor C 2 high-frequency current flows, a high voltage is generated by resonance action at both ends of the capacitor C 2, is applied to the load Z.
次に、上述のチョッパー回路及びインバータ回路のト
ラジスタQ1,Q2,Q3を制御するための制御回路の動作につ
いて説明する。発振器OSCはデューティメルファクター
が50％の矩形波信号を発振する。第13図は発振器OSCの
出力と、チョッパー回路の出力電流Ic、インバータ回路
の入力電流Id、及びコンデンサC0のリップル電流Irの各
波形を示している。Next, the operation of the control circuit for controlling the transistors Q 1 , Q 2 , and Q 3 of the chopper circuit and the inverter circuit will be described. The oscillator OSC oscillates a square wave signal having a duty mel factor of 50%. FIG. 13 shows the output of the oscillator OSC, the output current Ic of the chopper circuit, the input current Id of the inverter circuit, and each waveform of the ripple current Ir capacitor C 0.
発振器OSCの出力が“High"レベルになると、フリップ
フロップFFがめるセットされ、その出力Ｑが“High"レ
ベルとなり、トランジスタQ4がオンされて、直流電源E2
によりパルストランスPT1が励磁され、トランジスタQ1
がオンされる。同時にトランジスタQ6がオンされ、直流
電源E3によりパルストランスPT3が励磁され、トランジ
スタQ3がオンされて、電流Idが流れる。コンデンサC0の
両端電圧は抵抗R7,R8で分圧されて検出される。その検
出電圧と基準電圧E1とをコンパレータCP1で比較する。
検出電圧が基準電圧E1よりも高くなると、コンパレータ
CP1の出力が“High"レベルとなり、フリップフロップFF
がリセットされ、その出力Ｑが“Low"レベルとなり、ト
ランジスタQ4がオフされて、トラジスタQ1もオフされ、
インダクタンス素子L1の蓄積エネルギーにより電流Icが
流れる。When the output of the oscillator OSC becomes “High” level, the flip-flop FF is set, the output Q thereof becomes “High” level, the transistor Q 4 is turned on, and the DC power supply E 2
The pulse transformer PT 1 is excited by the transistor Q 1
Is turned on. At the same time the transistor Q 6 is turned on, the pulse transformer PT 3 is excited by a DC power source E 3, the transistor Q 3 is turned on, current flows Id. The voltage across the capacitor C 0 is detected is divided by the resistors R 7, R 8. Comparing the 1 detection voltage and the reference voltage E by the comparator CP 1.
When the detection voltage is higher than the reference voltage E 1, the comparators
The output of CP 1 becomes “High” level and flip-flop FF
There is a reset is output Q is "Low" level, the transistor Q 4 is turned off, Torajisuta Q 1 is also turned off,
It flows current Ic by the stored energy of the inductance element L 1.
発振器OSCの出旅が“Low"レベルになると、トランジ
スタQ6がオフされて、トランジスタQ3もオフされ、電流
Idが流れなくなる。同時にNOT回路G1の出力が“High"レ
ベルとなり、トラジスタQ5がオンされ、直流電源E3によ
りパルストランスPT3が励磁され、トランジスタQ2がオ
ンされる。When Detabi of the oscillator OSC is "Low" level, the transistor Q 6 is turned off, the transistor Q 3 is also turned off, current
Id stops flowing. The output of the NOT circuit G 1 is becomes a "High" level at the same time, Torajisuta Q 5 is turned on, the pulse transformer PT 3 is excited by a DC power source E 3, the transistor Q 2 is turned on.
チョッパー回路における出力電圧安定化のためのコン
デンサC0としては電解コンデンサを用いるが、この従来
例ではリップル電流Irの実効値が大きく、電解コンデン
サの容量を大きくしなければならないので、装置の小形
化が困難であり、また電解コンデンサに多くのリップル
電流が流れるので信頼性が低い。The capacitor C 0 for the output voltage stabilization in the chopper circuit using the electrolytic capacitor, but a large effective value of the ripple current Ir in this conventional example, since it is necessary to increase the capacitance of the electrolytic capacitor, miniaturization of apparatus And the reliability is low because a large amount of ripple current flows through the electrolytic capacitor.
従来例２ スイッチング電源手段の配置例としては、従来例１の
ようにチョッパー回路を前段に、インバータ回路を後段
に配置するばかりでなく、インバータ回路を前段に、チ
ョッパー回路を後段に配置する場合もある。第16図はプ
ッシュプル型のインバータ回路を前段に配置し、降圧型
のチョッパー回路を後段に配置した従来例の回路図であ
る。Conventional Example 2 As an example of the arrangement of the switching power supply means, not only the chopper circuit is arranged at the front stage and the inverter circuit is arranged at the subsequent stage as in Conventional Example 1, but also the inverter circuit is arranged at the front stage and the chopper circuit is arranged at the latter stage. is there. FIG. 16 is a circuit diagram of a conventional example in which a push-pull type inverter circuit is arranged in a preceding stage and a step-down type chopper circuit is arranged in a following stage.
以下、第16図の回路構成について説明する。商用交流
電流Vsは全波整流器DB1の交流入力端子に接続されてい
る。全波整流器DB1の正出力端子は、インダクタンス素
子L4を介して発振トランスT1の１次巻線N1の中間タップ
に接続されている。発振トランスT1の１次巻線N1の両端
は、夫々トランジスタQ7,Q8のコレクタ・エミッタ間を
介して全波整流器DB1の負出力端子に接続されている。
発振トランスT1の１次巻線N1の両端には、共振用のコン
デンサC4が並列接続されている。トランジスタQ7,Q8の
夫々のベースは、発振トランスT1の帰還巻線N3の両端に
夫々接続されている。発振トランスT1の２次巻線N2に
は、全波整流器DB2の交流入力端が接続され、全波整流
器DB2の直流出力端には平滑用のコンデンサC0が接続さ
れている。Hereinafter, the circuit configuration of FIG. 16 will be described. Commercial alternating current Vs is connected to the AC input terminals of the full-wave rectifier DB 1. Positive output terminal of the full-wave rectifier DB 1 is connected to the primary winding N 1 of the center tap of the oscillation transformer T 1 via an inductance element L 4. 1 across the primary winding N 1 of the oscillation transformer T 1 via the collector-emitter of the respective transistors Q 7, Q 8 is connected to the negative output terminal of the full-wave rectifier DB 1.
Oscillation is 1 both ends of the primary winding N 1 of the transformer T 1, a capacitor C 4 for resonance is connected in parallel. Based respective transistors Q 7, Q 8 are respectively connected to both ends of the feedback winding N 3 of the oscillation transformer T 1. The secondary winding N 2 of the oscillation transformer T 1, AC input terminal of the full-wave rectifier DB 2 is connected to the DC output ends of the full-wave rectifier DB 2 is connected to a capacitor C 0 for smoothing.
コンデンサC0の両端には、トランジスタQ1のコレクタ
・エミッタ間を介して、限流用のインダクタンス素子L5
と負荷Ｚ及び電流検出用の抵抗Rsの直列回路が接続され
ており、この直列回路には、フライホイール通電用のダ
イオードD5が並列接続されている。負荷Ｚの両端には、
平滑用のコンデンサC5が並列接続されている。トランジ
スタQ1のベース・エミッタ間には、パルストランスPT1
の２次巻線がバイアス抵抗R1を介して接続されている。
パルストランスPT1の１次巻線には、トランジスタQ4を
介して直流電源E2が接続されている。トランジスタQ4の
ベースにはバイアス抵抗R4を介してフリップフロップFF
の出力Ｑが接続されている。発振トランスT1の補助巻線
N4には、全波整流器DB3の交流入力端が接続されてい
る。全波整流器DB3の正出力端子には、ゼロクロス点検
出用のコンパレータCP2の負入力端子が接続され、全波
整流器DB3の負出力端子には、前記コンパレータCP2の正
入力端子が接続されている。コンパレータCP2の出力
は、フリップフロップFFのクロック入力CLに接続されて
いる。フリップフロップFFのリセット入力Ｒにはコンパ
レータCP1の出力が接続されている。コンパレータCP1の
負入力端子には基準電圧E1が印加されている。コンパレ
ータCP1の正入力端子には、電流検出用の抵抗Rsの検出
電圧が印加されている。The both ends of the capacitor C 0, via the collector-emitter of the transistor Q 1, the inductance element of the current limiting L 5
A load Z and has a series circuit of a resistor Rs for current detection is connected to the series circuit, a diode D 5 for the flywheel current is connected in parallel. At both ends of the load Z,
Capacitor C 5 for smoothing is connected in parallel. It is between the base and emitter of the transistor Q 1, the pulse transformer PT 1
The secondary winding is connected via a bias resistor R 1 in.
Pulse the primary winding of the transformer PT 1, the DC power source E 2 is connected via the transistor Q 4. Transistor flip through the bias resistor R 4 to the base of Q 4 flop FF
Output Q is connected. The auxiliary winding of the oscillation transformer T 1
The N 4, AC input terminal of the full-wave rectifier DB 3 is connected. The positive output terminal of the full-wave rectifier DB 3 is connected to the negative input terminal of the comparator CP 2 for zero-cross point detection, and the negative output terminal of the full-wave rectifier DB 3 is connected to the positive input terminal of the comparator CP 2 Have been. The output of the comparator CP 2 is connected to the clock input CL of the flip-flop FF. The output of the comparator CP 1 is connected to the reset input R of the flip-flop FF. Reference voltage E 1 is applied to the negative input terminal of the comparator CP 1. The positive input terminal of the comparator CP 1, the detection voltage of the resistor Rs for current detection is applied.
以下、第16図回路の動作について説明する。まず、プ
ッシュプル型のインバータ回路の動作について説明す
る。商用交流電源Vsが投入されると、トランジスタQ7又
はQ8のいずれかが先にオン状態となる。今、仮にトラン
ジスタQ7がトランジスタQ8よりも先にオン状態になった
とすると、インダクタンス素子L4を流れる電流は発振ト
ランスT1の１次巻線N1の中間タップを通り、トランジス
タQ7のコレクタ・エミッタ間に流れる。発振トランスT1
の１次巻線N1に電流が流れたことにより、トランジスタ
Q7には順バイアスを、トランジスタQ8には逆バイアスを
印加する向きに、発振トランスT1の帰還巻線N3には電圧
が誘起される。次に、コンデンサC4と発振トランスT1の
１次巻線N1との共振作用により帰還巻線N3には今までと
逆方向の電圧が誘起され、この帰還巻線N3に誘起された
電圧により、トランジスタQ7は逆バイアスされ、トラン
ジスタQ8は順バイアスされて、トランジスタQ7はオフ状
態に、トランジスタQ8はオン状態にされる。以下、同じ
動作を繰り返して、発振トランスT1の２次巻線N2に高周
波電圧V2が誘起される。この高周波電圧V2は全波整流器
DB2にて全波整流され、平滑用のコンデンサC0にて平滑
されて、降圧型チャッパー回路の電源となる。Hereinafter, the operation of the circuit in FIG. 16 will be described. First, the operation of the push-pull type inverter circuit will be described. When the commercial AC power source Vs is applied, any of the transistors Q 7 or Q 8 is turned on first. Now, assuming that the transistor Q 7 is a turned on state before the transistor Q 8, the current flowing through the inductance element L 4 are through the primary winding N 1 of the center tap of the oscillation transformer T 1, the transistor Q 7 It flows between the collector and the emitter. Oscillating transformer T 1
1 by a current flows through the primary winding N 1, the transistor of
A forward bias to Q 7, the orientation to the transistor Q 8 to apply a reverse bias, a voltage is induced in the feedback winding N 3 of the oscillation transformer T 1. Then, the induced voltage of the opposite direction to the feedback winding N 3 ever by the resonance action of the capacitor C 4 and the primary winding N 1 of the oscillation transformer T 1 is induced in the feedback winding N 3 the voltage, the transistor Q 7 is reverse biased, the transistor Q 8 is forward biased, the transistor Q 7 is in the off state, the transistor Q 8 is turned on. Hereinafter, by repeating the same operation, a high frequency voltage V 2 is induced in the secondary winding N 2 of the oscillation transformer T 1. This high-frequency voltage V 2 is a full-wave rectifier
It is full-wave rectified by DB 2 and smoothed by a smoothing capacitor C 0 , and serves as a power supply for a step-down type chapper circuit.
次に、降圧型チョッパー回路の動作について説明す
る。トランジスタQ1がオンすると、コンデンサC0からト
ランジスタQ1、インダクタンス素子L5を介して、負荷Ｚ
に電流Idが流れる。トランジスタQ1がオフすると、フラ
イホイール電流通電用のダイオードD5を介してインダク
タンス素子L5の蓄積エネルギーが放出され、インダクタ
ンス素子L5から、負荷Ｚ及びダイオードD5を介してイン
ダクタンス素子L5に戻る経路で電流が流れる。負荷Ｚに
流れる電流の高周波成分は、平滑用のコンデンサC5にバ
イパスされ、負荷Ｚには直流電力が供給される。Next, the operation of the step-down chopper circuit will be described. When the transistor Q 1 is turned on, the transistor Q 1 from the capacitor C 0, via the inductance element L 5, the load Z
The current Id flows through. When the transistor Q 1 is turned off, the stored energy of the inductance element L 5 via the diode D 5 for the flywheel current energization is released, the inductance element L 5, the inductance element L 5 via the load Z and the diode D 5 Current flows in the return path. High-frequency component of the current flowing through the load Z is bypassed to the capacitor C 5 for smoothing, DC power is supplied to the load Z.
第17図は第16図回路の動作波形図である。この波形図
で参照しながら、第16図回路における制御回路の動作に
ついて説明する。発振トランスT1の補助巻線N4には、２
次巻線N2の出力電圧V2に比例した電圧が発生する。この
電圧を全波整流器DB3で全波整流する。その整流出力を
コンパレータCP2で零電圧検出することにより、２次巻
線N2の出力電圧V2のゼロクロス点に同期して、コンパレ
ータCP2は“High"レベルのパルスを出力する。このパル
スにより、フリップフロップFFはセットされ、出力Ｑが
“High"レベルとなり、トランジスタQ4がオンされ、直
流電源E2によりパルストランスPT1が励磁され、トラン
ジスタQ1がオンされて、上述の電流Idが流れるものであ
る。FIG. 17 is an operation waveform diagram of the circuit of FIG. The operation of the control circuit in the circuit of FIG. 16 will be described with reference to this waveform diagram. The auxiliary winding N 4 of the oscillation transformer T 1 is 2
Voltage proportional to the output voltage V 2 of the winding N 2 is produced. This voltage is full-wave rectified by the full-wave rectifier DB 3. By the rectified output to detect zero voltage by the comparator CP 2, in synchronization with the zero crossing point of the output voltage V 2 of the secondary winding N 2, the comparator CP 2 outputs "High" level of the pulse. This pulse, the flip-flop FF is set, the output Q becomes "High" level, the transistor Q 4 is turned on, the pulse transformer PT 1 is excited by a DC power source E 2, the transistor Q 1 is being turned, the above The current Id flows.
インダクタンス素子L5に流れる電流Idを電流検出用の
抵抗Rsで検出し、コンパレータCP1により基準電圧E1と
比較する。検出電圧が基準電圧E1に達すると、コンパレ
ータCP1の出力が“High"レベルとなり、フリップフロッ
プFFがリセットされ、その出力Ｑが“Low"レベルとな
り、トランジスタQ4がオフされ、トランスタQ1もオフさ
れる。これによって、電流Idは０になる。なお、電流Ic
は出力電圧V2と同位相の脈流波形となっている。The current Id flowing through the inductance element L 5 is detected by the resistor Rs for current detection, it is compared with the reference voltage E 1 by a comparator CP 1. When the detection voltage reaches the reference voltage E 1, the output of the comparator CP 1 becomes a "High" level, the flip-flop FF is reset, becomes its output Q is "Low" level, the transistor Q 4 is turned off, Toransuta Q 1 Is also turned off. As a result, the current Id becomes zero. Note that the current Ic
It has become the output voltage V 2 and the pulsating waveform of the same phase.
インバータ回路の出力電圧を安定化するためのコンデ
ンサC0としては電解コンデンサを用いるが、この従来例
ではリップル電流Irの実効値が大きく、電解コンデンサ
の容量を大きくしなければならないので、装置の小形化
が困難であり、また電解コンデンサに多くのリップル電
流が流れるので信頼性が低い。An electrolytic capacitor is used as the capacitor C 0 for stabilizing the output voltage of the inverter circuit.However, in this conventional example, the effective value of the ripple current Ir is large, and the capacity of the electrolytic capacitor must be increased. Therefore, the reliability is low because a large amount of ripple current flows through the electrolytic capacitor.
従来例３ 次に、太陽電池等の時々刻々と出力電圧が変動する電
源を入力とする電源装置においても、２段構成のスイッ
チング電源手段を用いると性能向上が図られる。つま
り、前段のスイッチング電源手段を用いて安定な直流電
圧を生成し、この直流電圧を後段のスイッチング電源手
段の入力とすることにより、電源装置の出力電圧が安定
化される。第20図はこの方式による従来例の回路図であ
る。Conventional Example 3 Next, in a power supply device that receives a power supply whose output voltage fluctuates every moment, such as a solar cell, the performance is improved by using a two-stage switching power supply unit. In other words, the output voltage of the power supply device is stabilized by generating a stable DC voltage by using the switching power supply unit at the preceding stage and inputting the DC voltage to the switching power supply unit at the subsequent stage. FIG. 20 is a circuit diagram of a conventional example according to this method.
以下、第20図は回路構成について説明する。太陽電池
SBの出力端子は、トランジスタQ1とインダクタンス素子
L1を介してコンデンサC0に接続されている。インダクタ
ンス素子L1とコンデンサC0の直列回路には、フライホイ
ール電流通電用のダイオードD1が並列接続されている。Hereinafter, FIG. 20 illustrates the circuit configuration. Solar cell
Output terminals of the SB, the transistor Q 1, the inductance element
Through L 1 is connected to the capacitor C 0. The series circuit of the inductance element L 1 and the capacitor C 0, the diode D 1 of the flywheel current application are connected in parallel.
以上の回路により、降圧型チョッパー回路を構成してい
る。The above circuit constitutes a step-down chopper circuit.
コンデンサC0の両端には、トランジスタQ11,Q13の直
列回路とトランジスタQ12,Q14の直列回路が並列接続さ
れいる。各トランジスタQ11〜Q14には、ダイオードD11
〜D14がそれぞれ逆並列接続されている。トランジスタQ
11,Q13の接続点とトランジスタQ12,Q14の接続点の間に
は、インダクタンス素子L2とコンデンサC2よりなる平滑
回路が接続されており、コンデンサC2の両端には負荷Ｚ
として放電灯が接続されている。高周波発振器OSC1の出
力は、AND回路A1,A2の一方の入力に接続されている。低
周波発振器OSC2の出力は、トランジスタQ14のベース及
びAND回路A2の他方の入力に接続されると共に、NOT回路
G1を介してAND回路A1の他方の入力に接続され、NOT回路
G2を介してトランジスタQ13のベースに接続されてい
る。以上の回路によりブリッジ型チョッパー回路を構成
しており、負荷Ｚに矩形波電圧を供給するものである。The both ends of the capacitor C 0, the series circuit of the series circuit and the transistor Q 12, Q 14 of the transistors Q 11, Q 13 are connected in parallel. Each transistor Q 11 to Q 14, diode D 11
To D 14 are connected in antiparallel, respectively. Transistor Q
11, between the connection point and the connection point of the transistors Q 12, Q 14 of Q 13, is connected a smoothing circuit composed of the inductance element L 2 and capacitor C 2 is, at both ends of the capacitor C 2 load Z
As a discharge lamp. The output of the high-frequency oscillator OSC 1 is connected to one input of the AND circuit A 1, A 2. The output of the low frequency oscillator OSC 2 is connected to the base and the other input of the AND circuit A 2 of the transistor Q 14, NOT circuit
It is connected to the other input of the AND circuit A 1 through G 1, NOT circuit
Through G 2 is connected to the base of the transistor Q 13. The above-described circuit constitutes a bridge type chopper circuit for supplying a rectangular wave voltage to the load Z.
以下、この従来例の動作について説明する。前段の降
圧型チョッパー回路の動作については、上述の従来例２
において説明したので、重複する説明は省略し、後段の
ブリッジ型チョッパー回路の動作について説明する。発
振器OSC2はデューティファクター50％の矩形波信号を発
振し、その発振周波数は発振器OSC1の発振周波数よりも
充分に低い。Hereinafter, the operation of this conventional example will be described. Regarding the operation of the step-down chopper circuit in the preceding stage, the above-described conventional example 2
Therefore, the overlapping description will be omitted, and the operation of the subsequent bridge chopper circuit will be described. Oscillator OSC 2 oscillates a square wave signal having a duty factor of 50%, the oscillation frequency is sufficiently lower than the oscillation frequency of the oscillator OSC 1.
発振器OSC2の出力が“High"レベルのときに、トラン
ジスタQ14はオンする。このとき、NOT回路G1の出力が
“Low"レベルになるので、AND回路A1の出力は“Low"レ
ベルとなり、トランジスタQ6がオフして、トランジスタ
Q12はオフする。また、NOT回路G2の出力も“Low"レベル
になるので、トランジスタQ13もオフする。一方、AND回
路A2は発振器OSC1の矩形波信号を通過できる状態とな
り、トランジスタQ5が発振器OSC1の矩形波信号を同期し
てオン、オフし、トランジスタQ11が高周波でオン、オ
フされる。したがって、トランジスタQ11、インダクタ
ンス素子L2、コンデンサC2、ダイオードD13で降圧型チ
ョッパー回路が構成される。When the output of the oscillator OSC 2 is "High" level, transistor Q 14 is turned on. At this time, the output of the NOT circuit G 1 becomes “Low” level, so that the output of the AND circuit A 1 becomes “Low” level, the transistor Q 6 is turned off, and the transistor
Q 12 turns off. Further, since the output of the NOT circuit G 2 also becomes "Low" level, the transistor Q 13 is also turned off. On the other hand, the AND circuit A 2 is a state that can pass through the square-wave signal of the oscillator OSC 1, the transistor Q 5 is in synchronization with the rectangular wave signal of the oscillator OSC 1 on and off, the transistor Q 11 is turned on at a high frequency, it is turned off You. Therefore, the transistor Q 11 , the inductance element L 2 , the capacitor C 2 , and the diode D 13 form a step-down chopper circuit.
発振器OSC2の出力が“Low"レベルのときには、トラン
ジスタQ14はオフする。このとき、NOT回路G1の出力が
“High"レベルになるので、AND回路A1は発振器OSC1の矩
形波信号を通過できる状態となり、トランジスタQ6が発
振器OSC1の矩形波信号に同期してオン、オフし、トラン
ジスタQ12が高周波でオン、オフされる。また、NOT回路
G2の出力も“High"レベルになるので、トランジスタQ13
がオンする。一方、AND回路A2の出力は“Low"レベルに
なるので、トランジスタQ5がオフして、トラジスタQ11
がオフする。したがって、トランジスタQ12、インダク
タンス素子L2、コンデンサC2、ダイオードD14で降圧型
チョーパー回路が構成される。When the output of the oscillator OSC 2 is "Low" level, the transistor Q 14 is turned off. At this time, the output of the NOT circuit G 1 becomes “High” level, so that the AND circuit A 1 can pass the square wave signal of the oscillator OSC 1 , and the transistor Q 6 synchronizes with the square wave signal of the oscillator OSC 1. Te turned on and off, the transistor Q 12 is turned on at a high frequency, is turned off. Also, NOT circuit
Since the output of G 2 also becomes “High” level, the transistor Q 13
Turns on. On the other hand, the output of the AND circuit A 2 becomes "Low" level, the transistor Q 5 is turned off, Torajisuta Q 11
Turns off. Therefore, the transistor Q 12 , the inductance element L 2 , the capacitor C 2 , and the diode D 14 form a step-down type chopper circuit.
以上の動作において、トランジスタQ11,Q12のスイッ
チングによる高周波成分は、コンデンサC2にバイパスさ
れるので、負荷Ｚには直流成分が供給されることにな
り、その極性が発振器OSC2の周期で交番することにな
り、負荷Ｚには矩形波電圧が印加されるものである。In the above operation, the high frequency component due to the switching of the transistors Q 11 and Q 12 is bypassed to the capacitor C 2 , so that a DC component is supplied to the load Z, and the polarity thereof is determined by the period of the oscillator OSC 2 . That is, a rectangular wave voltage is applied to the load Z.
発振器OSC1は前段の降圧型チョッパー回路の発振器と
して兼用されている。発振器OSC1の出力が“High"レベ
ルになると、フリップフロップFFがセットされ、その出
力Ｑが“High"レベルとなり、トランジスタQ4がオンさ
れ、直流電源E2によりパルストランスPT1が励磁され、
トランジスタQ1がオンされる。コンデンサC0の両端電圧
は抵抗R7,R8で分圧されて検出される。この検出電圧と
基準電圧E1とをコンパレータCP1で比較する。検出電圧
が基準電圧E1よりも高くなると、コンパレータCP1の出
力が“High"レベルとなり、フリップフロップFFがリセ
ットされ、その出力Ｑが“Low"レベルとなり、トランジ
スタQ4がオフされてトランジスタQ1もオフされる。Oscillator OSC 1 is used also as an oscillator of the previous step-down chopper circuit. When the output of the oscillator OSC 1 becomes “High” level, the flip-flop FF is set, the output Q thereof becomes “High” level, the transistor Q 4 is turned on, and the pulse transformer PT 1 is excited by the DC power supply E 2 ,
Transistor Q 1 is turned on. The voltage across the capacitor C 0 is detected is divided by the resistors R 7, R 8. Comparing the detected voltage with a reference voltage E 1 in the comparator CP 1. When the detection voltage is higher than the reference voltage E 1, the output of the comparator CP 1 becomes a "High" level, the flip-flop FF is reset, becomes its output Q is "Low" level, the transistor Q the transistor Q 4 is turned off 1 is also turned off.
第21図はこの従来例の動作波形図である。前段の降圧
型チョッパー回路における出力電圧を安定化するための
コンデンサC0としては電解コンデンサを用いるが、この
従来例ではリップル電流Irの実効値が大きく、電解コン
デンサの容量を大きくしなければならないので装置の小
形化が困難であり、また電解コンデンサに多くのリップ
ル電流が流れるので信頼性が低い。FIG. 21 is an operation waveform diagram of this conventional example. Although an electrolytic capacitor is used as the capacitor C 0 for stabilizing the output voltage in the preceding step-down chopper circuit, in this conventional example, the effective value of the ripple current Ir is large, and the capacitance of the electrolytic capacitor must be increased. It is difficult to reduce the size of the device, and the reliability is low because a large amount of ripple current flows through the electrolytic capacitor.
［発明が解決しようとする課題］ 上述のように、スイッチング電源手段を２段以上直列
に接続し、電源装置の性能向上を図ることが往々にして
行われる。この場合、全てのスイッチング電源手段は同
一の周波数で動作させるか、２倍あるいは1/2倍の周波
数で動作させるのが普通である。なぜなら、この条件に
合わないような個々に異なる周波数で動作させると、あ
るスイッチング素子の開閉動作により発生したノイズ
が、他のスイッチング電解手段の制御回路の誤動作を引
き起こし、各スイッチング電源手段の動作周波数の差、
つまりビート周波数に応じて上述の誤動作に強弱が発生
し、その強弱に応じて騒音が発生し、負荷Ｚが放電灯の
場合にはちらつき等の不都合を生じるからである。この
ような相互干渉を防止する意味で、上記の周波数条件が
用いられている。[Problems to be Solved by the Invention] As described above, it is often performed to connect two or more switching power supply units in series to improve the performance of a power supply device. In this case, it is common that all the switching power supply means are operated at the same frequency or at twice or half the frequency. Because, when operated at individually different frequencies that do not meet this condition, noise generated by the opening and closing operation of a certain switching element causes a malfunction of the control circuit of another switching electrolytic means, and the operating frequency of each switching power supply means Difference,
In other words, the above-mentioned malfunctions vary depending on the beat frequency, and noise occurs according to the magnitude. When the load Z is a discharge lamp, inconvenience such as flickering occurs. The above frequency condition is used to prevent such mutual interference.
さらに、隣合う２つのスイッチング電源手段の間に
は、直流電圧を安定化するためのコンデンサを必ず挿入
する。これにより、前段のスイッチング電源手段の出力
と後段のスイッチング電源手段の入力から見て、コンデ
ンサのインピーダンスが低くなるため、両スイッチング
電源手段の動作が相互に影響を与えず、したがって、各
々の入出力電流波形は個別の場合と何ら変わらなくなる
ものである。Further, a capacitor for stabilizing a DC voltage is always inserted between two adjacent switching power supply means. As a result, the impedance of the capacitor becomes low when viewed from the output of the preceding switching power supply means and the input of the subsequent switching power supply means, so that the operations of both switching power supply means do not affect each other, and The current waveform is no different from the individual case.
ところで、このコンデンサとしては一般に容量の大き
いものが用いられ、装置の小形化の要請から電解コンデ
ンサを使用している。しかしながら、電解コンデンサは
信頼性が低く、特に高温状態に置かれた場合や自己発熱
が多い場合には、信頼性が著しく低下する。したがっ
て、一般に電解コンデンサの信頼性が電源装置全体の信
頼性を決定すると言っても過言ではない。ここで、もし
電解コンデンサの入出力電流の実効値であるリップル電
流Irの低減できれば、電解コンデンサの自己発熱が減少
し、信頼性が向上すると考えられる。また、小容量の電
解コンデンサ、あるいは同一容量の電解コンデンサでも
許容リップル電流値が小さい小型のものが使用でき、装
置小形化が可能になると考えられる。Incidentally, a capacitor having a large capacity is generally used as the capacitor, and an electrolytic capacitor is used in order to reduce the size of the device. However, the reliability of the electrolytic capacitor is low, and particularly when the capacitor is placed in a high temperature state or generates a large amount of self-heating, the reliability is significantly reduced. Therefore, it is not an exaggeration to say that the reliability of the electrolytic capacitor generally determines the reliability of the entire power supply device. Here, if the ripple current Ir, which is the effective value of the input / output current of the electrolytic capacitor, can be reduced, it is considered that self-heating of the electrolytic capacitor is reduced and the reliability is improved. In addition, a small-sized electrolytic capacitor or a small-sized electrolytic capacitor having the same allowable capacitance can be used even with an electrolytic capacitor having the same capacitance, and it is considered that the device can be downsized.
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、スイッチング電源手段を２段
以上直列接続した電源装置において、スイッチング電源
手段の間に設けられる平滑用の電解コンデンサのリップ
ル電流値を低減し、装置の信頼性を向上せしめると共
に、装置の小型化を達成することにある。The present invention has been made in view of such a point,
The purpose is to reduce the ripple current value of a smoothing electrolytic capacitor provided between the switching power supply means in a power supply apparatus in which two or more switching power supply means are connected in series, and to improve the reliability of the apparatus. Another object of the present invention is to achieve downsizing of the device.
［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第
１図（ａ）に示すように、入力電源１と、入力電源１に
接続された第１のスイッチング電源手段２と、第１のス
イッチング電源手段２の出力端に接続された電解コンデ
ンサ５と、第１のスイッチング電源手段２の出力端に接
続された第２のスイッチング電源手段３と、第２のスイ
ッチング電源手段３の出力端に接続された負荷４とを備
え、両スイッチング電源手段2,3は動作周波数が同一又
は一方が他方の２倍であり相互干渉を防止するように同
期運転され、第１のスイッチング電源手段２の出力電流
Icの波形と、第２のスイッチング電源手段３の入力電流
Idの波形とは周期が等しく、極大値を１つのみ有する電
源装置において、電解コンデンサ５への充電電流波形と
電解コンデンサ５からの放電電流波形の各々について、
電流の最小値から電流が増大し始める点を基点として、
１周期の積分値の1/2の積分値に達する点（面積２等分
点）が略一致するように、電解コンデンサ５にダミー電
流を流すダミー電流制御手段６を電解コンデンサ５に並
列的に接続したことを特徴とするものである。[Means for Solving the Problems] In the present invention, in order to solve the above problems, as shown in FIG. 1 (a), an input power supply 1 and a first power supply connected to the input power supply 1 Switching power supply means 2, an electrolytic capacitor 5 connected to the output terminal of the first switching power supply means 2, a second switching power supply means 3 connected to the output terminal of the first switching power supply means 2, And a load 4 connected to the output terminal of the switching power supply means 3. The switching power supply means 2, 3 have the same operating frequency or one of them is twice as high as the other, and are operated synchronously so as to prevent mutual interference. Output current of the first switching power supply means 2
Ic waveform and input current of second switching power supply means 3
In the power supply device having the same cycle as the waveform of Id and having only one local maximum value, for each of the waveform of the charging current to the electrolytic capacitor 5 and the waveform of the discharging current from the electrolytic capacitor 5,
Starting from the point where the current starts to increase from the minimum value of the current,
The dummy current control means 6 for supplying a dummy current to the electrolytic capacitor 5 is connected in parallel with the electrolytic capacitor 5 so that the point (integral area of the area) which reaches 1/2 of the integral value of one cycle substantially coincides. It is characterized by being connected.
また、第１図（ｂ）に示すように、電解コンデンサ５
に流れるリップル電流を検出する状態検出手段７を設け
て、その検出結果に応じてスイッチング電源手段２及び
／又は３の回路定数を定数設定手段20及び／又は30によ
り適切に制定し、面積２等分点が一致するように構成し
ても良い。さらにまた、第１のスイッチング電源手段２
の状態を検出する状態検出手段８を設けて、その検出結
果に応じてスイッチング電源手段３の回路定数を定数設
定手段30により適切に設定し、あるいは、第２のスイッ
チング電源手段３の状態を検出する状態検出手段９を設
けて、その検出結果に応じてスイッチング電源手段２の
回路定数を定数設定手段20により適正に設定し、面積２
等分点が一致するように構成しても良い。In addition, as shown in FIG.
State detecting means 7 for detecting a ripple current flowing through the switching power supply means 2 and / or circuit constants of the switching power supply means 2 and / or 3 are appropriately set by the constant setting means 20 and / or 30 according to the detection result, and the area 2 etc. You may comprise so that a dividing point may correspond. Furthermore, the first switching power supply means 2
State detecting means 8 for detecting the state of the switching power supply means 3 and setting the circuit constant of the switching power supply means 3 appropriately by the constant setting means 30 according to the detection result, or detecting the state of the second switching power supply means 3 State detecting means 9 which sets the circuit constants of the switching power supply means 2 appropriately by the constant setting means 20 in accordance with the detection result.
You may comprise so that equal points may correspond.
［作用］ 以下、本発明の原理について説明する。まず、平滑用
の電解コンデンサ５の前段及び後段の各スイッチング電
源手段2,3の存在理由を損なうことなく、リップル電流I
rを低減する方法を見出だす必要がある。リップル電流I
rは、前段のスイッチング電源手段２の出力電流Icと、
後段のスイッチング電源手段３の入力電流Idの差であ
り、 Ir＝Ic−Id と表せる。スイッチング電源手段2,3の間には、電解コ
ンデンサ５が存在するので、従来例の説明で述べたよう
に、スイッチング電源手段２の出力電流Icとスイッチン
グ電源手段３の入力電流Idが相互に影響されることはな
い。したがって、リップル電流Irは、電流IcとIdの幾何
学的な加算として表現される。ここで、電解コンデンサ
５に対して問題となるのは、リップル電流Irの波形その
ものの形状ではなく、リップル電流Irの実効値である。[Operation] Hereinafter, the principle of the present invention will be described. First, without impairing the reason for the existence of each of the switching power supply means 2 and 3 in the preceding and subsequent stages of the smoothing electrolytic capacitor 5, the ripple current I
It is necessary to find a way to reduce r. Ripple current I
r is the output current Ic of the preceding switching power supply means 2;
This is the difference between the input currents Id of the switching power supply means 3 at the subsequent stage, and can be expressed as Ir = Ic−Id. Since the electrolytic capacitor 5 exists between the switching power supply means 2 and 3, the output current Ic of the switching power supply means 2 and the input current Id of the switching power supply means 3 influence each other as described in the description of the conventional example. It will not be done. Therefore, the ripple current Ir is expressed as a geometric addition of the currents Ic and Id. Here, what matters for the electrolytic capacitor 5 is not the shape of the waveform of the ripple current Ir itself, but the effective value of the ripple current Ir.
そこで、次のごとき仮定〜の下において、リップ
ル電流Irの実効値が少なくなる条件を検討した。Therefore, under the following assumptions, conditions were examined under which the effective value of the ripple current Ir was reduced.
電解コンデンサ５の前段のスイッチング電源手段２の
出力電流Icと、後段のスイッチング電源手段３の入力電
流Idの平均値は等しい。すなわち、電解コンデンサ５を
移動する電荷量は０であり、その電圧は一定である。The average value of the output current Ic of the switching power supply 2 at the preceding stage of the electrolytic capacitor 5 and the input current Id of the switching power supply 3 at the subsequent stage are equal. That is, the amount of charge moving through the electrolytic capacitor 5 is 0, and its voltage is constant.
上記の入出力電流波形の周期は等しい。The periods of the above input / output current waveforms are equal.
上記の入出力電流波形の極大値は１つの値のみを有
する。The maximum value of the input / output current waveform has only one value.
ただし、上記でノイズや寄生振動のごとき極値は除
く。However, extreme values such as noise and parasitic vibration are excluded.
上記〜の仮定の下において、入出力電流波形の位
相関係を変化させると、、リップル電流Irの実効値が変
化することが判明し、次の条件でリップル電流Irの実効
値を最小化できることを発見した。Under the above assumptions, it was found that changing the phase relationship between the input and output current waveforms changed the effective value of the ripple current Ir, and it was found that the effective value of the ripple current Ir could be minimized under the following conditions. discovered.
ｉ）入出力電流波形共に最小値より電流が増加し始める
点を基点とし、 ii）各々の電流波形の１周期の積分値の1/2の積分値に
達する点（つまり面積２等分点）が略一致するように、
入出力電流波形における上記ｉ）の基点間に位相差を設
ける。i) A point where the current starts to increase from the minimum value for both the input and output current waveforms as a base point, and ii) A point where the integrated value of each current waveform reaches half the integral value of one cycle (that is, the area bisecting point). So that
A phase difference is provided between the base points of the above i) in the input / output current waveform.
すなわち、極力上記のような位相関係になるようにす
れば、電解コンデンサ５に流れるリップル電流Irの実効
値は低下し、電源装置の信頼性を向上せしめることがで
き、小型化が達成できるものである。That is, if the phase relationship as described above is made as much as possible, the effective value of the ripple current Ir flowing through the electrolytic capacitor 5 decreases, the reliability of the power supply device can be improved, and downsizing can be achieved. is there.
以下、入出力電流波形の位相関係を変化させた場合の
リップル電流Irの実効値の変化を検討した結果を例示す
る。Hereinafter, a result of examining a change in the effective value of the ripple current Ir when the phase relationship between the input and output current waveforms is changed will be exemplified.
第14図（ａ），（ｂ）は従来例１におけるコンデンサ
C0の充電電流Icと放電電流Idの波形図である。充電電流
Icは、休止区間のある単調減少の鋸歯状波形であり、基
点tcoより面積２等分点tccまでの時間は、 となる。放電電流Idは、正弦波の半波波形であり、基点
tdoより面積２等分点tdcまでの時間は、 tdc−tdo＝T/4 となる、計算によれば、Kc＝0.5のとき、面積２等分点t
cc,tdcを一致させるためには、tdo−tco≒−0.104T又は
0.896Tとすれば良いことが判った。第15図はKc＝0.5の
ときに基点tco,tdoの位相関係を変化させた場合のリッ
プル電流Irの実効値の変化を測定した結果を相対値で示
したものである。同図から明らかなように、リップル電
流Irの実効値が最低値となる位相関係は、面積２等分点
tcc,tdcが一致する位相関係の計算結果を一致する。FIGS. 14 (a) and (b) show a capacitor in Conventional Example 1.
Is a waveform diagram of the charging current Ic and discharging current Id of C 0. Charge current
Ic is a monotonically decreasing sawtooth waveform having a pause section, and the time from the base point tco to the area bisecting point tcc is Becomes The discharge current Id is a sine wave half-wave
The time from tdo to the area bisecting point tdc is tdc−tdo = T / 4. According to the calculation, when Kc = 0.5, the area bisecting point t
To match cc and tdc, tdo-tco ≒ -0.104T or
It turned out to be 0.896T. FIG. 15 shows, as a relative value, the result of measuring the change in the effective value of the ripple current Ir when the phase relationship between the base points tco and tdo is changed when Kc = 0.5. As is clear from the figure, the phase relationship at which the effective value of the ripple current Ir becomes the lowest value is the area bisecting point.
The calculation results of the phase relationship where tcc and tdc match are the same.
第18図（ａ），（ｂ）は従来例２におけるコンデンサ
C2の充電電流Icと放電電流Idの波形図である。充電電流
Icは、正弦波の脈流波形であり、基点tcoより面積２等
分点tccまでの時間は、 tcc−tco＝T/2 となる。放電電流Idは、休止区間のある単調増加の鋸歯
状波形であり、基点tdoより面積２等分点tdcまでの時間
は、 となる。計算によれば、Kd＝0.3のとき、面積２等分点t
cc,tdcを一致させるためには、tdo−tco≒0.288とすれ
ば良いことが判った。第19図はKd＝0.3のときには基点t
co,tdoの位相関係を変化させた場合のリップル電流Irの
実効値の変化を測定した結果を相対値で示したものであ
る。同図から明らかなように、リップル電流Irの実効値
が最低値となる位相関係は、面積２等分点tcc,tdcが一
致する位相関係の計算結果と一致する。FIGS. 18 (a) and 18 (b) show capacitors in prior art 2
Is a waveform diagram of the charging current Ic and discharging current Id of C 2. Charge current
Ic is a sine wave pulsating flow waveform, and the time from the base point tco to the area bisecting point tcc is tcc−tco = T / 2. The discharge current Id is a monotonically increasing sawtooth waveform having a pause section, and the time from the base point tdo to the area bisecting point tdc is: Becomes According to the calculation, when Kd = 0.3, the area bisecting point t
In order to make cc and tdc coincide, it was found that tdo-tco ≒ 0.288 was sufficient. Fig. 19 shows the base point t when Kd = 0.3.
It is a relative value showing the result of measuring the change in the effective value of the ripple current Ir when the phase relationship between co and tdo is changed. As is clear from the figure, the phase relationship at which the effective value of the ripple current Ir becomes the minimum coincides with the calculation result of the phase relationship at which the area bisecting points tcc and tdc coincide.
第22図（ａ），（ｂ）は従来例３におけるコンデンサ
C0の充電電流Icと放電電流Idの波形図である。充電電流
Icは、三角波波形であり、基点tcoより面積２等分点tcc
までの時間は、 tcc−tco＝〔１−｛（１−Kc）/2｝1/2〕・Ｔ 以上述べたように、電解コンデンサ５への充電電流Ic
と、電解コンデンサ５からの放電電流Idの各波形におけ
る面積２等分点から略一致していれば、電解コンデンサ
５に流れるリップル電流Irの実効値は最低化できる。第
１図（ａ）の構成では、ダミー電流制御手段６によりダ
ミー電流を流すことにより、コンデンサC0への見掛けの
流入電流とコンデンサC0からの見掛けの流出電流の面積
２等分点が略一致するようにしているので、リップル電
流Irの実効値を最低化できるものである。また、第１図
（ｂ）の構成では、定数設定手段20及び／又は30によ
り、電解コンデンサ５への充電電流Icと、電解コンデン
サ５からの放電電流Idの各波形における面積２等分点が
略一致するように回路定数を定めているので、リップル
電流Irの実効値を最低化できるものである。さらに、状
態検出手段７〜９を少なくとも１つ設けて、その検出結
果に応じて面積２等分点が略一致するように定数設定を
行えば、電源変動や負荷変動があっても、常にリップル
電流Irの実効値を最低化できるものである。FIGS. 22 (a) and 22 (b) show capacitors according to prior art 3;
Is a waveform diagram of the charging current Ic and discharging current Id of C 0. Charge current
Ic is a triangular wave waveform, and the area is bisected tcc from the base point tco.
The time up to tcc-tco = [1-{(1-Kc) / 2} 1/2 ] .T As described above, the charging current Ic to the electrolytic capacitor 5
And the discharge current Id from the electrolytic capacitor 5 substantially coincident with each other from the area bisecting point in each waveform, the effective value of the ripple current Ir flowing through the electrolytic capacitor 5 can be minimized. In the configuration of FIG. 1 (a), by flowing a dummy current by the dummy current control means 6, substantially the area bisector point of the outflow current apparent from the inflow current and the capacitor C 0 apparent to the capacitor C 0 is Since they are made to coincide with each other, the effective value of the ripple current Ir can be minimized. In addition, in the configuration of FIG. 1B, the constant setting means 20 and / or 30 determines the area bisecting points in each waveform of the charging current Ic to the electrolytic capacitor 5 and the discharging current Id from the electrolytic capacitor 5. Since the circuit constants are determined so as to substantially match, the effective value of the ripple current Ir can be minimized. Furthermore, if at least one of the state detecting means 7 to 9 is provided and the constant is set so that the area bisecting points substantially coincide with each other according to the detection result, the ripple always occurs even if there is a power supply fluctuation or a load fluctuation. The effective value of the current Ir can be minimized.
［実施例１］ 第２図は本発明の第１実施例の回路図であり、第３図
はその動作波形図である。本実施例は、従来例３と同様
に、降圧型チョッパー回路でブリッジ型チョッパー回路
の組み合わせであり、動作も従来例３と基本的には同じ
である。ただし、本実施例では、コンデンサC0の両端に
ダミー電流制御手段として、抵抗R3とトランジスタQ9の
直列回路を並列に接続している。トランジスタQ9のベー
スには、バイアス抵抗R10を介してNOT回路G3の出力が接
続されている。NOT回路G3の入力には、発振器OSC1の発
振出力が供給されている。Embodiment 1 FIG. 2 is a circuit diagram of a first embodiment of the present invention, and FIG. 3 is an operation waveform diagram thereof. This embodiment is a combination of a step-down chopper circuit and a bridge type chopper circuit as in the third conventional example, and the operation is basically the same as the third conventional example. However, in this embodiment, are connected as a dummy current control means across the capacitor C 0, the series circuit of a resistor R 3 and the transistor Q 9 in parallel. The base of the transistor Q 9, the output of the NOT circuit G 3 via a bias resistor R 10 is connected. The input of the NOT circuit G 3, the oscillation output of the oscillator OSC 1 is supplied.
発振器OSC1の出力が“Low"レベルのとき、NOT回路G3
の出力は“High"レベルとなるので、トランジスタQ9は
オンされ、抵抗R9を介してダミー電流I2が流れる。発振
器OSC1の出力が“High"レベルのときには、NOT回路G3の
出力は“Low"レベルとなるので、トランジスタQ9はオフ
され、ダミー電流I2が流れなくなる。したがって、ダミ
ー電流I2は第３図に示すような波形となる。When the output of the oscillator OSC 1 is at “Low” level, the NOT circuit G 3
Since the output is "High" level, the transistor Q 9 is turned on, the dummy current I 2 flows through the resistor R 9. When the output of the oscillator OSC 1 is "High" level, the output of the NOT circuit G 3 are the "Low" level, the transistor Q 9 is turned off, not the dummy current I 2 flows. Therefore, dummy current I 2 has a waveform as shown in Figure 3.
本実施例にあっては、コンデンサC0への充電電流Icは
常に流れているが、放電電流Idは断続している。そし
て、放電電流Idの休止区間を埋めるように、ダミー電流
I2が流れる。まず、放電電流Idが流れているときには、
充電電流Icと放電電流Idが打ち消し合うのでリップル、
電流Irは少なくなる。次に、放電電流Idが流れていない
ときには、充電電流Icが流れることによりリップル電流
Irが多くなろうとするが、本実施例では放電電流Idの代
わりにダミー電流I2が流れて、充電電流Icとダミー電流
I2が打ち消し合うので、結果的にリップル電流Irが少な
くなる。抵抗R9の抵抗値を適切に選べば、放電電流Idと
ダミー電流I2の合成電流波形の面積２等分点と充電電流
Icの波形の面積２等分点とを略一致させることができ、
リップル電流Irの効果値を最低化できる。したがって、
電源装置の信頼性を向上させることができると共に、小
型化が達成できるものである。In the present embodiment, although the charging current Ic is constantly flowing into the capacitor C 0, the discharge current Id is intermittent. Then, the dummy current is set so as to fill the pause of the discharge current Id.
I 2 flows. First, when the discharge current Id is flowing,
Since the charging current Ic and the discharging current Id cancel each other, ripples occur.
The current Ir decreases. Next, when the discharging current Id is not flowing, the charging current Ic flows, thereby causing the ripple current to flow.
Although Ir tends to become large, in the present embodiment a dummy current I 2 flows instead of the discharge current Id, the charging current Ic and the dummy current
Since I 2 cancels each other, the ripple current Ir decreases as a result. If properly choose the resistance value of the resistor R 9, the discharge current Id and the dummy current I 2 of the composite current waveform area bisector point the charging current
The area bisecting point of the waveform of Ic can be substantially matched,
The effect value of the ripple current Ir can be minimized. Therefore,
It is possible to improve the reliability of the power supply device and achieve downsizing.
［実施例２］ 第４図は本発明の第２実施例の回路図であり、第５図
はその動作波形図である。本実施例は、従来例１と同様
に、極性反転型チョッパー回路と直列共振型インバータ
回路の組み合わせであり、動作も従来例１と基本的には
同じである。ただし、本実施例では、コンデンサC0の両
端にダミー電流制御手段として、インダクタンス素子L3
及びコンデンサC3とトランジスタQ9の直列回路を並列に
接続している。トランジスタQ9には、ダイオードD4が逆
並列接続されている。トランジスタQ9のベースには、バ
イアス抵抗R10を介してNOT回路G3の出力が接続されてい
る。NOT回路G3の入力には、発振器OSCの発振出力が供給
されている。Embodiment 2 FIG. 4 is a circuit diagram of a second embodiment of the present invention, and FIG. 5 is an operation waveform diagram thereof. The present embodiment is a combination of a polarity inversion type chopper circuit and a series resonance type inverter circuit, similarly to the conventional example 1, and the operation is basically the same as the conventional example 1. However, in the present embodiment, an inductance element L 3 is provided at both ends of the capacitor C 0 as dummy current control means.
And connecting a series circuit of a capacitor C 3 and the transistor Q 9 in parallel. The transistor Q 9, the diode D 4 is connected in antiparallel. The base of the transistor Q 9, the output of the NOT circuit G 3 via a bias resistor R 10 is connected. The input of the NOT circuit G 3, the oscillation output of the oscillator OSC is supplied.
発振器OSCの出力が“Low"レベルのとき、NOT回路G3の
出力は“High"レベルとなるので、トランジスタQ9はオ
ンされ、インダクタンス素子L3及びコンデンサC3よりな
る直列供振回路を介してダミーの振動電流I2を流れる。
発振器OSCの出力が“High"レベルのときには、NOT回路G
3の出力は“Low"レベルとなるので、トランジスタQ9は
オフされ、ダイオードD4を介して上記とは逆方向にダミ
ーの振動電流I2が流れる。したがって、ダミー電流I2は
第３図に示すような正負両方向に振られる正弦波波形と
なる。When the output of the oscillator OSC is "Low" level, the output of the NOT circuit G 3 are the "High" level, the transistor Q 9 is turned on, through a series Kyofu circuit consisting of the inductance element L 3 and capacitor C 3 through an oscillating current I 2 of the dummy Te.
When the output of the oscillator OSC is at “High” level, the NOT circuit G
The output of 3 becomes "Low" level, the transistor Q 9 is turned off, the flow oscillating current I 2 of the dummy in the opposite direction to the through diode D 4. Therefore, dummy current I 2 becomes sinusoidal waveform swung both positive and negative directions as shown in Figure 3.
本実施例にあっては、コンデンサC0への充電電流Icと
放電電流Idは共に断続している。充電電流Icの休止区間
には放電電流Idが流れるが、この放電電流Idを打ち消す
方向にダミー電流I2が流れるので、リップル電流は少な
くなる。また、放電電流Idの休止区間には充電電流Icが
流れるが、この充電電流Icを打ち消す方向にダミー電流
I2が流れるので、リップル電流は少なくなる。回路定数
を適切に選べば、放電電流Idとダミー電流I2の合成電流
波形の面積２等分点と充電電流Icの波形の面積２等分点
とを略一致させることができ、リップル電流Irの実効値
を最低化できる。したがって、電源装置の信頼性を向上
させることができると共に、小型化が達成できるもので
ある。In the present embodiment, the charging current Ic and discharging current Id to the capacitor C 0 is intermittently together. Although the idle period of the charging current Ic flows through the discharge current Id, because in a direction to cancel the discharge current Id dummy current I 2 flows, the ripple current is reduced. Also, the charging current Ic flows during the pause of the discharging current Id, but the dummy current Ic is canceled in a direction to cancel the charging current Ic.
Since I 2 flows, the ripple current is reduced. If properly choose the circuit constants, it is possible to substantially match the area bisector point of the resultant current waveform of the discharge current Id and the dummy current I 2 and the area bisector of the wave form of the charging current Ic, the ripple current Ir Can be minimized. Therefore, the reliability of the power supply device can be improved, and downsizing can be achieved.
また、本実施例ではインダクタンス素子L3及びコンデ
ンサC3の直列共振回路を介してダミー電流を流している
ので、電力損失が少ない。Further, since in this embodiment by applying a dummy current through the series resonance circuit of the inductance element L 3 and capacitor C 3, less power loss.
［実施例３］ 第６図は本発明の第３実施例の回路図である。本実施
例はリンギングチョーク型コンバータ回路と昇圧型チョ
ッパー回路を組み合わせた例である。以下、第６図回路
の構成について説明する。発振トランスT2の１次巻線n1
には、トランジスタQ0を介して直流電源Esが接続されて
いる。トランジスタQ0のベース・エミッタ間にはバイア
ス抵抗R1を介して発振トランスT2の帰還巻線n3が接続さ
れている。トランジスタQ0のコレクタ・エミッタ間に
は、コンデンサC6が並列接続されている。発振トランス
T2の２次巻線n2には、ダイオードD0を介してコンデンサ
C0が接続されている。コンデンサC0の正端子は、インダ
クタンス素子L1とダイオードD1を介してコンデンサC2の
正端子に接続されている。コンデンサC0の負端子はコン
デンサC2の負端子と接続されている。インダクタンス素
子L1とダイオードD1との接続点は、トランジスタQ1のコ
レクタ・エミッタ間を介してコンデンサC0,C2の負端子
に接続されている。トランジスタQ1のベース・エミッタ
間には、発振トランスT2の補助巻線n4が接続されてい
る。コンデンサC2の両端には、負荷Ｚが接続されてい
る。Third Embodiment FIG. 6 is a circuit diagram of a third embodiment of the present invention. This embodiment is an example in which a ringing choke type converter circuit and a boost type chopper circuit are combined. Hereinafter, the configuration of the circuit in FIG. 6 will be described. Primary winding n 1 of oscillation transformer T 2
The DC power supply Es is connected via a transistor Q 0. Between the base and the emitter of the transistor Q 0 feedback winding n 3 of the oscillation transformer T 2 via a bias resistor R 1 is connected. Between the collector and emitter of the transistor Q 0, the capacitor C 6 is connected in parallel. Oscillation transformer
The secondary winding n 2 of T 2, via the diode D 0 capacitors
C 0 is connected. The positive terminal of the capacitor C 0 is connected to the positive terminal of the capacitor C 2 through inductor L 1 and the diode D 1. The negative terminal of the capacitor C 0 is connected to the negative terminal of the capacitor C 2. Connection point of the inductance element L 1 and the diode D 1 is connected to the negative terminal of the capacitor C 0, C 2 via the collector-emitter of the transistor Q 1. Between the base and emitter of the transistor Q 1 is, auxiliary winding n 4 of the oscillation transformer T 2 is connected. The both ends of the capacitor C 2, the load Z is connected.
以下、本実施例の動作について説明する。まず、リン
ギングチョーク型コンバータ回路の動作について説明す
る。トランジスタQ0がオンのときには、発振トランスT2
の１次巻線n1に流れる電流I1が徐々に増加する。このた
め、帰還巻線n3より得られる帰還電流は増加し、トラン
ジスタQ0のベース電流が増加するので、そのコレクタ電
流も増加し、発振トランスT2の１次巻線n1に流れる電流
I1はさらに増加する。発振トランスT2の磁気飽和又はト
ランジスタQ0の飽和により、上述の正帰還作用が断たれ
ると、トランジスタQ0はオフし、発振トランスT2の２次
巻線n2には逆起電力が発生し、ダイオードD0を介してコ
ンデンサC0に充電電流Icが流れる。この充電電流Icは、
発振トランスT2のインダクタンス成分に蓄積された電磁
エネルギーが減少するにつれて小さくなる。Hereinafter, the operation of the present embodiment will be described. First, the operation of the ringing choke type converter circuit will be described. When the transistor Q 0 is turned on, the oscillation transformer T 2
The primary winding current I 1 flowing through the n 1 gradually increases. Therefore, feedback current obtained from the feedback winding n 3 is increased, the base current of the transistor Q 0 is increased, also increases its collector current, the current flowing through the primary winding n 1 of the oscillation transformer T 2
I 1 further increases. The saturation of the magnetic saturation or transistor Q 0 of the oscillation transformer T 2, the positive feedback action described above is cut off, the transistor Q 0 is turned off, counter electromotive force in the secondary winding n 2 of the oscillation transformer T 2 is occurs, the charging current Ic flows through the capacitor C 0 through the diode D 0. This charging current Ic is
The electromagnetic energy accumulated in the inductance component of the oscillation transformer T 2 becomes smaller as it decreases.
次に、昇圧型チョッパー回路の動作について説明す
る。トラジスタQ1がオン状態のとき、コンデンサC0から
の電流はIdはトランジスタQ1を介してインダクタンス素
子L1に流れ、インダクタンス素子L1にエネルギーが蓄積
される。次に、トランジスタQ1がオフ状態になると、イ
ンダクタンス素子L1はその両端に電圧を発生し、コンデ
ンサC0の電圧にインダクタンス素子L1の両端電圧を加え
た電圧が、ダイオードD1を介して負荷Ｚ及び平滑用のコ
ンデンサC2の並列回路に印加される。負荷Ｚに印加され
る電圧の高周波成分は、平滑用のコンデンサC2にバイパ
スされ、負荷Ｚには直流電圧が供給される。以下、同様
にしてトランジスタQ1がオン、オフされることにより、
コンデンサC0の電圧よりも高い電圧が負荷Ｚに供給され
るものである。昇圧型チョッパー回路のトランジスタQ1
の駆動信号は、リンギングチョーク型コンバータ回路の
発振トランスT2の補助巻線n4から得ており、トランジス
タQ0,Q1を同期運転している。Next, the operation of the boost chopper circuit will be described. When Torajisuta Q 1 is in the ON state, the current from the capacitor C 0 Id flows in the inductance element L 1 via the transistor Q 1, the energy is accumulated in the inductance element L 1. Next, when transistor Q 1 is turned off, the inductance element L 1 is a voltage generated at both ends, a voltage obtained by adding the voltage across the inductance element L 1 to the voltage of the capacitor C 0, via the diode D 1 It applied to the load Z and the parallel circuit of the capacitor C 2 for smoothing. High-frequency component of the voltage applied to the load Z is bypassed to the capacitor C 2 for smoothing the DC voltage is supplied to the load Z. Hereinafter, the transistor Q 1 is turned on, by being turned off in the same way,
In which a high voltage is supplied to the load Z than the voltage of the capacitor C 0. Transistor Q 1 for boost chopper circuit
Drive signal is obtained from an auxiliary winding n 4 of the oscillation transformer T 2 of the ringing choke converter circuit is synchronized driving transistor Q 0, Q 1.
第７図（ａ），（ｂ）は本実施例の動作波形図であ
る。通常を設計では、第７図（ａ）に示すような動作波
形となり、コンデンサC0の充電電流Icと放電電流Idの面
積２等分点は離れている。そこで、回路定数を変えて、
トランジスタQ0のオン時間を短くし、第７図（ｂ）に示
すような動作波形とすることにより、面積２等分点を近
接させ、リップル電流Irを減少させる。上述のように、
リンギングチョーク型コンバータ回路は、トランジスタ
Q0がオンしている期間に、発振トランスT2にエネルギー
を蓄え、トランジスタQ0がオフしている期間に、負荷側
にエネルギーを放出するものであるから、第７図
（ａ），（ｂ）における電流I1を積分したときの面積は
同じであり、積分時間が短い第７図（ｂ）の場合には、
電流I1のピーク値が高くなる。電流I1のピーク値が高く
なり過ぎると、トランジスタQ0の安全動作領域（ASO）
を外れてしまい、トランジスタQ0が破壊されやすくな
り、スイッチング損失を増大するので、通常は第７図
（ａ）に示すような動作波形となるように回路定数を設
定するものであるが、本実施例では、敢えて第７図
（ｂ）に示すような動作波形となるように回路定数を設
定し、トランジスタQ0を保護するために、コンデンサC6
をトラジスタQ0の両端に並列に接続している。このよう
に、スイッチング損失によるストレスを緩和する手段を
付け加えながら、回路定数の選択により面積２等分点を
略一致させることにより、コンデンサC0へのリップル電
流Irの実効値を低減させ、装置の信頼性向上や小型化を
達成できるものである。7A and 7B are operation waveform diagrams of the present embodiment. At the design typically an operational waveform as shown in FIG. 7 (a), the area bisector point of the charging current Ic and discharging current Id of the capacitor C 0 are separated. Therefore, changing the circuit constant,
Shortens the ON time of the transistor Q 0, by the operation waveforms shown in FIG. 7 (b), to close the area bisector point, reduce the ripple current Ir. As mentioned above,
The ringing choke type converter circuit uses transistors
In the period in which Q 0 is turned on, storing energy in the oscillation transformer T 2, during the period when the transistor Q 0 is off, since it is intended to release energy to the load side, FIG. 7 (a), ( area when the integral of the current I 1 in b) is the same, in the case of Figure 7 integration time is short (b) is
The peak value of the current I 1 is increased. If the peak value of the current I 1 becomes too high, the safe operating area of the transistor Q 0 (ASO)
The deviates, easier transistor Q 0 is destroyed, so increasing the switching loss, usually is used for setting the circuit constant so that the operating waveforms shown in Figure No. 7 (a), the in the embodiment, to set the circuit constant so that the operation waveforms shown in dare FIG. 7 (b), in order to protect the transistors Q 0, the capacitor C 6
The are connected in parallel to both ends of Torajisuta Q 0. Thus, while adding a means for relieving stress due to switching losses, by substantially matching the area bisector point by selecting a circuit constant, reduces the effective value of the ripple current Ir to the capacitor C 0, the device Improvements in reliability and miniaturization can be achieved.
［実施例４］ 第８図は本発明の第４実施例の回路図であり、第９図
（ａ），（ｂ）はその動作波形図である。本実施例は従
来例３と同様に、降圧型チョッパー回路とブリッジ型直
チョッパー回路の組み合わせであり、動作も従来例３と
基本的には同じである。ただし、本実施例では、コンデ
ンサC0に流れるリップル電流Irを検出するためのカレン
トトランスCTを設け、その検出電流の実効値を実効値検
出器RMSにて検出し、検出された実効値が所定値を越え
ると、リレーRyの接点SWが切換制御されて、インダクタ
ンス素子L1のインダクタンス成分が変化するようになっ
ている。Embodiment 4 FIG. 8 is a circuit diagram of a fourth embodiment of the present invention, and FIGS. 9 (a) and 9 (b) are operation waveform diagrams thereof. This embodiment is a combination of a step-down chopper circuit and a bridge type direct chopper circuit, similarly to the third conventional example, and the operation is basically the same as the third conventional example. However, in this embodiment, the current transformer CT for detecting the ripple current Ir flowing through the capacitor C 0 is provided, the effective value of the detected current detected by the effective value detector RMS, it is detected effective value predetermined exceeds the value, the contacts SW of the relay Ry is switching control, the inductance component of the inductance element L 1 is adapted to change.
第９図（ａ）は負荷Ｚの電圧が高い場合の動作波形図
であり、コンデンサC0の放電電流Idは緩やかに上昇する
ため、放電電流Idの面積２等分点は基点から遠ざかって
いる。このとき、リレーRyの接点SWはオフされており、
インダクタンス素子L1のインダクタンス成分を大きくし
て、充電電流Icが緩やかに上昇するようにして、充電電
流Icの面積２等分点を基点から遠ざけることにより、放
電電流Idの面積２等分点と略一致させるものである。Figure 9 (a) is an operation waveform diagram when the voltage of the load Z is high, the discharging current Id of the capacitor C 0 is gently increased, the area bisector point of the discharge current Id is away from the base point . At this time, the contact SW of the relay Ry is off,
By increasing the inductance component of the inductance element L 1, as the charging current Ic is gradually increased, by keeping away from the base point area bisector point of the charging current Ic, and the area bisector point of the discharge current Id They are almost the same.
第９図（ｂ）は負荷Ｚの電圧が低い場合の動作波形図
であり、コンデンサC0の放電電流Idは急激に上昇するた
め、放電電流Idの面積２等分点が基点の近くに来るの
で、これを補償するために、リレーRyの接点SWをオンと
し、インダクタンス素子L1のインダクタンス成分を小さ
くし、充電電流Icが急激に上昇するようにして、充電電
流Icの面積２等分点を基点に近付けることにより、放電
電流Idの面積２等分点を略一致させるものである。Fig. 9 (b) is an operation waveform diagram when the voltage of the load Z is low, since the discharge current Id the capacitor C 0 is to rapidly increase the area bisector point of the discharge current Id comes close to the base since, in order to compensate for this, and turn on the contacts SW of the relay Ry, to reduce the inductance component of the inductance element L 1, as the charging current Ic increases rapidly, the area bisector point of the charging current Ic Is approximated to the base point, so that the area bisecting point of the discharge current Id substantially coincides.
したがって、本実施例にあっては、負荷Ｚが変動して
放電電流Idの波形が変化しても、充電電流Icと放電電流
Idの面積２等分点を略一致させることができ、リップル
電流Irの実効値を低減させることができるものである。Therefore, in the present embodiment, even if the load Z fluctuates and the waveform of the discharge current Id changes, the charge current Ic and the discharge current
It is possible to make the bisecting points of the area of Id substantially coincide with each other and to reduce the effective value of the ripple current Ir.
［実施例５］ 第10図は本発明の第５実施例の回路図である。本実施
例は、昇圧型チョッパー回路と降圧型チョッパー回路を
組み合わせた例である。上述の実施例４では、コンデン
サC0のリップル電流Irを直接検出したが、本実施例では
負荷Ｚの電圧を検出し、その検出結果に応じてリレーRy
の接点SWにてインダクタンス素子L0を短絡又は開放する
ことにより、前段の昇圧型チョッパー回路の動作波形を
変えるものである。Embodiment 5 FIG. 10 is a circuit diagram of a fifth embodiment of the present invention. This embodiment is an example in which a step-up chopper circuit and a step-down chopper circuit are combined. In the above embodiment 4, was detected ripple current Ir capacitor C 0 directly, in the present embodiment detects the voltage of the load Z, relay Ry in accordance with the detection result
By the short or open an inductance element L 0 at contacts SW, it is intended to change the operating waveform of the preceding stage of the step-up chopper circuit.
以下、第10図の回路構成について説明する。商用交流
電源Vsには全波整流器DB1の交流入力端子が接続されて
いる。全波整流器DB1の正出力端子は、インダクタンス
素子L1とダイオードD1を介してコンデンサC0の正端子に
接続され、コンデンサC0の負端子は、リレーRyの接点SW
とインダクタンス素子L0の並列回路を介して全波整流器
DB1の負出力端子に接続されている。インダクタンス素
子L1とダイオードD1の接続点とコンデンサC0の負端子と
の間は、トランジスタq1のコレクタ・エミッタ間を介し
て接続されている。コンデンサC0の正端子は、トランジ
スタQ2のコレクタ・エミッタ間とインダクタンス素子L5
を介してコンデンサC5の正端子に接続されており、コン
デンサC5の負端子は電流検出用抵抗Rsを介してコンデン
サC0の負端子に接続されている。インダクタンス素子L5
とコンデンサC5と電流検出用の抵抗Rsの直列回路には、
フライホイール電流通電用のダイオードD5が並列接続さ
れている。電流検出用の抵抗Rsの両端電圧は、増幅器AP
1にて増幅される。増幅器AP1の出力は、フリップフロッ
プFF2のリセット入力Ｒに接続されている。Hereinafter, the circuit configuration of FIG. 10 will be described. AC input terminals of the full-wave rectifier DB 1 is connected to a commercial AC power source Vs. The positive output terminal of the full-wave rectifier DB 1 is connected to the positive terminal of the capacitor C 0 via the inductance element L 1 and the diode D 1, and the negative terminal of the capacitor C 0 is connected to the contact SW of the relay Ry.
And via the parallel circuit of the inductance element L 0 full wave rectifier
It is connected to the negative output terminal of DB 1. Between the negative terminal of the inductance element L 1 and the diode D 1 of the connection point between the capacitor C 0 is connected via the collector-emitter of the transistor q 1. The positive terminal of the capacitor C 0 is between the transistor Q 2 collector-emitter and the inductance element L 5
The connected to the positive terminal of the capacitor C 5 via, the negative terminal of the capacitor C 5 is connected to the negative terminal of the capacitor C 0 through the current detection resistor Rs. Inductance element L 5
The series circuit of a resistor Rs of the capacitor C 5 and the current detection and,
Diode D 5 of the flywheel current for energization is connected in parallel. The voltage across the resistor Rs for current detection is determined by the amplifier AP
Amplified at 1 . The output of the amplifier AP 1 is connected to the reset input R of the flip-flop FF 2.
コンデンサC5及び負荷Ｚの両端には、抵抗R17,R18の
直列回路が接続されている。抵抗R17,R18の接続点の電
圧は、コンパレータCP2の一方の入力端子に印加されて
いる。コンパレータCP2の他方の入力端子には、基準電
圧E5が印加されている。コンパレータCP2の出力端子は
リレーRyの一端に接続され、リレーRyの他端は直流電源
E4の正端子に接続されている。直流電源E4の負端子は接
地されている。A series circuit of resistors R 17 and R 18 is connected to both ends of the capacitor C 5 and the load Z. Voltage at the connection point of the resistors R 17, R 18 is applied to one input terminal of the comparator CP 2. The other input terminal of the comparator CP 2, reference voltage E 5 is applied. An output terminal of the comparator CP 2 is connected to one end of the relay Ry, the other end of the relay Ry is a DC power source
It is connected to the positive terminal of E 4. Negative terminal of the DC power source E 4 is grounded.
以下、第10図回路の動作について説明する。発振器OS
Cの出力が“High"レベルとなったときに、フリップフロ
ップFF1,FF2がセットされ、そのＱ出力が“High"レベル
となる。これにより、トランジスタQ1,Q2が同時にオン
される。フリップフロップFF1,FF2はそれぞれコンパレ
ータCP1及び増幅器AP1の出力にてリセットされ、トラン
ジスタQ1,Q2をそれぞれオフさせる。負荷Ｚの電圧が高
い場合には、抵抗R17,R18による検出電圧が基準電圧E5
よりも高くなり、コンパレータCP2の出力は“High"レベ
ルとなるので、リレーRyは励磁されず、その接点SWはオ
フされている。負荷Ｚの電圧が低い場合には、抵抗R17,
R18による検出電圧が基準電圧E5よりも低くなり、コン
パレータCP2の出力は“Low"レベルとなるので、直流電
源E4にてリレーRyが励磁され、その接点SWがオンされ
る。Hereinafter, the operation of the circuit of FIG. 10 will be described. Oscillator OS
When the output of C becomes the “High” level, the flip-flops FF 1 and FF 2 are set, and the Q output thereof becomes the “High” level. As a result, the transistors Q 1 and Q 2 are simultaneously turned on. The flip-flops FF 1 and FF 2 are reset by the outputs of the comparator CP 1 and the amplifier AP 1 respectively, and turn off the transistors Q 1 and Q 2 , respectively. When the voltage of the load Z is high, the detection voltage by the resistors R 17 and R 18 is equal to the reference voltage E 5
Higher than, the output of the comparator CP 2 becomes "High" level, the relay Ry is not excited, the contact SW is turned off. When the voltage of the load Z is low, the resistance R 17 ,
Lower than the reference voltage E 5 voltage detected by R 18 is the output of the comparator CP 2 becomes "Low" level, the relay Ry is energized by the DC power source E 4, the contact SW is turned on.
第11図（ａ）は負荷Ｚの電圧が高い場合の動作波形図
であり、コンデンサC0の電電流Idは緩やかに上昇するた
め、放電電流Idの面積２等分点は基点から遠ざかってい
る。このとき、リレーRyの接点SWはオフされており、イ
ンダクタンス素子L1にインダクタンス素子L0が直列接続
される。したがって、インダクタンス素子L1,L0へのエ
ネルギー蓄積には長い時間を要し、トランジスタQ1がオ
フされるタイミングが遅くなる。Figure 11 (a) is an operation waveform diagram when the voltage of the load Z is high, Denden flow Id of the capacitor C 0 is gently increased, the area bisector point of the discharge current Id is away from the base point . At this time, the contacts SW of the relay Ry is turned off, the inductance element L 0 is connected in series to the inductance element L 1. Therefore, it takes a long time to store energy in the inductance elements L 1 and L 0, and the timing at which the transistor Q 1 is turned off is delayed.
このため、インダクタンス素子L1,L0からのエネルギ
ー放出が開始されるタイミングが遅くなるので、コンデ
ンサC0への充電電流Icの面積２等分点は基点から遠ざか
り、放電電流Idの面積２等分点と略一致するものであ
る。For this reason, the timing at which the energy release from the inductance elements L 1 and L 0 is started is delayed, so that the area bisecting the area of the charging current Ic to the capacitor C 0 moves away from the base point and the area 2 etc. of the discharging current Id It is almost the same as the equinox.
第11図（ｂ）は負荷Ｚの電圧が低い場合の動作波形図
であり、コンデンサC0の放電電流Idは急激に上昇するた
め、放電電流Idの面積２等分点が基点の近くに来る。こ
のとき、リレーRyの接点SWはオンされており、インダク
タンス素子L0が除去され、インダクタンス素子L1のみが
使用されることになる。したがって、インダクタンス素
子L1へのエネルギー蓄積は速やかに終了し、トランジス
タQ1が早いタイミングでオフされる。このため、インダ
クタンス素子L1からのエネルギー放出が開始されるタイ
ミングが早くなるので、コンデンサC0への充電電流Icの
面積２等分点は基点に近付き、放電電流Idの面積２等分
点と略一致するものである。Figure 11 (b) is an operation waveform diagram when the voltage of the load Z is low, since the discharge current Id the capacitor C 0 is to rapidly increase the area bisector point of the discharge current Id comes close to the base . At this time, the contacts SW of the relay Ry is turned on, the inductance element L 0 is removed, and only the inductance element L 1 is used. Therefore, the energy accumulated in the inductance element L 1 is terminated immediately, the transistor Q 1 is turned off at an earlier timing. Therefore, the timing of the release of energy from the inductance element L 1 is started becomes earlier, the area bisector point of the charging current Ic to the capacitor C 0 is closer to the base point, and the area bisector point of the discharge current Id They are almost the same.
したがって、本実施例にあっては、負荷Ｚが変動して
放電電流Idの波形が変化しても、充電電流Icと放電電流
Idの面積２等分点を略一致させることができ、リップル
電流Irの実効値を低減させることができるものである。Therefore, in the present embodiment, even if the load Z fluctuates and the waveform of the discharge current Id changes, the charge current Ic and the discharge current
It is possible to make the bisecting points of the area of Id substantially coincide with each other and to reduce the effective value of the ripple current Ir.
［発明の効果］ 本発明は上述のように、同期運転される２つのスイッ
チング電源手段の間に電解コンデンサを介在させた電源
装置において、電解コンデンサへの充電電流波形と電解
コンデンサからの放電電流波形の各々について、電流の
最小値から電流が増加し始める点を基点とし、１周期の
積分値の1/2の積分値に達する点が略一致するように、
電解コンデンサにダミー電流を流すダミー電流制御手段
を電解コンデンサに並列的に接続したので、簡単な追加
回路を設けるだけで、電解コンデンサに流れるリップル
電流を低減することができ、電源装置の信頼性改善及び
小形化が可能になるという効果がある。[Effects of the Invention] As described above, the present invention relates to a power supply device in which an electrolytic capacitor is interposed between two switching power supply units that are operated in synchronization with each other, and a charging current waveform to the electrolytic capacitor and a discharging current waveform from the electrolytic capacitor. For each of the above, with the point where the current starts to increase from the minimum value of the current as the base point, so that the point reaching the integral value of の of the integral value of one cycle substantially coincides,
Since the dummy current control means for supplying a dummy current to the electrolytic capacitor is connected in parallel with the electrolytic capacitor, the ripple current flowing through the electrolytic capacitor can be reduced by simply providing a simple additional circuit, improving the reliability of the power supply unit. In addition, there is an effect that the size can be reduced.
また、第１のスイッチング電源手段の出力電流と、第
２のスイッチング電源手段の入力電流の各波形について
上記の関係が成立するように、少なくとも一方のスイッ
チング電源手段の回路定数を設定すれば、電解コンデン
サに流れるリップル電流を低減することができ、特に、
電源変動や負荷変動又はリップル電流を検出する手段を
設けて、その検出結果に応じて回路定数を設定するよう
に構成すれば、電解コンデンサに流れるリップル電流を
常に小さく抑えることができ、リップル許容値の小さい
電解コンデンサを使用できるので、より一層の小型化が
可能となり、電源装置の信頼性も高くなるという効果が
ある。Further, if the circuit constant of at least one of the switching power supply means is set such that the above-mentioned relationship is established for each waveform of the output current of the first switching power supply means and the input current of the second switching power supply means, Ripple current flowing through the capacitor can be reduced.
By providing a means for detecting power supply fluctuation, load fluctuation or ripple current and setting the circuit constant according to the detection result, the ripple current flowing through the electrolytic capacitor can always be kept small, and the ripple allowable value Since an electrolytic capacitor having a small size can be used, the size can be further reduced, and the reliability of the power supply device can be increased.
第１図（ａ），（ｂ）は本発明の基本構成を示すブロッ
ク回路図、第２図は本発明の第１実施例の回路図、第３
図は同上の動作波形図、第４図は本発明の第２実施例の
回路図、第５図は同上の動作波形図、第６図は本発明の
第３実施例の回路図、第７図（ａ），（ｂ）は同上の動
作波形図、第８図は本発明の第４実施例の回路図、第９
図（ａ），（ｂ）は同上の動作波形図、第10図は本発明
の第５実施例の回路図、第11図（ａ），（ｂ）は同上の
動作波形図、第12図は第１の従来例の回路図、第13図及
び第14図（ａ），（ｂ）は同上の動作波形図、第15図は
同上の動作説明図、第16図は第２の従来例の回路図、第
17図及び第18図（ａ），（ｂ）は同上の動作波形図、第
19図は同上の動作説明図、第20図は第３の従来例の回路
図、第21図及び第22図（ａ），（ｂ）は同上の動作波形
図、第23図は同上の動作説明図である。 １は入力電源、２は第１のスイッチング電源手段、３は
第２のスイッチング電源手段、４は負荷、５は電解コン
デンサ、６はダミー電流制御手段、7,8,9は状態検出手
段、20,30は定数設定手段である。1 (a) and 1 (b) are block circuit diagrams showing a basic configuration of the present invention, FIG. 2 is a circuit diagram of a first embodiment of the present invention, and FIG.
FIG. 4 is an operation waveform diagram of the above, FIG. 4 is a circuit diagram of the second embodiment of the present invention, FIG. 5 is an operation waveform diagram of the above, FIG. 6 is a circuit diagram of a third embodiment of the present invention, FIG. FIGS. 8A and 8B are operation waveform diagrams of the above embodiment, FIG. 8 is a circuit diagram of a fourth embodiment of the present invention, and FIG.
FIGS. 10A and 10B are operating waveform diagrams of the above, FIG. 10 is a circuit diagram of a fifth embodiment of the present invention, FIGS. 11A and 11B are operating waveform diagrams of the above, and FIGS. 13 is a circuit diagram of the first conventional example, FIGS. 13 and 14 (a) and (b) are operation waveform diagrams of the same, FIG. 15 is an operation explanatory diagram of the same, and FIG. 16 is a second conventional example. Circuit diagram of the
FIG. 17 and FIGS. 18 (a) and (b) are operation waveform diagrams of the above, and FIG.
FIG. 19 is an explanatory diagram of the above operation, FIG. 20 is a circuit diagram of the third conventional example, FIGS. 21 and 22 (a) and (b) are operation waveform diagrams of the same, and FIG. FIG. 1 is an input power supply, 2 is a first switching power supply, 3 is a second switching power supply, 4 is a load, 5 is an electrolytic capacitor, 6 is dummy current control means, 7, 8, and 9 are state detection means, 20 , 30 are constant setting means.
Claims (2)
スイッチング電源手段と、第１のスイッチング電源手段
の出力端に接続された電解コンデンサと、第１のスイッ
チング電源手段の出力端に接続された第２のスイッチン
グ電源手段と、第２のスイッチング電源手段の出力端に
接続された負荷とを備え、両スイッチング電源手段は動
作周波数が同一又は一方が他方の２倍であり相互干渉を
防止するように同期運転され、第１のスイッチング電源
手段の出力電流波形と、第２のスイッチング電源手段の
入力電流波形とは周期が等しく、極大値を１つのみ有す
る電源装置において、電解コンデンサへの充電電流波形
と電解コンデンサからの放電電流波形の各々について、
電流の最小値から電流が増加し始める点を基点として、
１周期の積分値の1/2の積分値に達する点が略一致する
ように、電解コンデンサにダミー電流を流すダミー電流
制御手段を電解コンデンサに並列的に接続したことを特
徴とする電源装置。An input power supply, a first switching power supply connected to the input power supply, an electrolytic capacitor connected to an output terminal of the first switching power supply, and an output terminal of the first switching power supply. A second switching power supply connected thereto; and a load connected to an output terminal of the second switching power supply. The two switching power supplies have the same operating frequency or one of the operating frequencies is twice as high as the other. In a power supply device which is operated synchronously to prevent the output current waveform of the first switching power supply means and the input current waveform of the second switching power supply means having the same period and having only one maximum value, the power supply device is connected to the electrolytic capacitor. For each of the charging current waveform and the discharging current waveform from the electrolytic capacitor,
Starting from the point where the current starts to increase from the minimum value of the current,
A power supply device, wherein a dummy current control means for supplying a dummy current to an electrolytic capacitor is connected in parallel to the electrolytic capacitor so that a point reaching an integral value of 1/2 of an integral value of one cycle substantially coincides.
スイッチング電源手段と、第１のスイッチング電源手段
の出力端に接続された電解コンデンサと、第１のスイッ
チング電源手段の出力端に接続された第２のスイッチン
グ電源手段と、第２のスイッチング電源手段の出力端に
接続された負荷とを備え、両スイッチング電源手段は動
作周波数が同一又は一方が他方の２倍であり相互干渉を
防止するように同期運転され、第１のスイッチング電源
手段の出力電流波形と、第２のスイッチング電源手段の
入力電流波形とは周期が等しく、極大値を１つのみ有す
る電源装置において、第１のスイッチング電源手段の出
力電流波形と第２のスイッチング電源手段の入力電流波
形の各々について、電流の最小値から電流が増加し始め
る点を基点として、１周期の積分値の1/2の積分値に達
する点が略一致するように、少なくとも一方のスイッチ
ング電源手段の回路定数を設定したことを特徴とする電
源装置。2. An input power supply, a first switching power supply connected to the input power supply, an electrolytic capacitor connected to an output terminal of the first switching power supply, and an output terminal of the first switching power supply. A second switching power supply connected thereto; and a load connected to an output terminal of the second switching power supply. The two switching power supplies have the same operating frequency or one of the operating frequencies is twice as high as the other. In the power supply device which is operated synchronously to prevent the output current waveform of the first switching power supply means and the input current waveform of the second switching power supply means having the same period and having only one maximum value, For each of the output current waveform of the switching power supply means and the input current waveform of the second switching power supply means, the point at which the current starts to increase from the minimum value of the current is set as a base point. As a point to reach the integrated value of 1/2 of the integral value of 1 cycle substantially coincides, power apparatus characterized by setting the circuit constant of at least one of the switching power supply unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082030A JP2655674B2 (en) | 1988-04-01 | 1988-04-01 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082030A JP2655674B2 (en) | 1988-04-01 | 1988-04-01 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01255470A JPH01255470A (en) | 1989-10-12 |
| JP2655674B2 true JP2655674B2 (en) | 1997-09-24 |
Family
ID=13763131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082030A Expired - Lifetime JP2655674B2 (en) | 1988-04-01 | 1988-04-01 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655674B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2791273B2 (en) * | 1993-09-07 | 1998-08-27 | 株式会社東芝 | Power converter |
| JP4565973B2 (en) * | 2004-11-15 | 2010-10-20 | パナソニック株式会社 | Buck-boost converter |
-
1988
- 1988-04-01 JP JP63082030A patent/JP2655674B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01255470A (en) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294343B2 (en) | Power supply | |
| US4677534A (en) | Stabilizing power source apparatus | |
| US7209374B2 (en) | Capacitor-input positive and negative power supply circuit | |
| US10396669B2 (en) | Power converter measuring the average rectified primary current | |
| JP3531385B2 (en) | Power supply | |
| JPH07298636A (en) | Self-excited inverter | |
| JPH0956151A (en) | Drive pulse output limiter circuit | |
| JP2655673B2 (en) | Power supply | |
| JPH0564432A (en) | Power source | |
| JP2655674B2 (en) | Power supply | |
| JPH0746903B2 (en) | Resonant switching power supply circuit | |
| JP2677406B2 (en) | Power supply | |
| JPH0588067B2 (en) | ||
| JPS6349875B2 (en) | ||
| JP3001009B2 (en) | Switching power supply | |
| JPH0318275A (en) | Switching power device | |
| JPH06233524A (en) | Power-factor improvement circuit | |
| JP2694044B2 (en) | Discharge lamp lighting device | |
| JP2556731B2 (en) | Output waveform control circuit for uninterruptible power supply | |
| JP3319882B2 (en) | Discharge lamp lighting device | |
| JPH09261959A (en) | Serial resonance | |
| JPS6356173A (en) | Invertor device | |
| JPH01248971A (en) | Power converter | |
| JPH0586131B2 (en) | ||
| JPH0956085A (en) | Uninterruptible power unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |