JP2654119B2 - Matrix display panel drive circuit - Google Patents
Matrix display panel drive circuitInfo
- Publication number
- JP2654119B2 JP2654119B2 JP63238715A JP23871588A JP2654119B2 JP 2654119 B2 JP2654119 B2 JP 2654119B2 JP 63238715 A JP63238715 A JP 63238715A JP 23871588 A JP23871588 A JP 23871588A JP 2654119 B2 JP2654119 B2 JP 2654119B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- display
- inductance
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プラズマディスプレイパネル（以下、PDP
と称す）等の表示部を駆動する技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a plasma display panel (hereinafter, referred to as a PDP).
) For driving a display unit.
従来、マトリクス表示パネルでは、マトリクス状に配
列された表示素子に接続された複数の電極の各電極を駆
動する駆動信号によって、個々の表示素子の発光輝度も
しくは透過率を制御し画像を表示するようにしている。
駆動電極を駆動する駆動信号はパルス信号であり、この
パルスの幅、高さあるいは一定期間内のパルス数を制御
することにより輝度制御を行っている。Conventionally, in a matrix display panel, an image is displayed by controlling light emission luminance or transmittance of each display element by a drive signal for driving each of a plurality of electrodes connected to display elements arranged in a matrix. I have to.
The drive signal for driving the drive electrode is a pulse signal, and the brightness is controlled by controlling the width and height of the pulse or the number of pulses within a certain period.
このような駆動パルスで駆動する最も一般的な方法と
して、電圧の異なる複数の電源出力をスイッチで切換え
て駆動パルスを形成し、負荷すなわち駆動電極を駆動す
る方法がある。The most common method of driving with such a driving pulse is a method of driving a load, that is, a driving electrode by forming a driving pulse by switching a plurality of power supply outputs having different voltages with a switch.
また、特開昭58−113986号公報に記載されるごとく、
駆動回路の出力と電極との間にインダクタＬを挿入し、
所望のパルス電圧より低い電源電圧の駆動回路で表示パ
ネルを駆動する方法や、特開昭61−132997号公報のごと
く、パネル容量を用いて共振用のタンク回路を構成し、
容量性負荷駆動時の電気エネルギー損失が少なくなるよ
うにして表示パネルを駆動する方法がある。Further, as described in JP-A-58-113886,
Insert the inductor L between the output of the drive circuit and the electrode,
A method of driving a display panel with a drive circuit of a power supply voltage lower than a desired pulse voltage, or as described in JP-A-61-132997, forming a tank circuit for resonance using panel capacitance,
There is a method of driving a display panel so that electric energy loss during driving of a capacitive load is reduced.
表示パネルの駆動電極には、表示素子の容量も含めた
容量が形成され、パルス印加により該容量部で充放電が
行われる。パルス電圧をＶ、充放電する該容量の容量値
をＣとすると、充填に伴って容量Ｃには（1/2）CV2の電
気エネルギーが蓄積され、放電によってこの電気エネル
ギーが放出される。A capacitance including the capacitance of the display element is formed in the drive electrode of the display panel, and charge and discharge are performed in the capacitance portion by pulse application. Assuming that the pulse voltage is V and the capacitance value of the capacitor to be charged / discharged is C, (1/2) CV 2 of electric energy is accumulated in the capacitance C upon filling, and this electric energy is released by discharging.
電源電圧を切換えて駆動パルスを印加する方法では、
高電位側電源から低電位側電源へ１パルス毎の充放電で
CV2の電気エネルギーが移動し、これが該充放電の経路
中の抵抗で消費される。この消費電力は、印加パルス電
圧が高いEL（エレクトロルミネッセンスパネル）やPDP
の場合は特に大きいし、さらに、表示パネルの大形化に
よって画素数、駆動電極数が増える場合は、一層増加す
る。In the method of applying a drive pulse by switching the power supply voltage,
By charging / discharging every pulse from high potential side power supply to low potential side power supply
The electric energy of CV 2 moves and is consumed by the resistance in the charging / discharging path. This power consumption is high for EL (electroluminescence panel) or PDP with high applied pulse voltage.
Is particularly large, and further increases when the number of pixels and the number of drive electrodes increase due to an increase in the size of the display panel.
この対策として、特開昭58−113986号公報に示すごと
く各電極にインダクタＬを挿入して駆動する方法があ
る。この公知例は、電極の容量C,インダクタＬ及び実効
抵抗ＲによるLCR共振回路を構成して所定パルス高の駆
動パルスを印加するものである。このLCR共振回路にお
ける損失はＲが小さい程少なく、最適設計を行うことに
よってほとんど無視できる。このときの損失は電極の容
量に蓄積される電気エネルギーを高電位側から低電位側
に流す時生ずる損失であり、前記方法の場合よりも大幅
に少なくなる。しかし、特開昭58−113986号公報の方法
は各電極毎にインダクタを電極に接近して設ける必要が
あり、電極数が多くなると実用化が困難となる。As a countermeasure against this, there is a method of driving by inserting an inductor L into each electrode as shown in Japanese Patent Application Laid-Open No. Sho 58-113986. In this known example, a drive pulse having a predetermined pulse height is applied by forming an LCR resonance circuit including a capacitance C of an electrode, an inductor L and an effective resistance R. The loss in this LCR resonance circuit is smaller as R is smaller, and can be almost neglected by performing an optimal design. The loss at this time is a loss that occurs when electric energy stored in the capacitance of the electrode flows from the high potential side to the low potential side, and is much smaller than in the above-described method. However, in the method disclosed in Japanese Patent Application Laid-Open No. 58-113686, it is necessary to provide an inductor close to each electrode for each electrode.
特開昭61−132997号公報に記載された公知例は、LCの
タンク回路を設け、電極の容量に蓄積される電気エネル
ギーを回収する構成であり、電極の容量の充放電に伴う
無効な電力は、特開昭58−113986号公報記載の技術に比
べ少なくなる。しかも、表示パネル電極の多重駆動によ
って上記タンク回路は少数の回路だけで済み、したがっ
て必要なインダクタ数も少数個で済む。しかし、タンク
回路に接続する駆動電極本数が表示内容と共に常時変化
し、したがって電極の容量Ｃが変化してタンク回路の共
振周波数が変化する。すなわち、駆動パルスの立上り、
立下りが変化することになる。A known example described in Japanese Patent Application Laid-Open No. 61-132997 has a configuration in which an LC tank circuit is provided to recover electric energy stored in a capacity of an electrode. Is smaller than the technique described in Japanese Patent Application Laid-Open No. 58-113686. In addition, the tank circuit requires only a small number of circuits due to the multiple driving of the display panel electrodes, and therefore requires only a small number of inductors. However, the number of drive electrodes connected to the tank circuit constantly changes along with the displayed content, so that the capacitance C of the electrode changes and the resonance frequency of the tank circuit changes. That is, the rising of the drive pulse,
The fall will change.
駆動パルスの立上り、立下りが画面内容によって変化
する現象は好ましくない。特に大形化によって駆動電極
数が増えるにつれ、行電極，列電極に印加するパルスの
タイミングに精度が要求される。パルス立上り、立下り
の変化によって最悪の場合には表示不能となる場合もあ
りうる。A phenomenon in which the rise and fall of the drive pulse changes depending on the screen content is not preferable. In particular, as the number of drive electrodes increases due to the increase in size, the timing of pulses applied to the row electrodes and the column electrodes requires higher accuracy. In the worst case, display may not be possible due to a change in pulse rising and falling.
本発明は、インダクタンスと電極の静電容量を用いた
共振を利用し駆動パルスで該電極を駆動する構成におい
て、該共振による電力損失の低減化と併せ、表示動作
時、駆動パルスで駆動される電極数の変化に対しても、
駆動パルスの立上り、立下り特性の変化を少なくできる
駆動技術の提供を目的とする。According to the present invention, in a configuration in which a drive pulse is used to drive the electrode using resonance using inductance and the capacitance of the electrode, together with reduction of power loss due to the resonance, the electrode is driven by the drive pulse during a display operation. For changes in the number of electrodes,
It is an object of the present invention to provide a driving technique capable of reducing a change in rising and falling characteristics of a driving pulse.
上記目的を達成するために、本発明では、 （１）駆動回路側に少なくとも、可変インダクタンス
部、または可変容量部を設け、該可変インダクタンス部
のインダクタンス値や、該可変容量部の容量値を、上記
表示動作時に、該駆動回路に対し上記パルスで駆動可能
な接続状態とされる上記電極の数の変化に基づく負荷変
化を補償するように制御する構成とする。In order to achieve the above object, in the present invention, (1) at least a variable inductance section or a variable capacitance section is provided on a drive circuit side, and an inductance value of the variable inductance section and a capacitance value of the variable capacitance section are At the time of the display operation, the driving circuit is controlled so as to compensate for a load change based on a change in the number of the electrodes which are brought into a connection state drivable by the pulse.
（２）駆動回路側に少なくとも、表示部の電極の容量と
容量値が略等しい補償用容量部を設け、少なくとも表示
動作中は、該駆動回路のインダクタンス部に対し上記電
極または該補償用容量部のいずれか一方が常に選択的に
接続されているようにして、上記表示動作時に上記電極
数が時間とともに変化しても、電極数の減少による容量
値の減少分を該補償用容量の容量値で置換えて補償し、
該インダクタンス部に接続される容量の値が常に略一定
となるようにした構成とする。(2) At least a compensating capacitance portion having a capacitance value substantially equal to the capacitance of the electrode of the display portion is provided on the drive circuit side, and the electrode or the compensating capacitance portion is provided at least during the display operation with respect to the inductance portion of the drive circuit. Is selectively connected at all times, and even if the number of electrodes changes with time during the display operation, the decrease in the capacitance value due to the decrease in the number of electrodes is determined by the capacitance value of the compensation capacitor. To compensate for
The configuration is such that the value of the capacitance connected to the inductance portion is always substantially constant.
駆動回路の負荷としての電極の合成容量値は、表示動
作時に変化する駆動電極の多重度、すなわち、該駆動回
路に対し接続状態にある電極の数、によって変化する。
各電極の容量が等しくC0であるとし、これに対してイン
ダクタンスの基本値L0をパルスの立上りtr≒π（L0C0）
1/2を満たすように決める。駆動電極の多重度をγとす
ると電極の容量Ｃ＝γC0となる。The combined capacitance value of the electrodes as the load of the drive circuit changes depending on the multiplicity of the drive electrode that changes during the display operation, that is, the number of electrodes connected to the drive circuit.
Assuming that the capacitance of each electrode is equal to C 0 , the basic value L 0 of the inductance is determined by the rise of the pulse t r ≒ π (L 0 C 0 )
Decide to satisfy 1/2 . Assuming that the multiplicity of the driving electrode is γ, the capacitance C of the electrode is γC 0 .
このとき、例えば値L0のインダクタをγ本並列に接続
すれば共振回路のインダクタンスはＬ＝L0/γとなる。
したがって共振によるパルスの立上りはπ（LC）1/2＝
π（L0C0）1/2≒trとなり変わらない。さらにL0,2L0,22
L0…のインダクタを用いれば必要な本数は更に少なくな
る。At this time, for example, if γ inductors having a value L 0 are connected in parallel, the inductance of the resonance circuit is L = L 0 / γ.
Therefore, the rise of the pulse due to resonance is π (LC) 1/2 =
π (L 0 C 0 ) 1/2 ≒ t r and does not change. L 0 , 2L 0 , 2 2
If the inductors of L 0 ... Are used, the number required is further reduced.
同様に、前記（２）では電極の容量Ｃと並列に設けた
補償用容量Ｃ′を変えて、共振回路の容量Ｃ＋Ｃ′を一
定とすることができる。すなわち、駆動電極数をｎとし
て、常にnC0＝Ｃ＋Ｃ′を満たすようにＣ′を変える。
このときインダクタの値をＬ＝L0/nに設定すれば、共振
によるパルスの立上りは π｛Ｌ（Ｃ＋Ｃ′）｝1/2＝π（L0C0）1/2≒trとなり変
わらない。Similarly, in the above (2), the capacitance C + C 'of the resonance circuit can be made constant by changing the compensation capacitance C' provided in parallel with the capacitance C of the electrode. That is, assuming that the number of drive electrodes is n, C 'is changed so that nC 0 = C + C' is always satisfied.
At this time, if the value of the inductor is set to L = L 0 / n, the rising of the pulse due to resonance becomes π ｛L (C + C ′)｝ 1/2 = π (L 0 C 0 ) 1/2 ≒ tr . Absent.
また前記（２）でも共振回路の容量値は常にnC0とな
り、共振によるパルスの立上りは変化しない。Also in the above (2), the capacitance value of the resonance circuit is always nC 0 , and the rise of the pulse due to resonance does not change.
以下に、本発明の実施例を詳細に説明する 第１図は、本発明の第１の実施例を説明するための、
補助陽極を有するメモリ型プラズマディスプレイパネル
（PDP）駆動回路のブロック図である。Hereinafter, an embodiment of the present invention will be described in detail. FIG. 1 is a view for explaining a first embodiment of the present invention.
FIG. 3 is a block diagram of a memory type plasma display panel (PDP) driving circuit having an auxiliary anode.
ブロック図は入力端子１、同期制御回路２、A/Dメモ
リ回路３、補助陽極駆動信号制御回路４、陽極駆動制御
信号発生回路５、陰極駆動制御信号発生回路６、補助陽
極ドライバ７、陰極ドライバ８、メモリ型PDP9,電力回
収回路500、スイッチ列14で構成される。このうち、メ
モリ型PDP9は陽極Ａ、陰極Ｋ、補助陽極SAを有する放電
セルP11〜Pnmが横方向（水平方向）にｍ個、縦方向（垂
直方向）にｎ個配列した構造をもつ。これら横方向に並
ぶ各放電セルP11〜P1m,P21〜P2m…,Pn1〜Pnm毎に陽極Ａ
は共通に引出され、ｎ本の駆動用陽極端子（あるいは電
極）A1,A2…,An,に接続されている。陰極Ｋは共通に引
出され、ｎ本の駆動用陰極端子（あるいは電極）K1,K2
…,Kn,に接続されている。そして縦方向に並ぶ各放電セ
ルP11〜Pn1,P12〜Pn2,…,P1m〜Pnm毎に補助陽極SAは共
通に引出され、ｍ本の駆動用補助陽極端子（あるいは電
極）S1,S2…,Snに接続されている。これら駆動用電極端
子A1〜An,K1〜Kn,S1〜Smにはそれぞれ陽極の容量CA1〜C
An、陰極の容量CK1〜CKn、補助陽極の容量CS1〜CSmが付
随している。さらに、回収回路500は、コンデンサ10、
スイッチ11〜13、可変インダクタ15、電源端子100から
成る。第１図に示す本第１実施例は、メモリ型PDP9の駆
動用陽極端子A1〜Anに回収回路を適用した構成例であ
る。The block diagram shows an input terminal 1, a synchronization control circuit 2, an A / D memory circuit 3, an auxiliary anode drive signal control circuit 4, an anode drive control signal generation circuit 5, a cathode drive control signal generation circuit 6, an auxiliary anode driver 7, and a cathode driver. 8, a memory type PDP 9, a power recovery circuit 500, and a switch array 14. Among them, the memory-type PDP 9 has a structure in which m discharge cells P 11 to P nm each having an anode A, a cathode K, and an auxiliary anode SA are arranged in the horizontal direction (horizontal direction) and in the vertical direction (vertical direction). . Each of the discharge cells P 11 to P 1m , P 21 to P 2m ..., P n1 to P nm arranged in the horizontal direction has an anode A.
Are drawn out in common and connected to n driving anode terminals (or electrodes) A 1 , A 2 ..., A n . The cathode K is drawn out in common, and n driving cathode terminals (or electrodes) K 1 , K 2
…, K n , The auxiliary anode SA is commonly drawn out for each of the discharge cells P 11 to P n1 , P 12 to P n2 ,..., P 1m to P nm arranged in the vertical direction, and m driving auxiliary anode terminals (or electrodes) are provided. S 1, S 2 ..., it is connected to the S n. These drive electrode terminals A 1 ~A n, K 1 ~K n, S 1 ~S capacity of each of the m anodes C A1 -C
An , the capacity of the cathode C K1 to C Kn , and the capacity of the auxiliary anode C S1 to C Sm are attached. Furthermore, the recovery circuit 500 includes the capacitor 10,
It comprises switches 11 to 13, a variable inductor 15, and a power supply terminal 100. First embodiment the present illustrated in FIG. 1 is a configuration example of applying the recovery circuit to the drive anode terminal A 1 to A n of the memory type PDP9.
第１図に示すブロック図での回路動作は次の通りであ
る。The circuit operation in the block diagram shown in FIG. 1 is as follows.
入力端子１にビデオ信号が入力される。この入力信号
に基づき、各部の回路動作に必要な同期信号が同期制御
回路２で形成される。A video signal is input to the input terminal 1. On the basis of this input signal, a synchronization signal necessary for the circuit operation of each section is formed by the synchronization control circuit 2.
A/Dメモリ回路３は入力信号をディジタル信号に変換
しメモリする。メモリされた入力画像信号に基づき、補
助陽極駆動に必要な信号（補助陽極パルス）を補助陽極
駆動信号制御回路４で形成する。この補助陽極パルスは
補助陽極ドライバ７を介して補助陽極端子S1〜Smに印加
される。The A / D memory circuit 3 converts an input signal into a digital signal and stores it. A signal (auxiliary anode pulse) necessary for driving the auxiliary anode is formed by the auxiliary anode drive signal control circuit 4 based on the stored input image signal. The auxiliary anode pulse is applied to the auxiliary anode terminal S 1 to S m through the auxiliary anode driver 7.
陰極駆動制御信号発生回路６では、同期制御回路２か
らの信号に基づき、陰極駆動に必要な信号（陰極パル
ス）が形成される。この陰極パルスは陰極ドライバ８を
介して陰極端子K1〜Knに印加される。In the cathode drive control signal generation circuit 6, a signal (cathode pulse) required for cathode drive is formed based on the signal from the synchronization control circuit 2. The cathode pulse is applied to the cathode terminal K 1 ~K n via the cathode driver 8.
陽極駆動制御信号発生回路５では、同期制御回路２か
らの信号に基づき陽極駆動に必要な信号（陽極パルス）
が形成される。この陽極パルスの情報に基づいて回収回
路500を構成する可変インダクタ15の値を制御すると共
にスイッチ11〜13および14の開閉を制御し、陽極端子A1
〜Anに駆動パルス（前記陽極パルスと同等タイミング）
を印加する。In the anode drive control signal generation circuit 5, a signal (anode pulse) required for anode drive based on the signal from the synchronization control circuit 2
Is formed. The anode based on the pulse information to control the value of the variable inductor 15 constituting the recovery circuit 500 controls the opening and closing of the switches 11 to 13 and 14, the anode terminal A 1
To A n to the drive pulse (the anode pulses equivalent timing)
Is applied.
上記のように本第１実施例におけるメモリ型PDP9を駆
動するには、補助陽極パルス、陰極パルス、陽極パルス
の３種類の信号が必要である。これらのタイミング関係
を第２図に示すタイミングチャートで説明する。As described above, in order to drive the memory type PDP 9 in the first embodiment, three kinds of signals of an auxiliary anode pulse, a cathode pulse, and an anode pulse are required. These timing relationships will be described with reference to the timing chart shown in FIG.
第２図中陰極パルスKpはメモリ型PDP9を垂直走査する
ためのものである。陰極端子K1にパルスκ０を印加し、
例えば１水平周期毎にこのパルスκ０を陰極端子にK2,K
3,…に印加することにより、１サイクルの垂直走査（サ
ブフィールド走査）を行う。第２図はさらに上記パルス
κ０による走査に加えてパルスκ1,κ2,κ３による垂直
走査（サブフィールド走査）を行うことを示している。
こうして通常のテレビの１フィールド分の画面は、複数
回の垂直走査による複数のサブフィールド画面で構成さ
れる。なお、この陰極パルスの印加によって、放電セル
P11〜Pnmの陰極−補助陽極間（Ｋ−SA間）に補助放電が
発生するが、メモリ型PDP9の外部からはこの補助放電を
看視できない。In FIG. 2, the cathode pulse Kp is for vertically scanning the memory type PDP 9. Pulse kappa 0 is applied to the cathode terminal K 1,
K 2, K for example, every 1 horizontal period of the pulse kappa 0 to the cathode terminal
3 , one cycle of vertical scanning (sub-field scanning) is performed. FIG. 2 shows that vertical scanning (sub-field scanning) using pulses κ 1 , κ 2 and κ 3 is performed in addition to the above-described scanning using the pulse κ 0 .
Thus, a screen for one field of a normal television is composed of a plurality of sub-field screens obtained by a plurality of vertical scans. The application of the cathode pulse causes the discharge cell
Although an auxiliary discharge is generated between the cathode and the auxiliary anode (between K and SA) of P 11 to P nm , the auxiliary discharge cannot be observed from the outside of the memory type PDP 9.
補助陽極パルスSpはメモリ型PDP9を水平走査するため
のものであり、上記陰極パルスKpのタイミングに合わせ
て印加される。例えば、入力画像信号を８ビットでA/D
変換した情報がA/Dメモリ回路３にメモリされていると
する。上記陰極パルスKpのうちパルスκ０による垂直走
査にあわせ、A/Dデータの下位ビット情報に基づく補助
陽極パルスSpを補助陽極端子S1〜Smに印加する。こうし
て、画像信号の最下位ビット情報に基づく第１サブフィ
ールド画面を表示する。同様に陰極パルスκ1,κ2,κ3,
…κ７のそれぞれの垂直走査に合わせ順次画像信号の次
の上位ビット情報に基づく補助陽極パルスSpを印加す
る。こうして、各ビット毎の情報に基づく８枚のサブフ
ィールド画面が順次表示される。なお、この補助陽極パ
ルスSpの印加によって、放電セルP11〜Pnmの陰極−陽極
間（Ｋ−Ａ間）に前記補助放電から転移した主放電が発
生するが、この時の主放電は微弱な放電であるのでこの
段階での表示画面はほとんど見えない。The auxiliary anode pulse Sp is for horizontal scanning of the memory type PDP 9, and is applied in synchronization with the timing of the cathode pulse Kp. For example, the input image signal is 8 bits A / D
It is assumed that the converted information is stored in the A / D memory circuit 3. Fit the vertical scanning by the pulse kappa 0 of the cathode pulses Kp, applies the auxiliary anode pulse Sp based on the lower bit information of the A / D data to the auxiliary anode terminal S 1 to S m. Thus, the first subfield screen based on the least significant bit information of the image signal is displayed. Similarly, the cathode pulses κ 1 , κ 2 , κ 3 ,
... applying the auxiliary anode pulse Sp based on the next higher bit information of the sequential image signals according to each vertical scan of kappa 7. Thus, eight subfield screens based on the information of each bit are sequentially displayed. Incidentally, by the application of the auxiliary anode pulse Sp, the discharge cell P 11 cathode to P nm - but the main discharge that has spread from the auxiliary discharge between the anode (between K-A) is generated, the main discharge weak at this time The display screen at this stage is hardly visible because the discharge is very slow.
陽極パルスApは、上記補助放電の転移によって生じた
Ｋ−Ａ間の主放電を維持するためのものであり、このパ
ルスの印加個数によって放電セルの発光輝度を決めるこ
とができる。すなわち、陰極パルスκ０による第１の垂
直走査に合わせて陽極端子A1〜Anにa0ずつの陽極パルス
を印加する。こうして第１の垂直走査時に選択される放
電セルはa0回の発光を繰返す。同様にして第2,第3,…第
８の垂直走査に合わせてそれぞれa1,a2,…a7個の陽極パ
ルスを印加することにより、各サブフィールド表示時に
選択される放電セルはそれぞれa1,a2,…a7回の発光を繰
返す。ここで例えばa0＝4,a1＝8,a2＝16,…a7＝512とす
れば、合計８回のサブフィールド表示によって、a0〜a7
の任意の組み合わせにより、放電セルは合計0,4,8,12,
…1020回のいずれかの発光を繰返し、256階調の画面表
示を行うことができる。なお、間隔パルスApの印加によ
るＫ−Ａ間の主放電の方が補助放電の転移によるＫ−Ａ
間の主放電に比べて強く、したがって放電セルの発光輝
度は印加する陽極パルス数に応じて変化する。The anode pulse Ap is for maintaining the main discharge between KA generated by the transition of the auxiliary discharge, and the emission luminance of the discharge cell can be determined by the number of applied pulses. That applies a positive pulse each a 0 to the anode terminal A 1 to A n in accordance with the first vertical scanning by cathodic pulse kappa 0. Thus the discharge cells selected during the first vertical scan repeats emission of a 0 times. The second in the same manner, the third, ... respectively a 1, a 2 in accordance with the vertical scanning of the eighth, ... By applying a 7 amino anode pulses, each discharge cell is selected at each sub-field display a 1 , a 2 , ... a Repeated emission of 7 times. Here, for example, if a 0 = 4, a 1 = 8, a 2 = 16,... A 7 = 512, a 0 to a 7 are displayed by a total of eight sub-field displays.
With any combination of, the discharge cells total 0,4,8,12,
... Any of 1020 times of light emission is repeated to display a screen with 256 gradations. Note that the main discharge between KA due to the application of the interval pulse Ap is larger than the KA due to the transition of the auxiliary discharge.
Therefore, the light emission luminance of the discharge cell changes in accordance with the number of applied anode pulses.
上記陰極パルス、補助陽極パルス、陽極パルスの外
に、第２図（ｄ）にはスイッチ14のコントロールパルス
を、また第２図（ｅ）には回収回路500の出力パルスを
示す。In addition to the above-mentioned cathode pulse, auxiliary anode pulse and anode pulse, FIG. 2 (d) shows a control pulse of the switch 14, and FIG. 2 (e) shows an output pulse of the recovery circuit 500.
第２図（ｅ）に示された回収回路500の出力パルスは
陽極パルスApと繰返し周波数、パルス幅が同じで例えば
連続したパルスである。スイッチ14−１に印加されるパ
ルスq0,q1,q2,q3,…によってスイッチが閉じる。この閉
じるタイミングに応じて回収回路500の出力パルスがそ
れぞれa0,a1,a2,a3,…ずつ陽極端子A1に印加される。ス
イッチ14−2,14−3,…には前のスイッチに印加するパル
スより1Hずつ遅れたパルスが印加される。このようにし
て、スイッチ14−１〜14−ｎを介して陽極端子A1〜A
nに、前述の陽極パルスa0〜a7と全く同じパルスが印加
される。なお、後述するように、スイッチ14に印加する
コントロールパルスは第２図に示す陽極パルスApと同じ
ような繰返し周波数、パルス幅の信号以外であっても可
能である。The output pulse of the recovery circuit 500 shown in FIG. 2 (e) is, for example, a continuous pulse having the same repetition frequency and pulse width as the anode pulse Ap. The switches are closed by the pulses q 0 , q 1 , q 2 , q 3 ,... Applied to the switch 14-1. Output pulse each a 0 recovery circuit 500 in accordance with the closing timing, a 1, a 2, a 3, it applied ... by the anode terminal A 1. The switches 14-2, 14-3,... Are applied with a pulse delayed by 1H from the pulse applied to the previous switch. Thus, the anode terminals A 1 to A 1 are connected via the switches 14-1 to 14 -n.
to n, identical pulse and anodic pulse a 0 ~a 7 described above is applied. As described later, the control pulse applied to the switch 14 can be a signal other than a signal having a repetition frequency and a pulse width similar to those of the anode pulse Ap shown in FIG.
次に第１図に示す回収回路500の動作を、第３図に示
す原理回路および第４図に示す波形図で説明する。Next, the operation of the recovery circuit 500 shown in FIG. 1 will be described with reference to the principle circuit shown in FIG. 3 and the waveform diagram shown in FIG.
第３図に示す回路は、コンデンサ10、スイッチ11,12,
13、インダクタ20、電源端子100がその主要構成要素で
ある。第１図と同じ構成要素には同じ符号が付してあ
る。さらに、実際の回路におけるスイッチ，インダクタ
等の実効抵抗、電極の容量がまとめて抵抗101R,コンデ
ンサ101Cで示されている。端子102は第１図に示す陽極
端子A1〜An、容量103は陽極の容量CA1〜CAnに相当す
る。また、第３図に示すインダクタ20は第１図に示す可
変インダクタ15のある時刻における値のインダクタを示
す。なお、回収回路は他の構成も考えられるが、本質的
には容量103とインダクタ20との共振回路を形成してい
る。The circuit shown in FIG. 3 comprises a capacitor 10, switches 11, 12,
13, the inductor 20, and the power supply terminal 100 are the main components. The same components as those in FIG. 1 are denoted by the same reference numerals. Further, the effective resistances of the switches and inductors and the capacitances of the electrodes in the actual circuit are collectively indicated by a resistor 101R and a capacitor 101C. Terminal 102 is the anode terminal A 1 to A n, capacitor 103 shown in FIG. 1 corresponds to the capacitance C A1 -C An anode. Further, the inductor 20 shown in FIG. 3 is an inductor having a value at a certain time of the variable inductor 15 shown in FIG. Although the recovery circuit may have other configurations, it essentially forms a resonance circuit of the capacitor 103 and the inductor 20.
第３図における回路動作を第４図の波形図を併用して
説明する。時刻ｔ＝０の初期状態において、スイッチ1
1,12がOFF、スイッチ13がONであり、また電源端子100の
電圧Vsに対してコンデンサ10の端子電圧はVs/2となって
いる。スイッチ13がONなのでコンデンサ103は放電終了
状態にあり、従ってその端子102の電圧Voは０である。
コンデンサ10の容量は充分大きく、以下の動作におい
て、その端子電圧はVs/2のままであるとする。The circuit operation in FIG. 3 will be described with reference to the waveform diagram in FIG. In the initial state at time t = 0, switch 1
1 and 12 are OFF, the switch 13 is ON, and the terminal voltage of the capacitor 10 is Vs / 2 with respect to the voltage Vs of the power supply terminal 100. Since the switch 13 is ON, the capacitor 103 is in the discharge end state, and the voltage Vo at its terminal 102 is zero.
It is assumed that the capacitance of the capacitor 10 is sufficiently large and the terminal voltage thereof remains at Vs / 2 in the following operation.
時刻t1でスイッチ13を開き、スイッチ11を閉じる。こ
の瞬間、コンデンサ10からインダクタ20を通ってコンデ
ンサ103側に、共振による電流ILが流れる。インダクタ2
0の値をL0、コンデンサ101Cの容量値をCf、コンデンサ1
03の容量値をC0、抵抗101Rの値をＲとすると、Ｒが小さ
いとして、V0,ILは次のように表わされる V0＝（Vs/2）〔１ −｛（a/ω）sinωｔ＋cosωｔ｝・exp（−at）〕 ……（１） IL＝（Vs/R）・（a/ω）sinωｔ・exp（−at） ……（２） ここで、 ａ＝R/2L ω＝｛（1/LC）−a2｝1/2 Ｃ＝Cf＋C0 但し（1/LC）＞a2 ……（３） である。Open the switch 13 at time t 1, closes the switch 11. This moment, the capacitor 103 side through the inductor 20 from the capacitor 10 flows current I L caused by resonance. Inductor 2
The value of 0 is L 0 , the capacitance value of capacitor 101C is C f ,
C 0 The capacitance value of 03, when the value of the resistor 101R and R, and the R is small, V 0 = (Vs / 2 ) is V 0, I L represented as follows: [1 - {(a / ω ) sinωt + cosωt} · exp ( -at) ] ...... (1) I L = ( Vs / R) · (a / ω) sinωt · exp (-at) ...... (2) where, a = R / 2L ω = {(1 / LC) −a 2 } 1/2 C = C f + C 0 (1 / LC)> a 2 (3)
（１）式より、Voは第４図のＡに示すように、時刻t2
＝π/2ωで Vo＝（Vs/2）｛１−（a/ω）・exp（−ａπ/2ω）｝≒V
s/2 時刻t3＝π／ωで 最大値Vo＝（Vs/2）｛１＋exp（−ａπ／ω）｝＝Vsに
達する。From equation (1), Vo is equal to time t 2 , as shown in FIG.
= Π / 2ω and Vo = (Vs / 2) ｛1- (a / ω) / exp (-aπ / 2ω)｝ ≒ V
s / 2 At time t 3 = π / ω, the maximum value Vo = (Vs / 2) {1 + exp (−aπ / ω)} = Vs is reached.
これに対し、ILはVoよりπ/2ωだけ進んだ波形Ｆとな
り、 時刻t1,t3でIL＝０ 時刻t2,で 最大IL＝IA＝（Vs/R）・（a/ω）・exp（−ａπ/2ω）
となる。In contrast, I L is the waveform F becomes advanced by [pi / 2 [omega than Vo, the time t 1, t 3 in I L = 0 time t 2 up in, I L = I A = ( Vs / R) · (a / ω) ・ exp (-aπ / 2ω)
Becomes
時刻t3でスイッチ11を開き、スイッチ12を閉じる。時
刻t3において、コンデンサ103の端子電圧VoはほぼVsに
達しており、スイッチ12を閉じることによって電源端子
100の電圧Vsに固定される。Open the switch 11 at time t 3, it closes the switch 12. At time t 3, the terminal voltage Vo of the capacitor 103 is almost reached Vs, the power supply terminals by closing the switch 12
Fixed to 100 voltage Vs.
こうして、第４図に示すパルスの立上りが形成され
る。このパルスの０〜100％立上り時間trは、 上式より、 tr＝π／ω ＝π／｛1/（LC）−R2/（4L2）｝1/2≒π（LC）1/2 ……（４） と表わされる。但し、時刻t3でスイッチ12を閉じる瞬間
のVoは完全なVsではない。したがって閉じた瞬間、コン
デンサ103はVsまで充電されることになる。この充電は
電源端子100側から抵抗101Rを介して行われるので、正
確にはCRの過渡現象による立上りが追加される。これを
第４図の丸印Ｄ（したがって丸印Ｅも同じ）で示した。
しかし、本実施例ではＲが充分小さいとして、丸印Ｄの
部分は立上り時間に含めていない。実際C,Rは大きくて
もそれぞれ100pF、50Ω程度でありこのときのCR時定数
は CR＝5ns となり、tr＝１μｓ程度のパルスに対して充分無視でき
る。Thus, the rising edge of the pulse shown in FIG. 4 is formed. 0 to 100% rise time t r of the pulse, from the above equation, t r = π / ω = π / {1 / (LC) -R 2 / (4L 2)} 1/2 ≒ π (LC) 1 / 2 ... (4) However, Vo of the moment to close the switch 12 at time t 3 is not a complete Vs. Therefore, at the moment of closing, the capacitor 103 is charged to Vs. Since this charging is performed from the power supply terminal 100 side via the resistor 101R, to be precise, a rise due to a transient phenomenon of CR is added. This is indicated by the circle D (and therefore the circle E) in FIG.
However, in this embodiment, assuming that R is sufficiently small, the portion indicated by the circle D is not included in the rise time. Indeed C, R is larger respectively 100 pF, is about 50 [Omega CR time constant in this case is negligible sufficient for CR = 5 ns next, t r = 1 [mu] s of about pulses.
必要な時間経過後、時刻t4でスイッチ12を開き、スイ
ッチ11を閉じる。After the required time, open the switch 12 at time t 4, it closes the switch 11.
この時点でコンデンサ10の端子電圧はVs/2であり、コ
ンデンサ103の端子電圧はVsであるので、スイッチ11を
閉じた瞬間コンデンサ103側からコンデンサ10側にLCR共
振回路の電流が流れる。At this time, since the terminal voltage of the capacitor 10 is Vs / 2 and the terminal voltage of the capacitor 103 is Vs, the current of the LCR resonance circuit flows from the capacitor 103 to the capacitor 10 at the moment when the switch 11 is closed.
以下、第４図に示すパルスの立上りＡと同じような経
緯で電圧Voが第４図中Ｃのように変化する。この過程で
の電流ILはパルス立上り時とは逆方向に流れ、第４図中
Ｇのようになる。Thereafter, the voltage Vo changes as shown by C in FIG. 4 in the same manner as the rise A of the pulse shown in FIG. Current I L in the process flow in the opposite direction to the time of pulse rise, so in Figure 4 G.
時刻t6でVoが最低値に達した瞬間スイッチ11を開き、
スイッチ13を閉じる。Open the instant switch 11 Vo has reached the lowest value at the time t 6,
Switch 13 is closed.
こうして、第３図に示す回路は１サイクル終了して初
期状態に戻り、１パルスが形成される。このパルスの立
下り時間tfはtrと全く同じであり、 tf≒π（LC）1/2となる。In this way, the circuit shown in FIG. 3 returns to the initial state after one cycle, and one pulse is formed. Fall time t f of the pulse is exactly the same as t r, a t f ≒ π (LC) 1/2 .
第３図に示す回路が１サイクルの動作を行うことによ
って失う電力Ｐは、 （イ）時刻t1〜t3のLCR共振時Ａで、抵抗101Rを流れる
電流ILによる損失P1 （ロ）時刻t3でスイッチ12を閉じることで生じるCR過渡
期Ｄに、抵抗101Rに流れる過渡電流による損失P2 （ハ）時刻t4〜t6のLCR共振時Ｃで抵抗101Rに流れる電
流ILによる損失P3 （ニ）時刻t6でスイッチ13を閉じることで生じるCR過渡
期Ｅに、抵抗101Rに流れる過渡電流による損失P4の合計
である。これを計算で求めると となる。Power P circuit shown in Figure 3 loses by performing an operation of one cycle, (b) at time t 1 ~t 3 of LCR resonant at A, the loss due to the current I L flowing through the resistor 101R P 1 (b) the CR transition D caused by closing the switch 12 at time t 3, by the current I L flowing through the loss P 2 (c) the time t 4 resistor LCR resonance at C of ~t 6 101R due to the transient current flowing through the resistor 101R loss P 3 (d) the time t 6 CR transitional E caused by closing the switch 13 in a total loss P 4 due to the transient current flowing through the resistor 101R. When this is calculated, Becomes
（５）式から、第３図に示す回収回路の損失は、電源
電圧をスイッチで切換えてパルスを印加する方法に比べ
て係数（tr/4）・（R/L）を掛けた分小さくなる。From the equation (5), the loss of the recovery circuit shown in FIG. 3 is smaller by a factor (t r / 4) · (R / L) than the method of applying a pulse by switching the power supply voltage with a switch. Become.
例えば、tr＝１μs,R＝50Ω,C＝100pFとすると、必要
なＬ≒（tr/π）2/C≒1mHである。For example, assuming that t r = 1 μs, R = 50Ω, and C = 100 pF, the required L r (t r / π) 2 / C ≒ 1 mH.
（t4/4）・（R/L）≒0.0125であり、第３図に示す回収
回路は１パルス毎0.0125×CVs2の損失で済み、CVs2に比
べ小さいことが分る。(T 4 /4)·(R/L)≒0.0125, and the recovery circuit shown in FIG. 3 requires only a loss of 0.0125 × CVs 2 per pulse, which is smaller than CVs 2 .
第１図に示す回収回路500は、上記第３図に示す回収
回路と同じ原理で動作する。但し第１図では、スイッチ
14が設けられ、１つの回収回路500で複数の陽極端子A1
〜Amに陽極パルスを印加する構成となっている。各陽極
端子A1〜Anには容量CA1〜CAnが付随するので、スイッチ
14の開閉状態によって回収回路500の共振容量が変化す
る。The recovery circuit 500 shown in FIG. 1 operates on the same principle as the recovery circuit shown in FIG. However, in FIG.
14 and a plurality of anode terminals A 1 in one collection circuit 500.
And it has a configuration for applying an anode pulse to A m. Since accompanied by capacitance C A1 -C An Each anode terminal A 1 to A n, the switch
The resonance capacity of the recovery circuit 500 changes depending on the open / closed state of 14.
個々の陽極端子A1〜Anの容量CA1〜CAnはほぼ一定の値
であり、これをCA0とおく。したがってｎ個スイッチ14
のうちγ個が閉じているとすると、回収回路500の共振
容量Ｃ＝γCA0となる。簡単のため、以下の説明では第
３図に示す抵抗101R、容量101Cに相当する素子について
は省略する。Capacitance C A1 -C An individual anode terminal A 1 to A n is substantially constant value, put it the C A0. Therefore, n switches 14
When γ number of is closed, a resonance capacitor C = rC A0 recovery circuit 500. For simplicity, in the following description, elements corresponding to the resistor 101R and the capacitor 101C shown in FIG. 3 will be omitted.
回収回路500の共振容量Ｃが変化すると、パルスの立
上りtrが（４）式に従って変化する。これを避ける為、
第１図に示す実施例では回収回路500のインダクタ部分
に可変インダクタ15が用いられている。When the resonance capacitance C of the recovery circuit 500 is changed, the rising t r of the pulse is varied in accordance with equation (4). To avoid this,
In the embodiment shown in FIG. 1, the variable inductor 15 is used in the inductor portion of the recovery circuit 500.
可変インダクタ15の構成方法としては様々の方法があ
る。次にその例を説明する。There are various methods for configuring the variable inductor 15. Next, an example thereof will be described.
第５図には、ｊ個のスイッチ31を切換えて、各スイッ
チに接続したｊ個のインダクタ21−１〜21−ｊを並列接
続で合成する方法を示す。ここで、端子15−1,15−２お
よび15−３はそれぞれ第１図に示すスイッチ11、スイッ
チ12,13および陽極駆動制御信号発生回路５に接続する
端子である。FIG. 5 shows a method in which j switches 31 are switched and j inductors 21-1 to 21-j connected to each switch are combined in a parallel connection. Here, the terminals 15-1, 15-2 and 15-3 are terminals connected to the switch 11, the switches 12, 13 and the anode drive control signal generation circuit 5 shown in FIG. 1, respectively.
インダクタ21−１をL0、21−２をL0/2、…21−ｊを
（1/2j-1）L0とすると、スイッチ31の開閉によって合成
できるインダクタンス値ＬはL0,L0/2,…,L0/（2j-1）,0
である。共振容量Ｃは0,CA0,2CA0,…rCA0,…nCA0と変化
するので、 2j-1≧ｎ ……（６） を満たす最小の整数ｊ個のインダクタを用いて、任意の
Ｃの変化に対してインダクタンス値Ｌも可変でき、 CL＝CA0L0（＝定数） ……（７） となるようにできる。例えばｎ＝480とすると、ｊ＝９
個のインダクタを用いればよい。スイッチ31は後述のよ
うに、第１図に示すスイッチ14で回収回路側に閉じてい
るスイッチの個数を２進化したデータに基づいて開閉が
行われる。The inductor 21-1 L 0, 21-2 to L 0/2, ... 21- j a (1/2 j-1) When L 0, the inductance value L can be synthesized by the opening and closing of the switch 31 is L 0, L 0 /2,…, L 0 / (2 j-1 ), 0
It is. Resonant capacitor C 0, C A0, 2C A0, ... rC A0, since changes ... nC A0, using the smallest integer j number of inductors satisfying 2 j-1 ≧ n ...... ( 6), any The inductance value L can also be varied in response to the change in C, so that CL = C A0 L 0 (= constant) (7). For example, if n = 480, j = 9
A number of inductors may be used. As will be described later, the switch 31 is opened and closed based on data obtained by binarizing the number of switches closed on the recovery circuit side by the switch 14 shown in FIG.
第６図には、ｎ個のスイッチ32を切換えて各スイッチ
に接続したｎ個のインダクタ22−１〜22−ｎを並列接続
で合成する方法を示す。端子15−１〜15−３は第５図に
示されているものと同じである。FIG. 6 shows a method of switching the n switches 32 and combining the n inductors 22-1 to 22-n connected to the switches in parallel connection. The terminals 15-1 to 15-3 are the same as those shown in FIG.
ｎ個のインダクタ22は全て同じ値L0であり、スイッチ
32の開閉によって合成できるインダクタンス値Ｌは、
L0,L0/2,…L0/r…L0/n,0である。この変化は、共振容量
Ｃの変化と１対１に対応しており、 CL＝CA0L0 を容易に実現できる。スイッチ32で閉じているスイッチ
数を第１図に示すスイッチ14で回収回路500側に閉じて
いるスイッチ数に一致させればよい。The n inductors 22 all have the same value L 0 and the switch
The inductance value L that can be synthesized by opening and closing 32 is
L 0, L 0/2, is a ... L 0 / r ... L 0 / n, 0. This change corresponds to the change of the resonance capacitance C on a one-to-one basis , and CL = C A0 L 0 can be easily realized. The number of switches closed by the switch 32 may be made to match the number of switches closed on the recovery circuit 500 side by the switch 14 shown in FIG.
第７図には、可飽和リアクトル23と電流源35を用いて
インダクタンス値を制御する例を示す。端子15−１〜15
−３は第５図，第６図に示されているものと同じであ
る。FIG. 7 shows an example of controlling the inductance value using the saturable reactor 23 and the current source 35. Terminals 15-1 to 15
-3 is the same as that shown in FIGS. 5 and 6.
端子15−３には、第１図に示すスイッチ14の開閉状態
に基づく信号が陽極駆動制御信号発生回路から印加され
る。この端子15−３に印加される信号に応じて電流源35
の電流値を変え、変飽和リアクトル23の１次側巻線21−
１に流れる電流を制御する。こうして、可飽和リアクト
ル23の磁芯の透磁率を変えることにより、２次側巻線23
−２のインダクタンス値を変えることができる。例えば
１次側巻線数Nc,2次側巻線数NL,磁芯の断面積A,平均磁
路長l,透磁率μおよび１次側巻線23−１に流れる電流IC
を用いると、２次側巻線23−２のインダクタンス値Ｌは Ｌ≒（NL 2Aμ）/l ……（７−１） μ＝fB-H（NCIC/l） ……（７−２） で表わされる。但し、（７−２）式は透磁率μがNCIC/l
の関数fB-Hで表わされることを示し、その形は磁芯のＢ
−Ｈ曲線（B:磁束密度,H:磁界）から求まる。磁界Ｈを
大きくして行き磁束密度ＢがBoの値に飽和し始めると、
Ｂ＝μＨの関係から、μ≒Bo/Hとなり、透磁率μは磁界
Ｈ＝NcIc/lに反比例して小さくなる。すなわち、 Ｌ≒（NL 2A/l）μ ≒（NL 2/NC）Ａ・（B0/IC） ……（８） となり、２次巻線23−２のインダクタンス値Ｌは電流IC
で制御可能となる。可飽和リアクトル35で可変できるイ
ンダクタンス値Ｌの範囲は磁芯の性質に大きく依存す
る。したがって、駆動電極数が多く、共振容量Ｃの変化
幅が大きい場合には対応できない可能性もある。これ
は、回収回路500を複数個設け、１回収回路毎の駆動電
極数を少なくすれば解決できる。A signal based on the open / closed state of the switch 14 shown in FIG. 1 is applied to the terminal 15-3 from the anode drive control signal generation circuit. The current source 35 according to the signal applied to this terminal 15-3
Of the primary winding 21− of the saturable reactor 23
Control the current flowing through 1. Thus, by changing the magnetic permeability of the core of the saturable reactor 23, the secondary winding 23
−2 can be changed. For example, the number of primary windings Nc, the number of secondary windings N L , the cross-sectional area A of the magnetic core, the average magnetic path length l, the magnetic permeability μ, and the current I C flowing through the primary winding 23-1
Is used, the inductance value L of the secondary winding 23-2 becomes L ≒ ( NL 2 Aμ) / l (7-1) μ = f BH (N C I C / l) (7) -2). However, in equation (7-2), the magnetic permeability μ is N C I C / l
Is expressed by the function f BH of
-It is obtained from an H curve (B: magnetic flux density, H: magnetic field). When the magnetic field H is increased and the magnetic flux density B starts to saturate to the value of Bo,
From the relationship of B = μH, μ ≒ Bo / H, and the magnetic permeability μ decreases in inverse proportion to the magnetic field H = NcIc / l. That is, L ≒ ( NL 2 A / l) μ ≒ ( NL 2 / N C ) A · (B 0 / I C ) (8) The inductance value L of the secondary winding 23-2 is Current I C
Can be controlled. The range of the inductance value L that can be varied by the saturable reactor 35 largely depends on the properties of the magnetic core. Therefore, it may not be possible to cope with the case where the number of drive electrodes is large and the variation width of the resonance capacitance C is large. This can be solved by providing a plurality of recovery circuits 500 and reducing the number of drive electrodes per recovery circuit.
以上、可変インダクタ15の構成例を示したが、次にこ
れら可変インダクタ15を制御するための陽極駆動制御信
号発生回路５の構成について説明する。The configuration example of the variable inductor 15 has been described above. Next, the configuration of the anode drive control signal generation circuit 5 for controlling the variable inductor 15 will be described.
第８図は、第５図に示された回路構成を有する可変イ
ンダクタ15を制御するための、陽極駆動制御信号発生回
路５の構成例である。FIG. 8 shows a configuration example of the anode drive control signal generation circuit 5 for controlling the variable inductor 15 having the circuit configuration shown in FIG.
第８図に示す回路はROM51,n−１個のDelay52−１〜52
−ｎ−１からなる遅延回路52,エンコーダ53,同期制御回
路２からの信号を入力する入力端子５−1,陽極パルスを
出力する出力端子５−2,可変インダクタ15用の制御信号
出力端子５−３から構成される。The circuit shown in FIG. 8 is composed of ROM 51, n-1 Delays 52-1 to 52-2.
−n−1, a delay circuit 52, an encoder 53, an input terminal 5-1 for inputting signals from the synchronization control circuit 2, an output terminal 5-2 for outputting an anode pulse, and a control signal output terminal 5 for the variable inductor 15. -3.
陽極パルスの波形はROM51の中にメモリされており、
入力端子５−１に印加される同期制御信号に基づいて読
出される。ROM51から出力される読出信号をB1とし、遅
延回路52で順次遅延されて得られる信号をB2,…Bnとす
る。これらB1〜Bnの信号はそれぞれ陽極端子A1〜Anに印
加される信号と同じタイミングであり、出力端子５−２
を経て第１図に示された回収回路500とスイッチ14に制
御信号として供給される。したがって、所定の時間断面
における信号B1〜Bnにおける“1"対応のパルス数をカウ
ントすれば、その時間におけるスイッチ14の開閉状態を
知ることができる。The waveform of the anode pulse is stored in ROM 51,
Reading is performed based on the synchronization control signal applied to the input terminal 5-1. The read signal output from ROM51 and B 1, 2 signals obtained are sequentially delayed by the delay circuit 52 B, and ... B n. Signal of B 1 .about.B n is the same timing as each signal is applied to the anode terminal A 1 to A n, the output terminal 5-2
Are supplied as control signals to the recovery circuit 500 and the switch 14 shown in FIG. Thus, if the count to "1" corresponding number of pulses in the signal B 1 .about.B n in a predetermined time section, it is possible to know the opening and closing states of the switch 14 at that time.
第５図に示す可変インダクタ用回路を制御するにはス
イッチ14で回収回路側に閉じているスイッチの個数（す
なわちB1〜Bnのパルス数）を２進化したデータを用いれ
ばよいので、第８図では信号B1〜Bnを10進→２進のエン
コーダ53でコード変換し端子５−３から出力している。In order to control the variable inductor circuit shown in FIG. 5, data obtained by binarizing the number of switches closed on the recovery circuit side by the switch 14 (that is, the number of pulses of B 1 to B n ) may be used. In FIG. 8, the signals B 1 to B n are converted into codes by a decimal → binary encoder 53 and output from a terminal 5-3.
第９図は、第６図に示す回路構成の可変インダクタ15
用回路を制御するための、陽極駆動制御信号発生回路５
の構成例である。FIG. 9 shows a variable inductor 15 having the circuit configuration shown in FIG.
Drive control signal generation circuit 5 for controlling the circuit for use
This is an example of the configuration.
第９図に示す回路構成は、第８図に示す回路構成から
エンコーダ53を取除いた構成である。すなわち第６図に
示す可変インダクタ用回路を制御するには、第６図に示
すスイッチ32で閉じているスイッチの個数を第１図に示
すスイッチ14で回収回路側に閉じているスイッチの個数
（信号B1〜Bnのパルス数）に合わせればよい。第９図に
示す実施例はこのような構成となっており、信号B1〜Bn
が第６図のスイッチ32の制御用としてそのまま端子５−
３から出力されている。The circuit configuration shown in FIG. 9 is a configuration obtained by removing the encoder 53 from the circuit configuration shown in FIG. That is, to control the variable inductor circuit shown in FIG. 6, the number of switches closed by the switch 32 shown in FIG. 6 is reduced by the number of switches closed on the recovery circuit side by the switch 14 shown in FIG. or, combined number of pulses) of the signals B 1 ~B n. The embodiment shown in FIG. 9 has such a configuration, and the signals B 1 to B n
Is used for controlling the switch 32 in FIG.
3 is output.
第10図は、第７図に示す回路構成の可変インダクタ15
を制御するための、陽極駆動制御信号発生回路５の構成
例である。FIG. 10 shows a variable inductor 15 having the circuit configuration shown in FIG.
1 is a configuration example of an anode drive control signal generation circuit 5 for controlling the power supply control.
第10図に示す回路構成は、第８図に示す回路構成にお
いてエンコーダ53をD/A変換器54と置換えた構成であ
る。すなわち、第７図に示す可変インダクタ用回路を制
御するには、第１図に示すスイッチ14で回収回路側に閉
じているスイッチの個数をアナログ信号に変換し、この
アナログ信号で第７図に示す可能電流源35を制御すれば
よい。第10図では信号B1〜BnのD/A変換信号を第７図の
可変電流源35の制御用信号として端子５−３から出力し
ている。The circuit configuration shown in FIG. 10 is obtained by replacing the encoder 53 with a D / A converter 54 in the circuit configuration shown in FIG. That is, to control the variable inductor circuit shown in FIG. 7, the number of switches closed on the recovery circuit side by the switch 14 shown in FIG. 1 is converted into an analog signal, and the analog signal is used in FIG. The indicated possible current source 35 may be controlled. In the Figure 10 are output from the terminal 5-3 D / A conversion signal of the signal B 1 .about.B n as a control signal for the variable current source 35 in FIG. 7.
以上、第１図に示す本発明の第１実施例における可変
インダクタ15およびそれを制御するための陽極駆動制御
信号発生回路５の構成例を説明した。他の構成で可変イ
ンダクタ15を制御することも可能であり、このとき回収
回路の共振容量Ｃの変化に対して可変インダクタ15の値
Ｌを制御し、積CLがパルスの立上り仕様を満たすような
値にすると以上の実施例で説明した効果と同じ効果を得
られる。The configuration example of the variable inductor 15 and the anode drive control signal generation circuit 5 for controlling the variable inductor 15 in the first embodiment of the present invention shown in FIG. 1 has been described above. It is also possible to control the variable inductor 15 with another configuration. At this time, the value L of the variable inductor 15 is controlled in response to a change in the resonance capacitance C of the recovery circuit, and the product CL satisfies the pulse rising specification. When the value is set to the value, the same effect as the effect described in the above embodiment can be obtained.
ここで、第１の実施例で用いたメモリ型PDPの特徴と
して、第１図に示す構成は陽極端子A1〜Anにパルスを印
加しない時は陽極端子A1〜Anを一定電位（第１図では接
地電位）につるという特別な構成となっている（他の陰
極，補助陽極端子についても同様である。）すなわち、
第２図に示すタイミングチャートの説明の中にある通
り、陰極パルスKpによって放電セルに発生した補助放電
が補助陽極パルスSpによって主放電に転移するが、陽極
端子A1〜Anが開放状態のままではこの転移が生じない為
である。Here, as a memory-type PDP of the features used in the first embodiment, the configuration shown in FIG. 1 is a constant potential anode terminal A 1 to A n when not applying a pulse to the anode terminal A 1 to A n ( In FIG. 1, it has a special configuration of connecting to a ground potential (the same applies to other cathode and auxiliary anode terminals).
As described in the description of the timing chart shown in FIG. 2, the auxiliary discharge generated in the discharge cell by the cathode pulse Kp is transferred to the main discharge by the auxiliary anode pulse Sp, but the anode terminals A 1 to An are open. This is because this transition does not occur as it is.
一方、第３図に示す回収回路において、出力パルスが
Lowの期間はスイッチ13を接地電位側に閉じる必要があ
る。On the other hand, in the recovery circuit shown in FIG.
During the Low period, the switch 13 needs to be closed to the ground potential side.
この２つの要請を満たす簡単な一例として、第１図に
おいては、回収回路500用にスイッチ13を設け、さらに
メモリ型PDPパネル９駆動用のスイッチ14が回収回路500
と接地側のいずれか一方に切換わる構成となっている。As a simple example satisfying these two requirements, in FIG. 1, a switch 13 is provided for the recovery circuit 500, and a switch 14 for driving the memory type PDP panel 9 is provided with the recovery circuit 500.
And the ground side.
しかし本実施例は上記のような構成に限られるもので
はなく、他の構成も可能である。However, the present embodiment is not limited to the above configuration, and other configurations are possible.
第11図には第１図に示す回収回路500とスイッチ14に
関する他の実施例が示されている。第11図に示す回収回
路500′では第１図に示す回収回路500のスイッチ13が取
除かれている。すなわちこの第11図ではスイッチ14が回
収回路500のスイッチ13の役割も兼ねて動作している。FIG. 11 shows another embodiment of the recovery circuit 500 and the switch 14 shown in FIG. In the recovery circuit 500 'shown in FIG. 11, the switch 13 of the recovery circuit 500 shown in FIG. 1 is removed. That is, in FIG. 11, the switch 14 also operates as the switch 13 of the recovery circuit 500.
さらに、第12図は、第１図における回収回路500のス
イッチ13と14を各陽極端子A1〜An毎に設けた実施例が記
載されている。この場合、第１図に示すスイッチ14に相
当する部分はスイッチ14′のように単に開閉する構成で
も充分である。勿論第12図は第11図に示す構成からスイ
ッチ12を各陽極端子A1〜An毎に設けた構成と見做すこと
もできる。すなわち、第12図に示すスイッチ13−１〜13
−ｎは第11図に示すスイッチ14−１〜14−ｎを接地側に
短絡するのと同じ機能を果たすからである。Further, FIG. 12, examples in which a switch 13 and 14 of the recovery circuit 500 in FIG. 1 for each anode terminal A 1 to A n are described. In this case, a portion corresponding to the switch 14 shown in FIG. 1 simply opens and closes like the switch 14 '. Of course FIG. 12 may be regarded structure and provided with a switch 12 from the configuration shown in FIG. 11 for each anode terminal A 1 to A n. That is, the switches 13-1 to 13 shown in FIG.
This is because -n has the same function as short-circuiting the switches 14-1 to 14-n shown in FIG. 11 to the ground side.
以上第11図及び第12図に示された実施例では、スイッ
チ14あるいは14′の制御タイミングが異なる。In the embodiments shown in FIGS. 11 and 12, the control timing of the switch 14 or 14 'is different.
第13図は第11図に示す構成でのスイッチ14に印加する
信号Ｑのタイミングを示す。陽極端子A1〜Anに陽極パル
スApを印加しない時はスイッチ14が接地電位に接続され
る。すなわち、スイッチ14は陽極パルスApと同じタイミ
ングでコントロールされる。従って陽極パルスApとスイ
ッチ14の制御信号Ｑとは同じ信号である。FIG. 13 shows the timing of the signal Q applied to the switch 14 in the configuration shown in FIG. When applying no anodic pulse Ap to the anode terminal A 1 to A n switch 14 is connected to the ground potential. That is, the switch 14 is controlled at the same timing as the anode pulse Ap. Therefore, the anode pulse Ap and the control signal Q of the switch 14 are the same signal.
第14図は第12図に示す構成でのスイッチ14′に印加す
る信号Ｑ′のタイミングを示す。陽極端子A1〜Anに陽極
パルスApを印加しない時は第12図におけるスイッチ13′
−１〜13′−ｎを閉じて接地電位とする。したがってス
イッチ14′は少なくとも陽極パルスApが通る期間以上閉
じていればよい。例えば陽極端子A1〜Anに陽極パルスを
２個だけ印加して休止する場合、スイッチ14′に印加す
る信号Ｑ′はこの陽極パルス２個分をオーバーラップす
る、第14図に示すパルスで充分である。勿論、第12図に
示す回路でのスイッチ14′は第13図に示すタイミングで
制御することも可能である。なお、第１図におけるスイ
ッチ14は第13図，第14図いずれのタイミングでも制御可
能である。FIG. 14 shows the timing of the signal Q 'applied to the switch 14' in the configuration shown in FIG. Switch 13 in Figure 12 when not applied anodic pulse Ap to the anode terminal A 1 to A n are '
-1 to 13'-n are closed to the ground potential. Therefore, the switch 14 'only needs to be closed at least for a period during which the anode pulse Ap passes. For example, when the anode terminal A 1 to A n pauses by applying an anode pulse only two, 'signal Q to be applied to' switch 14 overlaps the two partial anodic pulses, a pulse shown in FIG. 14 Is enough. Of course, the switch 14 'in the circuit shown in FIG. 12 can be controlled at the timing shown in FIG. The switch 14 in FIG. 1 can be controlled at any of the timings shown in FIGS.
第１図に示す回路構成は、１つの電力回収回路500で
複数の陽極端子A1〜Anを駆動する構成である。しかし、
本実施例は１つの電力回収回路500を用いる場合だけに
限定されるものではない。The circuit configuration shown in FIG. 1 is configured to drive a plurality of anode terminals A 1 to A n in one of the power recovery circuit 500. But,
This embodiment is not limited to the case where one power recovery circuit 500 is used.
第15図に、例えば２系統からなる回収回路501で陽極
端子A1〜Anを駆動する実施例を示す。基本的には第１図
における回収回路500を第15図における回収回路501に置
換えるだけの違いである。第15図においては、２系統か
らなる回収回路501を用いて２組に分けた陽極端子A1〜A
LおよびをAL+1〜Anを駆動する。２つの可変インダクタ1
5aと15bはそれぞれ２組に分けた陽極電極A1〜ALとAL+1
〜Anに印加する陽極パルスの情報に基づいて制御され
る。回収回路501は２系統であるがコンデンサ10は共通
とすることができる。２系統のパルスタイミングを全く
同じようにとる場合にはスイッチ11a,11bも１つにする
ことができる。第１図に示す構成の方が簡単であるが、
陽極の容量CA1〜CAnの合計値が大き過ぎて１つの回収回
路だけで駆動できない場合や、陽極電極A1〜Anの本数が
多すぎて可変インダクタ15の可変幅や制御が追いつかな
い場合などには、回収回路を２系統に分ける第15図の構
成も有効である。さらに２系統以上の回収回路で分割し
て駆動する場合もあり得る。FIG. 15 shows an embodiment in which the anode terminals A 1 to An are driven by a recovery circuit 501 composed of, for example, two systems. Basically, the only difference is that the recovery circuit 500 in FIG. 1 is replaced with the recovery circuit 501 in FIG. In FIG. 15, two sets of anode terminals A 1 to A 1 are divided by using a recovery circuit 501 composed of two systems.
L and the driving the A L + 1 ~A n. Two variable inductors 1
5a and 15b anode A 1 was divided into respective two sets to A L and A L + 1
It is controlled on the basis of the anodic pulse information to be applied to to A n. The recovery circuit 501 has two systems, but the capacitor 10 can be common. If the pulse timings of the two systems are exactly the same, only one switch 11a, 11b can be used. Although the configuration shown in FIG. 1 is simpler,
And if the total value of the capacitance C A1 -C An anode can not be driven in only one collection circuit too large, variable width and control of the variable inductor 15 can not keep up with the number of anode electrodes A 1 to A n is too large In such cases, the configuration shown in FIG. 15 in which the recovery circuit is divided into two systems is also effective. Further, there may be a case where two or more recovery circuits are divided and driven.
なお、本実施例では各陽極電極は別々に駆動されるこ
とを前提としているが、例えば上下２分割パネル等を駆
動する場合には２つの電極を全く同時に駆動することが
できる。In this embodiment, it is assumed that each anode electrode is driven separately. However, for example, when driving an upper and lower two-part panel, two electrodes can be driven at the same time.
すなわち、分割された上下パネルの陽極電極は１つの
回収回路で同時に駆動できる。このとき例えばスイッチ
14の個数を半分とし、１つのスイッチ14−ｉは２本の陽
極電極に接続して同時に選択すればよい。That is, the anode electrodes of the divided upper and lower panels can be simultaneously driven by one recovery circuit. At this time, for example, a switch
The number of 14 may be halved, and one switch 14-i may be connected to two anode electrodes and selected simultaneously.
以上は回収回路のインダクタを制御する場合の実施例
とその効果である。他の実施例として共振容量を制御す
る構成としても同様の効果を得ることができる。The above is the embodiment in the case of controlling the inductor of the recovery circuit and the effect thereof. A similar effect can be obtained by a configuration for controlling the resonance capacitance as another embodiment.
第16図は、第１図において回収回路500を回収回路502
に置換えた構成である。その他の構成は第１図に示され
た実施例と全く同じである。回収回路502は固定インダ
クタ20を用いた第３図に示す構成と似ているが、出力端
に可変キャパシタ（あるいは容量，コンデンサ）16を負
荷として接続している点が異なる。すなわち、スイッチ
14の開閉状態によって回収回路502の負荷となる陽極の
容量の合計値（CATとする）が変化する。可変キャパシ
タ16（容量値CACとする）はこの電極の容量と並列に挿
入されて、その変化を補償し、電極の容量との合計値Ｃ
＝CAT＋CAC＝const.とするためのものである。FIG. 16 shows a configuration in which the recovery circuit 500 in FIG.
This is a configuration in which The rest of the configuration is exactly the same as the embodiment shown in FIG. The recovery circuit 502 is similar to the configuration shown in FIG. 3 using the fixed inductor 20, except that a variable capacitor (or capacitance, capacitor) 16 is connected to the output terminal as a load. That is, the switch
The total value (referred to as CAT ) of the anode capacities acting as loads on the recovery circuit 502 changes depending on the open / close state of 14. The variable capacitor 16 (capacitance value CAC ) is inserted in parallel with the capacitance of this electrode to compensate for the change, and the total value C with the capacitance of the electrode is inserted.
= C AT + C AC = const.
各陽極端子A1〜Anの容量CA1〜AAnは等しくCA0である
とすると、合計値CATは０≦CAT≦nCA0の範囲で変化す
る。従って可変キャパシタ16の値CACを少なくとも０≦C
AC≦nCA0の範囲で可変できればCAT＋CAC＝nCA0とするこ
とができる。本実施例においても第１図に示された実施
例と同様の効果が得られる。When the capacitance C A1 to A An of the anode terminal A 1 to A n are equally C A0, the total value C AT varies from 0 ≦ C AT ≦ nC A0. Thus the value C AC of the variable capacitor 16 at least 0 ≦ C
If the variable range of AC ≦ nC A0 can be C AT + C AC = nC A0 . In this embodiment, the same effects as those of the embodiment shown in FIG. 1 can be obtained.
第17図に、可変キャパシタ16の回路構成例として、並
列に設けられたｊ個のスイッチ25−１〜25−ｊを切換え
て、各スイッチと接地電位間に設けられたｊ個のキャパ
シタ26−１〜26−ｊを並列接続で合成する実施例を示
す。ここで、端子16−１はスイッチ12,13に、16−２は
スイッチ14に、16−３は陽極駆動制御信号発生回路５に
それぞれ接続される端子である。FIG. 17 shows an example of a circuit configuration of the variable capacitor 16 in which j switches 25-1 to 25-j provided in parallel are switched, and j capacitors 26- provided between each switch and the ground potential are switched. An example in which 1 to 26-j are combined by parallel connection will be described. Here, a terminal 16-1 is a terminal connected to the switches 12 and 13, 16-2 is a terminal connected to the switch 14, and 16-3 is a terminal connected to the anode drive control signal generation circuit 5, respectively.
キャパシタ26−１の値をCA0,キャパシタ26−２の値を
2CA0,…キャパシタ26−ｊの値を2j-1CA0とすると、スイ
ッチ25の開閉によって合成できるキャパシタンス値CAC
は0,CA0,2CA0,3CA0…（2j-1）CA0である。陽極の容量の
合成値CATも0,CA0,2CA0…nCA0と変化するので、 2j-1≧ｎ ……（９） を満たす最小の整数ｊ個のキャパシタが用いられること
によって、任意のCATの変化に対して回収回路502の共振
容量Ｃを、 Ｃ＝CAT＋CAC ＝nCA0 ＝const. ……（10） とし、したがってインダクタ20の値Ｌとの積を、 CL＝nCA0・Ｌ ＝const. ……（11） とすることができる。スイッチ25の開閉は、第16図にお
けるスイッチ14で接地側に閉じているスイッチの個数を
２進化したデータに基づいて行なわれる。The value of the capacitor 26-1 C A0, the value of capacitor 26-2
2C A0 ,... If the value of the capacitor 26-j is 2 j-1 C A0 , the capacitance value C AC that can be synthesized by opening and closing the switch 25
Are 0, C A0 , 2C A0 , 3C A0 ... (2 j−1 ) C A0 . Since also combined value C AT capacity of the anode varies with 0, C A0, 2C A0 ... nC A0, by the smallest integer j number of capacitors that meet the 2 j-1 ≧ n ...... ( 9) is used, a resonant capacitor C of the recovery circuit 502 to a change in any C AT, C = C AT + C AC = nC A0 = const. a ... (10), thus the product of the value L of the inductor 20, CL = nC A0 · L = const. (11) The opening and closing of the switch 25 is performed based on data obtained by binarizing the number of switches closed to the ground side by the switch 14 in FIG.
第18図には、ｎ個のスイッチ27−１〜27−ｎを切換え
て各スイッチに接続したｎ個のキャパシタ28−１〜28−
ｎを並列接続で合成する方法を示す。端子16−１〜16−
３は第17図の実施例のそれぞれの端子16−１〜16−３と
同じである。FIG. 18 shows n capacitors 27-1 to 28-n connected to each switch by switching n switches 27-1 to 27-n.
A method of combining n by parallel connection will be described. Terminals 16-1 to 16-
3 is the same as the terminals 16-1 to 16-3 in the embodiment of FIG.
ｎ個のキャパシタ28は全て同じ値CA0であり、スイッ
チ28の開閉によって合成できるキャパシタンス値CACは
0,CA0,2CA0,3CA0…,nCA0である。この変化は陽極の容量
の合計値CATの変化と１対１に対応しており、任意の整
数ｒ≦ｎについてCAT＝rCA0のときCAC＝（ｎ−ｒ）CA0
に制御すれば、 Ｃ＝CAT＋CAC ＝nCA0 ＝const. ……（12） を容易に実現できる。すなわち、スイッチ27で閉じてい
るスイッチ数を、第16図におけるスイッチ14で接地側に
閉じているスイッチ数に一致させればよい。All the n capacitors 28 have the same value C A0 , and the capacitance value C AC that can be synthesized by opening and closing the switch 28 is
0, C A0 , 2C A0 , 3C A0 ..., NC A0 . This change corresponds to the change and one-to-one total C AT capacity of the anode, when for any integer r ≦ n of C AT = rC A0 C AC = (n-r) C A0
By controlling the, C = C AT + C AC = nC A0 = const. ...... (12) can be easily realized. That is, the number of switches closed by the switch 27 may be made to match the number of switches closed to the ground side by the switch 14 in FIG.
これら第17図あるいは第18図に示す可変インダクタの
制御を行なう為の陽極駆動制御信号発生回路５はそれぞ
れ第８図あるいは第９図に示された回路に類似した回路
が用いられている。A circuit similar to the circuit shown in FIG. 8 or 9 is used as the anode drive control signal generating circuit 5 for controlling the variable inductor shown in FIG. 17 or FIG.
第19図は、第17図に示す回路を制御するための陽極駆
動制御信号発生回路５の構成例でありインバータ55−１
〜55−ｎを追加している以外は第８図と同じである。信
号B1〜Bnは陽極端子第16図に示されたA1〜Anに印加され
る信号と同じタイミングで印加され、信号B1〜BnがLow
のとき第16図のスイッチ14が接地電位側に閉じている。
第17図に示す可変キャパシタ用回路を制御するにはスイ
ッチ14で接地電位側に閉じているスイッチの個数（すな
わち、反転B1〜反転Bnのパルス数）を２進化したデータ
を用いればよい。なお図では、例えば反転B1は、B1の頭
上にバーを付した記号で示してある。FIG. 19 is a configuration example of the anode drive control signal generation circuit 5 for controlling the circuit shown in FIG.
It is the same as FIG. 8 except that ~ 55-n is added. Signal B 1 .about.B n is applied at the same timing as the signal applied to the A 1 to A n shown in FIG. 16 anode terminal, the signal B 1 .about.B n is Low
At this time, the switch 14 in FIG. 16 is closed to the ground potential side.
17 number of switches are closed to the ground potential side switch 14 to control the circuit variable capacitor shown in FIG. (Ie, inverted B 1 ~ inverted B n number of pulses) may be used binarized data . Note in the figure, for example, inverted B 1 represents are indicated by symbols denoted by the bars over the head of B 1.
第19図に示された回路では、反転B1〜反転Bn信号をイ
ンバータ55−１〜55−ｎで反転して得た後、10進→２進
のエンコーダ53でコード変換し端子５−３から出力して
いる。In the circuit shown in FIG. 19, after the inversion B 1 ~ inverted B n signal obtained by inverted by the inverter 55-1 to 55-n, code converting decimal → 2 binary encoders 53 and pin 5 3 output.
第20図に示された回路は、第18図に示す可変キャパシ
タ15用回路を制御するための、陽極駆動制御信号発生回
路５の構成例である。The circuit shown in FIG. 20 is a configuration example of the anode drive control signal generation circuit 5 for controlling the circuit for the variable capacitor 15 shown in FIG.
第20図に示す回路は、第19図示す回路からエンコーダ
53を取除いた構成を有する。第18図に示す可変キャパシ
タ用回路を制御するには、第16図に示すスイッチ14のう
ち接地電位側に閉じているスイッチ数（反転B1〜反転Bn
信号のパルス数）に、スイッチ27の閉じているスイッチ
の個数を合わせればよい。第20図に示された実施例で
は、信号B1〜Bnをインバータ55−１〜55−ｎで反転した
後出力され、第18図のスイッチ27の制御用の信号として
用いられる。The circuit shown in FIG. 20 differs from the circuit shown in FIG.
It has a configuration with 53 removed. In order to control the variable capacitor circuit shown in FIG. 18, the number of switches (inverted B 1 to inverted B n ) of the switches 14 shown in FIG.
The number of closed switches of the switch 27 may be adjusted to (the number of signal pulses). In the embodiment shown in FIG. 20, it is output after inverting the signal B 1 .about.B n in the inverter 55-1 to 55-n, is used as a signal for control of the 18 view of the switch 27.
第21図は、第16図に示された回収回路502から可変キ
ャパシタ16を除いた構成を有する回収回路503が用いら
れた実施例である。第21図に示された実施例は、さらに
第16図中のスイッチ14がスイッチ17およびキャパシタ18
−１〜18−ｎで置換えられている。その他の構成は第16
図と全く同じである。FIG. 21 shows an embodiment in which a recovery circuit 503 having a configuration in which the variable capacitor 16 is removed from the recovery circuit 502 shown in FIG. 16 is used. The embodiment shown in FIG. 21 is further different from the embodiment shown in FIG.
-1 to 18-n. Other configuration is 16th
It is exactly the same as the figure.
スイッチ17はｎ個のスイッチ対17−１〜17−ｎから成
り立ち、各スイッチ対は、例えば17−1aと17−1bのよう
に２つのスイッチで構成されている。例えば17−1aはス
イッチ14−１と同じ機能を有し、陽極パルスを印加する
時は回収回路503側に閉じて陽極端子A1を回収回路に接
続する。陽極パルスを印加しない時はスイッチ17−1aは
接地電位側に閉じて陽極端子A1を一定電位にする。一方
スイッチ17−1bは、一端が回収回路503に接続され、他
端には一端が接地されたキャパシタ18−１が接続されて
いる。そして、スイッチ17−1aが回収回路503側に閉じ
ている時はこのスイッチ17−1bを開き、スイッチ17−1a
が接地電位側に閉じている時はこのスイッチ17−1bを閉
じるように制御する。他のスイッチ対17−２〜17−ｎに
ついても同様である。The switch 17 is composed of n switch pairs 17-1 to 17-n, and each switch pair is composed of two switches, for example, 17-1a and 17-1b. For example 17-1a has the same function as the switch 14-1, when applying an anode pulse closes the recovery circuit 503 side connects the anode terminal A 1 to the recovery circuit. Switch 17-1a when not applying the anode pulses to the anode terminal A 1 close to the ground potential side to a constant potential. On the other hand, the switch 17-1b has one end connected to the recovery circuit 503, and the other end connected to the capacitor 18-1 having one end grounded. When the switch 17-1a is closed on the recovery circuit 503 side, the switch 17-1b is opened, and the switch 17-1a is opened.
When the switch is closed to the ground potential side, the switch 17-1b is controlled to be closed. The same applies to the other switch pairs 17-2 to 17-n.
したがって、回収回路503側から見ると、スイッチ17
が切換えられることによって陽極の容量CA1〜CAnかある
いはキャパシタ18−１〜18−ｎのいずれかが常に接続さ
れていることになる。陽極の容量CA1〜CAn、キャパシタ
18−１〜18−ｎの容量値を全て等しくCA0とすると、回
収回路503に接続されている容量の合成値Ｃは常に一定
値Ｃ＝nCA0となる。したがって固定インダクタ20の値Ｌ
との積は LC＝nCA0L ＝const. ……（13） となり、スイッチ17の開閉状態が変わっても回収回路50
3の出力パルスの立上り、立下りは変化しない。Therefore, when viewed from the recovery circuit 503 side, the switch 17
Is switched, one of the anode capacitances C A1 to C An or one of the capacitors 18-1 to 18-n is always connected. Anode capacity C A1 to C An , capacitor
Assuming that the capacitance values of 18-1 to 18-n are all equal to C A0 , the combined value C of the capacitances connected to the recovery circuit 503 always becomes a constant value C = nC A0 . Therefore, the value L of the fixed inductor 20
LC = nC A0 L = const. (13), and even if the open / close state of the switch 17 changes, the recovery circuit 50
The rising and falling edges of the output pulse 3 do not change.
以上、第１図〜第21図ではメモリ型PDP9の陽極端子A1
〜Anを駆動する場合の本発明の実施例について説明し
た。次に補助陽極端子S1〜Smを駆動する場合の本発明の
実施例について説明する。As described above, the anode terminal A 1 of the memory type PDP 9 is shown in FIGS.
It described for the embodiment of the present invention when driving to A n. Next will be described an embodiment of the present invention when driving the auxiliary anode terminal S 1 to S m.
第22図は、補助陽極端子S1〜Smを駆動する場合におけ
る本発明の実施例を示すブロック図である。Figure 22 is a block diagram showing an embodiment of the present invention in a case of driving the auxiliary anode terminal S 1 to S m.
第22図に示されたブロック図は第１図に示すブロック
図と基本的には同じであるが、メモリ型PDP9の配置を90
度回転して記載している。陽極端子A1〜Anは陽極ドライ
バ19で駆動され、補助陽極端子S1〜Smはｍ個のスイッチ
214で切換えられて回収回路504で駆動される構成となっ
ている。その他の構成は第１図と同じである。The block diagram shown in FIG. 22 is basically the same as the block diagram shown in FIG.
Rotated degrees are shown. The anode terminals A 1 to An are driven by the anode driver 19, and the auxiliary anode terminals S 1 to S m are m switches.
The configuration is switched by 214 and driven by the recovery circuit 504. Other configurations are the same as those in FIG.
補助陽極端子S1〜Smには負のパルスを印加する必要
上、スイッチ214の構成は第１図のスイッチ14と逆に配
置されている。すなわち、補助陽極端子S1〜Smに補助陽
極パルスを印加しないときは、スイッチ214は一定電位
（第22図では接地電位）側に閉じる。Since a negative pulse needs to be applied to the auxiliary anode terminals S 1 to S m , the configuration of the switch 214 is arranged opposite to that of the switch 14 in FIG. That is, when not applying the auxiliary anode pulse to the auxiliary anode terminal S 1 to S m, the switch 214 is constant potential (in the FIG. 22 ground potential) closed side.
回収回路504も負のパルスを印加できる構成となって
いる。すなわち、スイッチ212,213は第１図のスイッチ1
2,13と逆に配置され、負のパルスの出力期間はスイッチ
212を閉じて出力端子の負の電源端子200側に接続し、パ
ルスを出力しない期間はスイッチ212を開きスイッチ213
を閉じて出力端子を一定電位（第22図では接地電位）側
に接続する。スイッチ21はパルスの立上り、立下りの期
間のみ閉じるスイッチであり、第１図のスイッチ10と同
じ役割を果たす。コンデンサ210は第１図のコンデンサ1
0と同じ働きを有するが、極性が逆に接続されている。
すなわち第22図のコンデンサ210はその接地されている
端子側が正電位の端子である。The recovery circuit 504 can also apply a negative pulse. That is, the switches 212 and 213 correspond to the switch 1 in FIG.
It is arranged opposite to 2, 13 and the output period of the negative pulse is switched
212 is closed and connected to the negative power supply terminal 200 side of the output terminal.
Is closed, and the output terminal is connected to a constant potential (ground potential in FIG. 22). The switch 21 is a switch that closes only during the rising and falling periods of the pulse, and has the same role as the switch 10 in FIG. The capacitor 210 is the capacitor 1 shown in FIG.
It has the same function as 0, but is connected in reverse polarity.
That is, the grounded terminal side of the capacitor 210 in FIG. 22 is a terminal having a positive potential.
第22図の回収回路504は、スイッチ211〜213および可
変インダクタ215が補助陽極駆動信号制御回路４からの
情報で制御される。可変インダクタ215を第５図〜第７
図と同じ構成とし、その制御も前述の第５図〜第７図の
説明に記載された陽極端子A1〜Anの駆動と同じようして
合成容量を一定に保ち、本発明の目的を達成することが
できる。In the recovery circuit 504 of FIG. 22, the switches 211 to 213 and the variable inductor 215 are controlled by information from the auxiliary anode drive signal control circuit 4. The variable inductor 215 is shown in FIGS.
The same configuration as FIG, control also kept constant similar to the combined capacitance and the driving of the anode terminal A 1 to A n which is described in the description of FIG. 5-FIG. 7 of the above that, the object of the present invention Can be achieved.
第23図は第22図の可変インダクタ215が第５図に示さ
れた回路で構成された場合の可変インダクタ215を制御
するための補助陽極駆動信号制御回路４の構成例を示
す。第23図に示す回路は、第22図のA/Dメモリ回路３か
ら入力される信号の入力端子４−1,シフトレジスタ41,
ラッチ回路42,ラッチされた信号の出力端子４−2,ラッ
チされた信号を10進→２進に変換するエンコーダ43,エ
ンコーダ43での変換信号出力端子４−３およびこれらを
制御するための同期制御回路２から入力される制御信号
の入力端子４−１とで構成される。FIG. 23 shows a configuration example of the auxiliary anode drive signal control circuit 4 for controlling the variable inductor 215 when the variable inductor 215 of FIG. 22 is configured by the circuit shown in FIG. The circuit shown in FIG. 23 includes an input terminal 4-1 for a signal input from the A / D memory circuit 3 in FIG.
A latch circuit 42, an output terminal 4-2 of the latched signal, an encoder 43 for converting the latched signal from decimal to binary, a conversion signal output terminal 4-3 of the encoder 43, and synchronization for controlling these. And an input terminal 4-1 for a control signal input from the control circuit 2.
端子４−２から出力される信号D1〜Dmは第22図中スイ
ッチ214（およびスイッチ211〜213）の開閉を制御する
制御信号である。この信号D1〜Dmのパルス数を10進→２
進のエンコーダ43でコード変換した信号を用いて前記ス
イッチを制御すれば、第５図と同じ構成の可変インダク
タ215を制御できる。The signals D 1 to D m output from the terminal 4-2 are control signals for controlling the opening and closing of the switch 214 (and the switches 211 to 213) in FIG. The number of pulses of these signals D 1 to D m is converted from decimal to 2
If the switch is controlled using a signal that has been code-converted by the hexadecimal encoder 43, the variable inductor 215 having the same configuration as in FIG. 5 can be controlled.
第24図は、第22図中の可変インダクタ215が第６図に
示された回路で構成されている場合に、可変インダクタ
215を制御するための補助陽極駆動信号制御回路４の構
成例である。FIG. 24 shows a case where the variable inductor 215 in FIG. 22 is constituted by the circuit shown in FIG.
4 is a configuration example of an auxiliary anode drive signal control circuit 4 for controlling the 215.
第24図に示す補助陽極駆動信号制御回路４は、第23図
に示す回路からエンコーダ43を取除いた構成を有する。
すなわち、第６図に示す回路構成を有する可変インダク
タ215回路が用いられた場合、第６図中スイッチ32のう
ち閉じている個数と、第22図中スイッチ214のうち回収
回路504側に閉じている個数とが同一となるように制御
すればよい。The auxiliary anode drive signal control circuit 4 shown in FIG. 24 has a configuration in which the encoder 43 is removed from the circuit shown in FIG.
That is, when the variable inductor 215 circuit having the circuit configuration shown in FIG. 6 is used, the number of closed switches 32 in FIG. 6 and the number of switches 214 in FIG. The number may be controlled so as to be the same as the number.
第24図に示された実施例では信号D1〜Dmをそのまま端
子４−３から出力すればよい。In the embodiment shown in FIG. 24 may be output signals D 1 to D m as the terminal 4-3.
第25図は、可変インダクタ215が第７図に示されてい
る回路で構成された場合の、可変インダクタ215を制御
する補助陽極駆動信号制御回路４の実施例である。FIG. 25 shows an embodiment of the auxiliary anode drive signal control circuit 4 for controlling the variable inductor 215 when the variable inductor 215 is constituted by the circuit shown in FIG.
第25図に示す回路は、第23図に示す回路のエンコーダ
43がD/A変換器44に置き換えられた構成を有する。すな
わち、可変インダクタ215が第７図に示されている回路
で構成されている場合、第25図に示されているように第
７図の可変電流源35を、第22図のスイッチ214で回収回
路側に閉じているスイッチの個数を示すデジタル信号を
変換したアナログ信号で制御すればよい。すなわち、第
25図では信号D1〜DmをD/A変換し端子４−３から出力し
ている。端子４−３から出力された信号が第７図中端子
15−３から入力され、２次巻線23−２のインダクタンス
値が変化する。このようにして可変インダクタ215のイ
ンダクタンス値が制御され、共振時定数が一定に保たれ
る。The circuit shown in FIG. 25 is an encoder of the circuit shown in FIG.
43 has a configuration in which a D / A converter 44 is substituted. That is, when the variable inductor 215 is constituted by the circuit shown in FIG. 7, the variable current source 35 shown in FIG. 7 is recovered by the switch 214 shown in FIG. 22 as shown in FIG. What is necessary is just to control with the analog signal which converted the digital signal which shows the number of switches closed by the circuit side. That is,
In the FIG. 25 outputs a signal D 1 to D m from the D / A converter to the terminal 4-3. The signal output from terminal 4-3 is the terminal in FIG.
15-3, the inductance value of the secondary winding 23-2 changes. Thus, the inductance value of the variable inductor 215 is controlled, and the resonance time constant is kept constant.
上記のごとく、補助陽極端子の駆動についても陽極端
子の駆動における実施例である第１図〜第７図と同様の
実施例が成立する。また、陽極端子の駆動における他の
実施例第８図〜第21図においても、陽極端子を補助陽極
端子に置換えて、それぞれの実施例を適用できる。この
場合第22図に示されているように、回収回路504は補助
陽極駆動信号制御回路４により制御される。As described above, with respect to the driving of the auxiliary anode terminal, the same embodiment as that of FIGS. 1 to 7 which is the embodiment in driving the anode terminal is realized. Other Embodiments in Driving the Anode Terminal Also in FIGS. 8 to 21, the respective embodiments can be applied by replacing the anode terminal with the auxiliary anode terminal. In this case, as shown in FIG. 22, the recovery circuit 504 is controlled by the auxiliary anode drive signal control circuit 4.
以上、メモリ型PDPの陽極端子、補助陽極端子の駆動
における本発明の実施例について説明した。陰極端子に
ついては、陰極端子に印加する陽極パルスが同時刻に重
ならないように駆動するのが原則である。つまり回収回
路を用いて全陰極端子を駆動した場合でも複数の陰極端
子は同時に駆動され、しかもその本数が時間と共に変化
するということは起こらない。すなわち、回収回路の共
振容量は原則として変化しない。したがって、本発明の
第１図〜第21図に示された回路による駆動回路にて、陰
極端子を駆動することはできるが、回収回路のインダク
タを制御する必要はない。勿論、回収回路の負荷の容量
が変化する場合には本発明を適用すればよい。The embodiment of the present invention in driving the anode terminal and the auxiliary anode terminal of the memory type PDP has been described above. In principle, the cathode terminal is driven such that anode pulses applied to the cathode terminal do not overlap at the same time. That is, even when all the cathode terminals are driven by using the recovery circuit, the plurality of cathode terminals are driven simultaneously, and the number does not change with time. That is, the resonance capacity of the recovery circuit does not change in principle. Therefore, although the cathode terminal can be driven by the drive circuit shown in FIGS. 1 to 21 of the present invention, it is not necessary to control the inductor of the recovery circuit. Of course, the present invention may be applied when the capacity of the load of the recovery circuit changes.
なお、本発明の実施例の効果は上記のようなメモリ型
PDPの駆動に限られる訳ではない。他のマトリクス表示
パネルであるELD（Electro−Luminescence−Display）
パネルやVFD（Vaccum−Fluorescent−Display）パネル
等あるいは本来のDC型,AC型PDPの駆動時にも同様の効果
がある。The effect of the embodiment of the present invention is the same as that of the memory type described above.
It is not limited to driving a PDP. ELD (Electro-Luminescence-Display) which is another matrix display panel
The same effect can be obtained when driving a panel, a VFD (Vaccum-Fluorescent-Display) panel, or the like or an original DC-type or AC-type PDP.
第26図は、例えばELDやAC型PDPのような容量負荷性パ
ネル309を駆動する回路のブロック図である。パネル309
は垂直ｎ個、水平ｍ個の画素Eijからなり、ｎ本の垂直
走査電極V1〜Vnとｍ本の水平走査電極H1〜Hmで駆動され
るパネルである。例えば水平走査電極Hiと垂直走査電極
Vjとで画素Eijが選択される。FIG. 26 is a block diagram of a circuit for driving a capacitive load panel 309 such as an ELD or an AC PDP. Panel 309
The vertical n number is a panel made of horizontal m pixels E ij, is driven by n vertical scanning electrodes V 1 ~V n and m number of horizontal scan electrodes H 1 to H m. For example, horizontal scan electrode Hi and vertical scan electrode
Pixels E ij is selected by the V j.
第26図に示された実施例は第22図における補助陽極S1
〜Smを水平走査電極H1〜Hmに、および陰極端子K1〜Knを
垂直走査電極V1〜Vnに置換え、この垂直走査電極V1〜Vn
を垂直ドライバ308で駆動し、水平走査電極をスイッチ3
14で切換えて回収回路505で駆動する構成を有する。さ
らに垂直ドライバ308に必要なパルスは垂直走査駆動制
御信号発生回路306で発生し、スイッチ314,回収回路505
および回収回路505のスイッチ331を制御する信号は水平
走査駆動信号制御回路304から得ている。他のビデオ入
力端子301,A/Dメモリ回路303,同期制御回路302は第１図
中に示されたそれぞれの回路と同一の機能を有する。ま
た第26図のパネル309において画素E11〜Enmの容量の方
が走査電極V1〜Vn,H1〜Hmの容量より大きく、第26図に
示す実施例ではパネル309の走査電極の容量を省いてい
る。The embodiment shown in FIG. 26 corresponds to the auxiliary anode S 1 in FIG.
The to S m in the horizontal scanning electrodes H 1 to H m, and replaces the cathode terminal K 1 ~K n in the vertical scanning electrodes V 1 ~V n, the vertical scanning electrodes V 1 ~V n
Is driven by the vertical driver 308, and the horizontal scanning electrode is switched to switch 3.
It has a configuration in which it is switched at 14 and driven by the recovery circuit 505. Further, a pulse required for the vertical driver 308 is generated by a vertical scanning drive control signal generation circuit 306, and a switch 314 and a recovery circuit 505 are provided.
The signal for controlling the switch 331 of the recovery circuit 505 is obtained from the horizontal scanning drive signal control circuit 304. The other video input terminal 301, A / D memory circuit 303, and synchronization control circuit 302 have the same functions as the respective circuits shown in FIG. Also, in the panel 309 of FIG. 26, the capacitance of the pixels E 11 to E nm is larger than the capacitance of the scan electrodes V 1 to V n and H 1 to H m , and in the embodiment shown in FIG. Saves capacity.
第26図の回収回路505は、インダクタ321−１〜321−
ｊとスイッチ331からなる前記第５図の回路に相当する
可変インダクタ回路を含む構成を有する。スイッチ314
は単に開閉するｍ個のスイッチ314−１〜314−ｍからな
る。The recovery circuit 505 in FIG. 26 includes inductors 321-1 to 321-
5 and a variable inductor circuit corresponding to the circuit of FIG. Switch 314
Simply consists of m switches 314-1 to 314-m that open and close.
水平走査電極H1〜Hmに印加する駆動パルスをスイッチ
314の開閉で行なう。この開閉のための情報は水平走査
駆動信号制御回路304から入力される。したがって、こ
のスイッチ314の開閉で回収回路505の共振容量が変化す
るが、上記水平走査駆動信号制御回路304からの情報で
回収回路505のスイッチ331−１〜331−ｊを制御してイ
ンダクタンス321−１〜321−ｊを合成すれば、回収回路
505の出力パルスの立上りあるいは立下りを揃えること
ができる。第26図に示された実施例においても、スイッ
チ331の開閉によりインダクタンスの合成値を制御し
て、共振時定数を一定に保つことは、第１図〜第21図の
実施例と全く同様であるので、説明は省略する。Switch driving pulses to be applied to the horizontal scan electrodes H 1 to H m
Opening and closing 314. Information for this opening / closing is input from the horizontal scanning drive signal control circuit 304. Therefore, the resonance capacitance of the recovery circuit 505 changes when the switch 314 is opened or closed. However, the information from the horizontal scanning drive signal control circuit 304 controls the switches 331-1 to 331 -j of the recovery circuit 505 to control the inductance 321- By combining 1-321-j, the recovery circuit
The rising or falling of the output pulse of 505 can be made uniform. Also in the embodiment shown in FIG. 26, controlling the combined value of the inductance by opening and closing the switch 331 to keep the resonance time constant constant is exactly the same as the embodiment shown in FIGS. The description is omitted.
以上種々の実施例につき説明したが、これらの実施例
は、第３図に示す回収回路500の構成を基本にしたもの
であった。すなわち、上記実施例では、例えば第３図中
の１つの回収回路におけるコンデンサ10,スイッチ11,イ
ンダクタ20,スイッチ12,13を回収回路500の独立した構
成要素として扱った。Although various embodiments have been described above, these embodiments are based on the configuration of the recovery circuit 500 shown in FIG. That is, in the above embodiment, for example, the capacitor 10, the switch 11, the inductor 20, and the switches 12, 13 in one recovery circuit in FIG. 3 were treated as independent components of the recovery circuit 500.
しかし、インダクタ20を可変インダクタ15に置換えた
実施例、例えば第１図中の回収回路500において、見か
け上スイッチ11を取除いたような構成も可能である。However, an embodiment in which the inductor 20 is replaced with the variable inductor 15, for example, a configuration in which the switch 11 is apparently removed from the recovery circuit 500 in FIG. 1 is also possible.
第27図は、第１図に示す回収回路500の可変インダク
タ15として、第５図に示す回路を用いた場合の構成例で
ある。第27図の実施例は、コンデンサ10,j個のスイッチ
11′−１〜11′−ｊから成るスイッチ11′,j個のインダ
クタ21′−１〜21′−ｊから成るインダクタ21,スイッ
チ12,13,n個のスイッチ14−１〜14−ｎから成るスイッ
チ14,出力端子A1〜Anおよび電源端子100で構成される。
これらのうち，コンデンサ10,スイッチ12,13,14,端子10
0および端子A1〜Anは第１図中に示されているものと同
じである。FIG. 27 is a configuration example in which the circuit shown in FIG. 5 is used as the variable inductor 15 of the recovery circuit 500 shown in FIG. The embodiment shown in FIG.
A switch 11 'comprising 11'-1 to 11'-j, an inductor 21 comprising j inductors 21'-1 to 21'-j, a switch 12, 13, and n switches 14-1 to 14-n , A switch 14, output terminals A 1 to An and a power supply terminal 100.
Of these, capacitor 10, switch 12, 13, 14, terminal 10
0 and the terminal A 1 to A n are the same as those shown in Figure 1.
第27図において、スイッチ11を構成する各スイッチ1
1′−１〜11′−ｊはインダクタ21′−１〜21′−ｊと
それぞれ直列に接続されている。スイッチ11′を構成す
る各スイッチ11′−１〜11′−ｊを回収回路の出力パル
スの立上り、立下りで開閉することにより、第１図のス
イッチ11および第５図のスイッチ31の両方の機能を兼ね
備えた機能を有する。すなわち、例えば、11′−１と1
1′−２を同時に閉じれば、インダクタ21′−1,21′−
２の並列合成インダクタンスで共振する共振回路が形成
される。In FIG. 27, each switch 1 constituting the switch 11
1'-1 to 11'-j are connected in series with inductors 21'-1 to 21'-j, respectively. Each of the switches 11'-1 to 11'-j constituting the switch 11 'is opened and closed at the rise and fall of the output pulse of the recovery circuit, so that both the switch 11 of FIG. 1 and the switch 31 of FIG. It has functions that combine functions. That is, for example, 11'-1 and 1
If 1'-2 is closed at the same time, inductors 21'-1, 21'-
A resonance circuit that resonates with the two parallel combined inductances is formed.
インダクタ21−１〜21−ｊの値をそれぞれL0,L0/2,…
L0/2j-1,とすれば、第27図の構成での回収回路は第１図
の回収回路500における可変インダクタに第５図の回路
を適用した場合と全く同じ効果が得られる。すなわち、
スイッチ14の開閉状態に合わせてスイッチ11′の開閉数
を制御すればインダクタ21′と端子A1〜Anに付随する容
量との共振時定数を一定に保って、駆動パルスの立上
り、立下り時間を所望の値に揃えることができる。The value of the inductor 21 - 1 to 21-j, respectively L 0, L 0/2, ...
Given L 0/2 j−1 , the recovery circuit in the configuration of FIG. 27 has exactly the same effect as the case where the circuit of FIG. 5 is applied to the variable inductor in the recovery circuit 500 of FIG. That is,
In accordance with the open or closed state of switch 14 while maintaining the resonant time constant of the capacitance associated with the 'inductor 21 by controlling the opening and closing speed of the' switch 11 to the terminal A 1 to A n constant, the rise of the driving pulse, falling The time can be adjusted to a desired value.
したがって、第27図に示す回路構成は第１図に示す回
収回路500と本質的には同じものであり、共振回路を構
成するインダクタの値を制御するという本発明の一実施
例に過ぎないことがわかる。Therefore, the circuit configuration shown in FIG. 27 is essentially the same as the recovery circuit 500 shown in FIG. 1, and is only an embodiment of the present invention in which the value of the inductor forming the resonance circuit is controlled. I understand.
また、例えば第３図の回収回路500を構成するスイッ
チ11として別の構成を用いることも可能である。Further, for example, another configuration can be used as the switch 11 configuring the recovery circuit 500 in FIG.
第28図の実施例は、第３図におけるスイッチ11を別の
スイッチ411で構成した例である。第28図に示す実施例
に示されたコンデンサ10のインダクタ20,スイッチ12,1
3,端子102,負荷容量103,電源端子100は、第３図中に示
されたものと全く同じであり、第３図中のスイッチ11を
第28図中のスイッチ411に替えただけである。但し、簡
単のために、第２図におけるCR回路101を第28図では省
略している。The embodiment shown in FIG. 28 is an example in which the switch 11 in FIG. The inductor 20 and the switches 12, 1 of the capacitor 10 shown in the embodiment shown in FIG.
3, terminal 102, load capacitance 103, and power supply terminal 100 are exactly the same as those shown in FIG. 3, except that switch 11 in FIG. 3 is replaced with switch 411 in FIG. . However, for simplicity, the CR circuit 101 in FIG. 2 is omitted in FIG.
スイッチ411はさらに、スイッチ411−a,411−ｂおよ
びダイオート411−c,411−ｄで構成される。第28図の実
施例では、駆動パルスの立上りでスイッチ411−ａを閉
じ、このときコンデンサ10からスイッチ411−a,ダイオ
ート411−c,インダクタ20,を通って電流がコンデンサ10
3に流れ、共振回路が形成される。駆動パルスの立下り
ではスイッチ411−ｂを閉じ、このときコンデンサ103か
らインダクタ20,ダイオート411−d,スイッチ411−ｂを
通って電流がコンデンサ10に流れ、共振回路が形成され
る。The switch 411 further includes switches 411-a and 411-b and die switches 411-c and 411-d. In the embodiment shown in FIG. 28, the switch 411-a is closed at the rise of the drive pulse, and at this time, the current flows from the capacitor 10 through the switch 411-a, the diode 411-c, the inductor 20, and the capacitor 10
3 and a resonance circuit is formed. At the falling of the drive pulse, the switch 411-b is closed, and at this time, a current flows from the capacitor 103 through the inductor 20, the diode 411-d, and the switch 411-b to the capacitor 10, and a resonance circuit is formed.
第28図ではスイッチ411を構成するスイッチ411−a,41
1−ｂが駆動パルスの立上り、立下りで交互に開閉する
という違いがあるが、スイッチ411は第１図、第３図の
スイッチ11と全く同じ機能を有している。例えばスイッ
チ411−ａをｐ−MOSトラジスタ，スイッチ411−ｂをｎ
−MOSトラジスタで構成するような半導体回路では、特
にスイッチ411の構成の方が都合が良い場合もあり、こ
の場合は第28図に示されたようなスイッチ411の構成が
用いられる。In FIG. 28, the switches 411-a, 41 constituting the switch 411 are shown.
1-b alternately opens and closes at the rise and fall of the drive pulse, but the switch 411 has exactly the same function as the switch 11 of FIGS. 1 and 3. For example, the switch 411-a is a p-MOS transistor, and the switch 411-b is n.
In the case of a semiconductor circuit composed of -MOS transistors, the configuration of the switch 411 may be more convenient in some cases. In this case, the configuration of the switch 411 as shown in FIG. 28 is used.
第28図の実施例に示す通り、上記回収回路500のスイ
ッチ11に相当する部分をスイッチ411に置換えても本発
明の効果は同じである。１例として、第27図におけるそ
れぞれのスイッチ11′−１〜11′−ｊをスイッチ411で
置換えたた実施例を第29図に示す。As shown in the embodiment of FIG. 28, the effect of the present invention is the same even if the portion corresponding to the switch 11 of the recovery circuit 500 is replaced with the switch 411. As an example, FIG. 29 shows an embodiment in which the switches 11'-1 to 11'-j in FIG. 27 are replaced by switches 411.
第29図には、簡単化のために、ｊ＝３とおき、このと
きの最大ｎ＝７本の電極A1〜A7を駆動できる回収回路の
構成を示した。第29図中、コンデンサ10,スイッチ12,1
3,スイッチ14,端子A1〜A7,電源端子100は、それぞれ第2
7図中に示されたものと同じであり、また第29図中の３
個のインダクタ421−１〜421−３は、第27図におけるイ
ンダクタ21′−１〜21′−３と同じである。FIG. 29 shows the configuration of a recovery circuit that can drive a maximum of n = 7 electrodes A 1 to A 7 at this time, with j = 3 for simplicity. In FIG. 29, capacitor 10, switch 12, 1
3, switch 14, terminals A 1 to A 7, the power supply terminal 100, respectively second
7 is the same as that shown in FIG.
The inductors 421-1 to 421-3 are the same as the inductors 21'-1 to 21'-3 in FIG.
第29図では、第27図におけるスイッチ11′−1,11′−
2,11′−３が、それぞれ411−a1〜411−d1,411−a2〜41
1−d2,411−a3〜411−d3で構成されるスイッチで置換え
られている。In FIG. 29, the switches 11'-1, 11'- in FIG.
2,11'-3 are respectively 411-a1 to 411-d1,411-a2 to 41
1-d2, 411-a3 to 411-d3.
インダクタ421−1,421−2,421−３の値をそれぞれL0,
L0/2,L0/4とすると、駆動パルスの立上りにおけるスイ
ッチ411−a1,411−a2,411−a3の閉じ方、あるいは駆動
パルスの立上りにおけるスイッチ411−b1,411−b2,411
−b3の閉じ方によって、L0,L0/2,L0/3,〜,L0/7の値を合
成できる。すなわち、スイッチ14のうち３個が回収回路
側に閉じている場合、駆動パルスの立上りではスイッチ
411−a1と411−a2を同時に閉じ、立下りではスイッチ41
1−b1と411−b2を同時に閉じるようにスイッチ411−a1,
411−a2,411−a3,411−b1,411−b2,411−b3を制御すれ
ばよい。他の場合も同様である。The values of the inductors 421-1, 421-2, and 421-3 are respectively L 0 ,
L 0/2, L 0/ 4 and when, closure of the switch 411-a1,411-a2,411-a3 in the rise of the driving pulse, or the switch 411-b1,411-b2,411 at the rising of the drive pulse
The closure of -b3, L 0, L 0/ 2, L 0/3, ~, can be synthesized value of L 0/7. That is, when three of the switches 14 are closed on the recovery circuit side, the switch is not activated when the drive pulse rises.
411-a1 and 411-a2 are closed at the same time, and switch 41
Switches 411-a1 and 411-b1 are closed so that 1-b1 and 411-b2 are closed at the same time.
411-a2, 411-a3, 411-b1, 411-b2, 411-b3 may be controlled. The same applies to other cases.
したがって、第29図の実施例における本発明の効果は
第27図の実施例の場合と全く同じである。すなわち、上
記回収回路500のスイッチ11に相当する部分を第28図の
スイッチ411に置換えることも可能であり、この場合も
本発明の効果は変わらない。Therefore, the effect of the present invention in the embodiment shown in FIG. 29 is exactly the same as that in the embodiment shown in FIG. That is, the portion corresponding to the switch 11 of the recovery circuit 500 can be replaced with the switch 411 in FIG. 28, and the effect of the present invention does not change in this case.
〔発明の効果〕 本発明によれば、少ない回収回路でマトリクス表示パ
ネルの電極を多数駆動でき、しかも、時間と共に回収回
路に接続する電極の本数が変化しても、駆動パルスの立
上り、立下り時間を一定にできるという効果がある。し
たがって、また駆動電極数の多い大形マトリクス表示パ
ネルに回収回路を容易に適用し、駆動回路の低電力化、
低コスト化およびコンパクト化を容易に実現できる。[Effects of the Invention] According to the present invention, a large number of electrodes of a matrix display panel can be driven with a small number of recovery circuits, and even if the number of electrodes connected to the recovery circuit changes with time, the rising and falling of the driving pulse This has the effect of keeping the time constant. Therefore, the recovery circuit can be easily applied to a large-sized matrix display panel having a large number of drive electrodes, thereby reducing the power consumption of the drive circuit.
Cost reduction and compactness can be easily realized.
第１図は本発明の回収回路を１系統用いた第１の実施例
を示す駆動回路のブロック図、第２図は第１図の動作を
説明するための主要駆動信号タイミングチャート、第３
図は第１図のブロック図で用いた回収回路の原理動作を
説明するための回路図、第４図は第３図の回路を説明す
るための信号波形図、第５図は第１図の可変インダクタ
の第１構成例を示す回路図、第６図は第１図の可変イン
ダクタの第２構成例を示す回路図、第７図は第１図の可
変インダクタの第３構成例を示す回路図、第８図は第６
図の回路を制御するための回路を示す回路図、第９図は
第７図の回路を制御するための回路を示す回路図、第10
図は第８図の回路を制御するための回路を示す回路図、
第11図，第12図はそれぞれ第１図におけるスイッチと回
収回路の他の構成例を示す回路図、第13図，第14図はそ
れぞれ第11図，第12図の回路動作を説明するための印加
信号波形図、第15図は回収回路を２系統にした本発明の
実施例を説明する為の第１図に相当するブロック図、第
16図は他の制御による回収回路を用いた実施例を示す駆
動回路のブロック図、第17図は第16図に用いた回収回路
における可変キャパシタの第１実施例を示す回路図、第
18図は第16図の可変キャパシタの第２実施例を示す回路
図、第19図，第20図はそれぞれ第17図，第18図の回路を
制御するための回路を示す回路図、第21図は回収回路に
可変インダクタ、容量を含まない場合の本発明の実施例
を示す一部ブロック図、第22図はプラズマディスプレイ
の他の駆動電極に本発明の実施例を適用した場合の駆動
回路のブロック図、第23図，第24図，第25図は第22図の
可変インダクタを制御する回路を示す回路図、第26図は
他のパネルを用いた場合の本発明の他の実施例を示すブ
ロック図、第27図は可変インダクタを用いた回収回路の
他の構成例を示す回路図、第28図はさらに他の回収回路
の構成例を示す回路図、第29図は第28図の回収回路の具
体例を示す回路図である。 符号の説明 １……ビデオ入力端子 ２……同期制御回路 ３……A/Dメモリ回路 ４……補助陽極駆動信号制御回路 ５……陽極駆動制御信号発生回路 ６……陰極駆動制御信号発生回路 ７……補助陽極ドライバ ８……陰極ドライバ 10……コンデンサ 11,12,13,14,31,32,25,27,17,211,212,213,214,311,31
2,313,314,11′,411……スイッチ 15……可変インダクタ CA1〜CAn……陽極の容量 CS1〜CSm……補助陽極の容量 CK1〜CKn……陰極の容量 A1〜An……陽極端子 S1〜Sm……補助陽極端子 K1〜Kn……陰極端子 20,21,22,321,21′,421……インダクタ 23……可飽和リアクトル 35……電流源 26,28,18……コンデンサ ９……メモリ型PDP 309……容量性マトリクス表示パネル 52……遅延回路 53,43……エンコーダ 54,44……A/D変換器 55……インバータ 41……シフトレジスタ 42……ラッチ 308……垂直ドライバ 306……垂直走査駆動制御信号発生回路 304……水平走査駆動信号制御回路 301……ビデオ入力端子 302……同期制御回路 303……A/Dメモリ回路 411−c,411−d,411−c1,411−d,411−c2,411−d2,411−
c3,411−d3,……ダイオードFIG. 1 is a block diagram of a drive circuit showing a first embodiment using one recovery circuit of the present invention, FIG. 2 is a timing chart of main drive signals for explaining the operation of FIG. 1, and FIG.
FIG. 4 is a circuit diagram for explaining the principle operation of the recovery circuit used in the block diagram of FIG. 1, FIG. 4 is a signal waveform diagram for explaining the circuit of FIG. 3, and FIG. 5 is a diagram of FIG. FIG. 6 is a circuit diagram showing a first configuration example of the variable inductor, FIG. 6 is a circuit diagram showing a second configuration example of the variable inductor in FIG. 1, and FIG. 7 is a circuit showing a third configuration example of the variable inductor in FIG. FIG. 8 is FIG.
FIG. 9 is a circuit diagram showing a circuit for controlling the circuit shown in FIG. 9, FIG. 9 is a circuit diagram showing a circuit for controlling the circuit shown in FIG.
The figure is a circuit diagram showing a circuit for controlling the circuit of FIG. 8,
11 and 12 are circuit diagrams showing other examples of the configuration of the switch and the recovery circuit in FIG. 1, respectively. FIGS. 13 and 14 are diagrams for explaining the circuit operation in FIGS. 11 and 12, respectively. FIG. 15 is a block diagram corresponding to FIG. 1 for describing an embodiment of the present invention in which the recovery circuit is divided into two systems, and FIG.
FIG. 16 is a block diagram of a drive circuit showing an embodiment using a recovery circuit by another control. FIG. 17 is a circuit diagram showing a first embodiment of a variable capacitor in the recovery circuit used in FIG.
18 is a circuit diagram showing a second embodiment of the variable capacitor shown in FIG. 16, FIGS. 19 and 20 are circuit diagrams showing circuits for controlling the circuits shown in FIGS. 17 and 18, respectively. The figure is a partial block diagram showing an embodiment of the present invention when the recovery circuit does not include a variable inductor and a capacitor. FIG. 22 is a drive circuit when the embodiment of the present invention is applied to other drive electrodes of a plasma display. 23, 24, and 25 are circuit diagrams showing a circuit for controlling the variable inductor of FIG. 22, and FIG. 26 is another embodiment of the present invention when another panel is used. FIG. 27 is a circuit diagram showing another configuration example of the recovery circuit using the variable inductor, FIG. 28 is a circuit diagram showing another configuration example of the recovery circuit, and FIG. 29 is FIG. 28. FIG. 4 is a circuit diagram showing a specific example of the recovery circuit of FIG. DESCRIPTION OF SYMBOLS 1 ... Video input terminal 2 ... Synchronization control circuit 3 ... A / D memory circuit 4 ... Auxiliary anode drive signal control circuit 5 ... Anode drive control signal generation circuit 6 ... Cathode drive control signal generation circuit 7 Auxiliary anode driver 8 Cathode driver 10 Capacitors 11,12,13,14,31,32,25,27,17,211,212,213,214,311,31
2,313,314,11 ', 411 ... Switch 15 ... Variable inductor C A1 to C An ... Anode capacity C S1 to C Sm ... Auxiliary anode capacity C K1 to C Kn ... Cathode capacity A 1 to An ...... anode terminal S 1 to S m ...... auxiliary anode terminal K 1 ~K n ...... cathode terminal 20,21,22,321,21 ', 421 ...... inductor 23 ...... saturable reactor 35 ...... current source 26 , 18 Capacitor 9 Memory PDP 309 Capacitive matrix display panel 52 Delay circuit 53,43 Encoder 54,44 A / D converter 55 Inverter 41 Shift register 42 … Latch 308… Vertical driver 306… Vertical scan drive control signal generation circuit 304… Horizontal scan drive signal control circuit 301… Video input terminal 302… Synchronous control circuit 303… A / D memory circuit 411-c , 411-d, 411-c 1, 411-d, 411-c 2, 411-d 2, 411-
c 3 , 411−d 3 , …… Diode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 御子柴 茂生 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 織田 勇 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鴻上 明彦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平２−66593（ＪＰ，Ａ) 特開 昭53−26696（ＪＰ，Ａ) 特開 昭61−132997（ＪＰ，Ａ) 特開 昭58−113986（ＪＰ，Ａ) ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shigeo Mikoshiba 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory of Hitachi, Ltd. Central Research Laboratory (72) Inventor Akihiko Kogami 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Hitachi Central Research Laboratory Co., Ltd. (56) References JP-A-2-66593 (JP, A) JP-A-53-26696 (JP) JP-A-61-132997 (JP, A) JP-A-58-113886 (JP, A)
Claims (24)
表示装置において、 上記駆動回路が可変インダクタンス部を備え、 表示動作時の上記表示部の該駆動回路に対する接続状態
の変化に基づく負荷変化を補償するように、該可変イン
ダクタンス部のインダクタンス値を変える構成としたこ
とを特徴とする表示装置。1. A display device for driving a display section as a load by a drive circuit, wherein the drive circuit includes a variable inductance section, and a load change based on a change in a connection state of the display section to the drive circuit during a display operation. Wherein the inductance value of the variable inductance section is changed so as to compensate for the difference.
表示装置において、 上記駆動回路が可変容量部を備え、 表示動作時の上記表示部の該駆動回路に対する接続状態
の変化に基づく負荷変化を補償するように、該可変容量
部の容量値を変える構成としたことを特徴とする表示装
置。2. A display device for driving a display unit as a load by a drive circuit, wherein the drive circuit includes a variable capacitance unit, and a load change based on a change in a connection state of the display unit to the drive circuit during a display operation. Wherein the capacitance value of the variable capacitance section is changed so as to compensate for the difference.
をパルスで駆動し表示を行う表示装置において、 上記駆動回路が可変インダクタンス部を備え、 表示動作時に、該駆動回路に対し上記パルスで駆動可能
な接続状態とされる上記電極の数の変化に基づく負荷変
化を補償するように、該可変インダクタンス部のインダ
クタンス値を制御する構成としたことを特徴とする表示
装置。3. A display device in which an electrode of a display section as a load is driven by a drive circuit with a pulse to perform display, wherein the drive circuit includes a variable inductance section, and the drive circuit is driven by the pulse during a display operation. A display device, wherein an inductance value of the variable inductance portion is controlled so as to compensate for a load change based on a change in the number of the electrodes which are brought into a possible connection state.
をパルスで駆動し表示を行う表示装置において、 上記駆動回路が可変容量部を備え、 表示動作時に、該駆動回路に対し上記パルスで駆動可能
な接続状態とされる上記電極の数の変化に基づく負荷変
化を補償するように、該可変容量部の容量値を制御する
構成としたことを特徴とする表示装置。4. A display device in which an electrode of a display unit as a load is driven by a drive circuit with a pulse to perform display, wherein the drive circuit includes a variable capacitance unit, and the display circuit is driven by the pulse during the display operation. A display device, wherein the capacitance value of the variable capacitance section is controlled so as to compensate for a load change based on a change in the number of the electrodes that are brought into a possible connection state.
を用いた共振を利用しパルスで該電極を駆動して表示を
行う表示装置において、 可変インダクタンス部と、該可変インダクタンス部と上
記電極との間の接続状態を切換える切換部とを有し、表
示動作時に、該切換部により上記パルスで駆動可能な接
続状態とされる該電極の数の変化に対応し、該接続電極
数が減少するときは上記インダクタンス値を増加させ、
該接続電極数が増加するときは減少させるように、該可
変インダクタンス部のインダクタンス値を制御する構成
としたことを特徴とする表示装置。5. A display device that performs display by driving said electrodes with pulses utilizing resonance using inductance and capacitance of electrodes of said display unit, comprising: a variable inductance unit; said variable inductance unit and said electrode; And a switching unit for switching a connection state between the electrodes. In response to a change in the number of the electrodes brought into a connection state drivable by the pulse by the switching unit during a display operation, the number of the connection electrodes is reduced. Sometimes, increase the above inductance value,
A display device, wherein the inductance value of the variable inductance section is controlled so as to decrease when the number of connection electrodes increases.
共振を形成する容量の容量値と上記インダクタンス値と
の積が略一定となるようにする請求項５に記載の表示装
置。6. The display device according to claim 5, wherein the product of the capacitance value of the capacitance forming the resonance and the inductance value, including the capacitance of the electrode in the connected state, is substantially constant.
ス状に配列して成るマトリクス表示パネルである請求項
５に記載の表示装置。7. The display device according to claim 5, wherein the display section is a matrix display panel in which a plurality of display elements are arranged in a matrix.
を用いた共振を利用しパルスで該電極を駆動して表示を
行う表示装置において、 可変容量部と、該可変容量部と上記電極との間の接続状
態を切換える切換部とを有し、表示動作時に、該切換部
により上記パルスで駆動可能な接続状態とされる該電極
の数の変化に対応し、該接続電極数の変化に基づく該表
示部の容量値変化を補償するように該可変容量部の容量
値を制御する構成としたことを特徴とする表示装置。8. A display device which performs display by driving said electrodes with a pulse by utilizing resonance using inductance and capacitance of electrodes of a display unit, comprising: a variable capacitance unit; And a switching unit for switching the connection state between the electrodes. In response to a change in the number of the electrodes that are brought into a connection state that can be driven by the pulse by the switching unit during a display operation, A display device, wherein a capacitance value of the variable capacitance portion is controlled so as to compensate for a change in capacitance value of the display portion based on the change.
ときは上記可変容量部の容量値を増加させ、該電極の数
が増加するときは減少させるように制御する請求項８に
記載の表示装置。9. The variable capacitance section according to claim 8, wherein the capacitance value of the variable capacitance section is increased when the number of the electrodes in the connected state decreases, and is decreased when the number of the electrodes increases. Display device.
記共振を形成する容量の容量値とインダクタンス部のイ
ンダクタンス値との積が略一定となるように上記可変容
量部の容量値を制御する請求項８に記載の表示装置。10. The capacitance value of the variable capacitance portion is controlled such that the product of the capacitance value forming the resonance and the inductance value of the inductance portion including the capacitance of the electrode in the connection state is substantially constant. The display device according to claim 8.
クス状に配列して成るマトリクス表示パネルである請求
項８に記載の表示装置。11. The display device according to claim 8, wherein the display section is a matrix display panel in which a plurality of display elements are arranged in a matrix.
量を用いた共振を利用しパルスで該電極を駆動して表示
を行う表示装置において、 駆動回路が、共振用のインダクタンス部と、上記表示部
に電極の静電容量と容量値が略等しい補償用容量部と、
該インダクタンス部と該電極との間の接続状態の切換え
と該インダクタンス部と該補償用容量部との間の接続状
態の切換えとを行う切換部と、を備え、該切換部により
該電極と該補償用容量部のいずれか一方が該インダクタ
ンス部に選択的に接続され、表示動作時に上記パルスで
駆動可能なように該インダクタンス部に対し接続状態と
される電極の数が変化しても、該インダクタンス部に接
続される容量の値は略一定とされる構成としたことを特
徴とする表示装置。12. A display device which performs display by driving a pulse by utilizing resonance using inductance and capacitance of an electrode of a display unit, wherein a driving circuit comprises: an inductance unit for resonance; A compensating capacitance portion having a capacitance value substantially equal to the capacitance of the electrode;
A switching unit configured to switch a connection state between the inductance unit and the electrode and to switch a connection state between the inductance unit and the compensation capacitance unit. One of the compensating capacitance sections is selectively connected to the inductance section, and even if the number of electrodes connected to the inductance section changes so that the electrodes can be driven by the pulse during a display operation, A display device, wherein a value of a capacitance connected to an inductance unit is made substantially constant.
量を用いた共振を利用しパルスで該電極を駆動して表示
を行う表示装置において、 駆動回路が、上記共振の周波数を変化させる可変素子
と、該駆動回路と上記電極との間の接続状態を切換える
切換部とを備え、表示動作時に、該切換部により上記パ
ルスで駆動可能な接続状態とされる該電極の数の変化に
対応し、該可変素子の値を制御して上記共振の周波数を
略一定にする構成としたことを特徴とする表示装置。13. A display device which performs display by driving a pulse by utilizing resonance using inductance and capacitance of an electrode of a display unit, wherein a drive circuit changes a frequency of the resonance. And a switching unit for switching a connection state between the drive circuit and the electrode, and in response to a change in the number of the electrodes brought into a connection state drivable by the pulse by the switching unit during a display operation. A display device, wherein the value of the variable element is controlled to make the resonance frequency substantially constant.
量を用いた共振特性を利用しパルスで該電極を駆動して
表示を行う表示装置において、 駆動回路が、コンデンサと、上記共振特性を変える可変
素子と、該可変素子と上記電極との間の接続状態を切換
える切換部とを備え、表示動作時に、該切換部により上
記パルスで駆動可能な接続状態とされる該電極の数の変
化に対応して該可変素子の値を変化させ、該接続電極数
の変化に基づく上記共振特性の変化を補償した状態で、
該コンデンサから該電極への電荷の供給及び該電極から
該コンデンサへの電荷の移動を行う構成としたことを特
徴とする表示装置。14. A display device which performs display by driving said electrodes with a pulse by utilizing resonance characteristics using inductance and capacitance of electrodes of a display section, wherein a drive circuit changes the resonance characteristics with a capacitor. A variable element, and a switching unit that switches a connection state between the variable element and the electrode. During a display operation, the switching unit changes the number of the electrodes that are brought into a connection state that can be driven by the pulse. In a state where the value of the variable element is changed correspondingly and the change in the resonance characteristic based on the change in the number of connection electrodes is compensated,
A display device, wherein supply of electric charge from the capacitor to the electrode and transfer of electric charge from the electrode to the capacitor are performed.
量を用いた共振を利用しパルスで該電極を駆動する構成
の表示部駆動用回路において、 可変インダクタンス部と、該可変インダクタンス部と上
記電極との間の接続状態を切換える切換部とを備え、表
示動作時に、該切換部により上記パルスで駆動可能な接
続状態とされる該電極の数の変化に対応し、該接続電極
数が減少するときは該可変インダクタンス部のインダク
タンス値を増加させ、該接続電極数が増加するときは該
インダクタンス値を減少させる構成としたことを特徴と
する表示部駆動用回路。15. A display driving circuit configured to drive an electrode by a pulse using resonance using inductance and capacitance of an electrode of the display, comprising: a variable inductance section; the variable inductance section; And a switching unit for switching the connection state between the electrodes. The number of the connection electrodes is reduced in response to a change in the number of the electrodes brought into a connection state drivable by the pulse during the display operation. A display part driving circuit, wherein the inductance value of the variable inductance part is increased when the number of connection electrodes increases, and the inductance value is decreased when the number of connection electrodes increases.
み上記共振を形成する容量の容量値と上記可変インダク
タンス部のインダクタンス値との積が略一定となるよう
にする請求項15に記載の表示部駆動用回路。16. The product according to claim 15, wherein the product of the capacitance value of the capacitance forming the resonance including the capacitance of the electrode in the connected state and the inductance value of the variable inductance portion is substantially constant. Display drive circuit.
表示部の電極の静電容量を用いた共振を利用しパルスで
該電極を駆動する構成の表示部駆動用回路において、 可変容量部と、該可変容量部及び上記インダクタンス部
と上記電極との間の接続状態を切換える切換部とを備
え、表示動作時に、該切換部により上記パルスで駆動可
能な接続状態とされる該電極の数の変化に対応し、該接
続電極数が減少するときは該可変容量部の容量値を増加
させ、該接続電極数が増加するときは該可変容量部の容
量値を減少させて、該接続電極数の変化に基づく上記表
示部の容量値変化を補償する構成としたことを特徴とす
る表示部駆動用回路。17. A display driving circuit having an inductance portion and driving the electrode by a pulse using resonance using capacitance of an electrode of the display portion as a load, comprising: a variable capacitance portion; A switching unit that switches a connection state between the variable capacitance unit and the inductance unit and the electrode; and a change in the number of the electrodes that is brought into a connection state drivable by the pulse by the switching unit during a display operation. When the number of connection electrodes decreases, the capacitance value of the variable capacitance section is increased, and when the number of connection electrodes increases, the capacitance value of the variable capacitance section is decreased, and the number of connection electrodes is reduced. A circuit for driving a display unit, wherein a change in capacitance value of the display unit based on the change is compensated.
み上記共振を形成する容量の容量値と上記インダクタン
ス部のインダクタンス値との積が略一定となるようにす
る請求項17に記載の表示部駆動用回路。18. The product according to claim 17, wherein a product of a capacitance value of the capacitance forming the resonance including a capacitance of the electrode in the connection state and an inductance value of the inductance portion is substantially constant. Display drive circuit.
用いた共振を利用しパルスで該電極を駆動する構成の表
示部駆動用回路において、 コンデンサと、上記共振の周波数を変化させる可変素子
と、該表示部駆動用回路と上記電極との間の接続状態を
切換える切換部とを備え、表示動作時に、該切換部によ
り上記パルスで駆動可能な接続状態とされる該電極の数
の変化に対応して可変素子の値を変化させ、該接続電極
数の変化に基づく上記共振の周波数の変化を補償した状
態で、該コンデンサから該電極への上記パルスとしての
電荷の供給及び該電極から該コンデンサへの電荷の移動
を行う構成としたことを特徴とする表示部駆動用回路。19. A display driving circuit configured to drive the electrodes with pulses using resonance using the capacitance of the electrodes of the display as a load, comprising: a capacitor; and a variable for changing a frequency of the resonance. An element and a switching unit for switching a connection state between the display unit driving circuit and the electrode, and in a display operation, the switching unit switches the connection state drivable with the pulse by the number of the electrodes. The value of the variable element is changed in response to the change, and the supply of the charge as the pulse from the capacitor to the electrode and the supply of the electrode are performed while compensating for the change in the resonance frequency based on the change in the number of the connection electrodes A display portion driving circuit, wherein a charge is transferred from the capacitor to the capacitor.
た表示パネルの電極の容量と駆動回路のインダクタンス
とを用いた共振を利用し該電極をパルスで駆動するよう
にした表示パネルの駆動方法において、 表示動作時に、可変インダクタンス部と上記電極との間
の接続状態を切換えて該電極のうちの所定のものを上記
パルスで駆動可能な接続状態とし、該接続状態とされる
該電極の数の変化に対応し、該接続電極数が減少すると
きは該可変インダクタンス部のインダクタンス値を増加
させ、該接続電極数が増加するときは該インダクタンス
値を減少させて、該接続電極を上記パルスで駆動するよ
うにしたことを特徴とする表示パネルの駆動方法。20. A method of driving a display panel in which a plurality of display elements are arranged in a matrix and the electrodes are driven by pulses using resonance using capacitance of electrodes of the display panel and inductance of a driving circuit. In the display operation, the connection state between the variable inductance unit and the electrode is switched to set a predetermined one of the electrodes in a connection state drivable by the pulse, and the number of the electrodes in the connection state is determined. In response to the change, when the number of connection electrodes decreases, the inductance value of the variable inductance section is increased, and when the number of connection electrodes increases, the inductance value is decreased, and the connection electrodes are driven by the pulse. And a display panel driving method.
た表示パネルの電極の容量と駆動回路のインダクタンス
とを用いた共振を利用し駆動回路のコンデンサに蓄えら
れた電荷を該電極に供給し、また該電極の容量に蓄えら
れた電荷を該コンデンサ側に移動するようにした表示パ
ネルの駆動方法において、 表示動作時に、上記共振の周波数を補償する可変素子と
上記電極との間の接続状態を切換えて、該電極のうちの
所定のものを、上記コンデンサの電荷を供給可能かつ該
電極の電荷を該コンデンサ側に移動可能な接続状態と
し、該接続電極数の変化に対応して該可変素子の値を制
御し上記共振の周波数を略一定にして、該コンデンサか
ら該電極への電荷の供給及び該電極から該コンデンサへ
の電荷の移動を行うようにしたことを特徴とする表示パ
ネルの駆動方法。21. A charge stored in a capacitor of a driving circuit is supplied to said electrode by utilizing resonance using a capacitance of an electrode of a display panel in which a plurality of display elements are arranged in a matrix and an inductance of a driving circuit; Further, in the method for driving a display panel, wherein the electric charge stored in the capacitance of the electrode is moved to the capacitor side, a connection state between the variable element for compensating the resonance frequency and the electrode during a display operation is changed. By switching, a predetermined one of the electrodes is set to a connection state in which the charge of the capacitor can be supplied and the charge of the electrode can be moved to the capacitor side. And the resonance frequency is controlled to be substantially constant to supply the electric charge from the capacitor to the electrode and to transfer the electric charge from the electrode to the capacitor. The driving method of the display panel.
の電極の静電容量を用いた共振を利用し該電極をパルス
で駆動し表示を行うようにした表示パネルの駆動方法に
おいて、 表示動作時に、上記駆動回路内の可変容量部及びインダ
クタンス部と上記電極との間の接続状態を切換えて該電
極のうちの所定のものを上記パルスで駆動可能な接続状
態とし、該接続電極数の変化に基づく上記表示パネルの
容量値変化を補償する方向に該可変容量部の容量値を変
化させて、該接続電極を上記パルスで駆動するようにし
たことを特徴とする表示パネルの駆動方法。22. A display panel driving method in which resonance is performed using the inductance of a driving circuit and the capacitance of an electrode of the display panel to drive the electrode with a pulse to perform display. The connection state between the variable capacitance section and the inductance section in the drive circuit and the electrode is switched to set a predetermined one of the electrodes to a connection state that can be driven by the pulse, and the connection state based on a change in the number of connection electrodes A method of driving a display panel, wherein the connection electrode is driven by the pulse by changing a capacitance value of the variable capacitance portion in a direction to compensate for a change in a capacitance value of the display panel.
た表示パネルの駆動電極と、該駆動電極の容量と共振回
路を構成する可変インダクタンス部と、該可変インダク
タンス部と該駆動電極との間に設けられた切換部と、電
荷を該可変インダクタンス部と該可変インダクタンス部
に接続された該駆動電極に供給するとともに該駆動電極
に蓄えられた電荷を戻すためのコンデンサとから成り、
該切換部の切換えにより該可変インダクタンス部に接続
される該駆動電極の多重度を変え、該多重度が増加する
場合は該可変インダクタンス部のインダクタンス値を減
少させ、該多重度が減少する場合は該インダクタンス値
を増加させるように、該可変インダクタンス部のインダ
クタンス値を変えることを特徴とする表示装置。23. A drive electrode of a display panel in which a plurality of display elements are arranged in a matrix, a capacitance of the drive electrode and a variable inductance portion forming a resonance circuit, and a portion between the variable inductance portion and the drive electrode. A switching unit provided, comprising a capacitor for supplying charge to the variable inductance unit and the drive electrode connected to the variable inductance unit and returning the charge stored in the drive electrode,
The switching of the switching unit changes the multiplicity of the driving electrode connected to the variable inductance unit. If the multiplicity increases, the inductance value of the variable inductance unit decreases.If the multiplicity decreases, the multiplicity decreases. A display device, wherein the inductance value of the variable inductance section is changed so as to increase the inductance value.
た表示パネルの駆動電極と、インダクタンスと、該イン
ダクタンス及び該駆動電極の容量とともに共振回路を構
成する可変容量と、該インダクタンスと該駆動電極の間
に設けられた切換部と、電荷を該インダクタンスを介し
該インダクタンスに接続された駆動電極と可変容量に供
給するとともに、これら容量に蓄えられた電荷を戻すた
めのコンデンサとから成り、該切換部の切換えにより該
インダクタンスに接続される該駆動電極の多重度を変
え、該多重度が増加する場合は該可変容量の容量値を減
少させ、該多重度が減少する場合は該容量値を増加させ
るように、該可変容量の容量値を変えることを特徴とす
る表示装置。24. A drive electrode of a display panel in which a plurality of display elements are arranged in a matrix, an inductance, a variable capacitor forming a resonance circuit together with the inductance and the capacitance of the drive electrode, A switching unit provided between the switching unit and a capacitor for supplying charge to the drive electrode and the variable capacitor connected to the inductance via the inductance, and for returning the charge stored in the capacitance; The multiplicity of the driving electrode connected to the inductance is changed by the switching, and the capacitance value of the variable capacitor is decreased when the multiplicity increases, and the capacitance value is increased when the multiplicity decreases. A display device characterized in that the capacitance value of the variable capacitance is changed as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238715A JP2654119B2 (en) | 1988-09-26 | 1988-09-26 | Matrix display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63238715A JP2654119B2 (en) | 1988-09-26 | 1988-09-26 | Matrix display panel drive circuit |
Related Child Applications (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9076879A Division JP2771525B2 (en) | 1997-03-28 | 1997-03-28 | Display device and display unit driving circuit |
| JP9076878A Division JP2771524B2 (en) | 1997-03-28 | 1997-03-28 | Display device, display unit driving circuit, and display panel driving method |
| JP9076881A Division JP2771527B2 (en) | 1997-03-28 | 1997-03-28 | Display device and display unit driving circuit |
| JP9076880A Division JP2771526B2 (en) | 1997-03-28 | 1997-03-28 | Display device |
| JP9076882A Division JP2771528B2 (en) | 1997-03-28 | 1997-03-28 | Display device, variable inductor, and display drive circuit |
| JP9076877A Division JP2771523B2 (en) | 1997-03-28 | 1997-03-28 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287189A JPH0287189A (en) | 1990-03-28 |
| JP2654119B2 true JP2654119B2 (en) | 1997-09-17 |
Family
ID=17034192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63238715A Expired - Fee Related JP2654119B2 (en) | 1988-09-26 | 1988-09-26 | Matrix display panel drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654119B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2946921B2 (en) * | 1992-03-10 | 1999-09-13 | 日本電気株式会社 | Low power drive circuit |
| US6160530A (en) * | 1997-04-02 | 2000-12-12 | Nec Corporation | Method and device for driving a plasma display panel |
| US7050022B2 (en) | 2000-09-13 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Display and its driving method |
| JP3390752B2 (en) * | 2000-09-13 | 2003-03-31 | 松下電器産業株式会社 | Display device and driving method thereof |
| JP4074502B2 (en) | 2001-12-12 | 2008-04-09 | セイコーエプソン株式会社 | Power supply circuit for display device, display device and electronic device |
| JP5026758B2 (en) * | 2006-09-29 | 2012-09-19 | 株式会社日立製作所 | Driving circuit for plasma display device |
-
1988
- 1988-09-26 JP JP63238715A patent/JP2654119B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0287189A (en) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072447A (en) | Plasma display panel drive circuit provided with series resonant circuits | |
| KR100662072B1 (en) | Driving device | |
| KR100297853B1 (en) | Multi-step Energy Recovery Device | |
| CN100573637C (en) | Plasma display panel drive circuit and plasma display panel device | |
| JP4827040B2 (en) | Plasma display device | |
| JPH08160901A (en) | Driving circuit for display panel | |
| US6897834B2 (en) | Matrix display driver with energy recovery | |
| US6806655B2 (en) | Apparatus and method for driving plasma display panel | |
| JP4953563B2 (en) | Single-side drive device for display panel drive system and design method thereof | |
| JP2654119B2 (en) | Matrix display panel drive circuit | |
| JP2000206919A (en) | Circuit and method for driving display | |
| KR100363515B1 (en) | Energy Recovery Apparatus in Plasma Display Panel | |
| JP2771525B2 (en) | Display device and display unit driving circuit | |
| JP2705948B2 (en) | Matrix type panel display | |
| US20060250327A1 (en) | Energy recovery device for plasma display panel | |
| JP2771527B2 (en) | Display device and display unit driving circuit | |
| JP2771528B2 (en) | Display device, variable inductor, and display drive circuit | |
| JP2771526B2 (en) | Display device | |
| JP2771523B2 (en) | Display device | |
| JP2771524B2 (en) | Display device, display unit driving circuit, and display panel driving method | |
| JPH1091088A (en) | Matrix display device | |
| KR20000009133A (en) | Driving device for plasma display panel | |
| KR100548240B1 (en) | Energy Recovering Circuit Of Multistep-Type | |
| US20110084957A1 (en) | Plasma display panel drive circuit and plasma display device | |
| US20110090211A1 (en) | Circuit for driving plasma display panel and plasma display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |