JP2652711B2 - 半導体検査装置及び検査方法 - Google Patents

半導体検査装置及び検査方法

Info

Publication number
JP2652711B2
JP2652711B2 JP1222466A JP22246689A JP2652711B2 JP 2652711 B2 JP2652711 B2 JP 2652711B2 JP 1222466 A JP1222466 A JP 1222466A JP 22246689 A JP22246689 A JP 22246689A JP 2652711 B2 JP2652711 B2 JP 2652711B2
Authority
JP
Japan
Prior art keywords
test
inspection
measurement stage
inspected
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1222466A
Other languages
English (en)
Other versions
JPH0384944A (ja
Inventor
敬一 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1222466A priority Critical patent/JP2652711B2/ja
Publication of JPH0384944A publication Critical patent/JPH0384944A/ja
Application granted granted Critical
Publication of JP2652711B2 publication Critical patent/JP2652711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、半導体検査装置及び検査方法に関する。
【従来の技術】
例えばパッケージされた半導体チップ等の半導体デバ
イスのそれぞれの電気的検査を行う半導体検査装置にお
いては、被検査半導体デバイスは次のように移送され
る。 すなわち、複数個の半導体デバイスがマトリックス状
に収納されたトレイから1個ずつ半導体デバイスを取り
出し、それをロードテーブルに載置する。次に、半導体
デバイスをロードテーブルから測定用ステージに移す。
このとき、同時に測定用ステージ上にあった検査済み半
導体デバイスはアンロードテーブルに移す。測定用ステ
ージに移された未検査半導体デバイスに対しては測定用
ステージで微調位置合わせ(ファインアライメント)が
行われる。この位置合わせが完了した測定用ステージ
は、テストヘッドの下方まで移動される。そして、テス
トヘッドと半導体デバイスの各端子との電気的接続が行
われて、テストヘッドからテスト信号を半導体デバイス
に供給し、また、半導体デバイスからの出力信号をテス
トヘッドが受け、検査を行う。 検査が終了すると、測定用ステージは次の半導体デバ
イスの受け渡し位置まで戻り、検査済み半導体デバイス
をアンロードテーブルに移すと同時に次の半導体デバイ
スを測定用ステージに移す。測定用ステージは以下同様
に動く。 アンロードテーブルに移された半導体デバイスは不良
品は除去し、良品のみをトレイに収納する。
【発明が解決しようとする課題】
以上のように、従来の半導体検査装置は、半導体デバ
イスをロードテーブルに移送した後は、測定用ステージ
における1個前の半導体デバイスのテストが終了して、
測定用ステージが半導体デバイスのロード・アンロード
位置まで戻ってくるまで、待機していなければならな
い。そして、測定用ステージがロード・アンロード位置
に戻ってきたら、測定用ステージ上の検査済み半導体デ
バイスはアンロードすると共に、測定用ステージに次の
半導体デバイスを載置し、その後、その半導体デバイス
について、プリアライメントを行ってロードテーブルか
ら測定用ステージに移し、さらに、ファインアライメン
トを行い、その後、テスト位置に測定用ステージを移送
して、テストを行うようにしなければならない。 このように、測定用ステージは、前の半導体デバイス
のテスト終了後、次の半導体デバイスを受け取った後
に、プリアライメント、ロードテーブルから測定用ステ
ージへの移送、ファインアライメントを行わなければな
らず、スループットが悪い欠点があった。 この発明は、以上の点に鑑み、スループットの向上を
図ることができる半導体検査装置及び検査方法を提供し
ようとするものである。
【課題を解決するための手段】
この発明の半導体検査装置は、 被検査体を載置する載置台を、少なくとも2個、備え
る測定用ステージと、 前記測定用ステージを、前記被検査体のロード・アン
ロード位置とテスト位置との間を移動させる移動手段
と、 前記テスト位置において、検査実行位置で保持されて
いた検査済みの前記被検査体を、前記測定用ステージの
一つの載置台に載置するとともに、前記測定用ステージ
の他の載置台に載置されている未検査の前記被検査体を
受け取り、当該受け取った被検査体をテスト信号を前記
被検査体に供給可能な前記検査実行位置に保持するよう
にするホールド手段と、 を備え、 前記被検査体の検査は、前記ホールド手段により前記
検査実行位置に前記被検査体を保持した状態において行
うとともに、前記被検査体が検査されている間に、前記
測定用ステージは、前記移動手段により前記テスト位置
と前記ロード・アンロード位置との間を移動可能とした
ことを特徴とする。 また、この発明の半導体検査方法は、 少なくとも2個の被検査体を載置可能な測定用ステー
ジを被検査体のロード・アンロード位置からテスト位置
に移動してテストを行なう半導体検査方法であって、 予め、粗位置決めされた未検査の被検査体を前記測定
用ステージに載置する第1の工程と、 前記被検査体が載置された前記測定用ステージをロー
ド・アンロード位置からテスト位置に移動させる第2の
工程と、 前記テスト位置において、検査済みの被検査体を所定
の検査実行位置から前記測定用ステージに搬送するとと
もに、前記測定用ステージに載置されている前記未検査
の被検査体を前記所定の検査実行位置に移動される第3
の工程と、 前記所定の検査実行位置において前記被検査体につい
て検査を実行する第4の工程と、 を備え、 前記被検査体が検査されている間に、前記測定用ステ
ージを前記テスト位置から前記ロード・アンロード位置
に移動させ、前記測定用ステージに載置されている前記
検査済みの被検査体を、前記測定用ステージからアンロ
ードするとともに、前記第1の工程を実行し、その後、
前記第2の工程以降を繰り返すようにすることを特徴と
する。
【作用】
この発明においては、測定用ステージをテスト位置に
移動し、このテスト位置に設けられる被検査体のホール
ド手段によりホールドさせ、このホールド状態でテスト
を行う。したがって、ホールドした後は、測定用ステー
ジはテスト位置にある必要はなく、測定用ステージは被
検査体のロード・アンロード位置に戻して、次の被検査
体をこの測定用ステージにロードし、プリアライメント
さらにはファインアライメントを行っておくことがで
き、前の被検査体の検査終了時には即座に次の被検査体
のテストを実行することが可能になり、スループットが
向上する。
【実施例】
第1図はこの発明による半導体検査装置の一実施例を
上から見た図、第2図はその要部の側面図である。 この例の装置は、ローダ系1と、測定ステージ系2と
から構成されており、これらは防振機構を有する複数の
接続部材3によって接続されている。 ローダ系1は、複数個の半導体デバイスCを収納可能
なトレイTから未検査半導体デバイスを1個ずつ取り出
し、また、検査終了した半導体デバイスを空きトレイT
に順次収納するものである。このローダ系1には、セン
ダー機構4、レシーバ機構5、トレイバッファ機構6、
デバイス搬入機構7、デバイス搬出機構8、トレイ移送
機構9、ロードテーブル10、アンロードテーブル11、デ
バイスダブル移送機構12とが設けられている。 このローダ系1において、センダー機構4は、複数個
の未検査半導体デバイスを例えばマトリクス状に収納す
るトレイTを複数枚、積層するようにして収容する。こ
のセンダー機構4は、上下方向に昇降自在とされてい
る。 レシーバ機構5は、複数個の検査済半導体デバイスを
マトリクス状に収納したトレイTを複数枚、積層するよ
うにして収容する。このレシーバ機構5も昇降自在に構
成されている。 デバイス搬入機構7は、センダー機構4の一番上のト
レイTから1個ずつ半導体デバイスCをロードテーブル
10に移送するものである。このため、デバイス搬入機構
7は、センダー機構4の上方においてY方向に伸びた搬
送腕71がX−Zステージ72にX方向及びY方向に移動可
能に取り付けられるとともに、搬送腕71に半導体デバイ
スCの吸着保持部73が、この搬送腕71に沿ってY方向に
移動可能となるように取り付けられて構成されている。 X−Zステージ72は、例えばLMガイドとボールねじ、
又はタイミングベルト等で構成される。 吸着保持部73は、先端が例えばゴム性の吸着体になっ
ていて、真空吸着することにより半導体デバイスCをト
レイTから取り出し、これを保持してロードテーブル10
まで移送するようにするものである。 デバイス搬出機構8は、アンロードテーブル11上の検
査済み半導体デバイスをレシーバ機構5のトレイTに移
送するもので、デバイス搬送機構7と全く同様の構成で
ある。すなわち、レシーバ機構5の上方においてY方向
に伸びた搬送腕81が、X−Zステージ82にX方向及びZ
方向に移動可能に取り付けられている。そして、搬送腕
81に対してY方向に移動可能に取り付けられた吸着保持
部83によりアンロードテーブル11上に載置される検査済
み半導体デバイスCを真空吸着して保持し、レシーバ機
構5の一番上のトレイTの空いている場所に移送して収
める。 トレイ移送機構9は、センダー機構4、レシーバ機構
5、トレイバッファ機構6の上方において、Y方向に跨
がるように伸びる基台14に対して、丁度、トレイ上方に
おいてX方向に伸びる搬送腕91がY方向及びZ方向に移
動可能に取り付けられる。そして、このトレイ移送機構
9の搬送腕91には、トレイTを真空吸着して保持して移
送するため4個の吸着保持部92が設けられている。 このトレイ移送機構9は、センダー機構4の一番上の
トレイTの半導体デバイスCが全て搬送されて空トレイ
となった時、これを真空吸着保持してレシーバ機構5に
移送する。レシーバ機構5の一番上のトレイTに未だ半
導体デバイスの収納余地があるときは、トレイ移送機構
9はトレイを保持した状態で待つ。しかし、その間にセ
ンター機構4の次のトレイが空きになったときは、トレ
イ移送機構9に保持したトレイを、バッファトレイ機構
6に一旦収納しておき、センダー機構4の空きトレイを
吸着して移送する。 さらに、デバイスダブル移送機構12は、基台14に対し
てY方向及びZ方向に移送可能に取り付けられている。
そして、このデバイスダブル移送機構12には、真空吸着
により半導体ドバイスを吸着して保持する2個の吸着保
持部15,16が、Y方向に距離dだけ隔てて取り付けられ
る。 なお、ロードテーブル10の上方には、プリアライメン
ト(粗位置合わせ)用画像認識装置17が設けられてい
る。また、デバイス搬送機構8のデバイス搬送経路の途
中の下方には、検査の結果、不良品とされたデバイスを
収容するための不良デバイス収納箱18が設けられてい
る。 次に、測定ステージ系2は測定用ステージ21を有し、
この測定用ステージ21でローダ系1からの未検査半導体
デバイスを受け、その位置合わせ(ファインアライメン
ト)を行った後、テストヘッド位置まで測定用ステージ
21を移動させ、検査を行い、検査終了した半導体デバイ
スをローダ系1に測定用ステージ21から受け渡すように
するものである。 この測定ステージ系2においては、測定用ステージ21
は、第2図及び第3図に示すように、X方向に並ぶ2個
の載置台22及び23を有する。そして、これら載置台22,2
3を同時にX方向及びY方向に移動させる移動機構24を
備えている。また、各載置台22,23をそれぞれ独立にθ
(X,Y平面上における回転)方向に回転させる回転機構
(図示せず)をも備えている。 そして、この測定用ステージ21の、図中X方向の移動
空間において、第1図で、一点鎖線で示す位置P1は、半
導体デバイスのロード・アンロード位置であり、点線で
示す位置P2は、ファインアライメント位置であり、実線
で示す位置P3は、その上方にテストヘッドが載せられる
テスト位置である。 そして、測定用ステージ21のファインアライメント位
置P2の上方には、ファインアライメント用の画像認識装
置30が設けられる。 また、測定用ステージ21のテスト位置P3の上方には、
第2図に示すように、検査装置本体のヘッドプレート31
が設けられている。図示しないが、ヘッドプレート31の
上にはテストヘッド32のインターフェイスボードと例え
ばポゴピン等により弾性的に接続されるコンタクトボー
ド33が設けられ、また、コンタクトボード33の下方に
は、インサートリングにカードソケット34が取り付けら
れ、このカードソケット34にプローブカード35が取り付
けられている。36はプローブ針である。 また、第3図に示すように、載置台22,23には、それ
ぞれこれら載置台22,23を貫通して昇降するピン25,26が
設けられる。これらのピン25,26は、図示しない昇降機
構により、それぞれ独立に昇降させられる。これらのピ
ン25,26は、後述するように、半導体デバイスCをテス
ト位置において、載置台22,23より上方に持ち上げるた
めのものである。 そして、第4図に示すように、テスト位置P3のY方向
の側部には、Y方向に延長し、先端がピン25又は26を避
けて半導体デバイスCの下方に挿入可能な形状とされた
デバイスホールドアーム37が設けられている。このデバ
イスホールドアーム37は、昇降及び移動機構38によって
Y方向及びZ方向に移動可能とされている。 このデバイスホールドアーム37は、通常は、測定用ス
テージ21の移動位置を避けた位置にあり、測定用ステー
ジ21がテスト位置P3に移動し、ピン25又は26が第4図で
点線で示すように上昇したとき、昇降及び移動機構38に
よりY方向に移動して、アーム37の先端が載置台22又は
23と半導体デバイスCの間に差し込むことが可能とされ
ている。したがって、この状態で、ピン25又は26が降下
すると、半導体デバイスCは、アーム37の上に載るの
で、アーム37を上昇させ、プローブカード34のプローブ
針が35が、図示のように半導体デバイスCの各端子に接
触する位置でアーム37は上昇を停止する。したがって、
ホールドアーム37で保持した状態でテストヘッド31によ
って半導体デバイスのテストを行うことができ、測定用
ステージ21はテスト位置にある必要はない。 次に、以上のように構成した半導体検査装置を用い
て、テストを行う場合の動作について説明する。 先ず、センダー機構4には、複数個の半導体デバイス
Cがマトリクス状に並べられた複数枚のトレイTが積層
されて置かれる。一方、レシーバ機構5には、最初は空
のトレイTが一枚置かれる。 この状態で、デバイス搬入機構7において、その吸着
補遺部73をセンダー機構4の一番上のトレイTの1個の
半導体デバイス位置に移動させ、そして、その半導体デ
バイスを吸着保持し、X−Zステージ72によってその半
導体デバイスをロードテーブル10に移送する。 そして、このロードテーブル10の位置において、画像
認識装置17によりその位置が認識される。そして、測定
用ステージ21がロード・アンロード位置P1に来るのを待
って、その画像認識情報に基づいて測定用ステージ21を
回転機構及び移動機構24を用いてプリアライメントす
る。 ここで、ロードテーブル10に載置されている半導体デ
バイスが一番最初の半導体デバイスであるときは、測定
用ステージ21の2つの載置台22,23は共に空いているの
で、載置台22又は載置台23のいずれか、例えば載置台22
がロード・アンロード位置P1に来るように測定用ステー
ジ21の位置は制御される。そして、その載置台22に対し
プリアライメントが行なわれることになる。 プリアライメントが完了すると、デバイスダブル移送
機構12の吸着保持部15をロードテーブル10の位置に移動
し、ロードテーブル10に載置されている半導体デバイス
を吸着保持する。しかる後、移送機構12をY方向に移送
し、1番目の未検査半導体デバイスを測定用ステージ21
の載置台22上に載置する。 その後、測定用ステージ21の載置台22上の半導体デバ
イスは、ファインアライメント位置P2に移動し、画像認
識装置30による半導体デバイスの位置情報に基づいて回
転機構及び移動機構24によりテスト位置P3において、正
しくプローブ針35が半導体デバイスCの端子に接触する
ようにファインアライメントする。このファインアライ
メントが終了すると、測定用ステージ21の載置台22をテ
スト位置P3に移送する。そして、昇降機構によりピン25
を上昇させ、半導体デバイスを持ち上げる。そして、昇
降及び移動機構38によりデバイスホールドアーム37をY
方向に移送し、その先端を半導体デバイスの下方に差し
込む。その後、ピン25を降下させ、半導体デバイスを、
デバイスホールドアーム37上に載せる。しかる後、デバ
イスホールドアーム37を、昇降及び移動機構38によりZ
方向に上昇させ、プローブカード34のプローブ針35が、
半導体デバイスCの各端子に接触する位置でアーム37の
上昇を停止し、その状態を保持する。そして、この状態
でテストヘッド32によって半導体デバイスのテストを開
始する。 測定用ステージ21は、デバイスホールドアーム37によ
って、1番目の半導体デバイスがテスト位置に保持され
た後は、ロード・アンロード位置P1に戻る。このとき、
測定用ステージ21は、載置台22がロード・アンロード位
置P1になるように制御される。 この制御用ステージ21の移動の間に、ロードテーブル
10には、搬入機構7によって、センダー機構4の一番上
のトレイTから2番目の半導体デバイスが搬送されてい
る。そこで、このロードテーブル10上の半導体デバイス
に対して、プリアライメントを行なう。 そして、プリアライメントが終了したら、デバイスダ
ブル移送機構12を吸着保持部15によって、2番目の未検
査半導体デバイスを測定用ステージ21の載置台22上に移
送して、載置する。 その後、測定用ステージ21の載置台22上の、この2番
目の半導体デバイスは、ファインアライメント位置P2に
移動し、前述と同様にして、画像認識装置30による半導
体デバイスの位置情報に基づいてファインアライメント
が行われる。ファインアライメントが終了すると、測定
用ステージ21をX方向にさらに移動し、測定用ステージ
21の、半導体デバイスが載置されていない載置台23がテ
スト位置P3になるようにする。 そして、1番目の半導体デバイスのテストが終了する
と、デバイスホールドアーム37を昇降及び移動機構38に
より、降下させ、載置台23上で停止する。その後、昇降
機構によりピン26を上昇させて、半導体デバイスを持ち
上げ、検査済み半導体デバイスをデバイスホールドアー
ム37からピン26上に移す。デバイスホールドアーム37
は、その後、昇降及び移動機構38によりY方向に引っ込
む。そして、ピン26は降下させ、検査済み半導体デバイ
スを載置台23上に載置する。 しかる後、測定用ステージ21は、さらにX方向に移動
し、載置台22上の2番目の半導体デバイスがテスト位置
P3に来るようにする。そして、前述と同様にして、昇降
機構により、ピン25を上昇させると共に、昇降及び移動
機構38によりデバイスホールドアーム37をY方向に移送
し、その先端を半導体デバイスの下方に差し込み、ピン
25を降下させ、半導体デバイスを、デバイスホールドア
ーム37上に載せる。そして、デバイスホールドアーム37
を、昇降及び移動機構38によりZ方向に上昇させ、プロ
ーブカード34のプローブ針35が、半導体デバイスの各端
子に接触する位置でアーム37の上昇を停止し、その状態
を保持し、この状態でテストヘッド32によって、この2
番目の半導体デバイスのテストを開始する。 測定用ステージ21は、デバイスホールドアーム37によ
って、半導体デバイスがテスト位置に保持された後は、
再び、ロード・アンロード位置P1に戻る。このとき、測
定用ステージ21の載置台23上には、検査済み半導体デバ
イスが載置されている載置台23がロード・アンロード位
置P1になるように制御される。 この測定用ステージ21の移動の間に、ロードテーブル
10には、搬入機構7によって、センダー機構4の一番上
のトレイTから3番目の半導体デバイスが搬送されてい
るので、この半導体デバイスに対しプリアライメントを
行う。 そして、プリアライメントが終了したら、デバイスダ
ブル移送機構12の吸着保持部15をロードテーブル10の位
置に、吸着保持部16を測定用ステージ21の位置に移動
し、それぞれロードテーブル10及び測定用ステージ21の
載置台23上に載置されている検査済み半導体デバイスを
同時に吸着保持して搬出する。しかる後、移送機構12を
Y方向に移送し、検査済み半導体デバイスはアンロード
テーブル11上に、未検査半導体デバイスは測定用ステー
ジ21の載置台23上に載置する。 その後、測定用ステージ21の載置台23上の3番目の半
導体デバイスは、ファインアライメント位置P2に移動
し、ファインアライメントを行う。このファインアライ
メントが終了すると、測定用ステージ21を、半導体デバ
イスが載置されていない載置台22がテスト位置P3となる
ように移送する。 また、その間にアンロードテーブル11に載置されてい
た検査済み半導体デバイスは、搬出機構8によってレシ
ーバ機構5のトレイの空き位置に収める。もっとも、半
導体デバイスが検査の結果、不良品とされたときは、そ
の半導体デバイスは、搬出機構8によってレシーバ機構
5に搬出される途中の不良品箱18に入れられる。 そして、2番目の半導体デバイスのテストが終了する
と、デバイスホールドアーム37が昇降及び移動機構38に
より降下し、前述と同様にして、2番目の検査済み半導
体デバイスは、載置台22上に載置される。 しかる後、測定用ステージ21は、X方向に戻され、載
置台23上の3番目の半導体デバイスがテスト位置P3に来
るようにする。そして、前述と同様にして、デバイスホ
ールドアーム38によって、この3番目の半導体デバイス
をテスト位置にホールドする。そして、この状態でテス
トヘッド32によって半導体デバイスのテストが行われ
る。 測定用ステージ21は、デバイスホールドアーム37によ
って、3番目の半導体デバイスがテスト位置に保持され
た後は、ロード・アンロード位置P1に戻る。このとき、
測定用ステージ21は、検査済み半導体デバイスが載置さ
れている載置台22がロード・アンロード位置P1になるよ
うに制御される。 この測定用ステージ21の移動の間に、ロードテーブル
10には、搬入機構7によって、センダー機構4の一番上
のトレイTから4番目の半導体デバイスが搬送されてい
るので、この半導体デバイスに対しプリアライメントを
行っておく。 その後、デバイスダブル移送機構12により、それぞれ
ロードテーブル10上の未検査半導体デバイス及び測定用
ステージ21の載置台22上の検査済み半導体デバイスを、
同時に吸着保持して搬出し、検査済み半導体デバイスは
アンロードテーブル11上に、未検査半導体デバイスは測
定用ステージ21の載置台22上に、それぞれ移送して載置
する。 その後、測定用ステージ21の載置台22上の4番目の半
導体デバイスを、ファインアライメント位置P2に移動
し、ファインアライメントを行い、ファインアライメン
トが終了すると、測定用ステージ21を、半導体デバイス
が載置されていない載置台23がテスト位置P3となるよう
に移送する。 そして、その間にアンロードテーブル11に載置されて
いた検査済み半導体デバイスは、搬入機構8によってレ
シーバ機構5のトレイの空き位置に収め、また、半導体
デバイスが検査の結果、不良品とされたときは、その半
導体デバイスは、搬出機構8によってレシーバ機構5に
搬送される途中の不良品箱18に入れられる。 そして、3番目の半導体デバイスのテストが終了する
と、デバイスホールドアーム37が昇降及び移動機構38に
より降下し、前述と同様にして、3番目の検査済み半導
体デバイスは、載置台23上に載置される。 しかる後、測定用ステージ21は、X方向にさらに進
み、載置台22上の4番目の半導体デバイスがテスト位置
P3に来るようにする。そして、前述と同様にして、デバ
イスホールドアーム37によって、この4番目の半導体デ
バイスをテスト位置にホールドする。そして、この状態
でテストヘッド32によって半導体デバイスのテストを行
なう。 以下同様にして、センダー機構4から1個ずつ半導体
デバイスは、ロードテーブル10に送られ、前述した3番
目と4番目の半導体デバイスについての動作が繰り返さ
れて、測定用ステージ21でテストが行なわれ、アンロー
ドテーブル11を介してレシーバ機構5、あるいは不良品
箱18に収められる。 そして、センダー機構4の一番上のトレイTが空にな
ると、トレイ移送機構9はこの空のトレイをセンダー機
構4から搬出する。したがって、今度はセンダー機構4
の2枚目のトレイから半導体チップの搬出がなされるこ
とになる。トレイ移送機構9は、この空のトレイを保持
し、レシーバ機構5の一番上のトレイが半導体チップで
一杯になったらその上に、この空のトレイを乗せる。不
良チップが多く、レシーバ機構5の一番上のトレイが一
杯になる前に、センダー機構4の位置案上のトレイが空
になったときは、トレイ移送機構9は、保持していた空
のトレイをトレイバッファ機構6に一旦収納し、センダ
ー機構4の一番上の空のトレイを吸着保持して搬出す
る。したがって、不良品が多い場合にも、レシーバ機構
5の一番上のトレイが一杯になるまでセンダー機構4か
らの半導体チップの搬出を止めておく必要はなく、テス
ト時間のスループットを上げられる。 第5図及び第6図に以上の動作シーケンスのフローチ
ャートを示す。第5図は、測定用ステージ21に対するデ
バイスの搬入、搬出のフローチャートであり、第6図
は、測定用ステージ21の移動及びデバイスのテスト位置
への保持のフローチャートである。 ところで、最近、半導体ICの高密度化・高集積化によ
る狭配線ピッチに対応して、半導体チップとパッケージ
のアウターケースとの電気的接続を、ワイヤボンディン
グによらないTAB(Tape Automated Bonding;テープ・オ
ートメイテッド・ボンディング)法によって行うことが
提案されている。 すなわち、第7図に示すように、フレキシブルフィル
ムからなる四辺形のテープ41を用意する。このテープ41
には、中央部に半導体チップ42(図中、一点鎖線で示
す)を配置するための四辺形の透孔43が穿かれている。
そして、テープ41には、図に示すようなリードパターン
が形成されている。すなわち、このリードパターンは、
半導体チップ42と接続するために透孔43内に一部が突出
するようにされたインターリード44と、アウターケース
と接続するためのアウターリード45と、テスト用プロー
ブ針が接触されるテストパッド46とを有している。ま
た、この例の場合、テープ41には、位置合わせ用のター
ゲットマーク47が、例えばエッチングにより形成されて
いる。なお、48はテープ41に穿かれたスプロケット孔で
ある。 そして、インナーリード44に半導体チップ42の配線パ
ッドが熱圧着などにより接続される(以下これをTABチ
ップと称する)。 この発明は、以上のようなTABチップ40を検査する検
査装置及び検査方法にも適用できる。 この場合、検査装置では、このTABチップの状態で検
査を行なうのであるが、TABチップはテープ41に半導体
チップ42が、リードパターン部分で接続されたものであ
り、このままでは検査装置において搬送するのが難し
い。 そこで、この例では、TABキャリアと称するガイド部
材にTABチップを保持する。そして、TABキャリアに保持
した状態でTABチップの検査装置でのテストを行なうよ
うにする。 第8図は、TABキャリアの一例で、同図Aはその平面
図、同部BはそのI−I断面図である。 図のTABキャリア100において、101はキャリアベース
で、これは外形が四角形の、薄い板からなり、その中央
部にはTABチップのチップ部分を収納するための透孔
(あるいは凹部でも可)102が穿かれている。この例の
場合、このキャリアベースは外形が正方形とされ、その
一辺の長さが、例えばEIAJ規格の2センチに選定されて
いる。 そして、このキャリアベース101の上には各辺に沿っ
て4個のTABホルダー103A,103B,103C,103Dが設けられ
る。 キャリアベース101とTABホルダーとを含む厚さdは、
例えば5mmとされる。 このTABホルダー103A,103B,103C,103Dは、それぞれ長
辺方向がキャリアベース101の1辺の長さよりも短く、
短辺方向がキャリアベースの縁から透孔102間での距離
よりも短い板からなる。そして、キャリアベース101
の、TABホルダー103A〜103Dの下側の、縁からTABホルダ
ーの短辺方向に約1/3部分は、切り欠き部104A〜104Dと
され、TABホルダー103A〜103Dがこの切り欠き部104A〜1
04Dに、第8図Bに示すように(TABホルダー103A参
照)、斜めに落ち込むことが可能なように構成されてい
る。 そして、第9図にも示すように、各TABホルダー103A,
103B,103C,103Dの下面には、中央部にコイレバネ105A〜
105Dが巻回されていると共に、長さがTABホルダーの長
辺よりも長い丸棒106A〜106Dが取り付け部107A〜107D,1
08A〜108Dにより、コイルバネ105A〜105DがTABホルダー
103A〜103Dの長辺方向の中央に位置するように取り付け
られている。この場合、コイルバネ105A〜105Dの一端部
は、TABホルダー103A〜103Dの下面に接触しており、TAB
ホルダー103A〜103Dを常時上方に押し上げるように作用
する。なお、丸棒106A〜106D及びその取り付け部107A〜
107D,108A〜108Dは、一体に形成することができる。 そして、取り付け部107A〜107D,108A〜108D及びコイ
ルバネ105A〜105Dを切り欠き部104A〜104D内に配するよ
うにした状態で、丸棒106A〜106DのTABホルダー103A〜1
03Dの長辺方向に突出した部分を、キャリアベース101
に、回転自在に支持して、TABホルダー103A〜103Dをキ
ャリアベース101に取り付ける。この状態では、コイル
バネ105A〜105DによりTABホルダー103A〜103Dの透孔102
側の端部は、キャリアベース101側に押し付けられるこ
とになる。 そして、TABホルダー103A〜103Dを、コイルバネ105A
〜105Dの弾性力に抗して切り欠き部104A〜104D内に落し
込むように押すと、TABホルダー103A〜103Dのキャリア
ベース101の透孔102側の先端がキャリアベース面から離
れる。そこで、第8図Aの点線で示すように、TABチッ
プ40を、このキャリアベース101に設置した後、TABホル
ダー103A〜103Dを元に戻すと、TABチップ40は、その4
辺の端部がTABホルダー103A〜103Dとキャリアベース101
との間で挟持され、これによりTABチップ40はTABキャリ
ア100に保持されるものである。 また、キャリアベース101の対角位置には高精度に位
置決めされたガイドホール109,110が形成されている。
そして、TABチップ40は、そのターゲットマーク47がガ
イドホール109,110に対して一定の位置関係となるよう
に位置合わせして、前述のようにしてTABキャリア100に
対してセットされる。このTABキャリア100に対するTAB
チップ40のセットは、自動的に行うことも可能である。 そして、キャリアベース101の4隅の側部には、後述
するTABキャリア100のラッチ部材のラッチ部の先端が係
合する段部111A〜111Dが形成されている。 TABチップの検査に当たっては、以上のようにしてTAB
チップ40がセットされたTABキャリア100(以下、単にTA
Bキャリアという)を前述の半導体デバイスと同様に取
扱うようにする。 この場合に、テスト位置においてTABキャリアをホー
ルドする手段としては、前述の半導体デバイスと同様に
デバイスホールドアーム37を用いることもできるが、こ
の例では、第10図及び第11図に示すようなラッチ装置を
ホールド手段として用いる。 すなわち、第10図は、この例の場合のテスト位置P3
の、ヘッドプレート31近傍における構成を示し、第11図
は、これをTABキャリア側から見た図である。第10図に
おいて、201はプローブカード、202はカードソケット、
203はソケットホルダーである。また、204は、ヘッドプ
レート31上に設けられるコンタクトボードである。 カセットホルダー203は、ヘッドプレート31に対し
て、例えばスペーサ(図示せず)を介して捩子止め等に
より取り付けられている。また、205は、テストヘッド
のインターフェイスボードで、このインターフェイスボ
ード205とプローブカード201との間は、複数のスプリン
グプローブピン206により電気的に接続されている。 そして、ソケットホルダー203は、前述したTABキャリ
ア100の外形とほぼ等しい外形をしており、TABキャリア
100の段部111A〜111Dが形成されている位置に対応する
位置の側壁には、ラッチ部材207A〜207Dが取り付けられ
ている。この場合、ラッチ部材207A〜207Dは、ピン208A
〜208Dを回転軸としてラッチ部材207A〜207Dの先端部が
外側に開くように取り付けられている。そして、ソケッ
トホルダー203に埋め込まれたバネ209A〜209Dにより、
常時、ソケットホルダー203に対して直角となるように
偏倚されている。なお、ソケットホルダー203の側壁上
部は、ラッチ部材207A〜207Dがバネ209A〜209Dの偏倚力
に抗して回動し易くするために、斜めにカットされてい
る。 ラッチ部材207A〜207Dの先端部のプローブカード側の
面には、TABキャリア100のキャリアベース101に設けら
れた段部111A〜111Dに係合する突部210A〜210Dが設けら
れている。この例の場合、突部210A〜210Dは、下に行く
ほど高さが低くなるようにテーパ状にされている。 また、ソケットホルダー203には、TABキャリア100の
ガイドホール109及び110に挿入されるべきガイドピン21
1及び212が、ガイドホールの位置に対応して対角位置に
設けられている。 さらに、ラッチ部材207A〜207Dの回転軸であるピン20
8A〜208Dの位置よりも上部を、側方からソケットホルダ
ー203側に向けて押圧するように押圧装置213及び214が
設けられる。これら押圧装置213,214は、例えばシリン
ダ機構により構成できる。なお、この例の場合、押圧装
置213はラッチ部材207A,207Bを、押圧装置214はラッチ
部材207C,207Dを、それぞれ同時に押圧するようにされ
ている。押圧装置213及び214によりラッチ部材207A〜20
7Dが押圧されると、ラッチ部材207A〜207Dは、その突部
210A〜210D側を、バネ209A〜209Dの偏倚力に抗して外方
に開くようにされる。 以上のようなラッチ装置を半導体検査装置に用いる場
合には、検査装置の測定用ステージ21の載置台22,23に
は、前述の例のようなピン25及び26を設ける必要はな
く、載置台22,23自身がZ方向に昇降可能とされる構成
とされる。 また、トレイTには、TABチップが位置合わせされて
保持されたTABキャリア100が並べられる。そして、デバ
イス搬入機構7及びデバイス搬出機構8は、半導体チッ
プ部分ではなく、TABキャリア部分を真空吸着する構成
のものを用いるのが好ましい。また、真空吸着を用いな
いときは、TABキャリア100の段部111A〜111Dを利用し
て、前述のラッチ部材と同様の形状のラッチ爪により引
っ掛けて搬送するようにしてもよい。 そして、この例では、次ぎのようにしてTABキャリア
のラッチ装置への着脱及びテスト状態が実現される。 すなわち、プリアライメント位置P2では、TABキャリ
アのガイドホール109,110及びTABテープのターゲットマ
ーク47を用いて位置合わせを行う。この場合、チップの
テストパッドピッチが、例えば300μm以上のときに
は、ガイドホール109,110のみの位置合わせでファイン
アライメントが可能であり、300μm以下のときには、
ターゲットマーク47を用いた位置合わせにより、ファイ
ンアライメントが可能である。 そして、ファインアライメントが終了したら、測定用
ステージ21を移動して載置台22又は23上のTABキャリア
をテスト位置に移す。その後、載置台22又は23を昇降機
構により上昇させると同時に、ラッチ装置の押圧装置21
3,214により、ラッチ部材207A〜207Dの先端部を外方に
開く。そして、載置台22又は23のTABキャリアをラッチ
可能な位置まで上昇させると、ガイドピン211,211がTAB
キャリアのガイドホール109,110に挿入される。その
後、押圧装置213,214の押圧を解除する。すると、ラッ
チ部材207A〜207Dの先端の突部210A〜210Dが、TABキャ
リアの段部111A〜111Dに係合し、ラッチ装置にTABキャ
リアが保持される。 このラッチ装置に保持された状態では、TABキャリア
のTABチップのテストパッドにプローブカードのプロー
ブ針が接触しているので、テストヘッド32によりテスト
が行われる。そして、このテスト時には測定用ステージ
は自由に移動が可能である。したがって、次ぎのTABチ
ップの測定用ステージの載置台への搬入、プリアライメ
ント、ファインアライメントを行っておくことができ
る。 この場合にも、測定用ステージ21の載置台22,23に対
するTABチップの搬入、搬出、さらに測定用ステージ21
の移動は、前述と同様である。 なお、ラッチ部材207A〜207Dのラッチ解除種として
は、前述した押圧装置213,214に限らず、ラッチ部材207
A〜207Dの上部の外方への突部を下からピンで押し上げ
るようにしたり、突部を上方から引っ張り上げるように
構成してもよい。
【発明の効果】
以上説明したように、この発明によれば、テスト位置
に被検査体のホールド手段を設け、そのホールド状態で
テストを行うようにしたので、従来のようにテスト中、
測定用ステージをテスト位置に固定しておく必要はな
く、測定用ステージは自由に移動させることができる。
したがって、測定用ステージに対し、次ぎの被検査体の
搬入、プリアライメント、ファインアライメントを行っ
ておくことができるから、スループットを向上すること
ができる。 また、この発明による方法では、測定用ステージに、
未検査の被検査体及び検査済み被検査体を同時に載置す
る状態を有するようにすることにより、ホールド手段に
対する被検査体のロード・アンロードを行うようにした
ので、測定用ステージやホールド手段を2個にする必要
はなく、それぞれ1個づつでよいから、装置の構成が複
雑化することはない。
【図面の簡単な説明】
第1図は、この発明による半導体検査装置の一実施例の
概要の平面図、第2図はその要部の一例の側面図、第3
図は、その測定用ステージの載置台を説明するための
図、第4図は、そのホールド手段の一例を説明するため
の図、第5図は、測定用ステージ21に対するデバイスの
搬入、搬出のフローチャート、第6図は、測定用ステー
ジ21の移動及びデバイスのテスト位置への保持のフロー
チャート、第7図はTABテープの例を示す図、第8図及
び第9図はTABキャリアの説明図、第10図及び第11図は
ホールド手段の他の例の説明のための図である。 21;測定用ステージ 22,23;測定用ステージ21の載置台 24;測定用ステージ21の移動機構 37;デバイスホールドアーム 38;昇降及び移動機構 41;TABテープ 100;TABキャリア 103A〜103D;TABホルダー 201;プローブカード 202;カードソケット 207A〜207D;ラッチ部材 P1;ロード・アンロード位置 P2;ファインアライメント位置 P3;テスト位置

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】被検査体を載置する載置台を、少なくとも
    2個、備える測定用ステージと、 前記測定用ステージを、前記被検査体のロード・アンロ
    ード位置とテスト位置との間を移動させる移動手段と、 前記テスト位置において、検査実行位置で保持されてい
    た検査済みの前記被検査体を、前記測定用ステージの一
    つの載置台に載置するとともに、前記測定用ステージの
    他の載置台に載置されている未検査の前記被検査体を受
    け取り、当該受け取った被検査体をテスト信号を前記被
    検査体に供給可能な前記検査実行位置に保持するように
    するホールド手段と、 を備え、 前記被検査体の検査は、前記ホールド手段により前記検
    査実行位置に前記被検査体を保持した状態において行う
    とともに、前記被検査体が検査されている間に、前記測
    定用ステージは、前記移動手段により前記テスト位置と
    前記ロード・アンロード位置との間を移動可能としたこ
    とを特徴とする半導体検査装置。
  2. 【請求項2】前記移動手段は、前記被検査体がテスト位
    置で検査される間に、前記測定用ステージの一つの載置
    台に載置された次検査の被検査体を、前記ロード・アン
    ロード位置から前記テスト位置に移動させることを特徴
    とする請求項(1)に記載の半導体検査装置。
  3. 【請求項3】少なくとも2個の被検査体を載置可能な測
    定用ステージを被検査体のロード・アンロード位置から
    テスト位置に移動してテストを行なう半導体検査方法で
    あって、 予め、粗位置決めされた未検査の被検査体を前記測定用
    ステージに載置する第1の工程と、 前記被検査体が載置された前記測定用ステージをロード
    ・アンロード位置からテスト位置に移動させる第2の工
    程と、 前記テスト位置において、検査済みの被検査体を所定の
    検査実行位置から前記測定用ステージに搬送するととも
    に、前記測定用ステージに載置されている前記未検査の
    被検査体を前記所定の検査実行位置に移動させる第3の
    工程と、 前記所定の検査実行位置において前記被検査体について
    検査を実行する第4の工程と、 を備え、 前記被検査体が検査されている間に、前記測定用ステー
    ジを前記テスト位置から前記ロード・アンロード位置に
    移動させ、前記測定用ステージに載置されている前記検
    査済みの被検査体を、前記測定用ステージからアンロー
    ドするとともに、前記第1の工程を実行し、その後、前
    記第2の工程以降を繰り返すようにすることを特徴とす
    る半導体検査方法。
JP1222466A 1989-08-29 1989-08-29 半導体検査装置及び検査方法 Expired - Fee Related JP2652711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1222466A JP2652711B2 (ja) 1989-08-29 1989-08-29 半導体検査装置及び検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1222466A JP2652711B2 (ja) 1989-08-29 1989-08-29 半導体検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JPH0384944A JPH0384944A (ja) 1991-04-10
JP2652711B2 true JP2652711B2 (ja) 1997-09-10

Family

ID=16782860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1222466A Expired - Fee Related JP2652711B2 (ja) 1989-08-29 1989-08-29 半導体検査装置及び検査方法

Country Status (1)

Country Link
JP (1) JP2652711B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019450A (ko) * 2018-08-14 2020-02-24 김종태 트레이 로딩 및 언로딩 장치
KR102576514B1 (ko) * 2023-02-14 2023-09-07 문영일 트레이 다중처리 이송 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440780B1 (ko) * 2002-01-23 2004-07-19 삼성테크윈 주식회사 트레이 반도체 부품배치장치
WO2014011475A1 (en) 2012-07-10 2014-01-16 Kla-Tencor Corporation Apparatus and method for in-tray and bottom inspection of semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200019450A (ko) * 2018-08-14 2020-02-24 김종태 트레이 로딩 및 언로딩 장치
KR102122086B1 (ko) * 2018-08-14 2020-06-11 김종태 트레이 로딩 및 언로딩 장치
KR102576514B1 (ko) * 2023-02-14 2023-09-07 문영일 트레이 다중처리 이송 시스템

Also Published As

Publication number Publication date
JPH0384944A (ja) 1991-04-10

Similar Documents

Publication Publication Date Title
JP2889781B2 (ja) 自動テストハンドラー用コンタクトアセンブリー
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
TWI797879B (zh) 具有堆疊式封裝(pop)結構的裝置之攜載式大量系統級測試技術
WO2019080342A1 (zh) 一种电子器件检测装置
WO1997005495A1 (fr) Testeur de dispositif a semi-conducteurs
US20080252314A1 (en) Apparatus for testing system-in-package devices
US5894217A (en) Test handler having turn table
US5151651A (en) Apparatus for testing IC elements
US20080252317A1 (en) Apparatus for testing system-in-package devices
JPH04330753A (ja) 半導体検査装置及び半導体検査方法
JP2652711B2 (ja) 半導体検査装置及び検査方法
US7489156B2 (en) Method for testing micro SD devices using test circuits
JP3344545B2 (ja) ハンドラのロータリアーム・デバイスチャック部の構造
KR102450768B1 (ko) 디바이스 테스트용 핸들러
US7489155B2 (en) Method for testing plurality of system-in-package devices using plurality of test circuits
US7443190B1 (en) Method for testing micro SD devices using each test circuits
US20080252321A1 (en) Apparatus for testing micro SD devices
KR100295703B1 (ko) 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
US20080252320A1 (en) Apparatus for testing micro SD devices
US7545158B2 (en) Method for testing system-in-package devices
US7518356B2 (en) Apparatus for testing system-in-package devices
JPH0329335A (ja) 半導体チッププローバ
JPH03141657A (ja) 検査装置
JPH0854442A (ja) 検査装置
JP2784793B2 (ja) 半導体検査装置及び半導体素子のアライメント方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees