JP2648382B2 - Still image playback device - Google Patents
Still image playback deviceInfo
- Publication number
- JP2648382B2 JP2648382B2 JP2094394A JP9439490A JP2648382B2 JP 2648382 B2 JP2648382 B2 JP 2648382B2 JP 2094394 A JP2094394 A JP 2094394A JP 9439490 A JP9439490 A JP 9439490A JP 2648382 B2 JP2648382 B2 JP 2648382B2
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- still image
- signal
- circuit
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 静止画像再生装置に関し、 フレーム間内挿後のフィールドメモリを削除して、デ
コーダの構成の簡略化やコスト低減を図ることのできる
静止画像再生装置を提供することを目的とし、 縦続接続された少なくとも3段のフィールドメモリ
と、1段目のフィールドメモリに入る前のMUSE信号と2
段目のフィールドメモリの出力から取り出したMUSE信号
とをフレーム間内挿する第1の内挿回路と、1段目のフ
ィールドメモリの出力から取り出したMUSE信号と3段目
のフィールドメモリの出力から取り出したMUSE信号とを
フレーム間内挿する第2の内挿回路と、該第1、2の内
挿回路からの信号によりフィールド間の内挿を行う第3
の内挿回路と、を備え、輝度信号処理系および色信号処
理系とも前記2系統の第1、2の内挿回路にてフレーム
間の内挿を行うとともに、第3の内挿回路にてフィール
ド間の内挿を行ってMUSE映像信号の静止画再生を行うよ
うに構成したことを特徴とする。DETAILED DESCRIPTION OF THE INVENTION [Summary] With regard to a still image reproducing apparatus, a still image reproducing apparatus capable of simplifying the configuration of a decoder and reducing costs by removing a field memory after interpolating frames is provided. At least three cascade-connected field memories and the MUSE signal before entering the first-stage field memory
A first interpolation circuit for interpolating the MUSE signal extracted from the output of the field memory of the first stage between the frames, and the MUSE signal extracted from the output of the field memory of the first stage and the output of the field memory of the third stage A second interpolation circuit for interpolating the extracted MUSE signal between frames, and a third interpolation for inter-field interpolation based on signals from the first and second interpolation circuits.
And a luminance signal processing system and a chrominance signal processing system perform interpolation between frames with the first and second interpolation circuits of the two systems, and a third interpolation circuit. A still image reproduction of a MUSE video signal is performed by performing interpolation between fields.
本発明は、静止画像再生装置に係り、詳しくは、MUSE
伝送方式における映像信号の静止画再生処理を行う静止
画像再生装置に関する。The present invention relates to a still image reproducing apparatus, and more particularly, to MUSE
The present invention relates to a still image reproducing apparatus that performs a still image reproducing process of a video signal in a transmission method.
次世代のテレビとして、ハイビジョン(高品位テレビ
ジョン)の開発が行われ、衛星放送による定時実験放送
も開始されている。ハイビジョン技術の中心はMUSE方式
(Multiple Sub−Nyquist−Sampling Encoding方式)
と呼ばれる衛星放送を可能とする帯域圧縮技術である。
これは、走査線1125本、フィールド周波数60Hz、帯域22
MHzのRGB3チャンネルの信号を帯域8.1MHz、1チャンネ
ルの信号に帯域圧縮するものである。High-definition television (high-definition television) has been developed as a next-generation television, and scheduled experimental broadcasting by satellite broadcasting has also started. MUSE system (Multiple Sub-Nyquist-Sampling Encoding system) is the center of HDTV technology
This is a band compression technology that enables satellite broadcasting.
This is 1125 scanning lines, field frequency 60Hz, band 22
This is to band-compress the RGB 3-channel signals of MHz into a band of 8.1 MHz and a signal of one channel.
本発明は、この帯域圧縮されたMUSE信号のデコード処
理における静止画再生方式を背景技術としている。The background art of the present invention is a still image reproducing method in the decoding processing of the band-compressed MUSE signal.
第4図において1はハイビジョン放送における送信側
のエンコーダ、2は受信側のデコーダである。エンコー
ダ1は静止画の圧縮処理を行う静止画圧縮処理回路3、
動画の圧縮処理を行う動画圧縮処理回路4、画像の動い
ている領域を検出する動き検出回路5および動き検出回
路5からの混合比に基づいて静止画および動画の混合を
行う混合器6により構成される。なお、動き検出とは、
画像の動いている領域を検出するもので、これは、画像
の時間的な変化量、つまり画像毎の差分を基にして行わ
れる。In FIG. 4, reference numeral 1 denotes an encoder on the transmitting side in high-definition broadcasting, and 2 denotes a decoder on the receiving side. The encoder 1 includes a still image compression processing circuit 3 that performs a still image compression process,
A moving image compression processing circuit 4 for compressing a moving image, a motion detecting circuit 5 for detecting a moving area of an image, and a mixer 6 for mixing a still image and a moving image based on a mixing ratio from the motion detecting circuit 5. Is done. Note that motion detection is
This is to detect a moving area of an image, and this is performed based on a temporal change amount of the image, that is, a difference for each image.
MUSE方式では、静止画と動画で帯域圧縮の方法が異な
る。静止画は時間的な変化がないので、第5図(a)に
輝度信号を、第5図(b)に色信号を示すように、画像
を4フィールドに分割(フィールドオフセットサブサン
プル、フレーム/ラインオフセットサブサンプル)して
1枚の絵を伝送する。一方、動画は1フィールドで完結
して圧縮して伝送されるので、静止画に比べて絵が粗
い。そして、動き検出回路5により1画素毎の動き量を
検出し、静止画と動画の混合比を変えながらMUSE信号を
生成している。以上がMUSEエンコーダ1の基本的動作で
ある。In the MUSE system, the method of band compression differs between still images and moving images. Since the still image does not change with time, the image is divided into four fields (field offset subsample, frame / frame) as shown in FIG. 5 (a) showing the luminance signal and FIG. 5 (b) showing the chrominance signal. (Line offset subsample) and transmit one picture. On the other hand, a moving image is completely compressed in one field and transmitted after being compressed, so that the picture is coarser than a still image. Then, the motion amount of each pixel is detected by the motion detection circuit 5, and the MUSE signal is generated while changing the mixture ratio of the still image and the moving image. The above is the basic operation of the MUSE encoder 1.
MUSEデコーダ2は静止画の再生処理を行う静止画再生
処理回路7、動画の再生処理を行う動画再生処理回路
8、MUSE信号から画像の動いている領域を検出する動き
検出回路9および動き検出回路9からの混合比に基づい
て静止画および動画の再生のための混合を行う混合器10
により構成される。MUSEデコーダ2ではエンコーダ1と
逆の処理を行う。動画は現フィールド内だけで絵を再生
するので、フィールドメモリは必要ない。静止画は1枚
の絵を再生するために、4フィールド分の情報が必要と
なり、3フィールド分のメモリが必要となる。すなわ
ち、現フィールドを基準として3フィールド前までの情
報が必要だからである。また、動き検出は4フィールド
分のメモリを必要とする。これは、MUSE信号においては
フィールド毎に伝送する画素の間引き方が変わるととも
に、その周期が4フィールドだからである。よって、そ
の画素が動いているのか静止しているのかを判定するた
めには、同じ位置の画素を伝送した4フィールド前の情
報が必要となるのである。デコーダではこうして1画素
毎の動き量を検出し、静止画と動画の混合比を変えなが
ら絵を作り上げる。以上がMUSEデコーダ2の基本的動作
である。The MUSE decoder 2 includes a still image reproduction processing circuit 7 for performing reproduction processing of a still image, a moving image reproduction processing circuit 8 for performing reproduction processing of a moving image, a motion detection circuit 9 for detecting a moving area of the image from the MUSE signal, and a motion detection circuit. A mixer 10 for mixing for reproduction of still and moving images based on the mixing ratio from
It consists of. The MUSE decoder 2 performs the reverse process of the encoder 1. Since the moving picture reproduces the picture only in the current field, no field memory is required. A still image requires information for four fields to reproduce one picture, and requires memory for three fields. That is, information up to three fields before the current field is required. Also, motion detection requires a memory for four fields. This is because in the MUSE signal, the method of thinning out the pixels to be transmitted changes for each field, and the period is four fields. Therefore, in order to determine whether the pixel is moving or stationary, information four fields before the pixel transmitted at the same position is needed. In this way, the decoder detects the amount of motion for each pixel and creates a picture while changing the mixture ratio of the still picture and the moving picture. The above is the basic operation of the MUSE decoder 2.
次に、デコーダ側での静止画再生系統の従来構成は第
6図のように示される。同図において、11、12はフレー
ムメモリ(2フィールド分のメモリ)、13は減算器、14
はフレーム間の内挿を行う内挿回路、15はフィールド間
の内挿を行う内挿回路、16はフィールドメモリである。
静止画の再生処理では、まず動き検出用のフレームメモ
リ11、12を使ってフレーム間内挿を行い、現フィールド
の絵S1〔Z-0V〕と2フィールド前の絵S2〔Z-2V〕を合成
した絵S3〔Z-0V+Z-2V〕を作り出す。その後、それをフ
ィールドメモリ16に通し、1フィールド時間遅延させる
ことにより、信号S4(絵S4に対応)には〔Z-1V+Z-3V〕
が出力される。この信号S4と絵S3〔Z-0V+Z-2V〕を合成
(フィールド間内挿)することにより、信号S5に4フィ
ールド分を合成した静止画〔Z-0V+Z-1V+Z-2V+Z-3V〕
が出力される。Next, a conventional configuration of a still image reproduction system on the decoder side is shown in FIG. In the figure, 11 and 12 are frame memories (memory for two fields), 13 is a subtractor, 14
Is an interpolation circuit for performing interpolation between frames, 15 is an interpolation circuit for performing interpolation between fields, and 16 is a field memory.
In the reproduction process of a still image, first, frame interpolation is performed using the frame memories 11 and 12 for motion detection, and the picture S1 [Z- 0V ] of the current field and the picture S2 [Z- 2V ] two fields before are extracted . Create a synthesized picture S3 [Z- 0V + Z- 2V ]. After that, the signal S4 is passed through the field memory 16 and delayed by one field time, so that the signal S4 (corresponding to the picture S4) is [Z- 1V + Z- 3V ].
Is output. By combining the signals S4 and the picture S3 [Z -0 V + Z -2 V] (inter-field interpolation), synthesized still image four fields in signal S5 [Z -0V + Z -1V + Z -2V + Z -3V ]
Is output.
しかしながら、このような従来の静止画像再生装置に
あっては、絵S3〔Z-0V+Z-2V〕と絵S4〔Z-1V+Z-3V〕と
を合成するために、1フィールドメモリ16を必要とする
構成となっていたため、メモリ周辺回路が複雑化し、デ
コーダの構成の複雑化やコスト上昇を招くという問題点
があった。However, in such a conventional still image reproducing apparatus, a one-field memory 16 is required for synthesizing the picture S3 [Z- 0V + Z- 2V ] and the picture S4 [Z- 1V + Z- 3V ]. Therefore, there is a problem that the memory peripheral circuit becomes complicated, and the configuration of the decoder becomes complicated and the cost increases.
すなわち、そもそもMUSE信号は16MHzで伝送され、2
フレーム分の1フィールドメモリ16は16MHzで動作す
る。ところが、絵S3〔Z-0V+Z-2V〕では、フレーム間の
信号を内挿処理するので、動作クロックは32MHzと2倍
になる。そして、MUSE方式独特の処理、特に輝度信号に
ついてのクロックレート変換を行い、24MHzの信号にす
るという処理を行う。この処理後にフィールド遅延処理
を行うので、輝度系のメモリの動作クロックは24MHzと
なり、メモリ周辺回路の複雑化の要因となっていた。That is, the MUSE signal is transmitted at 16 MHz in the first place,
One field memory 16 for one frame operates at 16 MHz. However, in the picture S3 [Z- 0V + Z- 2V ], the inter-frame signal is interpolated, so that the operation clock is doubled to 32 MHz. Then, a process unique to the MUSE system, in particular, a process of performing clock rate conversion on a luminance signal to generate a signal of 24 MHz is performed. Since the field delay processing is performed after this processing, the operation clock of the luminance memory becomes 24 MHz, which has become a factor of complicating the memory peripheral circuit.
また、このフィールド遅延処理には、輝度信号処理部
では3Mbit、色信号処理部では1Mbit(以上は概算)と大
規模のメモリを必要とし、MUSEデコーダに使用される全
メモリの中においても大きな割合を占めている。In addition, this field delay processing requires a large-scale memory of 3 Mbit in the luminance signal processing unit and 1 Mbit (the above is approximate) in the chrominance signal processing unit, and a large percentage of all memories used in the MUSE decoder. Occupy.
そこで本発明は、フレーム間内挿後のフィールドメモ
リを削除して、デコーダの構成の簡略化やコスト低減を
図ることのできる静止画像再生装置を提供することを目
的としている。SUMMARY OF THE INVENTION It is an object of the present invention to provide a still image reproducing apparatus capable of simplifying the configuration of a decoder and reducing costs by eliminating a field memory after interpolating frames.
本発明による静止画像再生装置は上記目的達成のた
め、その原理図を第1図に示すように、縦続接続された
少なくとも3段のフィールドメモリ25〜27を有する記憶
手段21と、1段目のフィールドメモリ25に入る前のMUSE
信号と2段目のフィールドメモリ26の出力から取り出し
たMUSE信号とをフレーム間内挿する第1の内挿回路22
と、1段目のフィールドメモリ25の出力から取り出した
MUSE信号と3段目のフィールドメモリ27の出力から取り
出したMUSE信号とをフレーム間内挿する第2の内挿回路
23と、該第1、2の内挿回路22、23からの信号によりフ
ィールド間の内挿を行う第3の内挿回路24と、を備え、
輝度信号処理系および色信号処理系とも前記2系統の第
1、2の内挿回路22、23にてフレーム間の内挿を行うと
ともに、第3の内挿回路24にてフィールド間の内挿を行
ってMUSE映像信号の静止画再生を行うように構成したこ
とを特徴とする。なお、この原理図では、記憶手段21は
4つの1フィールドメモリ25〜28を有している。また、
29は減算器で、これから4フィールド(2フレーム)間
の差分を出力して動き検出信号が取り出される。In order to achieve the above object, a still image reproducing apparatus according to the present invention has a storage means 21 having at least three cascade-connected field memories 25 to 27 as shown in FIG. MUSE before entering field memory 25
A first interpolation circuit 22 for interpolating the signal and the MUSE signal extracted from the output of the second-stage field memory 26 between frames.
From the output of the field memory 25 of the first stage
A second interpolation circuit for interpolating the MUSE signal and the MUSE signal extracted from the output of the third-stage field memory 27 between frames
23, and a third interpolation circuit 24 for interpolating between fields based on signals from the first and second interpolation circuits 22 and 23,
In both the luminance signal processing system and the color signal processing system, interpolation between frames is performed by the first and second interpolation circuits 22 and 23 of the two systems, and interpolation between fields is performed by the third interpolation circuit 24. To reproduce the still image of the MUSE video signal. In this principle, the storage means 21 has four one-field memories 25 to 28. Also,
A subtractor 29 outputs a difference between four fields (two frames) to extract a motion detection signal.
本発明では、第1の内挿回路22と第2の内挿回路23の
それぞれからフレーム間内挿信号が取り出され、第3の
内挿回路24からこれら二つのフレーム間内挿信号の内挿
信号すなわちフィールド間内挿信号が取り出される。こ
こで、二つのフレーム間内挿信号のクロックレートは同
一である。そして、これら二つのフレーム間内挿信号を
第3の内挿回路24に通すことにより、2倍のクロックレ
ートを持つフィールド間内挿信号が容易に生成される。In the present invention, an inter-frame interpolation signal is extracted from each of the first interpolation circuit 22 and the second interpolation circuit 23, and the interpolation of these two inter-frame interpolation signals is performed from the third interpolation circuit 24. A signal, that is, an interpolated signal is extracted. Here, the clock rates of the two frame interpolation signals are the same. Then, by passing these two interpolated signals through the third interpolation circuit 24, an interpolated signal having a double clock rate is easily generated.
したがって、輝度信号処理系および色信号処理系とも
フィールド間内挿用の動作クロックの異なるフィールド
遅延メモリが削除可能となり、MUSEデコーダの構成が簡
略化し、かつコストも低減する。Therefore, the field delay memories having different operation clocks for inter-field interpolation can be deleted from both the luminance signal processing system and the chrominance signal processing system, so that the configuration of the MUSE decoder is simplified and the cost is reduced.
以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be described with reference to the drawings.
第2図は本発明に係る静止画像再生装置の一実施例を
示す図である。第2図は本装置のブロック図であり、こ
の図において、31は動き検出用の2フレームメモリに相
当する記憶手段で、4つの1フィールドメモリ32〜35に
より構成される。動き検出用の2フレーム間の変化量
は、換言すれば4フィールド間の変換量だから、このよ
うな構成となっている。36は減算器で、4フィールド
(2フレーム)間の差分を出力して動き検出信号を取り
出すもの、37、38はフレーム間内挿を行う内挿回路(第
1、2の内挿回路に相当)、39は輝度処理回路、40は色
処理回路である。FIG. 2 is a diagram showing an embodiment of a still image reproducing apparatus according to the present invention. FIG. 2 is a block diagram of the present apparatus. In this figure, reference numeral 31 denotes storage means corresponding to a two-frame memory for motion detection, which is constituted by four one-field memories 32-35. Since the amount of change between two frames for motion detection is, in other words, the amount of conversion between four fields, this configuration is adopted. Reference numeral 36 denotes a subtracter which outputs a difference between four fields (two frames) to extract a motion detection signal. Reference numerals 37 and 38 denote interpolation circuits for performing frame interpolation (corresponding to the first and second interpolation circuits). ) And 39 are a luminance processing circuit, and 40 is a color processing circuit.
輝度処理回路39はローパスフィルタ(LPF)41、42、
クロック変換器43、44および輝度についてフィールド間
内挿を行う内挿回路(第3の内挿回路に相当)45を有し
ており、色処理回路40は色についてフィールド間内挿を
行う内挿回路(第3の内挿回路に相当)46を有してい
る。ローパスフィルタ41、42は内挿回路37、38の出力信
号S5、S6に対しそれぞれ12MHzの帯域制限を行い、クロ
ック変換器43、44はローパスフィルタ41、42の出力であ
る32MHzレートの信号をそれぞれ24MHzレートの信号に変
換する。内挿回路45はクロック変換器43、44からの出力
信号に基づいて輝度静止画の再生を行う。また、内挿回
路46は内挿回路37、38の出力信号に基づいて色静止画の
再生を行う。なお、S1〜S10は絵に対応する信号であ
る。The luminance processing circuit 39 includes low-pass filters (LPF) 41, 42,
It has clock converters 43 and 44 and an interpolation circuit (corresponding to a third interpolation circuit) 45 for performing field interpolation on luminance. The color processing circuit 40 performs interpolation for performing field interpolation on color. A circuit (corresponding to a third interpolation circuit) 46 is provided. The low-pass filters 41 and 42 perform a 12-MHz band limitation on the output signals S5 and S6 of the interpolation circuits 37 and 38, respectively, and the clock converters 43 and 44 output the 32-MHz rate signals output from the low-pass filters 41 and 42, respectively. Convert to 24MHz rate signal. The interpolation circuit 45 reproduces a luminance still image based on the output signals from the clock converters 43 and 44. The interpolation circuit 46 reproduces a color still image based on the output signals of the interpolation circuits 37 and 38. S1 to S10 are signals corresponding to the picture.
以上の構成において、静止画の再生処理では、現フィ
ールS1と2フィールド前の信号S3を現在のフレーム間サ
ブサンプル位相に従って内挿回路37により内挿し、ま
た、同時に1フィールド前の信号S2と3フィールド前の
信号S4を1フィールド前のフレーム間サブサンプル位相
に従って内挿回路38により内挿する。ただし、輝度と色
により切換えられる。In the above-described configuration, in the reproduction process of the still image, the current field S1 and the signal S3 two fields before are interpolated by the interpolation circuit 37 according to the current inter-frame sub-sample phase, and at the same time, the signals S2 and three signals one field before are interpolated. The signal S4 before the field is interpolated by the interpolation circuit 38 in accordance with the sub-sample phase between frames one field before. However, it can be switched by luminance and color.
輝度信号処理では、信号S5、S6が12MHzの帯域制限を
行うローパスフィルタ41、42に通された後、クロック変
換器43、44によりそれぞれ32MHzレートの信号から2MHz
レートの信号に変換されて信号S7、S8が得られる。これ
らのローパスフィルタ41、42とクロック変換器43、44は
MUSE方式における輝度信号の静止画像処理の独特の方法
である。2系統のローパスフィルタ41、42およびクロッ
ク変換器43、44からの出力信号S7、S8は内挿回路45によ
りフィールド間サブサンプル位相に従ってフィールド間
の内挿が行われ、輝度信号の静止画S9が再生される。In the luminance signal processing, the signals S5 and S6 are passed through low-pass filters 41 and 42, which perform a band limitation of 12 MHz, and then are converted to 32 MHz signals by the clock converters 43 and 44, respectively.
The signals S7 and S8 are obtained by being converted into the signals of the rate. These low-pass filters 41 and 42 and clock converters 43 and 44
This is a unique method of still image processing of a luminance signal in the MUSE system. Output signals S7 and S8 from the two low-pass filters 41 and 42 and the clock converters 43 and 44 are interpolated between fields by an interpolation circuit 45 in accordance with an inter-field subsample phase, and a still image S9 of a luminance signal is obtained. Will be played.
一方、色信号処理では、輝度信号のようにローパスフ
ィルタやクロック変換器は必要ない。内挿回路37、38の
出力信号S5、S6を内挿回路46により色信号用のフィール
ド間サブサンプル位相に従って内挿することにより、色
信号の静止画S10が再生される。On the other hand, the color signal processing does not require a low-pass filter or a clock converter unlike the luminance signal. The output signals S5 and S6 of the interpolation circuits 37 and 38 are interpolated by the interpolation circuit 46 according to the inter-field sub-sample phase for the color signal, thereby reproducing the still image S10 of the color signal.
このように、本実施例では静止画再生用のメモリを動
き検出用のメモリ(4つの1フィールドメモリ32〜35)
と共用化することにより、従来のように静止画系(輝
度、色両方)で独立して持っていた動作クロックの異な
るフィールドメモリを削除することが可能になる。その
結果、輝度信号処理系および色信号処理系ともフィール
ド間内挿用の動作クロックの異なるフィールド遅延メモ
リが削除可能となり、MUSEデコーダの構成を簡略化する
ことができるとともに、コストを低減することができ
る。As described above, in this embodiment, the memory for reproducing a still image is replaced with the memory for motion detection (four one-field memories 32 to 35).
This makes it possible to eliminate a field memory having a different operation clock which has been independently provided in a still image system (both luminance and color) as in the related art. As a result, a field delay memory having a different operation clock for inter-field interpolation can be deleted in both the luminance signal processing system and the chrominance signal processing system, and the configuration of the MUSE decoder can be simplified and the cost can be reduced. it can.
次に、第3図は本発明の他の実施例を示す図であり、
本実施例は輝度処理回路51の構成が異なるものである。
すなわち、輝度処理回路51にはクロック変換器が単独に
設けられず、2系統のローパスフィルタ41、42の後段に
クロック変換と輝度信号のフィールド間内挿とを同時に
行うクロック変換・内挿回路(第3の内挿回路に相当)
52が配置されている。したがって、ローパスフィルタ4
1、42の出力である2系統の32MHzレートの信号はクロッ
ク変換・内挿回路52により48MHzレートでフィールド間
内挿が済んだ信号S9として出力される。特に、クロック
変換での処理は、24MHzレートに変換する場合はほぼ同
様の処理で実現可能であり、前記実施よりもさらに回路
規模の縮小化を図ることができるという利点がある。Next, FIG. 3 is a view showing another embodiment of the present invention.
In the present embodiment, the configuration of the luminance processing circuit 51 is different.
That is, a clock converter is not separately provided in the luminance processing circuit 51, and a clock conversion / interpolation circuit (a clock conversion / interpolation circuit) that simultaneously performs clock conversion and interpolation of a luminance signal between fields is provided downstream of the two low-pass filters 41 and 42. (Corresponds to the third interpolation circuit)
52 are arranged. Therefore, low-pass filter 4
The two signals of 32 MHz rate, which are the outputs of 1 and 42, are output by the clock conversion / interpolation circuit 52 as a signal S9 that has been interpolated between fields at a rate of 48 MHz. In particular, the process of clock conversion can be realized by substantially the same process when converting to a 24 MHz rate, and has the advantage that the circuit scale can be further reduced as compared with the above embodiment.
本発明によれば、フレーム間内挿後のフィールドメモ
リを削除することができ、MUSEデコーダの構成を簡略化
できるとともに、コスト低減を図ることができる。According to the present invention, the field memory after frame interpolation can be deleted, the configuration of the MUSE decoder can be simplified, and the cost can be reduced.
第1図は本発明の原理説明図、 第2図は本発明に係る静止画像再生装置の一実施例を示
すブロック図、 第3図は本発明に係る静止画像再生装置の他の実施例を
示すブロック図、 第4〜6図は従来の静止画像再生装置を示す図であり、 第4図はそのMUSEエンコーダ/デコーダの構成を示す
図、 第5図はMUSEの画素伝送方法を説明する図、 第6図はその静止画再生系統の構成を示す図である。 21、31……記憶手段、 22、23……第1、2の内挿回路、 24……第3の内挿回路、 25〜28、32〜35……1フィールドメモリ、 29、36……減算器、 37、38……内挿回路(第1、2の内挿回路)、 39、51……輝度処理回路、 40……色処理回路、 41、42……ローパスフィルタ、 43、44……クロック変換器、 45……内挿回路(第3の内挿回路)、 46……内挿回路(第3の内挿回路)、 52……クロック変換・内挿回路(第3の内挿回路)。FIG. 1 is a view for explaining the principle of the present invention, FIG. 2 is a block diagram showing one embodiment of a still image reproducing apparatus according to the present invention, and FIG. 3 is another embodiment of the still image reproducing apparatus according to the present invention. 4 to 6 are diagrams showing a conventional still image reproducing apparatus, FIG. 4 is a diagram showing a configuration of the MUSE encoder / decoder, and FIG. 5 is a diagram for explaining a MUSE pixel transmission method. FIG. 6 is a diagram showing the configuration of the still image reproduction system. 21, 31 ... storage means 22, 23 ... first and second interpolation circuits, 24 ... third interpolation circuit, 25 to 28, 32 to 35 ... one field memory, 29, 36 ... Subtractors, 37, 38 ... interpolation circuits (first and second interpolation circuits), 39, 51 ... luminance processing circuits, 40 ... color processing circuits, 41, 42 ... low-pass filters, 43, 44 ... … Clock converter, 45… interpolation circuit (third interpolation circuit), 46… interpolation circuit (third interpolation circuit), 52… clock conversion / interpolation circuit (third interpolation circuit) circuit).
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼田 昌弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 二宮 佑一 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 和泉 ▲吉▼則 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 合志 清一 東京都世田谷区砧1丁目10番11号 日本 放送協会放送技術研究所内 (56)参考文献 特開 平1−317080(JP,A) 特開 平3−16488(JP,A) ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor ▲ Yoshi ▼ Masahiro Tadashi 1015 Ueodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Yuichi Ninomiya 1-10-11 Kinuta, Setagaya-ku, Tokyo Japan Within the Broadcasting Corporation Broadcasting Research Institute (72) Inventor Izumi ▲ Yoshi ▼ No. 1-110 Kinuta, Setagaya-ku, Tokyo Japan Broadcasting Corporation Broadcasting Research Institute (72) Inventor Seiichi Koshi 1-10 Kinuta, Setagaya-ku, Tokyo No. 11 Japan Broadcasting Corporation Broadcasting Research Institute (56) References JP-A-1-317080 (JP, A) JP-A-3-16488 (JP, A)
Claims (1)
ドメモリと、 1段目のフィールドメモリに入る前のMUSE信号と2段目
のフィールドメモリの出力から取り出したMUSE信号とを
フレーム間内挿する第1の内挿回路と、 1段目のフィールドメモリの出力から取り出したMUSE信
号と3段目のフィールドメモリの出力から取り出したMU
SE信号とをフレーム間内挿する第2の内挿回路と、 該第1、2の内挿回路からの信号によりフィールド間の
内挿を行う第3の内挿回路と、を備え、 輝度信号処理系および色信号処理系とも前記2系統の第
1、2の内挿回路にてフレーム間の内挿を行うととも
に、第3の内挿回路にてフィールド間の内挿を行ってMU
SE映像信号の静止画再生を行うように構成したことを特
徴とする静止画像再生装置。A frame memory interpolating a cascade-connected at least three-stage field memories, a MUSE signal before entering a first-stage field memory, and a MUSE signal extracted from an output of a second-stage field memory. A first interpolation circuit, a MUSE signal extracted from the output of the first-stage field memory, and an MU extracted from the output of the third-stage field memory
A second interpolation circuit for interpolating an SE signal between frames; and a third interpolation circuit for interpolating between fields based on signals from the first and second interpolation circuits. In both the processing system and the color signal processing system, interpolation between frames is performed by the first and second interpolation circuits of the two systems, and interpolation between fields is performed by the third interpolation circuit.
A still image reproducing apparatus configured to reproduce a still image of an SE video signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2094394A JP2648382B2 (en) | 1990-04-10 | 1990-04-10 | Still image playback device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2094394A JP2648382B2 (en) | 1990-04-10 | 1990-04-10 | Still image playback device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03292076A JPH03292076A (en) | 1991-12-24 |
JP2648382B2 true JP2648382B2 (en) | 1997-08-27 |
Family
ID=14109055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2094394A Expired - Lifetime JP2648382B2 (en) | 1990-04-10 | 1990-04-10 | Still image playback device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2648382B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01317080A (en) * | 1988-06-17 | 1989-12-21 | Nippon Hoso Kyokai <Nhk> | High definition television receiver |
JPH0316488A (en) * | 1989-06-14 | 1991-01-24 | Atein Kaihatsu Kk | Sampling phase detection system for video signal |
-
1990
- 1990-04-10 JP JP2094394A patent/JP2648382B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03292076A (en) | 1991-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2601840B2 (en) | Video display device | |
JP2893801B2 (en) | Television receiver | |
JP2648382B2 (en) | Still image playback device | |
JPS5879390A (en) | Television transmission and reception system | |
JP2872269B2 (en) | Standard / high-definition television receiver | |
JP2907494B2 (en) | Method converter | |
JP2595119B2 (en) | Luminance signal reproduction processor | |
JP2822366B2 (en) | MUSE signal processing circuit | |
JP3125896B2 (en) | MUSE signal transmission / reception system | |
JP2557474B2 (en) | Static display control circuit of MUSE decoder | |
JP2820479B2 (en) | High-definition / standard television shared receiver | |
JP2601021B2 (en) | Video signal format converter | |
JP2638380B2 (en) | High-definition television receiver | |
Seki et al. | Video signal processing for HDTV receiver | |
JP2675354B2 (en) | Decoding device for MUSE signal | |
JP3071526B2 (en) | MUSE decoder | |
JP3097140B2 (en) | Television signal receiving and processing device | |
JPH0530480A (en) | Video signal processing device | |
JPH03132184A (en) | Television receiver | |
JPH0440785A (en) | System converting device | |
JPS62172895A (en) | Subsample encoder | |
JPH0846992A (en) | Motion adaptive three-dimensional signal processor | |
JPH06153163A (en) | High definition video signal processing unit | |
JPH05145902A (en) | High-definition television signal processor | |
JPH0246071A (en) | Television receiver |