JP2646989B2 - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JP2646989B2 JP2646989B2 JP32935493A JP32935493A JP2646989B2 JP 2646989 B2 JP2646989 B2 JP 2646989B2 JP 32935493 A JP32935493 A JP 32935493A JP 32935493 A JP32935493 A JP 32935493A JP 2646989 B2 JP2646989 B2 JP 2646989B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- carrier
- solder
- carrier substrate
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】本発明は、EPROM等の半導体
チップを基板に搭載し紫外線、光を通すための窓を有す
るチップキャリア構造に関する。
チップを基板に搭載し紫外線、光を通すための窓を有す
るチップキャリア構造に関する。
【0002】
【従来の技術】従来のEPROMチップキャリア構造の
第1例として図9に示すICメモリデータブック198
7年版(P.906〜910)に掲載された「262
144ビット CMOS UV EPROM」があり、
第2例として図10に示す特開昭63−241955の
「樹脂補強型LSI実装構造体の製造方法」があり、第
3例として、図11に示す実開昭62−84937の
「光を用いる半導体装置」がある。
第1例として図9に示すICメモリデータブック198
7年版(P.906〜910)に掲載された「262
144ビット CMOS UV EPROM」があり、
第2例として図10に示す特開昭63−241955の
「樹脂補強型LSI実装構造体の製造方法」があり、第
3例として、図11に示す実開昭62−84937の
「光を用いる半導体装置」がある。
【0003】まず、図9について説明する。キャップ1
は、中央部が光(紫外線)照射用の石英ガラス2、他の
部分はアルミナ3で構成され、外周部には気密封止用の
低融点ガラス4が塗布されている。一方キャリア基板5
は、アルミナを材料として作られ凹部にAuSi共晶部
6を介してチップ7が装着され、アルミワイヤ8による
ワイヤーボンディングによりチップ電極9とボンディン
グ用パッド10が接続されている。また、パッド10か
ら配線層11を介して外部電極12が引き出されてい
る。上記キャリア基板5にキャップ1を位置決め装着し
た後、400〜480℃に加熱し気密封止を行う。
は、中央部が光(紫外線)照射用の石英ガラス2、他の
部分はアルミナ3で構成され、外周部には気密封止用の
低融点ガラス4が塗布されている。一方キャリア基板5
は、アルミナを材料として作られ凹部にAuSi共晶部
6を介してチップ7が装着され、アルミワイヤ8による
ワイヤーボンディングによりチップ電極9とボンディン
グ用パッド10が接続されている。また、パッド10か
ら配線層11を介して外部電極12が引き出されてい
る。上記キャリア基板5にキャップ1を位置決め装着し
た後、400〜480℃に加熱し気密封止を行う。
【0004】次に図10について説明する。キャリア基
板5上へチップ7をフリップチップ構造で装着し、基板
とチップの間隙にシリコン13を注入したものである。
板5上へチップ7をフリップチップ構造で装着し、基板
とチップの間隙にシリコン13を注入したものである。
【0005】更に図11の半導体装置はキャリア基板5
上へチップ7をバンプ14を介して装着し、光(紫外
線)を入射させるために基板とチップの間に空間を設
け、樹脂15で封止したものである。光はキャリア基板
5を透過する。
上へチップ7をバンプ14を介して装着し、光(紫外
線)を入射させるために基板とチップの間に空間を設
け、樹脂15で封止したものである。光はキャリア基板
5を透過する。
【0006】他にも第4例として、特開昭59−167
037「半導体装置」がある。これは、図12に示すよ
うに、リードフレーム17を用いたパッケージのチップ
7の上面に、紫外線透過性接着剤18を介し光透過板1
9を設けたものである。また、第5例として特開昭61
−115339「EPROM装置」,第6例として特開
昭61−115340「EPROM装置」が公開特許公
報に掲載されている。この両者は、何れもリードフレー
ムを用いたものである。
037「半導体装置」がある。これは、図12に示すよ
うに、リードフレーム17を用いたパッケージのチップ
7の上面に、紫外線透過性接着剤18を介し光透過板1
9を設けたものである。また、第5例として特開昭61
−115339「EPROM装置」,第6例として特開
昭61−115340「EPROM装置」が公開特許公
報に掲載されている。この両者は、何れもリードフレー
ムを用いたものである。
【0007】
【発明が解決しようとする課題】上述した従来のEPR
OMのチップキャリア構造の第1例から第6例について
課題を説明する。まず、第1例は、ワイワーボンディン
グにより、チップとキャリアとを接続する構造を取って
いる。このため、キャリア基板にボンディング用パッド
が必要となり、チップキャリア自体の面積が非常に大き
くなっていた。従って、マザーボード上への実装面積が
大きくなり、他の電子部品の実装が大きい制約を受ける
という問題点があった。また、外部電極が側面に配置さ
れているため、マザーボードの反りが大きい場合にマザ
ーボードへのはんだ付け不良が発生することやリペアが
困難であるという問題点があった。また、石英ガラスの
熱膨張係数が0.5×10-6/℃と、チップの熱膨張係
数が2〜3×10-6/℃、アルミナの熱膨張係数が6〜
8×10-6/℃と異なるため、400〜480℃で封止
する際に石英ガラス、アルミナに歪力が加わり、信頼性
に問題が生じる場合が多かった。第2例では、EPRO
Mの場合、データの消去を紫外線(UV)を照射する事
によって行うため、シリコンが存在するとデータの消去
性が悪くなるという問題点があった。
OMのチップキャリア構造の第1例から第6例について
課題を説明する。まず、第1例は、ワイワーボンディン
グにより、チップとキャリアとを接続する構造を取って
いる。このため、キャリア基板にボンディング用パッド
が必要となり、チップキャリア自体の面積が非常に大き
くなっていた。従って、マザーボード上への実装面積が
大きくなり、他の電子部品の実装が大きい制約を受ける
という問題点があった。また、外部電極が側面に配置さ
れているため、マザーボードの反りが大きい場合にマザ
ーボードへのはんだ付け不良が発生することやリペアが
困難であるという問題点があった。また、石英ガラスの
熱膨張係数が0.5×10-6/℃と、チップの熱膨張係
数が2〜3×10-6/℃、アルミナの熱膨張係数が6〜
8×10-6/℃と異なるため、400〜480℃で封止
する際に石英ガラス、アルミナに歪力が加わり、信頼性
に問題が生じる場合が多かった。第2例では、EPRO
Mの場合、データの消去を紫外線(UV)を照射する事
によって行うため、シリコンが存在するとデータの消去
性が悪くなるという問題点があった。
【0008】第3例では、チップと樹脂の熱膨張係数が
異なることとチップとキャリア基板の間に空間=大きい
ボイドが存在することのため、使用環境の温度差によ
り、熱膨張および収縮が発生し、チップとキャリア基板
の接続部のバンプにストレスがかかり、バンプ破壊が発
生するという問題点があった。第4例〜第6例は、何れ
もリードフレームにワイヤーボンディングし、トランス
ファーモールドする構造である。このため、面積的には
第1例とほぼ同等であり、マザーボード上への実装面積
が大きくなる問題点があった。
異なることとチップとキャリア基板の間に空間=大きい
ボイドが存在することのため、使用環境の温度差によ
り、熱膨張および収縮が発生し、チップとキャリア基板
の接続部のバンプにストレスがかかり、バンプ破壊が発
生するという問題点があった。第4例〜第6例は、何れ
もリードフレームにワイヤーボンディングし、トランス
ファーモールドする構造である。このため、面積的には
第1例とほぼ同等であり、マザーボード上への実装面積
が大きくなる問題点があった。
【0009】
【課題を解決するための手段】本発明のチップキャリア
は、片面に配線層を有する光透過性基板であってその配
線層側にIC接続用パッドが形成されているキャップ
と、回路面をキャップ側に向けて前記IC接続用パッド
にバンプを介して接続されるICチップと、内部に配線
層を有し基板裏面に外部接続用端子を有するキャリア基
板とから構成されたチップキャリアであって、前記キャ
ップと前記キャリア基板の各々の基板外周部のはんだ枠
により内部が気密封止されており、さらに前記キャップ
と前記キャリア基板は前記はんだ枠の内側に形成された
はんだバンプで電気的接続を得ることを特徴とする。
は、片面に配線層を有する光透過性基板であってその配
線層側にIC接続用パッドが形成されているキャップ
と、回路面をキャップ側に向けて前記IC接続用パッド
にバンプを介して接続されるICチップと、内部に配線
層を有し基板裏面に外部接続用端子を有するキャリア基
板とから構成されたチップキャリアであって、前記キャ
ップと前記キャリア基板の各々の基板外周部のはんだ枠
により内部が気密封止されており、さらに前記キャップ
と前記キャリア基板は前記はんだ枠の内側に形成された
はんだバンプで電気的接続を得ることを特徴とする。
【0010】キャップは、片面に配線層を持つ光透過性
材料を用い、予めチップをバンプを介して設けており、
電極接続用のはんだバンプを前記バンプの外側に、さら
に前記はんだバンプの外側のキャップ外周部に気密封止
用のはんだ枠を設けている。
材料を用い、予めチップをバンプを介して設けており、
電極接続用のはんだバンプを前記バンプの外側に、さら
に前記はんだバンプの外側のキャップ外周部に気密封止
用のはんだ枠を設けている。
【0011】一方、キャリア基板は、キャップのはんだ
バンプと外周部のはんだ枠に対向して同じ位置にはんだ
バンプとはんだ枠を設けており、はんだバンプの下には
スルーホールを設けキャリア基板裏面に導通を取れるよ
うになっている。また、このキャリア基板裏面のスルー
ホール部にマザーホードとの接続を取るためのはんだバ
ンプを備えている。また、キャップとキャリア基板は、
ほぼ同等の熱膨張係数を有する材料を用いる。
バンプと外周部のはんだ枠に対向して同じ位置にはんだ
バンプとはんだ枠を設けており、はんだバンプの下には
スルーホールを設けキャリア基板裏面に導通を取れるよ
うになっている。また、このキャリア基板裏面のスルー
ホール部にマザーホードとの接続を取るためのはんだバ
ンプを備えている。また、キャップとキャリア基板は、
ほぼ同等の熱膨張係数を有する材料を用いる。
【0012】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0013】図1は本発明の第1の実施例の部分断面図
である。
である。
【0014】キャップ1は金属メッキ(Cr/Ni/A
uまたはCr/Cu/Au)の蒸着により形成された電
極上に電極接続用のはんだバンプ21が形成されてい
る。さらに気密封止用のはんだ枠22がキャップ1の外
周部に同様のメッキ処理を施した表面に形成されてい
る。これらは、メタルマスクを介したクリームはんだ印
刷方式により、形成される。また、キャップ1は片面に
配線層を持つ光透過性材料(例えば石英ガラス、テンパ
ックスガラス)を用いており、チップ7がバンプ14を
介して、接続されている。
uまたはCr/Cu/Au)の蒸着により形成された電
極上に電極接続用のはんだバンプ21が形成されてい
る。さらに気密封止用のはんだ枠22がキャップ1の外
周部に同様のメッキ処理を施した表面に形成されてい
る。これらは、メタルマスクを介したクリームはんだ印
刷方式により、形成される。また、キャップ1は片面に
配線層を持つ光透過性材料(例えば石英ガラス、テンパ
ックスガラス)を用いており、チップ7がバンプ14を
介して、接続されている。
【0015】一方、キャリア基板(ガラスセラミック)
5は、キャップ1のはんだバンプ21と外周部のはんだ
枠22に対向して同じ位置にペースト(W,Mo,Ag
/Pd)印刷により形成された電極上にはんだバンプ2
3とはんだ枠24が形成されており、はんだバンプ23
の下には、マザーボードと電気的導通をとるためのスル
ーホール25が形成されている。
5は、キャップ1のはんだバンプ21と外周部のはんだ
枠22に対向して同じ位置にペースト(W,Mo,Ag
/Pd)印刷により形成された電極上にはんだバンプ2
3とはんだ枠24が形成されており、はんだバンプ23
の下には、マザーボードと電気的導通をとるためのスル
ーホール25が形成されている。
【0016】キャップ1のはんだバンプ21と外周部の
はんだ枠22とを、キャリア基板5のはんだバンプ23
と外周部のはんだ枠24とに合わせて同時に320℃程
度に加熱し、超音波を印加する事により接続される(は
んだバンプ21,はんだ枠22,はんだバンプ23,は
んだ枠24は、高融点はんだかつフラックスレス)。最
後に、キャリア基板5の裏面のスルーホール25の位置
にマザーボード接続用のはんだバンプ29をクリームは
んだ印刷により形成する(はんだバンプ29は、共晶は
んだ)。
はんだ枠22とを、キャリア基板5のはんだバンプ23
と外周部のはんだ枠24とに合わせて同時に320℃程
度に加熱し、超音波を印加する事により接続される(は
んだバンプ21,はんだ枠22,はんだバンプ23,は
んだ枠24は、高融点はんだかつフラックスレス)。最
後に、キャリア基板5の裏面のスルーホール25の位置
にマザーボード接続用のはんだバンプ29をクリームは
んだ印刷により形成する(はんだバンプ29は、共晶は
んだ)。
【0017】次に本発明の第2の実施例をその部分断面
図である図2を用いて説明する。
図である図2を用いて説明する。
【0018】図2の図1との違いは、キャリア基板5の
中央部にチップ7を落とし込むためのチップ厚とほぼ同
等(0.3〜0.6mm程度)の深さの凹部を設けたこ
とである。これにより、更に薄型化を図ることができ
る。第2の実施例のその他の部分は第1の実施例と同じ
である。
中央部にチップ7を落とし込むためのチップ厚とほぼ同
等(0.3〜0.6mm程度)の深さの凹部を設けたこ
とである。これにより、更に薄型化を図ることができ
る。第2の実施例のその他の部分は第1の実施例と同じ
である。
【0019】次に本発明の第3の実施例3をその部分断
面図である図3を用いて説明する。
面図である図3を用いて説明する。
【0020】図3の図2との違いは、キャリア基板5の
凹部に可とう性を有する導電性の接着剤26を介しチッ
プ7の裏面を接続し、さらにスルーホール27を介しチ
ップ7の裏面と接続するはんだバンプ28をキャリア基
板5の裏面に設けている。これにより、チップ7の固定
および接地が可能になり、ノイズを最小限に押さえるこ
とができる。実施例3のその他の部分は第2の実施例と
同じである。
凹部に可とう性を有する導電性の接着剤26を介しチッ
プ7の裏面を接続し、さらにスルーホール27を介しチ
ップ7の裏面と接続するはんだバンプ28をキャリア基
板5の裏面に設けている。これにより、チップ7の固定
および接地が可能になり、ノイズを最小限に押さえるこ
とができる。実施例3のその他の部分は第2の実施例と
同じである。
【0021】次に本発明の第4の実施例4をその部分断
面図である図4を用いて説明する。
面図である図4を用いて説明する。
【0022】図4の図3との違いは、キャリア基板5の
はんだ24の形成領域をはんだバンプ23の形成領域よ
り一段高くし、キャリア基板5の側面からの配線層11
を引き回した構造ではんだバンプ23とはんだバンプ2
9を配線層11を介して接続しスルーホール25を不要
としていることである。第4の実施例のその他の部分は
第3の実施例と同じである。
はんだ24の形成領域をはんだバンプ23の形成領域よ
り一段高くし、キャリア基板5の側面からの配線層11
を引き回した構造ではんだバンプ23とはんだバンプ2
9を配線層11を介して接続しスルーホール25を不要
としていることである。第4の実施例のその他の部分は
第3の実施例と同じである。
【0023】次に本発明の第5の実施例5をその部分断
面図である図5を用いて説明する。
面図である図5を用いて説明する。
【0024】図5の図3との違いは、キャップ1のはん
だ枠22の形成領域をはんだバンプ21の形成領域より
一段低くし、はんだ枠22をはんだバンプ21より高く
し、はんだバンプ21とはんだ枠22のショートの可能
性を皆無にした構造である。第5の実施例のその他の部
分は第3の実施例と同じである。
だ枠22の形成領域をはんだバンプ21の形成領域より
一段低くし、はんだ枠22をはんだバンプ21より高く
し、はんだバンプ21とはんだ枠22のショートの可能
性を皆無にした構造である。第5の実施例のその他の部
分は第3の実施例と同じである。
【0025】次に本発明の第6の実施例をその部分断面
図である図6を用いて説明する。
図である図6を用いて説明する。
【0026】図6の図3との違いは、キャリア基板5の
はんだ枠24及びはんだバンプ23の高さを、キャップ
1のはんだ枠22及びはんだバンプ21より高くし、キ
ャリア基板5又はキャップ1の反りが発生した場合、キ
ャリア基板5のはんだ枠24及びはんだバンプ23で吸
収することを目的とした構造である。第6の実施例のそ
の他の部分は第3の実施例と同じである。
はんだ枠24及びはんだバンプ23の高さを、キャップ
1のはんだ枠22及びはんだバンプ21より高くし、キ
ャリア基板5又はキャップ1の反りが発生した場合、キ
ャリア基板5のはんだ枠24及びはんだバンプ23で吸
収することを目的とした構造である。第6の実施例のそ
の他の部分は第3の実施例と同じである。
【0027】次に本発明の第7の実施例をその部分断面
図である図7を用いて説明する。
図である図7を用いて説明する。
【0028】図7の図6との違いは、キャップ1とキャ
リア基板5のはんだ枠22,24、はんだバンプ21,
23の高さを、チップ7のバンプ14と同じにし、より
薄型化を図った構造である。第7の実施例のその他の部
分は第6の実施例と同じである。
リア基板5のはんだ枠22,24、はんだバンプ21,
23の高さを、チップ7のバンプ14と同じにし、より
薄型化を図った構造である。第7の実施例のその他の部
分は第6の実施例と同じである。
【0029】次に本発明の第8の実施例をその部分断面
図である図8を用いて説明する。図8の図2との違い
は、キャリア基板5の内層に配線層を設け、キャリア基
板5の側面に外部電極11を引き出すことにより、ソケ
ット実装を可能にする構造とし、キャリア基板5を貫通
するスルーホール25を不要としたことである。第8の
実施例のその他の部分は第2の実施例と同じである。
図である図8を用いて説明する。図8の図2との違い
は、キャリア基板5の内層に配線層を設け、キャリア基
板5の側面に外部電極11を引き出すことにより、ソケ
ット実装を可能にする構造とし、キャリア基板5を貫通
するスルーホール25を不要としたことである。第8の
実施例のその他の部分は第2の実施例と同じである。
【0030】
【発明の効果】以上説明したように本発明は、チップが
バンプを介してキャップに接続され、キャップがバンプ
を介してキャリア基板に接続されているため、飛躍的に
チップキャリアの小型・薄型化を図ることができる。例
えば、6mm□のチップを用いた場合、従来のチップキ
ャリアであると13mm□=169mm2 の大きさであ
ったが、本発明のチップキャリアでは、10mm□=1
00mm2 と40%の面積削減が可能となる。高さ方向
は、従来3mm必要としていたが、本発明の方式を用い
ると、1.3mmと57%と高さ削減が可能となる。こ
のため、マザーボードへの実装面積の縮小化を図ること
ができ、他の電子部品の実装制約を大幅に緩和できる。
また、光透過性材料のキャップを用いるため、データの
読み書きが良好に行える。また、キャップとキャリア基
板が、ほぼ同等の熱膨張係数の材料を用いることと、は
んだ枠による低温の気密封止を行うため、接続信頼性が
高い。また、はんだの接合に超音波を使用するため、フ
ラックスの洗浄が必要ない。また、マザーボードへの接
続をはんだバンプで行うため、マザーボードの反りに対
応可能である。取り外しが容易に行える。さらに、地気
への接続部が設けられるため、ノイズ発生を最小限に押
さえることができる。
バンプを介してキャップに接続され、キャップがバンプ
を介してキャリア基板に接続されているため、飛躍的に
チップキャリアの小型・薄型化を図ることができる。例
えば、6mm□のチップを用いた場合、従来のチップキ
ャリアであると13mm□=169mm2 の大きさであ
ったが、本発明のチップキャリアでは、10mm□=1
00mm2 と40%の面積削減が可能となる。高さ方向
は、従来3mm必要としていたが、本発明の方式を用い
ると、1.3mmと57%と高さ削減が可能となる。こ
のため、マザーボードへの実装面積の縮小化を図ること
ができ、他の電子部品の実装制約を大幅に緩和できる。
また、光透過性材料のキャップを用いるため、データの
読み書きが良好に行える。また、キャップとキャリア基
板が、ほぼ同等の熱膨張係数の材料を用いることと、は
んだ枠による低温の気密封止を行うため、接続信頼性が
高い。また、はんだの接合に超音波を使用するため、フ
ラックスの洗浄が必要ない。また、マザーボードへの接
続をはんだバンプで行うため、マザーボードの反りに対
応可能である。取り外しが容易に行える。さらに、地気
への接続部が設けられるため、ノイズ発生を最小限に押
さえることができる。
【図1】本発明の第1の実施例の断面図である。
【図2】本発明の第2の実施例の断面図である。
【図3】本発明の第3の実施例の断面図である。
【図4】本発明の第4の実施例の断面図である。
【図5】本発明の第5の実施例の断面図である。
【図6】本発明の第6の実施例の断面図である。
【図7】本発明の第7の実施例の断面図である。
【図8】本発明の第8の実施例の断面図である。
【図9】従来のチップキャリアの第1例の断面図であ
る。
る。
【図10】従来のチップキャリアの第2例の断面図で、
(a)は平面図、(b)は断面図である。
(a)は平面図、(b)は断面図である。
【図11】従来のチップキャリアの第3例の断面図であ
る。
る。
【図12】従来のチップキャリアの第4例の断面図であ
る。
る。
1 キャップ 2 石英ガラス 3 アルミナ 4 低融点ガラス 5 キャリア基板 6 AuSi共晶部 7 チップ 8 アルミワイヤー 9 チップ電極 10 ボンディング用パッド 11 配線層 12 外部電極 13 シリコン 14 バンプ 15 樹脂 16 金ワイヤー 17 リードフレーム 18 紫外線透過性接着剤 19 光透過板 20 トランスファーモールド樹脂 21,23,28,29 はんだバンプ 22,24 はんだ枠 25,27 スルーホール 26 導電性材料
Claims (9)
- 【請求項1】 片面に配線層を有する光透過性基板であ
ってその配線層側にIC接続用パッドが形成されている
キャップと、回路面をキャップ側に向けて前記IC接続
用パッドにバンプを介して接続されるICチップと、内
部に配線層を有し基板裏面に外部接続用端子を有するキ
ャリア基板とから構成されたチップキャリアであって、
前記キャップと前記キャリア基板の各々の基板外周部の
はんだ枠により内部が気密封止されており、さらに前記
キャップと前記キャリア基板は前記はんだ枠の内側に形
成されたはんだバンプで電気的接続を得ることを特徴と
するチップキャリア。 - 【請求項2】 キャリア基板の中央部にICチップを落
とし込む凹部を設けた請求項1記載のチップキャリア。 - 【請求項3】 キャリア基板の中央部と、ICチップの
裏面とが導電性材料を介して接続することを特徴とする
請求項1又は請求項2記載のチップキャリア。 - 【請求項4】 キャリア基板の中央部とICチップの裏
面とを接続する導電性材料が前記キャリア基板に設けた
スルーホールを介して前記キャリア基板の裏面に設けた
マザーボード接続用のバンプに電気的に接続する請求項
3記載のチップキャリア。 - 【請求項5】 キャリア基板のはんだ枠形成領域をキャ
ップと接続用のはんだバンプの形成領域より一段高く
し、前記キャリア基板側面から配線層を引き回すことを
特徴とする請求項1、2又は3記載のチップキャリア。 - 【請求項6】 キャップのはんだ枠形成領域をはんだバ
ンプ形成領域より一段低くし、はんだ枠が前記キャップ
とキャリア基板の間のはんだバンプより高いことを特徴
とする請求項1、2又は3記載のチップキャリア。 - 【請求項7】 キャリア基板のはんだ枠およびキャップ
と接続するためのはんだバンプの高さが、キャップのは
んだ枠およびキャリア基板と接続するためのはんだバン
プの高さより高いことを特徴とする請求項1、2又は3
記載のチップキャリア。 - 【請求項8】 キャップとキャリア基板の相互に接続す
るためのはんだ枠およびはんだバンプの高さを、チップ
のバンプと同じにすることを特徴とする請求項2または
3記載のチップキャリア。 - 【請求項9】 キャリア基板内層の配線層に接続する外
部接続用端子を前記キャリア基板の側面に設けることを
特徴とする請求項1、2又は3記載のチップキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32935493A JP2646989B2 (ja) | 1993-12-27 | 1993-12-27 | チップキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32935493A JP2646989B2 (ja) | 1993-12-27 | 1993-12-27 | チップキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07193160A JPH07193160A (ja) | 1995-07-28 |
JP2646989B2 true JP2646989B2 (ja) | 1997-08-27 |
Family
ID=18220526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32935493A Expired - Lifetime JP2646989B2 (ja) | 1993-12-27 | 1993-12-27 | チップキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2646989B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003252752A1 (en) * | 2002-07-31 | 2004-03-03 | Matsushita Electric Works, Ltd. | Micro-relay |
EP1605487A4 (en) | 2004-01-27 | 2008-08-06 | Matsushita Electric Works Ltd | MICRO-RELAY |
JP4677991B2 (ja) | 2004-12-02 | 2011-04-27 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP4265542B2 (ja) * | 2005-01-25 | 2009-05-20 | パナソニック電工株式会社 | マイクロリレー |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
-
1993
- 1993-12-27 JP JP32935493A patent/JP2646989B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07193160A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
JPH1012769A (ja) | 半導体装置およびその製造方法 | |
KR20020067805A (ko) | 반도체 패키지 | |
JP2646989B2 (ja) | チップキャリア | |
JPH05226487A (ja) | 半導体装置 | |
JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2936819B2 (ja) | Icチップの実装構造 | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JPH08274214A (ja) | 半導体装置 | |
JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0661368A (ja) | フリップチップ型半導体装置 | |
JP2817425B2 (ja) | 半導体装置の実装方法 | |
JP2001044307A (ja) | 半導体装置およびその製造方法 | |
JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
KR100362501B1 (ko) | 반도체장치 | |
JPH0964101A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3033541B2 (ja) | Tabテープ、半導体装置及び半導体装置の製造方法 | |
JP2748776B2 (ja) | Lsi実装体 | |
JPH0787201B2 (ja) | 半導体装置 | |
JPH10189819A (ja) | 半導体装置及びその製造方法 | |
JPH08181168A (ja) | 半導体装置 | |
JPH0797616B2 (ja) | 半導体装置の製造方法 | |
JPH1022329A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |